JP2003017529A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JP2003017529A
JP2003017529A JP2002124475A JP2002124475A JP2003017529A JP 2003017529 A JP2003017529 A JP 2003017529A JP 2002124475 A JP2002124475 A JP 2002124475A JP 2002124475 A JP2002124475 A JP 2002124475A JP 2003017529 A JP2003017529 A JP 2003017529A
Authority
JP
Japan
Prior art keywords
conductive paste
semiconductor
circuit board
semiconductor device
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002124475A
Other languages
English (en)
Other versions
JP3782753B2 (ja
JP2003017529A5 (ja
Inventor
Hideki Higashiya
秀樹 東谷
Daizo Ando
大蔵 安藤
Sadashi Nakamura
禎志 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002124475A priority Critical patent/JP3782753B2/ja
Publication of JP2003017529A publication Critical patent/JP2003017529A/ja
Publication of JP2003017529A5 publication Critical patent/JP2003017529A5/ja
Application granted granted Critical
Publication of JP3782753B2 publication Critical patent/JP3782753B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 狭ピッチで配置された電極を有する半導体素
子および回路基板を、導電性ペーストにより信頼性高く
電気的に接続する。 【解決手段】 半導体部と回路基板とを電気的に接続し
た半導体装置、およびそのような半導体装置を製造する
方法を提供する。製造方法は、半導体部に複数の半導体
電極を形成する工程と、回路基板に複数の基板電極を形
成する工程と、半導体部および回路基板の一方を、絶縁
性材料からなる中間接続体に接着する第１の接着工程
と、複数の半導体電極の位置、および、複数の基板電極
の位置に応じて、中間接続体に複数の貫通孔を形成する
工程と、各貫通孔を介して、各半導体電極と各基板電極
とを電気的に接続する工程と、半導体部および回路基板
の他方を、中間接続体に接着する第２の接着工程とを含
む。これにより半導体装置が得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子を回路
基板に高密度に実装する技術に関する。
【０００２】
【従来の技術】半導体素子の実装密度は、非常に高くな
ってきている。実装面積の低減や、電極数の増加に対応
するために、近年、さまざまな高密度実装の方法が提案
されている。その一例として、電極部にバンプが形成さ
れた半導体素子を、回路基板にフェースダウンで実装す
る方法がある（米国特許第４，６６１，１９２号公報、
特開平６−２２４２５９号公報）。図１３は、フェース
ダウン実装した従来の半導体装置の断面図である。
【０００３】図１３に示す従来の半導体装置は、半導体
素子９０１と、回路基板９０７と、半導体素子９０１と
回路基板９０７とを電気的に接続する突起電極９０５お
よび導電性ペースト９０９と、封止樹脂９１１とから構
成される。
【０００４】回路基板９０７は、例えば、全ての層がイ
ンタースティシャルビアホール（ＩＶＨ: Interstitial
Via Hole）構造の多層回路基板であり、半導体素子９
０１との電気的な接続を確保するため、電極９１３が設
けられている。半導体素子９０１には、複数の電極９０
３が形成されている。電極９０３の各々には、突起電極
９０５が設けられており、さらに導電ペースト９０９が
その一部を覆っている。半導体素子９０１と回路基板９
０７とは、突起電極９０５により導電性ペースト９０９
を電極９１３に押し付けることにより電気的に接続され
ている。封止樹脂９１１は、半導体素子９０１と回路基
板９０７との間に、両者の隙間を埋めるように充填され
ている。これにより、半導体素子９０１を回路基板９０
７に固定できる。
【０００５】以下に、図１４の（ａ）〜（ｅ）を参照し
て、従来の半導体装置の実装方法を具体的に説明する。
図１４の（ａ）は、半導体素子９０１を示す図である。
半導体素子９０１は、電極９０３を有する。まず、電極
９０３上にワイヤーボンディング法を用いてバンプ９０
５を形成する。バンプ９０５は、２段突起の形状を有し
ている。その形成手順は以下のとおりである。まず、Ａ
ｕワイヤー先端に形成したボールを電極９０３に熱圧着
して、２段突起の下段部を形成する。次いで、キャピラ
リを移動させて形成したＡｕワイヤーループを用いて、
上段部を形成する。この状態では、２段突起バンプの高
さが均一でなく、かつ、先端部の平坦さも欠く。よっ
て、２段突起バンプを加圧して、高さの均一化ならびに
先端部の平坦化を行う。このようにしてバンプ９０５が
電極９０３に形成される。
【０００６】図１４の（ｂ）は、導電性ペースト９０９
が塗布された半導体素子９０１を示す図である。導電性
ペースト９０９は、バンプ９０５上に転写形成されてい
る。具体的には、例えば、ドクターブレード法を用いて
回転する円盤上に均一の厚さで導電性ペースト９０９を
塗布し、その塗布された導電性ペースト９０９にバンプ
９０５を押し当て、引き上げることにより転写が行われ
る。
【０００７】図１４の（ｃ）は、位置合わせする前の、
半導体素子９０１と回路基板９０７とを示す図である。
位置合わせは、半導体素子９０１上のバンプ９０５と回
路基板９０７上の電極９１３とを精度良く接続すること
により行われる。
【０００８】図１４の（ｄ）は、位置合わせした後の、
半導体素子９０１と回路基板９０７とを示す図である。
バンプ９０５上の導電性ペースト９０９を回路基板９０
７上の電極９１３に押し当て、導電性ペースト９０９を
加熱硬化させる。これによりバンプ９０５と電極９１３
とが電気的および物理的に接合される。
【０００９】図１４の（ｅ）は、樹脂９１１で封止した
後の半導体素子９０１と回路基板９０７とを示す図であ
る。樹脂９１１は、エポキシ系材料である。半導体素子
９０１の周辺部、および、半導体素子９０１と回路基板
９０７との隙間とに樹脂９１１を注入し、樹脂９１１を
硬化させることで封止が行われる。このように、回路基
板９０７と半導体素子９０１とを樹脂モールドすること
により、半導体素子９０１が回路基板９０７にフリップ
チップ接続された従来の半導体装置が完成する。
【００１０】
【発明が解決しようとする課題】図１４の（ｂ）に関連
して、各バンプ９０５に転写形成される導電性ペースト
９０９の量は、各バンプ９０５ごとに、必ずある程度の
ばらつきを生じてしまう。そのため、半導体素子９０１
の電極９０３と、回路基板９０７の電極９１３とを電気
的に接続する際、導電性ペースト９０９の転写量が多い
バンプ９０５を電極９１３に押し当てると、導電性ペー
スト９０５が隣り合う電極又は導電性ペーストまで広が
り、ショートする場合がある。これは特に、各電極９０
３間、および、各電極９１３間が狭い場合に問題とな
る。
【００１１】本発明の目的は、狭ピッチで配置された電
極を有する半導体素子および回路基板を、導電性ペース
トにより信頼性高く電気的に接続することである。
【００１２】
【課題を解決するための手段】本発明による、半導体部
と回路基板とを電気的に接続した半導体装置を製造する
方法は、前記半導体部に複数の半導体電極を形成する工
程と、前記回路基板に複数の基板電極を形成する工程
と、前記半導体部および前記回路基板の一方を、絶縁性
材料からなる中間接続体に接着する第１の接着工程と、
前記複数の半導体電極の位置、および、前記複数の基板
電極の位置に応じて、前記中間接続体に複数の貫通孔を
形成する工程と、各貫通孔を介して、各半導体電極と各
基板電極とを電気的に接続する工程と、前記半導体部お
よび前記回路基板の他方を、前記中間接続体に接着する
第２の接着工程とを含む。これにより上記目的が達成さ
れる。
【００１３】電気的に接続する前記工程は、前記複数の
半導体電極、および、前記複数の基板電極の少なくとも
一方に、複数のバンプを形成する工程と、前記各貫通孔
に導電性ペーストを充填する工程と各バンプを前記各貫
通孔内の前記導電性ペーストに埋没させて、前記複数の
バンプ、および、前記導電性ペーストを介して、各半導
体電極と各基板電極とを電気的に接続する工程とを含ん
でいてもよい。
【００１４】複数の貫通孔を形成する前記工程は、前記
複数の半導体電極の位置、および、前記複数の基板電極
の位置の少なくとも一方を測定して、位置データを取得
する工程と、測定した前記位置データに基づいて、前記
中間接続体上の複数の位置を特定する工程と、特定され
た前記中間接続体上の各位置に、前記各貫通孔を形成す
る工程とを含んでいてもよい。
【００１５】前記複数の半導体電極、および、前記複数
の基板電極の各々は、樹脂を含む被膜が表面に形成され
た金属層であり、複数の貫通孔を形成する前記工程は、
前記被膜を除去して、前記金属層を露出させてもよい。
【００１６】複数の貫通孔を形成する前記工程は、壁面
を傾斜させて前記各貫通孔を形成してもよい。
【００１７】導電性ペーストを充填する前記工程は、前
記各貫通孔の底部から開口部まで、前記導電性ペースト
を注入する工程と、前記開口部から、所定量の前記導電
性ペーストを掻き取る工程とを含んでいてもよい。
【００１８】導電性ペーストを注入する前記工程は、導
電性ペーストに圧力を加えて吐出させ、前記各貫通孔の
底部から開口部まで注入してもよい。
【００１９】前記第１の接着工程、および、前記第２の
接着工程は、加圧により前記中間接続体を前記半導体部
および前記回路基板に密着させ、前記各貫通孔を封鎖し
てもよい。
【００２０】前記導電性ペーストは、導電性の粒子と、
非導電性の樹脂とを含有し、前記各貫通孔を封鎖する工
程は、前記非導電性の樹脂のみが流出する隙間を、前記
中間接続体と、前記半導体部および前記回路基板の少な
くとも一方との界面に設ける工程と、加圧により前記導
電性ペーストを緻密化して、前記非導電性の樹脂を各貫
通孔から流出させる工程と、前記導電性の粒子が残った
前記各貫通孔を封鎖する工程とを含んでいてもよい。
【００２１】前記中間接続体は、加圧により収縮する材
料をさらに含み、前記第１の接着工程、および、前記第
２の接着工程は、加圧により前記中間接続体を収縮さ
せ、前記導電性ペーストを緻密化させてもよい。
【００２２】前記中間接続体は、熱硬化性樹脂をさらに
含み、前記第１の接着工程は、加熱により、熱硬化性樹
脂が含まれた前記中間接続体の一部を硬化させて、前記
半導体部および前記回路基板の一方を、前記中間接続体
に接着してもよい。
【００２３】前記第２の接着工程は、加熱により前記中
間接続体を硬化させて、前記半導体部および前記回路基
板と、前記中間接続体とを接着してもよい。また、導電
性ペーストを注入する前記工程は、導電性ペーストに圧
力を加えて、各貫通孔の容積から埋没させる各バンプの
容積を減じた分量以上、かつ、各貫通孔の容量以下の分
量の前記導電性ペーストを吐出させてもよい。
【００２４】本発明による半導体装置は、複数の半導体
電極を有する半導体部と、複数の基板電極を有する回路
基板と、前記半導体部および前記回路基板に接着されて
挟持され、絶縁性材料からなる中間接続体であって、導
電性ペーストが充填された複数の貫通孔を有し、各貫通
孔内の前記導電性ペーストを介して、各半導体電極と各
基板電極とを電気的に接続する中間接続体とを有し、前
記各半導体電極、および前記各基板電極は、樹脂を含む
被膜が表面に形成された金属層であり、前記各貫通孔内
では前記被膜が除去されて、前記導電性ペーストと接し
ている。これにより上記目的が達成される。
【００２５】前記各貫通孔は、壁面が傾斜していてもよ
い。前記複数の半導体電極、および、前記複数の基板電
極の少なくとも一方に複数のバンプが形成されていても
よい。前記複数のバンプの各々は、２段突起形状であっ
てもよい。
【００２６】
【発明の実施の形態】まず、本発明の半導体装置は、導
電性ペーストとバンプとを用いて半導体素子と回路基板
とが電気的に接続されている。さらに本発明の半導体装
置は、半導体素子と回路基板との間に、両者に密着し、
半導体素子の電極および回路基板の電極に応じて形成さ
れた貫通孔を有する中間接続体を設ける。半導体素子と
回路基板との電気的接続は、貫通孔内部に充填された導
電性ペーストにバンプを圧入することにより行われる。
導電性ペーストは、貫通孔内に封じ込められているた
め、導電性ペーストが隣り合う電気接続まで広がりショ
ートすることを防止できる。以下、添付の図面を参照し
て、本発明の実施の形態１〜３を説明する。機能が同じ
構成要素には、同じ参照符号を付するとする。
【００２７】（実施の形態１）図１の（ａ）は、実施の
形態１による半導体装置１００の全体構造を示す断面図
である。半導体装置１００は、半導体素子１０１と、中
間接続体１０７と、回路基板１１３と、複数の電気接続
部１２０とから構成される。
【００２８】半導体素子１０１は、回路基板１１３に実
装される素子であり、各電気接続部１２０を介して回路
基板１１３に電気的かつ物理的に接続されている。
【００２９】回路基板１１３は、例えば、全ての層がイ
ンタースティシャルビアホール（ＩＶＨ: Interstitial
Via Hole）構造を有する樹脂多層回路基板である。回
路基板１１３は、絶縁層をなすコア１２３の任意の位置
に複数の貫通孔１１９を有している。図１の（ｂ）は、
半導体装置１００の部分拡大図である。貫通孔１１９の
中に導電体１２５を充填することにより、コア１２３の
表面および裏面にそれぞれ設けられた配線層１２１間の
導通が確保される。回路基板１１３に全層ＩＶＨ構造の
樹脂多層回路基板を用いることで、配線をより高密度に
収容できる。さらに、全層ＩＶＨ構造の樹脂多層回路基
板は、耐圧力性が高いため、圧力をかけて半導体素子１
０１を回路基板１１３に実装する際、半導体素子１０１
の実装歩留まりを高くできる。
【００３０】電気接続部１２０は、それぞれ、半導体素
子１０１の外部電極としての電極１０３と、電極１０３
に設けられたバンプ１０５と、電極１０３に対応し、回
路基板１１３に設けられた電極１１５と、バンプ１０５
と電極１１５とを接続する導電性ペースト１１１とから
構成される。電気接続部１２０は、複数存在する。対応
する電極１０３と電極１１５とは、後述の中間接続体１
０７を利用して電気的に接続されている。すなわち、半
導体素子１０１と回路基板１１３とは電気的に接続され
ている。バンプ１０５と導電性ペースト１１１とを用い
て、半導体素子１０１と回路基板１１３との電気的接続
を確保することにより、半導体装置１００に熱衝撃等の
ストレスが加わった場合でも、半導体素子１０１と回路
基板１１３との接続部に集中する応力を導電性ペースト
１１１が吸収し、電気的な接続が失われることはない。
よって、安定した電気的接続を確保できる。
【００３１】中間接続体１０７は、半導体素子１０１と
回路基板１１３との間に設けられている。中間接続体１
０７は、電極１０３および電極１１５に対応する位置
に、半導体素子１０１と回路基板１１３とを接続するた
めの貫通孔１０９を有する。貫通孔１０９の内部には、
電極１０３と電極１１５とにより封じこまれるように導
電性ペースト１１１と、電極１０３に設けられたバンプ
１０５とが配置される。導電性ペースト１１１は、貫通
孔１０９の壁面によって水平方向への流出を抑制されて
いる。これにより、導電性ペースト１１１が隣接する電
気接続部１２０まで広がり、隣り合う電気接続部１２０
間のショートを防ぐことができる。従って、電気接続部
１２０を狭ピッチで配置でき、高密度で半導体素子１０
１と回路基板１１３とを接続できる。
【００３２】中間接続体１０７が存在しない場合には、
熱衝撃等の温度ストレスが加わった場合に、半導体素子
１０１と回路基板１１３とが接合する部分へ、応力が集
中する。しかし、中間接続体１０７を設けることによ
り、このような応力の集中を抑制できる。これは、半導
体素子１０１の全面が、中間接続体１０７と接着されて
いるので、接着部分のみに応力がかかるのを回避できる
からである。応力は、半導体素子１０１と回路基板１１
３との熱膨張係数差に起因して生じる。よって、特に、
中間接続体１０７は、半導体素子１０１の熱膨張係数
と、回路基板１１３の熱膨張係数との間の熱膨張率係数
を有する素材で形成されることが好ましい。このような
中間接続体１０７を、半導体素子１０１と回路基板１１
３とに密着するように設けると、上述の熱膨張係数差に
起因する応力を、中間接続体１０７で吸収できる。これ
により、半導体素子１０１と回路基板１１３との接続部
にかかる応力をより低減できる。
【００３３】中間接続体１０７は、例えば、ボンディン
グシート等の電気絶縁性樹脂であればよい。しかし、加
圧加熱によって厚さ方向に圧縮可能な電気絶縁性基材を
用いるのがより好ましい。これは、バンプ１０５と、導
電性ペースト１１１と、回路基板１１３上の電極１１５
との間の接合をより強固にできるからである。より具体
的な説明は、図２の（ｆ）を参照して後述する。圧縮可
能な電気絶縁性基材として、例えば、アラミド不織布に
未硬化のエポキシ樹脂を空孔が残るように含浸させたプ
リプレグ、多孔質のフィルム基材に未硬化のエポキシ樹
脂を空孔が残るように含浸させたフィルム基材を用いる
ことができる。このような被圧縮性の電気絶縁性基材
は、基材中に空孔が存在するため、加熱・加圧によって
エポキシ樹脂成分が流れ、空孔が樹脂で埋められる。そ
の結果、電気絶縁性基材が厚み方向に収縮する。
【００３４】次に図２の（ａ）〜（ｆ）を参照して、半
導体装置１００（図１）の第１の製造工程を説明する。
【００３５】図２の（ａ）は、半導体素子１０１を示す
図である。まず半導体素子１０１上に、例えば、スパッ
タリングにより、半導体素子１０１の外部へ電気的な接
続を行うための金属層の電極１０３を形成する。電極１
０３の材質は、一般的には半導体素子１０１の配線材料
と同じであり、例えば、微量のシリコンや銅を含むアル
ミである。さらに、電極１０３の表面にニッケル、銅、
金等の各種電極材料からなる金属層を設けてもよい。
【００３６】次いで、このように形成された電極１０３
上に、２段突起の形状を有するＡｕバンプ１０５を形成
する。バンプ１０５を、回路基板１１３に設けられた電
極１１５上に形成せず、電極１０３上に形成した理由
は、半導体素子１０１は、回路基板１１３より表面の平
坦性に優れているため、形成するバンプ１０５に高さば
らつきが少なく、その結果、各電気接続部１２０ごとの
ばらつきが少ない安定した電気的接続が確保できるから
である。なお、バンプ１０５の形状や材料については、
これに限定されるものではない。
【００３７】２段突起の形状を有するバンプ１０５の形
成手順を説明する。まず、Ａｕワイヤー先端に形成した
ボールを電極１０３に熱圧着して、２段突起の下段部、
すなわち、電極１０３に接する側の段を形成する。次い
で、キャピラリを移動させることにより形成したＡｕワ
イヤーループを用いて、上段部（先端部）を形成する。
図では、先端部のバンプ径は、下段部のバンプ径より小
さい。この状態では、２段突起バンプ１０５の高さが均
一でなく、かつ、先端部の平坦さも欠く。よって、２段
突起バンプ１０５を加圧して、高さの均一化および先端
部の平坦化を行う。このようにしてバンプ１０５が電極
１０３に形成される。
【００３８】次に、図２の（ｂ）は、中間接続体１０７
が貼り付けられた回路基板１１３を示す図である。回路
基板１１３に貼り付けられた後、中間接続体１０７の反
対側の面には、カバーフィルム１０６が設けられる。あ
らかじめ中間接続体１０７の一方の面にフィルム基材
を、また、反対側の面にカバーフィルム１０６を設けて
おき、回路基板１１３上の所望の位置にフィルム基材を
ラミネートすることで、中間接続体１０７を回路基板１
１３へ貼り付けてもよい。ラミネート条件として、中間
接続体１０７に含まれる熱硬化性樹脂を完全に硬化させ
ないことが好ましい。これは、後の工程で、半導体素子
１０１と中間接続体１０７とを積層し接着する際に、十
分な接着力が得られるようにするためである。
【００３９】続いて図２の（ｃ）は、複数の貫通孔１０
９が形成された中間接続体１０７を示す図である。より
正確には、貫通孔１０９は、カバーフィルム１０６およ
び中間接続体１０７を貫通する。貫通孔１０９は、レー
ザーを用いて形成することが好ましい。レーザー加工
は、回路基板１１３上の電極１１５が露出するまで行わ
れる。貫通孔１０９は、その壁面に傾斜をつけた形状に
するのが好ましいことに留意されたい。貫通孔１０９の
壁面に傾斜をつけると、導電性ペースト１１１を充填す
る際、導電性ペースト１１１をより容易に充填できるか
らである。なお、レーザーを用いて貫通孔１０９の形成
する際、カバーフィルム１０６には、加工に用いるレー
ザーの波長を吸収する特性を有する材料が用いられる。
一般的には、例えば、ＰＥＴフィルム、ＰＥＮフィルム
である。
【００４０】図３の（ａ）は、傾斜をつけて中間接続体
１０７に形成された貫通孔１０９周辺の拡大図である。
貫通孔１０９のカバーフィルム１０６側、すなわち、導
電性ペースト１１１を注入する側の開口径が、貫通孔１
０９の底部の開口径より大きく形成されているので、貫
通孔１０９の壁面は傾斜する。これにより、導電性ペー
スト１１１をより容易に充填できる。図から明らかなよ
うに、貫通孔１０９は、カバーフィルム１０６をも貫通
して形成されている。回路基板１１３上に形成された電
極１１５は、導電性の金属層であり、一般的には薄い銅
層である。銅の表面変質防止、および、樹脂との密着力
を向上させるため、金属層の表面には、通常、Ｃｒ、Ｚ
ｎ、Ｎｉ等による被膜処理、有機防錆膜処理等が施され
た表面処理層１１６が存在する。表面処理層１１６の最
表面は、金属酸化被膜および樹脂の層である。ところ
が、表面処理層１１６は、次の工程で説明する、貫通孔
１０９に充填される導電性ペースト１１１（図２の
（ｄ））内の導電性粒子と、金属層との接触を妨げてし
まう。よって、貫通孔１０９の底では電気的接続が阻害
されることになる。すなわち、表面処理層１１６は、金
属層である電極１１５の表面変質や密着性確保の観点か
らは必要であるが、貫通孔１０９の底における電気的接
続の視点からは好ましくない、というトレードオフが存
在する。
【００４１】本実施の形態では、貫通孔１０９の形成の
際、表面処理層１１６を除去する。表面処理層１１６を
除去しても、貫通孔１０９に導電性ペーストが充填され
た後は電極１１５の表面変質等は生じないからである。
これにより、導電性ペースト内の導電粒子と金属層とを
確実に接触させることができる。表面処理層１１６の除
去は、薬液、真空中でのイオンミリング、ドライエッチ
ング、還元雰囲気化での酸化皮膜除去、窒素、アルゴン
等の不活性雰囲気でのブラスト加工等の物理加工により
行う。このように、表面処理層１１６を溶融等により除
去するので、電気的接続を確保できる一方、従来のよう
に表面処理層１１６を可能な限り薄く形成する必要がな
くなり、製造が容易になる。図３の（ｂ）は、表面処理
層１１６の、貫通孔１０９内で露出した部分の除去結果
を示す図である。これにより、電極１１５が貫通孔１０
９内で露出していることが理解される。
【００４２】なお、レーザーを利用して貫通孔１０９を
形成する際に、レーザーのエネルギー、パルス幅、ショ
ット数等を制御して、貫通孔１０９形成と同時に表面処
理層１１６を除去してもよい。または、レーザー加工時
に発生する熱で表面処理層１１６を金属層内部に拡散さ
せ、貫通孔１０９の底で、金属（銅）が露出する割合を
増加させてもよい。これらの手法により、導電性ペース
トと電極１１５との電気的接続を確実にできる。
【００４３】上述のように、電極１１５の表面に存在す
る表面処理層を除去することで、回路基板１１３上の配
線、電極のうち、電気接続部１２０（図１の（ｂ））に
おいてのみ、電極１１５の金属層を露出させることがで
きる。よって上述のトレードオフを解消できる。
【００４４】レーザ加工の際には、電極１１５の位置の
実測値を利用して、レーザを照射する中間接続体１０７
の位置を決定すればよい。これは、電極１１５が形成さ
れている回路基板１１３は、有機樹脂からなり、製造工
程中の熱や圧力により寸法変化が起こりやすく、その結
果、設計された回路基板１１３のパターン寸法に対して
ばらつきが生じるからである。
【００４５】電極１１５の実測値は、例えば、回路基板
１１３を上面から見て、回路基板１１３の基準点の位置
を測定して得ることができる。基準点として、位置測定
用に予め回路基板１１３に設けたマーカを用いてもよい
し、基準の電極１１５を設定し、そのエッジを用いても
よい。このようにして実測された基準点と、回路基板１
１３の設計上の基準点との平面座標上における変位量
を、予め入力された設計加工位置データに反映し、加工
位置データを補正する。補正された加工位置データに基
づいて、レーザー加工することにより、電極１１５に対
応する中間接続体１０７の位置に高精度に貫通孔１０９
を形成できる。なお、位置ずれがないと考えられる場合
には、設計値を用いてレーザーの照射位置を決定しても
よい。
【００４６】さらに、同様にして、半導体素子１０１に
設けられたバンプ１０５の位置を測定し、その位置デー
タを加工位置データに反映させて補正すれば、より高精
度に貫通孔１０９を形成できる。この補正により、バン
プ１０５および電極１１５の位置に応じて、正確に貫通
孔１０９を形成できるため、位置合わせ時のアライメン
ト余裕を小さく設定できる。従って、電気接続部１２０
（図１の（ｂ））をより狭ピッチで配置可能な半導体装
置１００（図１）を実現できる。さらに電極１１５とバ
ンプ１０５との両方の位置を計測すれば、元来、電極１
１５にバンプ１０５を位置合わせできない半導体素子１
０１であっても判別できる。よって歩留まりをより高め
ることができる。さらに、この判定を半導体素子１０１
が回路基板１１３に実装される前に行うため、実装でき
ないと判断された半導体素子１０１を、別の回路基板１
１３に実装する半導体素子として再利用することもでき
る。
【００４７】続いて図２の（ｄ）は、導電性ペースト１
１１を充填した後の貫通孔１０９を示す図である。導電
性ペースト１１１は、熱硬化性樹脂と、導電性粒子とを
含む。熱硬化性樹脂は、例えば、フェノール、エポキシ
であり、バインダとして機能する。導電性粒子は、金、
銀、銅、銀パラジウム、およびこれらの合金のうちの少
なくとも１つからなることが好ましく、熱硬化性樹脂の
中に分散している。導電性粒子は、表面に接合を阻害す
る酸化等の変質層が少なく、信頼性の高い電気的接続を
実現する。なお、カバーフィルム１０６は、ペースト充
填工程において、中間接続体１０７の表面に、導電性ペ
ースト１１１が付着するのを防ぐ保護の役割を担ってい
る。
【００４８】図２の（ｅ）は、半導体素子１０１と位置
合わせした後の、回路基板１１３を示す図である。位置
合わせにより、中間接続体１０７に半導体素子１０１を
積層して構成できる。位置合わせに際しては、カバーフ
ィルム１０６（図２の（ｃ））が剥離される。カバーフ
ィルム１０６を剥離するときは、導電性ペースト１１１
がカバーフィルム１０６の厚み分だけ、中間接続体１０
７の表面から突出し易い。この突出した導電性ペースト
１１１は、半導体素子１０１を中間接続体１０７に積層
する際に、隣接する電気接続部１２０間のショートを誘
発するおそれがある。よって、突出部は可能な限り小さ
くするほうがよく、そのために、ハンドリング中に裂け
ない限度で可能な限り薄いカバーフィルム１０６を用い
ればよい。カバーフィルム１０６を剥離すれば、レーザ
ー加工時の加工くずが中間接続体１０７表面に付着する
ことを防止できる。
【００４９】カバーフィルム１０６の厚みを低減するの
に加え、導電性ペースト１１１を貫通孔１０９に充填し
た後に、ゴム等の柔らかいスキージでカバーフィルム１
０６の表面まで充填された導電性ペースト１１１を掻き
取り、導電性ペースト１１１がカバーフィルム１０６に
掛らないように凹状に充填することが好ましい。
【００５０】充填スキージ印刷によって導電性ペースト
１１１を充填する際には、導電性ペーストを貫通孔底か
ら表面（開口部）まで緻密に充填し、その後、貫通孔開
口部より一定量の導電性ペーストを掻き取ればよい。各
工程でスキージ硬度、スキージ角度、スキージ移動速度
を設定することで安定した導電性ペーストの充填と掻き
取りを両立できる。
【００５１】また、ディスペンス法によって、導電性ペ
ースト１１１を貫通孔９へ充填してもよい。「ディスペ
ンス法」とは、導電性ペースト１１１が収容された容器
から、エア圧力等の外圧によって所望量の導電性ペース
ト１１１を吐出させる方法である。ディスペンス法を用
いることで、各貫通孔１０９にばらつき少なく導電性ペ
ースト１１１を充填できると共に、吐出の際の圧力を任
意に設定して、微細な貫通孔１０９に対して高い吐出圧
力を設定して高密度に導電性ペースト１１１を充填でき
る。また、ディスペンス法と上述のスキージによる掻き
取り工程を併用すれば、より充填量のばらつきを抑制で
きる。
【００５２】貫通孔１０９内に充填する導電性ペースト
１１１の分量は、貫通孔１０９の容積からバンプ１０５
の体積を減じた分量以上、かつ、貫通孔１０９の容量以
下となるように設定することが好ましい。貫通孔１０９
に充填される導電性ペースト１１１の分量をこの範囲内
に設定すれば、後の工程で、バンプ１０５を導電性ペー
スト１１１に埋設させる際に、導電性ペースト１１１の
貫通孔１０９からのはみ出しを抑制しつつ、導電性ペー
スト１１１を圧縮、緻密化できる。
【００５３】図２の（ｆ）は、半導体素子１０１が積層
された回路基板１１３を示す図である。バンプ１０５は
貫通孔１０９内の導電性ペースト１１１に埋没し、半導
体素子１０１を中間接続体１０７に積層させる。その
後、加熱・加圧することで、バンプ１０５と、導電性ペ
ースト１１１と、回路基板１１３上の電極１１５との間
で電気的接続が確保される。
【００５４】貫通孔１０９の壁面に傾斜を形成しておく
ことにより、貫通孔１０９の壁面は、積層した状態から
の加熱・加圧時に、バンプ１０５を導くガイドとなる。
よって、積層位置が多少ずれていたとしても、結果とし
て回路基板１１３上の電極１１５からバンプ１０５が外
れることはない。また、貫通孔１０９の内部にバンプ１
０５が埋設された状態で加熱加圧するため、加熱・加圧
時に半導体素子１０１と回路基板１１３との位置ずれを
抑制できる。
【００５５】このように、バンプ１０５を貫通孔１０９
内の導電性ペースト１１１に埋没させると、バンプ１０
５が導電性ペースト１１１に接触する面が広くなり、電
気的接続がより安定する。さらに、接続部分に応力が集
中する場合にも、バンプ１０５と導電性ペースト１１１
との接続が劣化しにくい構造となり、好ましい。これは
特に、高さが１段である場合よりも、より高い２段突起
形状を有するバンプ１０５の場合に顕著である。さら
に、この際の加熱・加圧により、バンプ１０５で導電性
ペースト１１１を圧縮し、導電性ペースト１１１内の導
電性粒子を緻密化させてもよい。これにより、バンプ１
０５と導電性ペースト１１１と回路基板１１３上の電極
１１５との間で電気的接続がより安定化し、好ましい。
【００５６】加熱・加圧により導電性ペースト１１１を
緻密化する場合には、導電性ペースト１１１に含有され
る導電性粒子が、面方向、すなわち、半導体素子１０１
の広がり方向に流出しないように、貫通孔１０９の開口
部を封鎖しながら行うことが好ましい。すなわち、圧縮
力による導電性ペースト１１１の緻密化のために、導電
性ペースト１１１に含有される樹脂成分のみが封鎖部よ
り流出し、導電性粒子は流出しない隙間を、中間接続体
１０７と半導体素子１０１との界面、または、中間接続
体１０７と回路基板１１３との界面に設ける。
【００５７】中間接続体１０７と半導体素子１０１の界
面に設けられる隙間は、中間接続体１０７の表面に露出
した未硬化樹脂表面を粗化し、表面粗さを導電性ペース
ト１１１に含有される導電粒子径以下に設定することで
形成できる。一方、中間接続体１０７と回路基板１１３
との界面に設けられる隙間は、回路基板１１３の表面に
形成された電極１１５の表面をあらかじめ粗化してお
き、中間接続体１０７との界面に所望の隙間を設けるの
が簡便である。また、中間接続体１０７として、内部に
空孔を含む多孔質材料を用い、導電性ペースト１１１に
含有される樹脂成分のみを中間接続体１０７中に流出さ
せた場合も、同様の効果が得られる。
【００５８】図２の（ｂ）に示す工程で熱硬化性樹脂を
完全に硬化させず回路基板１１３に配置した中間接続体
１０７は、図２の（ｆ）の工程において、バンプ１０５
を導電性ペースト１１１に埋設させた後の加熱・加圧工
程により、厚さ方向に収縮して導電性ペースト１１１を
より圧縮するとともに、完全に硬化する。これにより、
バンプ１０５と、導電性ペースト１１１と、回路基板１
１３上の電極１１５との間の接合をより強固にできる。
よって、半導体素子１０１と中間接続体１０７とはより
強固に接着され、この強固な接着力により、回路基板１
１３からの半導体素子１０１の剥離を抑制する。図２の
（ｆ）に示す加熱・加圧工程での半導体素子１０１との
接着力を確保する観点から、図２の（ｂ）に示す状態で
は、中間接続体１０７の熱硬化性樹脂の硬化率を５０％
以下とするのが、より好ましい。硬化率は、温度と時間
に応じて制御できる。
【００５９】以上説明した工程により、実施の形態１の
半導体装置１００（図１）を得ることができる。なお、
図２の（ａ）では、バンプ１０５は、先端部のバンプ径
が下端部のバンプ径より小さいとして説明した。しか
し、先端部のバンプ径は、下段部のバンプ径より大きく
てもよい。先端部でバンプ径が大きいバンプを用いるこ
とで、導電性ペースト１１１とバンプ１０５とのアンカ
ー効果を高めることができる。よって、半導体素子１０
１と回路基板１１３との間に垂直方向への引っ張り力が
加わったとしても、バンプ１０５と導電性ペースト１１
１の接合を維持できる。このようなバンプを形成する手
順を、図４の（ａ）〜（ｅ）を参照して説明する。
【００６０】図４の（ａ）〜（ｅ）は、下段部よりも大
きなバンプ径を持つバンプ１０５の形成手順を示す図で
ある。ここでは、２段突起とは異なるタイプのバンプを
説明する。図４の（ａ）は、半導体素子１０１を示す図
である。まず半導体素子１０１上に、半導体素子１０１
の外部へ電気的な接続を行うための電極１０３を形成す
る。
【００６１】図４の（ｂ）は、フォトレジスト１０４が
塗布された半導体素子１０１を示す。フォトレジスト１
０４は、電極１０３が形成された半導体素子１０１の表
面に塗布される。フォトレジスト１０４は、ネガタイプ
でもポジタイプでもよい。
【００６２】図４の（ｃ）は、テーパー形状に露光され
たパターンを有するフォトレジスト１０４を示す。この
ようなパターンは、電極１０３が露出するように、フォ
トマスクを用いてフォトレジスト１０４にパターンを露
光し、その後現像して得られる。テーパー形状にするに
は、適切な露光現像条件を設定すればよい。例えば、フ
ォトレジスト１０４にネガタイプを用いた場合は、オー
バー露光するように露光現像条件を設定する。これによ
り、ファトレジスト１０４に容易にテーパー形状のパタ
ーンを形成することができる。
【００６３】次に、図４の（ｄ）は、メッキによって形
成された金属１０５を示す。金属１０５は、バンプの母
材、すなわちバンプ１０５自体である。金属１０５は、
露出した電極１０３をメッキにして析出させることによ
り得ることができる。析出は、フォトレジスト１０４の
表面から金属析出材料が突出しないように行うことで、
バンプ１０５を平坦化できる。導電性ペースト１１１
（図１）とより安定して接合できる観点から、メッキに
よる金属析出材料には、金、銀、銅、およびこれらの合
金を用いるのが好ましい。
【００６４】最後に、図４の（ｅ）は、先端部でバンプ
径が大きいバンプ１０５を有する半導体素子１０１を示
す図である。バンプ１０５は、図４の（ｄ）の半導体素
子１０１において、フォトレジスト１０４を除去して得
られる。
【００６５】なお、図４の（ｄ）では、フォトレジスト
１０４の表面に金属材料が突出するように金属を析出さ
せてもよい。金属材料が突出するように金属を析出させ
ることにより、バンプ１０５はマッシュルーム形状とな
る。図５は、マッシュルーム形状のバンプ１０５が形成
された半導体素子１０１を示す図である。バンプ１０５
がマッシュルーム形状であることにより、導電性ペース
ト１１１とバンプ１０５とのアンカー効果がより向上
し、より良好な接続安定性を確保できる。
【００６６】また、中間接続体１０７には、フィルム基
材の両面に接着剤層が設けられた３層構造の基材を用い
てもよい。半導体素子１０１を中間接続体１０７に積層
する際に、中間接続体１０７のコアとなるフィルム基材
は、その形状を維持できる。従って、貫通孔１０９の壁
面が導電性ペースト１１１の広がりを抑制し、導電性ペ
ースト１１１に圧縮力が加わり、バンプ１０５と導電性
ペースト１１１と電極１１５との間の接合をより強固に
できる。フィルム基材の両面に設けられた接着剤層は、
中間接続体１０７を、半導体素子１０１と回路基板１１
３とに接着させる。さらに、半導体素子１０１を中間接
続体１０７に積層する際の加圧加熱により、接着剤層は
厚さ方向に収縮するので、導電性ペースト１１１をより
緻密化できる。
【００６７】中間接続体１０７に３層構造のフィルム基
材を用いた場合には、さらに別の利点が存在する。すな
わち、中間接続体１０７の厚みを薄くすることができ
る。電気接続部１２０をより挟ピッチで配置する場合、
貫通孔１０９は、より小径にする必要がある。このと
き、貫通孔１０９の径だけを小さくすると貫通孔１０９
の径と深さとのアスペクト比が大きくなる。一方、導電
性ペースト１１１を貫通孔１０９へ充填する際には、ア
スペクト比は低い方がよい。導電性ペースト１１１を安
定して充填できるからである。よって、中間接続体１０
７をフィルム基材を用いて形成すれば、その厚みを薄く
でき、アスペクト比の増加を抑止できる。さらに、電気
接続部１２０を狭ピッチで配置できる。具体的には、フ
ィルム基材を用いて中間接続体１０７を形成し、貫通孔
１０９を小径化した場合、フィルム基材の厚みは５０μ
ｍ以下の極薄状態となる。
【００６８】これほどまでに薄くなれば、中間接続体１
０７を単独でハンドリングすることが困難になる。例え
ば、中間接続体１０７にある程度厚みがあれば、図２の
（ｂ）において、回路基板１１３上に予め中間接続体１
０７を載置しておかなくともよい。すなわち、中間接続
体１０７に貫通孔を形成し、導電性ペースト１１１を充
填した後に半導体素子１０１および回路基板１１３と積
層接着を行うこともできる。しかし、中間接続体１０７
が非常に薄い場合には、この工程を採用できない。図６
の（ａ）は、半導体素子１０１および回路基板１１３と
の接着前に、導電性ペースト１１１を貫通孔に充填した
中間接続体１０７を示す図である。中間接続体１０７が
薄いので、中間接続体１０７に設けられた貫通孔の両端
からは、導電性ペースト１１１が突出している。このよ
うな中間接続体１０７を用いて、半導体素子１０１と回
路基板１１３とを接着すると、加熱・加圧工程で、突出
した導電性ペースト１１１が面方向に広がってしまう。
図６の（ｂ）は、半導体素子１０１と回路基板１１３と
を接着した後の中間接続体１０７を示す図である。これ
では、貫通孔（接続部）間のピッチを狭小化した場合
に、隣接する接続部で電気的ショートが発生してしま
う。
【００６９】よって、上述のとおり、中間接続体１０７
をあらかじめ回路基板１１３上に形成する工程が好まし
い。この工程によれば、導電性ペースト１１１の突出を
抑止すべき貫通孔の開口面が一方向であり、導電性ペー
スト１１１の充填時の掻き取り工程で容易に制御でき
る。図７の（ａ）は、回路基板１１３との接着後、半導
体素子１０１との接着前に、導電性ペースト１１１が貫
通孔１０９に充填された中間接続体１０７を示す図であ
る。導電性ペースト１１１を充填する工程において、導
電性ペースト１１１の量を制御することで、中間接続体
１０７の表面からは、導電性ペースト１１１が突出して
いないことが理解される。これにより、加熱・加圧工程
時に、貫通孔の両端面で導電性ペースト１１１の面方向
の広がりを抑制できる。図７の（ｂ）は、回路基板１１
３と半導体素子１０１とを接着した後の中間接続体１０
７を示す図である。これにより、接続部がさらに狭ピッ
チになった場合でも、電気的ショートを防止できる。ま
た、貫通孔１０９の一方の側（回路基板１１３側）がふ
さがっているので、そこから導電性ペーストが欠落する
こともない。よって、導電性ペースト１１１充填時の掻
き取り等の制御も１回でよく、製造工程を簡便化でき
る。
【００７０】なお、本実施の形態では、回路基板１１３
として、全層ＩＶＨ構造の樹脂多層回路基板を用いると
して説明している。しかし回路基板１１３の構造は、こ
れに限定されない。回路基板１１３として、例えば、ガ
ラスエポキシ基板、ビルドアップ基板を用いても同様の
効果が得られる。
【００７１】次に、図８の（ａ）〜（ｆ）を参照して、
実施の形態１の半導体装置１００（図１）の第２の製造
方法を説明する。なお、図２の（ａ）〜（ｆ）を参照し
てした説明と重複する場合には、詳細な説明を省略す
る。
【００７２】図８の（ａ）は、半導体素子１０１を示す
図であり、図２の（ａ）と同じである。半導体素子１０
１上には、電極１０３が形成され、さらにその上に、２
段突起形状のバンプ１０５が形成されている。
【００７３】図８の（ｂ）は、バンプ１０５の先端に導
電性ペースト１１１を転写した導電性ペースト１１１を
示す図である。これから明らかなように、導電性ペース
ト１１１は、図２の（ｄ）のように、中間接続体１０７
の貫通孔１０９内に直接充填されるのではない。
【００７４】次に、図８の（ｃ）は、表面に中間接続体
１０７が貼り付けられた回路基板１１３を示す図であ
る。いうまでもなく、中間接続体１０７の貼り付けの際
には、図２の（ｂ）と同様に、中間接続体１０７を完全
に硬化させない。
【００７５】図８の（ｄ）は、複数の貫通孔１０９が形
成された中間接続体１０７を示す図である。これは図２
の（ｃ）と同じである。なお、図８の（ｄ）では、中間
接続体１０７の表面にカバーフィルム１０６（図２の
（ｂ）、（ｃ））を形成しない場合の例を説明してい
る。しかし、中間接続体１０７表面にカバーフィルム１
０６を形成し、貫通孔１０９のレーザー加工後に剥離す
れば、レーザー加工時の加工くずが中間接続体１０７表
面に付着することを防止できる。
【００７６】図８の（ｅ）は、半導体素子１０１と位置
合わせした後の、回路基板１１３を示す図である。中間
接続体１０７に半導体素子１０１を積層配置するため、
導電性ペースト１１１が設けられたバンプ１０５と貫通
孔１０９とを位置合わせする。
【００７７】最後に、図８の（ｆ）は、半導体素子１０
１が積層された回路基板１１３を示す図である。バンプ
１０５と導電性ペースト１１１とを貫通孔１０９に収容
し、加熱・加圧により導電性ペースト１１１を硬化させ
る。この加熱・加圧を利用し、バンプ１０５で導電性ペ
ースト１１１を圧縮し、導電性ペースト１１１内の導電
性粒子を緻密化させてもよい。これにより、バンプ１０
５と導電性ペースト１１１と回路基板１１３上の電極１
１５との間で電気的接続がより安定化し、好ましい。以
上のような第２の製造方法により、半導体装置１００が
完成する。
【００７８】なお、第２の製造方法においても、第１の
製造方法と同様に、導電性ペースト１１１を貫通孔１０
９内部に密閉する際に、導電性ペースト１１１に含有さ
れる導電性粒子は流出せず、樹脂成分のみが流出する隙
間を形成してもよい。隙間は、中間接続体１０７と半導
体素子１０１との界面、または、中間接続体１０７と回
路基板１１３との界面に形成すればよい。これにより、
加熱・加圧工程の際に、より導電性ペーストが緻密化さ
れると共に、隣接する接続部との電気的ショートを抑制
できる。
【００７９】以上説明したように、実施の形態１による
半導体装置１００（図１）は、半導体素子１０１と回路
基板１１３との間に、半導体素子１０１の電極１０５お
よび回路基板１１３の電極１１５に応じた位置に貫通孔
１０９を有した中間接続体１０７を設ける。電極１０３
と電極１１５との電気的接続は、貫通孔１０９に充填さ
れた導電性ペースト１１１に、電極１０３に形成された
パンプ１０５を埋没させることにより行う。導電性ペー
スト１１１は、貫通孔１０９内部に密閉されているた
め、導電性ペースト１１１が隣接する電気接続部１２０
までが広がり、隣り合う電気接続部１２０のショートを
防止できる。従って、電気接続部１２０をより挟ピッチ
で設けることができる。
【００８０】また、貫通孔１０９は、回路基板１１３に
おける電極１１５の位置を実測した値と、半導体素子１
０１におけるバンプ１０５の位置を実測した値とを加工
用の設計加工データに反映し、加工データを補正した後
に形成する。従って、より高精度に貫通孔１０９を形成
することができ、実装歩留まりを向上させることができ
ると。さらに、電気接続部１２０をさらに挟ピッチで配
置することもできる。
【００８１】さらに、半導体装置１００（図１）は、バ
ンプ１０５が貫通孔１０９内の導電性ペースト１１１に
埋設されているため、半導体素子１０１と回路基板１１
３との間に水平方向（面方向）へせん断力が加わった場
合でも、バンプ１０５が導電性ペースト１１１から外れ
ることがなく、電気的な接続を安定して保持できる。ま
た、実施の形態１による半導体装置の第１および第２の
製造方法によれば、一括して貫通孔１０９の加工、導電
性ペースト１１１の充填、および、加熱・加圧を実施で
きる。よって、大判状の回路基板上に複数の半導体素子
を一括して実装できるようになり、生産性に優れてい
る。
【００８２】（実施の形態２）図９の（ａ）は、実施の
形態２による半導体装置９００の構造を示す断面図であ
る。また図９の（ｂ）は、半導体装置９００の部分拡大
図である。実施の形態１では、半導体素子１０１（図１
の（ｂ））の電極１０３上に、バンプ１０５が設けられ
ていた。本実施の形態による半導体装置９００は、回路
基板１１３の電極１１５上に、バンプ１０５が設けられ
ている。その他の構成、例えば、半導体素子１０１上の
電極１０３と回路基板１１３上の電極１１５とが、バン
プ１０５と導電性ペースト１１１とを介して電気的に接
続していること、および、貫通孔１０９の壁面が導電性
ペースト１１１の流れ出しを抑制し、隣接する電気接続
部１２０間のショート不良を防いでいることは、実施の
形態１と同様である。
【００８３】図１０の（ａ）〜（ｆ）を参照して、実施
の形態２による半導体装置９００（図９の（ａ））の製
造工程を説明する。まず、図１０の（ａ）は、回路基板
１１３を示す図である。回路基板１１３上には、半導体
素子１０１との電気的な接続を行う電極１１５が形成さ
れる。さらに、電極１１５上にバンプ１０５が形成され
る。実施の形態２では、バンプ１１５に２段突起形状の
バンプを用いる。実施の形態１と同様、バンプ１０５の
形状は、これに限定されるものではない。
【００８４】次に、図１０の（ｂ）は、中間接続体１０
７が貼り付けられた半導体素子１０１を示す図である。
中間接続体１０７の表面には、カバーフィルム１０６が
形成される。中間接続体１０７の貼り付け工程では、中
間接続体１０７に含まれる熱硬化性樹脂を完全に硬化さ
せないことが好ましい。
【００８５】さらに、図１０の（ｃ）は、貫通孔１０９
が形成された中間接続体１０７を示す図である。より正
確には、貫通孔１０９は、カバーフィルム１０６および
中間接続体１０７を貫通する。貫通孔１０９は、レーザ
ーを用いて形成することが好ましい。レーザー加工は、
半導体素子１０１上の電極１０３が露出するまで行われ
る。レーザ加工を用いて貫通孔１０９を形成する際、設
計時の加工データに、回路基板１１３上に設けられたバ
ンプ１０５の実測値と、半導体素子１０１に設けられた
電極１０３の実測値とを反映し、加工データを補正す
る。そして、その後、貫通孔１０９を加工することが好
ましい。
【００８６】図１０の（ｄ）は、導電性ペースト１１１
を充填した貫通孔１０９を示す図である。所望量の導電
性ペースト１１１を充填する手法は、実施の形態１で説
明したとおりである。
【００８７】次に、図１０の（ｅ）は、半導体素子１０
１と位置合わせした後の、回路基板１１３を示す図であ
る。中間接続体１０７に半導体素子１０１を積層配置す
るため、導電性ペースト１１１が設けられたバンプ１０
５と貫通孔１０９とを位置合わせする。この工程におい
て、カバーフィルム１０６が中間接続体１０７から剥離
される。
【００８８】図１０の（ｆ）は、半導体素子１０１が積
層された回路基板１１３を示す図である。加熱・加圧に
よってバンプ１０５を貫通孔１０９内の導電性ペースト
１１１に埋設させると共に、回路基板１１３に中間接続
体１０７を接着する。これにより、バンプ１０５と、導
電性ペースト１１１と、半導体素子１０１の電極１０３
との間の電気的接続が確保される。さらに、この際の加
熱・加圧により、バンプ１０５で導電性ペースト１１１
を圧縮してもよい。これにより、導電性ペースト１１１
内の導電性粒子が緻密化し、バンプ１０５と、導電性ペ
ースト１１１と、半導体素子１０１の電極１０３との間
でより安定した電気的接続が実現する。このようにし
て、以上の製造方法により、半導体装置９００が完成す
る。
【００８９】本実施の形態の半導体装置９００（図９の
（ａ））は、バンプ１０５が、回路基板１１３の電極１
１５上に形成されている点で、実施の形態１の半導体装
置１００（図１の（ａ））と異なる。一般的に、回路基
板１１３に形成する電極１１５は、金属層または銅メッ
キを用いて形成することが多く、その厚さは、１８μｍ
〜３５μｍである。これは、半導体素子１０１側に形成
する電極１０３に比べて厚いことが多い。従って、図１
０の（ｆ）に示す加熱・加圧による積層接着工程で、電
極１１５が貫通孔１０９に埋没するように、中間接続体
１０７を回路基板１１３に積層配置すると、導電性ペー
スト１１１をさらに、圧縮、緻密化させることができ
る。
【００９０】なお、本実施の形態では、回路基板１１３
側のみにバンプ１０５が形成されるとした。半導体素子
１０１側にもバンプ１０５を形成すれば、さらに信頼性
の高い電気的接続が可能となる。
【００９１】図１１は、実施の形態２の変形例による半
導体装置９１０の全体構造を示す断面図である。半導体
装置９１０は、回路基板１１３上の電極１１５をより厚
く形成し、バンプ１０５（図９の（ｂ））に代えて利用
する。この電極１１５を貫通孔１０９内の導電性ペース
ト１１１に埋設させても、これまでの半導体装置と同様
の利点が得られる。このような構造を採用すると、バン
プ１０５の形成工程を省略することができ、生産性に優
れる。
【００９２】（実施の形態３）図１２は、実施の形態３
による半導体装置１２００の全体構造を示す断面図であ
る。半導体装置１２００は、半導体装置１００（図１の
（ａ））における半導体素子１０１を、半導体素子の実
装構造体８０５に置き換えて構成されている。
【００９３】半導体装置１２００は、実装構造体８０５
と、中間接続体１０７と、回路基板１１３と、電気接続
部１３０とから構成される。中間接続体１０７と回路基
板１１３は、実施の形態１、２と同じであるため、詳細
な説明を省略する。
【００９４】実装構造体８０５は、回路基板８０２と、
その上に設けられる半導体素子８０１と、回路基板８０
２と半導体素子８０１とを電気的に接続する金属ワイヤ
８０３と、半導体素子８０１と金属ワイヤ８０３とを覆
うように回路基板８０２の表面に設けられたモールド樹
脂８０６とを有する。
【００９５】ここでは、半導体素子８０１を実装する実
装構造体８０５は、ワイヤーボンディングにより半導体
素子８０１と回路基板８０２との電気的接続を確保して
いる。しかし、この構成に限るものではなく、実装構造
体８０５は、半導体素子８０１と回路基板８０２とをフ
リップチップを用いて電気的に接続していてもよい。ま
たは、実装構造体８０５は、チップサイズパッケージ
（ＣＳＰ:Chip Size Package）、ボールグリッドアレイ
（ＢＧＡ:Ball Grid Array）等の、いわゆる半導体パッ
ケージと称される構成であってもよい。
【００９６】電気接続部１３０は、実装構造体８０５の
外部電極である。電気接続部１３０は、半導体素子８０
１の電極の一部と電気的に接続されている電極８０４
と、電極８０４に設けられたバンプ１０５と、回路基板
１１３に設けられ、電極８０４の各に対応する電極１１
５と、バンプ１０５と電極１１５とを接続する導電性ペ
ースト１１１とを有する。電極８０４と電極１１５と
は、バンプ１０５と導電性ペースト１１１とからなる中
間電気接続部を介して接続され、実装構造体８０５と回
路基板１１３とを電気的に接続する。
【００９７】一般的に、実装構造体８０５は、電極８０
４に半田ボールを形成し、回路基板１１３と半田接続に
よって電気的に接続される。しかし、電極８０４が狭ピ
ッチ化すると、隣り合う半田ボール間でショート不良が
発生する場合がある。そこで、実施の形態３の半導体装
置１２００では、実装構造体８０５を回路基板１１３に
実装する場合に、隣接する電気接続部１３０間のショー
トを発生させることなく、狭ピッチで配置できるように
した。
【００９８】半導体装置１２００は、実装構造体８０５
の電極８０４上にバンプ１０５を形成し、中間接続体１
０７に設けられた貫通孔１０９に充填された導電性ペー
スト１１１へバンプ１０５を埋没させる。これにより、
回路基板１１３と実装構造体８０５とを電気的に接続す
る。さらに、導電性ペースト１１１へバンプ１０５を埋
没させる際、バンプ１０５で導電性ペースト１１１を圧
縮することにより、回路基板１１３と実装構造体８０５
との間でより安定した電気的接続を実現することもでき
る。このように、回路基板１１３と実装構造体８０５と
の電気的な接続に、導電性ペースト１１１を用いること
により、実施の形態１で説明したと同様、回路基板１１
３と実装構造体８０５の双方の接続部分にかかる応力を
緩和でき、熱衝撃等による寸法変化に対して安定した電
気的接続を実現できる。また、導電性ペースト１１１が
貫通孔１０９内に閉じ込められているため、導電性ペー
スト１１１が隣接する電気接続部１３０まではみ出し、
隣り合う電気接続部１３０がショートすることがない。
よって、より狭ピッチで電気接続部１３０を配置でき
る。
【００９９】なお、本実施の形態では、電極８０４側に
バンプ１０５が形成された構成を示している。しかし、
回路基板１１３の電極１１５側にバンプ１０５が形成さ
れていてもよい。さらに、電極８０４側と電極１１５側
の両方にバンプ１０５が形成されていてもよい。
【０１００】バンプ１０５の形状についても、２段突起
形状に限定されることはなく、実施の形態１に示した他
の材料または形状のバンプを用いてもよい。狭ピッチの
電気接続部１３０を介して回路基板１１３に配置される
電子部品は、半導体素子および半導体実装構造体に限定
されない。フィルターやモジュール等の電子部品を用い
ても同様の効果が得られる。
【０１０１】
【発明の効果】本発明の半導体装置によれば、半導体部
と回路基板との間に中間接続体を設け、中間接続体に貫
通孔を形成した。貫通孔内に、半導体部または回路基板
の少なくとも一方に設けたバンプと、導電性ペーストと
を封じ込め、半導体部と回路基板との電気的接続を確保
したので、導電性ペーストが貫通孔から外部へ広がるこ
とがない。よって、隣り合う電気接続部のショートを防
止できる。よって、狭ピッチで配置された電極を有する
半導体素子および回路基板を、導電性ペーストにより信
頼性高く電気的に接続できる。
【０１０２】半導体部と回路基板との電気的な接続に、
導電性ペーストを用いた。これにより、両者の熱膨張係
数差に起因して両者に加わる応力を緩和できる。従っ
て、熱衝撃等による寸法変化に対して安定な電気的接続
を実現できる。
【図面の簡単な説明】
【図１】 （ａ）は、実施の形態１による半導体装置の
全体構造を示す断面図である。（ｂ）は、半導体装置の
部分拡大図である。
【図２】 （ａ）〜（ｆ）は、半導体装置の第１の製造
工程を説明する図である。
【図３】 （ａ）は、傾斜をつけて中間接続体に形成さ
れた貫通孔周辺の拡大図である。（ｂ）は、表面処理層
の、貫通孔内で露出した部分の除去結果を示す図であ
る。
【図４】 （ａ）〜（ｅ）は、下段部よりも大きなバン
プ径を持つバンプの形成手順を示す図である。
【図５】 マッシュルーム形状のバンプが形成された半
導体素子を示す図である。
【図６】 （ａ）は、半導体素子および回路基板との接
着前に、導電性ペーストを貫通孔に充填した中間接続体
を示す図である。（ｂ）は、半導体素子と回路基板とを
接着した後の中間接続体を示す図である。
【図７】 （ａ）は、回路基板との接着後、半導体素子
との接着前に、導電性ペーストが貫通孔に充填された中
間接続体を示す図である。（ｂ）は、回路基板と半導体
素子とを接着した後の中間接続体を示す図である。
【図８】 実施の形態１の半導体装置の第２の製造工程
を説明する図である。
【図９】 （ａ）は、実施の形態２による半導体装置の
構造を示す断面図である。（ｂ）は、半導体装置の部分
拡大図である。
【図１０】 実施の形態２による半導体装置の製造工程
を説明する図である。
【図１１】 実施の形態２の変形例による半導体装置の
全体構造を示す断面図である。
【図１２】 実施の形態３による半導体装置の全体構造
を示す断面図である。
【図１３】 フェースダウン実装した従来の半導体装置
の断面図である。
【図１４】 （ａ）〜（ｅ）は、従来の半導体装置の実
装工程を説明する図である。
【符号の説明】
１０１ 半導体素子 １０３ 電極 １０５ バンプ １０６ カバーフィルム １０７ 中間接続体 １０９ 貫通孔 １１１ 導電性ペースト １１３ 回路基板 １１５ 電極 １１９ 貫通孔（インタースティシャルビアホール） １２０、１３０ 電気接続部 １２１ 配線層 １２３ 絶縁層 １２５ 導電体 ８０１ 半導体素子 ８０２ 回路基板 ８０３ ワイヤー ８０４ 電極 ８０５ 半導体素子の実装構造体 ８０６ モールド樹脂 ９０１ 半導体素子 ９０３ 電極 ９０５ バンプ ９０７ 回路基板 ９０９ 導電性ペースト ９１１ 封止樹脂 ９１３ 電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 禎志 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 KK02 LL07 LL11 LL13 QQ02

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 半導体部と回路基板とを電気的に接続し
    た半導体装置を製造する方法であって、 前記半導体部に複数の半導体電極を形成する工程と、 前記回路基板に複数の基板電極を形成する工程と、 前記半導体部および前記回路基板の一方を、絶縁性材料
    からなる中間接続体に接着する第１の接着工程と、 前記複数の半導体電極の位置、および、前記複数の基板
    電極の位置に応じて、前記中間接続体に複数の貫通孔を
    形成する工程と、 各貫通孔を介して、各半導体電極と各基板電極とを電気
    的に接続する工程と、 前記半導体部および前記回路基板の他方を、前記中間接
    続体に接着する第２の接着工程とを含む、半導体装置の
    製造方法。
  2. 【請求項２】 電気的に接続する前記工程は、 前記複数の半導体電極、および、前記複数の基板電極の
    少なくとも一方に、複数のバンプを形成する工程と、 前記各貫通孔に導電性ペーストを充填する工程と各バン
    プを前記各貫通孔内の前記導電性ペーストに埋没させ
    て、前記複数のバンプ、および、前記導電性ペーストを
    介して、各半導体電極と各基板電極とを電気的に接続す
    る工程とを含む、請求項１に記載の半導体装置の製造方
    法。
  3. 【請求項３】 複数の貫通孔を形成する前記工程は、 前記複数の半導体電極の位置、および、前記複数の基板
    電極の位置の少なくとも一方を測定して、位置データを
    取得する工程と、 測定した前記位置データに基づいて、前記中間接続体上
    の複数の位置を特定する工程と、 特定された前記中間接続体上の各位置に、前記各貫通孔
    を形成する工程とを含む、請求項１に記載の半導体装置
    の製造方法。
  4. 【請求項４】 前記複数の半導体電極、および、前記複
    数の基板電極の各々は、樹脂を含む被膜が表面に形成さ
    れた金属層であり、 複数の貫通孔を形成する前記工程は、前記被膜を除去し
    て、前記金属層を露出させる、請求項２に記載の半導体
    装置の製造方法。
  5. 【請求項５】 複数の貫通孔を形成する前記工程は、壁
    面を傾斜させて前記各貫通孔を形成する、請求項４に記
    載の半導体装置の製造方法。
  6. 【請求項６】 導電性ペーストを充填する前記工程は、 前記各貫通孔の底部から開口部まで、前記導電性ペース
    トを注入する工程と、 前記開口部から、所定量の前記導電性ペーストを掻き取
    る工程とを含む、請求項２に記載の半導体装置の製造方
    法。
  7. 【請求項７】 導電性ペーストを注入する前記工程は、
    導電性ペーストに圧力を加えて吐出させ、前記各貫通孔
    の底部から開口部まで注入する、請求項６に記載された
    半導体装置の製造方法。
  8. 【請求項８】 前記第１の接着工程、および、前記第２
    の接着工程は、加圧により前記中間接続体を前記半導体
    部および前記回路基板に密着させ、前記各貫通孔を封鎖
    する、請求項１に記載の半導体装置の製造方法。
  9. 【請求項９】 前記導電性ペーストは、導電性の粒子
    と、非導電性の樹脂とを含有し、 前記各貫通孔を封鎖する工程は、 前記非導電性の樹脂のみが流出する隙間を、前記中間接
    続体と、前記半導体部および前記回路基板の少なくとも
    一方との界面に設ける工程と、 加圧により前記導電性ペーストを緻密化して、前記非導
    電性の樹脂を各貫通孔から流出させる工程と、 前記導電性の粒子が残った前記各貫通孔を封鎖する工程
    とを含む、請求項８に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記中間接続体は、加圧により収縮す
    る材料をさらに含み、 前記第１の接着工程、および、前記第２の接着工程は、
    加圧により前記中間接続体を収縮させ、前記導電性ペー
    ストを緻密化させる、請求項１に記載の半導体装置の製
    造方法。
  11. 【請求項１１】 前記中間接続体は、熱硬化性樹脂をさ
    らに含み、前記第１の接着工程は、加熱により、熱硬化
    性樹脂が含まれた前記中間接続体の一部を硬化させて、
    前記半導体部および前記回路基板の一方を、前記中間接
    続体に接着する、請求項１に記載の半導体装置の製造方
    法。
  12. 【請求項１２】 前記第２の接着工程は、加熱により前
    記中間接続体を硬化させて、前記半導体部および前記回
    路基板と、前記中間接続体とを接着する、請求項１１に
    記載の半導体装置の製造方法。
  13. 【請求項１３】 導電性ペーストを注入する前記工程
    は、各貫通孔の容積から埋没させる各バンプの容積を減
    じた分量以上、かつ、各貫通孔の容量以下の分量の前記
    導電性ペーストを圧力を加えて吐出させる、請求項６に
    記載された半導体装置の製造方法。
  14. 【請求項１４】 複数の半導体電極を有する半導体部
    と、 複数の基板電極を有する回路基板と、 前記半導体部および前記回路基板に接着されて挟持さ
    れ、絶縁性材料からなる中間接続体であって、導電性ペ
    ーストが充填された複数の貫通孔を有し、各貫通孔内の
    前記導電性ペーストを介して、各半導体電極と各基板電
    極とを電気的に接続する中間接続体とを有する半導体装
    置であって、 前記各半導体電極、および前記各基板電極は、樹脂を含
    む被膜が表面に形成された金属層であり、前記各貫通孔
    内では前記被膜が除去されて、前記導電性ペーストと接
    している、半導体装置。
  15. 【請求項１５】 前記各貫通孔は、壁面が傾斜してい
    る、請求項１４に記載の半導体装置。
  16. 【請求項１６】 前記複数の半導体電極、および、前記
    複数の基板電極の少なくとも一方に複数のバンプが形成
    されている、請求項１４に記載の半導体装置。
  17. 【請求項１７】 前記複数のバンプの各々は、２段突起
    形状である、請求項１６に記載の半導体装置。
JP2002124475A 2001-04-25 2002-04-25 半導体装置の製造方法および半導体装置 Expired - Fee Related JP3782753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002124475A JP3782753B2 (ja) 2001-04-25 2002-04-25 半導体装置の製造方法および半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-127778 2001-04-25
JP2001127778 2001-04-25
JP2002124475A JP3782753B2 (ja) 2001-04-25 2002-04-25 半導体装置の製造方法および半導体装置

Publications (3)

Publication Number Publication Date
JP2003017529A true JP2003017529A (ja) 2003-01-17
JP2003017529A5 JP2003017529A5 (ja) 2005-08-25
JP3782753B2 JP3782753B2 (ja) 2006-06-07

Family

ID=26614200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002124475A Expired - Fee Related JP3782753B2 (ja) 2001-04-25 2002-04-25 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP3782753B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012965A (ja) * 2005-07-01 2007-01-18 Nec Tokin Corp Ｉｃチップの実装方法
JP2008205184A (ja) * 2007-02-20 2008-09-04 Fujitsu Ltd 実装構造、その実装構造の製造方法、半導体装置、その半導体装置の製造方法
JP2010073972A (ja) * 2008-09-19 2010-04-02 Nec Corp 接合シート及び電子回路装置並びに製造方法
KR101247138B1 (ko) * 2005-09-14 2013-03-29 하테체 베타일리궁스 게엠베하 플립-칩 모듈 및 플립-칩 모듈의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012965A (ja) * 2005-07-01 2007-01-18 Nec Tokin Corp Ｉｃチップの実装方法
KR101247138B1 (ko) * 2005-09-14 2013-03-29 하테체 베타일리궁스 게엠베하 플립-칩 모듈 및 플립-칩 모듈의 제조 방법
JP2008205184A (ja) * 2007-02-20 2008-09-04 Fujitsu Ltd 実装構造、その実装構造の製造方法、半導体装置、その半導体装置の製造方法
JP2010073972A (ja) * 2008-09-19 2010-04-02 Nec Corp 接合シート及び電子回路装置並びに製造方法

Also Published As

Publication number Publication date
JP3782753B2 (ja) 2006-06-07

Similar Documents

Publication Publication Date Title
US7247508B2 (en) Semiconductor device with intermediate connector
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP5018826B2 (ja) 電子デバイスおよびその製造方法
JP4361826B2 (ja) 半導体装置
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4208631B2 (ja) 半導体装置の製造方法
JP4145730B2 (ja) 半導体内蔵モジュール
US5744758A (en) Multilayer circuit board and process of production thereof
JP6230794B2 (ja) 電子部品内蔵基板及びその製造方法
JP5636265B2 (ja) 半導体パッケージ及びその製造方法
EP2592915A1 (en) Laminated wiring board and manufacturing method for same
US20150009645A1 (en) Wiring substrate and semiconductor package
US9935053B2 (en) Electronic component integrated substrate
JP2001094003A (ja) 半導体装置及びその製造方法
JP2015026689A (ja) 回路基板、回路基板の製造方法及び電子機器
JP2701589B2 (ja) 半導体装置及びその製造方法
JP4183708B2 (ja) 部品内蔵基板の製造方法
JP2003218289A (ja) 半導体装置およびその製造方法ならびに印刷マスク
JP4240899B2 (ja) 半導体装置及び半導体装置の製造方法
JP5734624B2 (ja) 半導体パッケージの製造方法
JP6454384B2 (ja) 電子部品内蔵基板及びその製造方法
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP3782753B2 (ja) 半導体装置の製造方法および半導体装置
JP7163162B2 (ja) 半導体パッケージ
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060310

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees