JP2003017529A5 - - Google Patents

Download PDF

Info

Publication number
JP2003017529A5
JP2003017529A5 JP2002124475A JP2002124475A JP2003017529A5 JP 2003017529 A5 JP2003017529 A5 JP 2003017529A5 JP 2002124475 A JP2002124475 A JP 2002124475A JP 2002124475 A JP2002124475 A JP 2002124475A JP 2003017529 A5 JP2003017529 A5 JP 2003017529A5
Authority
JP
Japan
Prior art keywords
semiconductor
conductive paste
electrodes
semiconductor device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002124475A
Other languages
English (en)
Other versions
JP2003017529A (ja
JP3782753B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2002124475A priority Critical patent/JP3782753B2/ja
Priority claimed from JP2002124475A external-priority patent/JP3782753B2/ja
Publication of JP2003017529A publication Critical patent/JP2003017529A/ja
Publication of JP2003017529A5 publication Critical patent/JP2003017529A5/ja
Application granted granted Critical
Publication of JP3782753B2 publication Critical patent/JP3782753B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (16)

  1. 複数の半導体電極が形成された半導体部と複数の基板電極が形成された回路基板とを、前記複数の半導体電極と前記複数の基板電極との間を対向させて電気的に接続した半導体装置を製造する方法であって、
    前記半導体部および前記回路基板の一方を、絶縁性材料からなる中間接続体に接着する第1の接着工程と、
    前記複数の半導体電極の位置、および、前記複数の基板電極の位置に応じて、前記中間接続体に複数の貫通孔を形成する工程と、
    前記複数の半導体電極の位置、および、前記複数の基板電極の位置に応じて、前記複数の半導体電極および前記複数の基板電極のうち少なくとも前記中間接続体と接着されていない側の電極上に複数のバンプを形成する工程と、
    前記第 1 の接着工程と前記複数の貫通孔を形成する工程および前記複数のバンプを形成する工程を経た後に、前記複数のバンプを前記複数の貫通孔内に埋没させて各貫通孔を介して、各半導体電極と各基板電極とを電気的に接続する工程と、
    前記電気的に接続する工程と同時もしくは該工程の後に、前記半導体部および前記回路基板の他方を、前記中間接続体に接着する第2の接着工程と
    を含む、半導体装置の製造方法。
  2. 電気的に接続する前記工程は、
    前記各貫通孔に導電性ペーストを充填する工程と
    前記各バンプを前記各貫通孔内の前記導電性ペーストに埋没させて、前記複数のバンプ、および、前記導電性ペーストを介して、各半導体電極と各基板電極とを電気的に接続する工程と
    を含む、請求項1に記載の半導体装置の製造方法。
  3. 複数の貫通孔を形成する前記工程は、
    前記複数の半導体電極の位置、および、前記複数の基板電極の位置の少なくとも一方を測定して、位置データを取得する工程と、
    測定した前記位置データに基づいて、前記中間接続体上の複数の位置を特定する工程と、
    特定された前記中間接続体上の各位置に、前記各貫通孔を形成する工程と
    を含む、請求項1に記載の半導体装置の製造方法。
  4. 前記複数の半導体電極、および、前記複数の基板電極の各々は、樹脂を含む被膜が表面に形成された金属層であり、
    複数の貫通孔を形成する前記工程は、前記被膜を除去して、前記金属層を露出させる、請求項2に記載の半導体装置の製造方法。
  5. 複数の貫通孔を形成する前記工程は、前記導電性ペーストを注入する側の開口径が貫通孔の底部の開口径より大きく壁面を傾斜させて前記各貫通孔を形成する、請求項に記載の半導体装置の製造方法。
  6. 導電性ペーストを充填する前記工程は、
    前記各貫通孔の底部から開口部まで、前記導電性ペーストを注入する工程と、
    前記開口部から、所定量の前記導電性ペーストを掻き取る工程と
    を含む、請求項2に記載の半導体装置の製造方法。
  7. 導電性ペーストを注入する前記工程は、導電性ペーストに圧力を加えて吐出させ、前記各貫通孔の底部から開口部まで注入する、請求項6に記載された半導体装置の製造方法。
  8. 前記第1の接着工程、および、前記第2の接着工程は、加圧により前記中間接続体を前記半導体部および前記回路基板に密着させ、前記各貫通孔を封鎖する、請求項1に記載の半導体装置の製造方法。
  9. 前記第1の接着工程、および、前記第2の接着工程は、加圧により前記中間接続体を前記半導体部および前記回路基板に密着させ、前記各貫通孔を封鎖する工程を含み、
    前記導電性ペーストは、導電性の粒子と、非導電性の樹脂とを含有し、
    前記各貫通孔を封鎖する工程は、
    前記非導電性の樹脂のみが流出する隙間を、前記中間接続体と、前記半導体部および前記回路基板の少なくとも一方との界面に設ける工程と、
    加圧により前記導電性ペーストを緻密化して、前記非導電性の樹脂を各貫通孔から流出させる工程と、
    前記導電性の粒子が残った前記各貫通孔を封鎖する工程とをさらに含む、請求項に記載の半導体装置の製造方法。
  10. 前記中間接続体は、加圧により収縮する材料をさらに含み、
    前記第1の接着工程、および、前記第2の接着工程は、加圧により前記中間接続体を収縮させ、前記導電性ペーストを緻密化させる、請求項に記載の半導体装置の製造方法。
  11. 前記中間接続体は、熱硬化性樹脂をさらに含み、前記第1の接着工程は、加熱により、熱硬化性樹脂が含まれた前記中間接続体の一部を硬化させて、前記半導体部および前記回路基板の一方を、前記中間接続体に接着する、請求項1に記載の半導体装置の製造方法。
  12. 前記第2の接着工程は、加熱により前記中間接続体を硬化させて、前記半導体部および前記回路基板と、前記中間接続体とを接着する、請求項11に記載の半導体装置の製造方法。
  13. 導電性ペーストを注入する前記工程は、各貫通孔の容積から埋没させる各バンプの容積を減じた分量以上、かつ、各貫通孔の容量以下の分量の前記導電性ペーストを圧力を加えて吐出させる、請求項に記載された半導体装置の製造方法。
  14. 複数の半導体電極を有する半導体部と、
    複数の基板電極を有する回路基板と、
    前記半導体部および前記回路基板に接着されて挟持され、絶縁性材料からなる中間接続体であって、導電性ペーストが充填された複数の貫通孔を有し、各貫通孔内の前記導電性ペーストを介して、各半導体電極と各基板電極とを電気的に接続する中間接続体と
    を有する半導体装置であって、
    前記各半導体電極、および前記各基板電極は、樹脂を含む被膜が表面に形成された金属層であり、前記各貫通孔内では前記被膜が除去されて、前記導電性ペーストと接している、半導体装置。
  15. 複数の半導体電極を有する半導体部と、
    複数の基板電極を有する回路基板と、
    前記半導体部および前記回路基板に接着されて挟持され、絶縁性材料からなる中間接続体であって、導電性ペーストが充填され、かつ、導電性ペーストが注入された側の開口径が低部の開口径より大きく壁面が傾斜した複数の貫通孔を有し、各貫通孔内の前記導電性ペーストを介して、各半導体電極と各基板電極とを電気的に接続する中間接続体と
    を有する半導体装置であって、
    前記複数の半導体電極、および、前記複数の基板電極の少なくとも一方に複数のバンプが形成されており、
    前記複数のバンプが、対応する前記貫通孔に、開口径の大きい側から前記導電性ペーストに埋設されて各半導体電極と各基板電極とを電気的に接続している半導体装置。
  16. 前記複数のバンプの各々は、2段突起形状である、請求項15に記載の半導体装置。
JP2002124475A 2001-04-25 2002-04-25 半導体装置の製造方法および半導体装置 Expired - Fee Related JP3782753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002124475A JP3782753B2 (ja) 2001-04-25 2002-04-25 半導体装置の製造方法および半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-127778 2001-04-25
JP2001127778 2001-04-25
JP2002124475A JP3782753B2 (ja) 2001-04-25 2002-04-25 半導体装置の製造方法および半導体装置

Publications (3)

Publication Number Publication Date
JP2003017529A JP2003017529A (ja) 2003-01-17
JP2003017529A5 true JP2003017529A5 (ja) 2005-08-25
JP3782753B2 JP3782753B2 (ja) 2006-06-07

Family

ID=26614200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002124475A Expired - Fee Related JP3782753B2 (ja) 2001-04-25 2002-04-25 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP3782753B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012965A (ja) * 2005-07-01 2007-01-18 Nec Tokin Corp Icチップの実装方法
US8026583B2 (en) * 2005-09-14 2011-09-27 Htc Beteiligungs Gmbh Flip-chip module and method for the production thereof
JP5119678B2 (ja) * 2007-02-20 2013-01-16 富士通株式会社 実装構造、接続部材の製造方法、および半導体装置
JP5104687B2 (ja) * 2008-09-19 2012-12-19 日本電気株式会社 接合シート及び電子回路装置並びに製造方法

Similar Documents

Publication Publication Date Title
US6628526B1 (en) Electronic device manufacturing method, electronic device and resin filling method
US8547701B2 (en) Electronics module and method for manufacturing the same
US5841192A (en) Injection molded ball grid array casing
US7247508B2 (en) Semiconductor device with intermediate connector
CN105027691B (zh) 印刷电路板及其制造方法
US7992291B2 (en) Method of manufacturing a circuit board
US7376318B2 (en) Circuit board and its manufacturing method
US6426566B1 (en) Anisotropic conductor film, semiconductor chip, and method of packaging
CN103748977A (zh) 部件安装印刷电路基板及其制造方法
CN108235562A (zh) 用于将部件嵌入部件承载件中的透气性临时载带
JP2018125349A5 (ja)
KR101124547B1 (ko) 반도체 패키지의 제조 방법
CN105590914A (zh) 电子元件封装结构及制作方法
US20160234946A1 (en) Process for the production of an electronic card having an external connector and such an external connector
US8093712B2 (en) Monolithic molded flexible electronic assemblies without solder and methods for their manufacture
JP2003017529A5 (ja)
US7955974B2 (en) Formation of a through-electrode by inkjet deposition of resin pastes
US20150289381A1 (en) Method for producing a three-dimensional circuit configuration and circuit configuration
JP2870533B1 (ja) 半導体装置およびその製造方法
CN111384005B (zh) 微电子封装体、倒装工艺及其应用、微电子器件
CN100591193C (zh) 布线基板、布线材料、覆铜层压板以及布线基板的制造方法
TWI550728B (zh) 封裝結構及其製造方法
JP3782753B2 (ja) 半導体装置の製造方法および半導体装置
US6982387B2 (en) Method and apparatus to establish circuit layers interconnections
JP3763962B2 (ja) チップ部品のプリント配線基板への搭載方法