JP2007012965A - Icチップの実装方法 - Google Patents

Icチップの実装方法 Download PDF

Info

Publication number
JP2007012965A
JP2007012965A JP2005193468A JP2005193468A JP2007012965A JP 2007012965 A JP2007012965 A JP 2007012965A JP 2005193468 A JP2005193468 A JP 2005193468A JP 2005193468 A JP2005193468 A JP 2005193468A JP 2007012965 A JP2007012965 A JP 2007012965A
Authority
JP
Japan
Prior art keywords
chip
bump
antenna circuit
bumps
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005193468A
Other languages
English (en)
Inventor
Makoto Sakurai
誠 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
NEC Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Tokin Corp filed Critical NEC Tokin Corp
Priority to JP2005193468A priority Critical patent/JP2007012965A/ja
Publication of JP2007012965A publication Critical patent/JP2007012965A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector

Abstract


【課題】 物理的な衝撃や振動によりアンテナの回路端子部とICチップのバンプ間の導通が遮断されないようにICチップとバンプとの間の接触抵抗が低い状態でICチップをアンテナ回路に信頼性高く固定するICチップの実装方法を提供すること。
【解決手段】 基材1に形成されたアンテナ回路2の一対の端子部上に接着層を形成して、この端子部の上方からキノコ形状のバンプ4を突き刺して、ICチップを配置した後、接着剤3を加熱硬化してICチップを実装すること。
【選択図】 図1

Description

本発明は、ICチップの実装方法に関し、特に非接触ICタグなどのように電気的にデータの記録、消去などが行える情報記録媒体のICチップとアンテナ回路間の信頼性の高い導通を確保するのに好適なICチップの実装方法に関する。
従来、非接触ICタグなどのように非接触状態で電気的にデータの送受信を行ってデータの記録、消去などがおこなえる情報記録メディア(RF−ID)の用途に用いられる非接触型データ送受信体は、フィルム形状やシート状の基材上にアンテナ回路を配置する。そのアンテナの回路は、アルミまたは銅を接着したシートをエッチングして形成される。そのICチップは予め端子部にバンプを形成し、基材のチップ実装位置にあるアンテナ回路の一対の端子部に突き刺して導通を図る方法が採用されている。
ICチップとアンテナ回路の導通をとる既知の方式として、ワイヤーボンディング方式、フリップチップ方式が一般的に知られている。図2は、従来のICチップの実装方法1を説明する断面図で、図2(a)は正常状態を示し、図2(b)はバンブが外れた状態を示す。図3は、従来のICチップの実装方法2を説明する断面図で、図3(a)は正常状態を示し、図3(b)はバンブが外れた状態を示す。フリップチップ方式はICチップにバンプを形成する方式で、メッキバンプ5と呼ばれる柱型タイプのバンブ形状の例(図2参照)やスタッドバンプ6と呼ばれる凸形状のタイプの例(図2参照)がある。
図3に示すように、フィルム状やシート状の基材1上に接着したアルミまたは銅をエッチングで形成したアンテナ回路2の端子上にNCF(Nonconductive Film、絶縁フィルム)又はNCP(Nonconductive Paste、絶縁ペースト、絶縁接着剤)などの接着剤3を配置し、その上方から熱圧着装置(フリップチップボンダ)で加圧してICチップに形成したメッキバンプ5またはスタッドバンプ6を突き刺した後、加熱硬化させてバンプとアンテナ回路2の端子部の導通を図り、ICチップを実装していた。
また、図3に示すように、フィルム状やシート状の基材1上に接着したアルミ又は銅をエッチングで形成したアンテナ回路2の端子上にACF(Anisotropic Conductive Film、異方性導電フィルム)又はACP(Anisotropic Conductive Film、異方性導電ペースト)などの接着剤3を配置し、その上方から熱圧着装置(フリップチップボンダ)で加圧してICチップに形成したメッキバンプ5またはスタッドバンプ6を突き刺した後、加熱硬化させてバンプとアンテナ回路の導通を図りICチップを実装していた(特許文献1参照)。
このようにICチップをアンテナ回路に接続させる際に接着剤を用いる理由は、その接着剤を用いずに圧着のみで接続した場合に、ICチップを確実に固定できる圧着強度にすると、その応力の影響によりアンテナ回路が変形し、接触不良や回路短絡などの問題が発生しやすいという問題があったためである。また、ICチップを取り付けた基材に曲げなどの外力が加わると、ICチップが外れやすく、アンテナ回路への接続に対して十分な信頼性を確保できないという問題点は、主にこの接着方法の制約により解決できなかった。
特開平11−91275号公報
しかしながら、従来のICチップの実装方法およびバンプ形状でICチップを実装すると、基材に曲げなどの外力が加わると、アンテナ回路からバンプが外れて導通が遮断される、基材からICチップが外れる等の問題が発生した。例えば、バンプにメッキバンプを採用した場合は、図2(a)の正常な状態から図2(b)のバンプが外れた状態になった。また、バンブにスタッドバンプを採用した場合は、図3(a)の正常な状態から図3(b)のバンプが外れた状態になった。
また、バンプとアンテナ回路の端子の接続は、ACPまたはACFの導電性粒子を介しておこなうか、バンプとアンテナ回路の端子部を直接接触させる。このような接続法では、接続が点接触になるか、それに近い状態になりやすい。その結果、接続の接触面積が小さいので、電気抵抗が高くなるとともに物理的な衝撃や振動により導通が遮断されるという問題が発生した。
本発明は、上述した問題点を解決すべくなされたもので、その技術課題は、物理的な衝撃や振動によりアンテナの回路端子部とICチップのバンプ間の導通が遮断されないようにICチップとバンプとの間の接触抵抗が低い状態でICチップをアンテナ回路に信頼性高く固定するICチップの実装方法を提供することである。
上記目的を達成するための発明は、基材に形成されたアンテナ回路の一対の端子上に接着剤の層を形成し、前記端子の上方からICチップ接続用のバンプを所定の位置に突き刺し、前記所定の位置に配置した後に、前記接着剤を加熱硬化させるICチップの実装方法において、前記バンプの端子と接触しない側にある端部の前記バンプの形状が、前記バンブの端子と接触する側の方向に、一定の直径を有する柱状の形状にし、前記バンプの端子と接触する側にある端部のバンプの形状を、前記一定の直径を有する柱状の面積より大きくし、前記接着剤の層または前記アンテナ回路の端子に引っ掛かる構造にしたICチップの実装方法である。
図1を参照すると、本発明は、基材に形成されたアンテナ回路の一対の端子部上に接着層を形成して、この端子部の上方から図1に示すようなキノコ形状のバンプ4を突き刺してICチップを配置した後、接着剤を加熱硬化してICチップを実装する方法である。
本発明によれば、基材に形成されたアンテナ回路の一対の端子部上に接着層を形成して、この端子部の上方から図1に示すようなキノコ形状のバンプを突き刺して、ICチップを配置した後、接着剤を加熱硬化してICチップを実装することで、従来のスタッドバンプ、メッキバンプを用いる場合に比べてICチップとバンプ間の接合面積を広くでき、キノコ形状の傘の部分が、接着層又は端子部に引っかかる構造になっているので、より接合強度が高くなる。その結果、物理的な衝撃や振動によりICチップとアンテナ回路の導通が遮断されたり、ICチップが外れて信頼性の高い実装ができないという問題を解決できる。
本発明を実施するための最良の形態に係るICチップの実装方法を以下に図面を参照して詳細に説明する。
図1は、本発明のICチップの実装方法を説明する断面図である。本発明を実施するための最良の形態では、図1に示すキノコ形状のバンプ4を金属無電解メッキ法あるいは金属電解メッキ法により形成する。このようなメッキ法により、まずICチップ上にレジスト膜を形成し、レジスト膜はICチップの面に対して垂直に形成される。そのレジスト厚み以下のメッキ膜は、直線的に柱状に堆積する(バンブの端子と接触する側の方向に、一定の直径を有する柱状の形状になる)。このメッキ成長の過程で、メッキをレジスト厚みより厚く成長させると、メッキはレジスト上面に水平方向、上方向に同時に成長が進む。その結果、図1に示すキノコ形状のバンプ4が形成される。
次に、ICチップ上に形成したキノコ形状のバンプ4を使用し、図1に示すようにフィルム状やシート状の基材1上に、エッチングにより形成したアンテナ回路2の端子部上にACF,ACP,NCF,NCPのいずれかの接着剤3を配置する。そして、基板の上方にある所定の位置にICチップ上に形成したキノコ形状のバンプ4を突き刺す。その後、接着剤を加熱硬化し、ICチップ上に形成したキノコ形状のバンプ4とアンテナ回路2を導通させ、その固定を図り、ICチップを強固に接合する。
本発明の最良の形態では、基材1にICチップを実装した後、ICチップの実装部分を物理的あるいは化学的な衝撃から守るために、実装部全体あるいは一部をグローブトップ材やアンダーフィル材などで、被覆保護する。
本発明の最良の形態では、ガラス繊維、アルミナ繊維、ポリエステル繊維、ポリアミド繊維などの無機また有機繊維からなる織布、不織布、マット、紙あるいはこれらを組み合わせたもの、あるいはこれらに樹脂ワニスを含浸させて成形した複合基材、ポリアミド系樹脂基材、ポリエステル系樹脂基材、エチレン・ビニルアルコール共重合体基材などのプラスチック基材、あるいはこれらにマット処理、コロナ放電処理、プラズマ処理、紫外線照射装置、電子線照射装置あるいは各種易接着処理などの表面処理を施したものなどから基材1を選択して用いる。
また、基材1上へのアンテナ回路の形成は、例えば、導電ペーストのスクリーン印刷、被覆あるいは非被覆金属線の貼り付け、エッチング、金属箔貼り付け、金属の直接蒸着、金属蒸着膜転写などの方法でおこなう。なお、アンテナ回路2これらの複合アンテナでもよい。更に、本発明に使用するICチップの厚みは、アンテナ回路2の端子部厚と同程度あることが望ましく、例えば300〜10μm程度が好ましい。本発明の最良の形態では、ICチップの厚みは、100μmにする。
なお、上記実施の形態の説明は、本発明を説明するためのものであって、特許請求の範囲に記載の発明を限定し、あるいは範囲を減縮するものではない。また、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。
本発明により、基材1に形成されたアンテナ回路2の一対の端子部上に接着層を形成して、この端子部の上方から図1に示すようなキノコ形状のバンプ4を突き刺して、ICチップを配置した後、接着剤3を加熱硬化してICチップに実装することで、従来のスタッドバンプ、メッキバンプを用いる場合に比べてICチップとバンプ間の接合面積を広くでき、キノコ形状の傘の部分が、接着層又は端子部に引っかかる構造になっているので、より接合強度が高くなる。
なお、キノコ形状のバンプ4の形成は、メッキ膜の厚さを、レジスト厚みより厚くするかあるいは薄くするかの違いにより、容易に作製できる。
以上に示したように、本発明により物理的な衝撃や振動によりアンテナの回路端子部とICチップのバンプ間の導通が遮断されないようにICチップとバンプとの間の接触抵抗が低い状態でICチップをアンテナ回路に信頼性高く固定するICチップの実装方法の提供が可能になる。
本発明のICチップの実装方法を説明する断面図。 従来のICチップの実装方法1を説明する断面図。図2(a)は正常状態を示す図、図2(b)はバンブが外れた状態を示す図。 従来のICチップの実装方法2を説明する断面図。図3(a)は正常状態を示す図、図3(b)はバンブが外れた状態を示す図。
符号の説明
1 基材
2 アンテナ回路
3 接着剤
4 キノコ形状のバンプ
5 メッキバンプ
6 スタッドバンプ

Claims (1)

  1. 基材に形成されたアンテナ回路の一対の端子上に接着剤の層を形成し、前記端子の上方からICチップ接続用のバンプを所定の位置に突き刺し、前記所定の位置に配置した後に、前記接着剤を加熱硬化させるICチップの実装方法において、前記バンプの端子と接触しない側にある端部の前記バンプの形状が、前記バンブの端子と接触する側の方向に、一定の直径を有する柱状の形状にし、前記バンプの端子と接触する側にある端部のバンプの形状を、前記一定の直径を有する柱状の面積より大きくし、前記接着剤の層または前記アンテナ回路の端子に引っ掛かる構造にしたことを特徴とするICチップの実装方法。
JP2005193468A 2005-07-01 2005-07-01 Icチップの実装方法 Pending JP2007012965A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005193468A JP2007012965A (ja) 2005-07-01 2005-07-01 Icチップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005193468A JP2007012965A (ja) 2005-07-01 2005-07-01 Icチップの実装方法

Publications (1)

Publication Number Publication Date
JP2007012965A true JP2007012965A (ja) 2007-01-18

Family

ID=37751051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005193468A Pending JP2007012965A (ja) 2005-07-01 2005-07-01 Icチップの実装方法

Country Status (1)

Country Link
JP (1) JP2007012965A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5428339B2 (ja) * 2007-10-26 2014-02-26 東レ株式会社 平面アンテナおよびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345302A (ja) * 1998-06-02 1999-12-14 Toppan Printing Co Ltd Icチップの実装方法、icモジュール、インレットおよびicカード
JP2000195900A (ja) * 1998-12-25 2000-07-14 Denso Corp 半導体装置
JP2001175829A (ja) * 1999-10-08 2001-06-29 Dainippon Printing Co Ltd 非接触式データキャリアおよびicチップ
JP2003017529A (ja) * 2001-04-25 2003-01-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345302A (ja) * 1998-06-02 1999-12-14 Toppan Printing Co Ltd Icチップの実装方法、icモジュール、インレットおよびicカード
JP2000195900A (ja) * 1998-12-25 2000-07-14 Denso Corp 半導体装置
JP2001175829A (ja) * 1999-10-08 2001-06-29 Dainippon Printing Co Ltd 非接触式データキャリアおよびicチップ
JP2003017529A (ja) * 2001-04-25 2003-01-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5428339B2 (ja) * 2007-10-26 2014-02-26 東レ株式会社 平面アンテナおよびその製造方法

Similar Documents

Publication Publication Date Title
JP3962449B2 (ja) 基板を結合する方法および構造
KR100846272B1 (ko) Rfid 태그 및 그 제조 방법
US6406990B1 (en) Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
JP2003168760A (ja) 導電接続部を有するインターポーザ
US7122087B2 (en) Method of manufacturing RFID
KR100659447B1 (ko) 반도체 칩, 반도체 장치, 반도체 장치의 제조 방법 및전자기기
JP2007042087A (ja) Rfidタグ及びその製造方法
WO2001026910A1 (en) Non-contact data carrier and ic chip
JP2009105276A (ja) 半導体チップの実装方法及び半導体搭載用配線基板
US20110189824A1 (en) Method for manufacturing an electronic device
WO2005027604A1 (ja) 電子部品の実装方法
JPH11345302A (ja) Icチップの実装方法、icモジュール、インレットおよびicカード
JP2007012965A (ja) Icチップの実装方法
JP2002324427A (ja) 導電性接着剤およびそれを用いたicチップの実装方法
JP3891743B2 (ja) 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP2004514291A (ja) シリコンチップ上の集積回路のスマートラベルへの取付け方法
KR100705529B1 (ko) Rfid 태그
JP2008177350A (ja) 電子装置の製造方法および製造装置
JP4526195B2 (ja) 荷物用紙製タグおよびその製法
US20090079068A1 (en) Methods for attaching a flip chip integrated circuit assembly to a substrate
JP4209574B2 (ja) 半導体部品実装済部品の製造方法
JP2000067200A (ja) Icカード
JP2009517730A (ja) トランスポンダ及びその製造方法
JP3906914B2 (ja) 半導体装置の製造方法、および半導体装置
JP2003006594A (ja) 両面テープを用いたrf−idメディアの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100623