JP2002533935A - モノリシック電力素子の周縁部構造 - Google Patents

モノリシック電力素子の周縁部構造

Info

Publication number
JP2002533935A
JP2002533935A JP2000590222A JP2000590222A JP2002533935A JP 2002533935 A JP2002533935 A JP 2002533935A JP 2000590222 A JP2000590222 A JP 2000590222A JP 2000590222 A JP2000590222 A JP 2000590222A JP 2002533935 A JP2002533935 A JP 2002533935A
Authority
JP
Japan
Prior art keywords
adjacent
junction
voltage
wall
peripheral structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000590222A
Other languages
English (en)
Inventor
パトリック オースティン
ジャン−ルイス サンチェス
オリバー コーセ
マリー ブリール
ジャン−ピエール ラウアー
ジャン ジャラード
Original Assignee
サーントル ナスィヨナル ドゥ ラ ルシェルシュ スイヤンティフィック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サーントル ナスィヨナル ドゥ ラ ルシェルシュ スイヤンティフィック filed Critical サーントル ナスィヨナル ドゥ ラ ルシェルシュ スイヤンティフィック
Publication of JP2002533935A publication Critical patent/JP2002533935A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Braking Arrangements (AREA)
  • Surgical Instruments (AREA)
  • Massaging Devices (AREA)
  • Thyristors (AREA)
  • Arc Welding In General (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Retarders (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 本発明は、それぞれ陰極（１０）、陽極（２０）に接続された前側面（Ｆ１）および後側面（Ｆ２）と、前記２つの面に、直接あるいは隣接の電圧を印加すると、逆バイアス、順バイアスがそれぞれかかる２つの接合部（１３，２３）および前側面と後側面とを結合する少なくとも１つの絶縁ボックスとを備えた好ましくはプラナー型であるモノリシック電力素子用の周縁部構造に関する。この構造においては、直接または逆の電圧を印加すると、等ポテンシャル電圧線を生成し、上記絶縁ボックスは、基板（１）の上記等ポテンシャル線を乱すことができる。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明はモノリシック電力素子の周縁部構造に関する。
【０００２】 （背景技術） 従来の集積回路は通常マスクのレイアウトによって区別される。つまり、それ
らは縦に固定されているのでパワー集積化の発展には殆ど適合しない。その結果
、新しいパワー機能を与えるために、むしろそれらの間で互換性がある技術的ブ
リックで作られた構造が使用される。 従って、プレーナ技術によるモノリシック電力素子用の集積素子が知られてい
る。そのような素子が良好な電圧ハンドリングを示すこと、即ち電子なだれ降伏
の前に所望電圧を維持するよう十分に高いが、臨界電界よりも小さく保たれた最
大電界を備えることが不可欠である。素子を設計製造する場合、最大電界を制御
可能にする必要がある。
【０００３】 公知の全ての半導体電力素子に関して、この制御は素子表面と接合部平面にお
ける等ポテンシャル線分布に基づく、いわゆる「保護」ソリューションに依存し
ている。 例えば、保護されるべき接点を機械的に面取りすることから構成されるメサ型
技術がある。しかし、この技術は集積化複合電力素子の実現が可能なプレーナプ
ロセスと殆ど互換性がない。更に、それらはＩＧＢＴ（絶縁バイポーラトランジ
スタ）、バイポーラＭＯＳ、又はＭＣＴ（ＭＯＳ制御サイリスタ）サイリスタＭ
ＯＳ技術等のＭＯＳ技術プロセスを考慮していない。
【０００４】 他に実現されている保護技術としては、保護リング、フィールド電極又はフィ
ールドプレート、半抵抗性層又はＰ−接合端子（ＪＴＥ−接合端子延長）等があ
る。とりわけ接合端子タイプの技術は、全てが保護されるべき主接点の周囲にあ
りこの接点と接触する僅かにドーピングされたＰ領域の注入部からなる。これら
の種々の保護技術を利用する集積素子は、通常、素子中に横向きに形成され縮小
された中央部をもつ絶縁ボックスと、同時に主接点と絶縁ボックスの１つの拡散
部との間のポテンシャル線についてのストップチャネルを備えている。
【０００５】 これら保護技術の欠点は、最大電界を制御するために最小表面を必要とするこ
とである。更に、ストップチャネルを注入部する必要があるので製造が一層複雑
になることである。しかもこれら保護技術を使用する素子は非対称電圧ハンドリ
ングを示すので狭い範囲の技術的ブリックを構成する。
【０００６】 特に、ある素子は横方向の絶縁ボックスに物理的に接続される後側面接合部と
、保護技術の１つによって保護されストップチャネルによって横方向に取り囲ま
れる前側面接合部とを示す。前側面接合部に逆バイアスをかけると、等ポテンシ
ャル線はストップチャネルのところでブロックされて絶縁ボックスに達せず、後
側面接合部に逆バイアスをかけると、等ポテンシャル線は絶縁ボックスを通って
前側面へ立ち上がる。 前述の欠点の他にこれを実現することによって得られるのは、単に後側接合部
によって線引きされたボックス内の基本的な電気特性だけである。
【０００７】 本発明は、同じ大きさの臨界電界の公知の素子よりも比較的小さなスペースし
か必要とせず、前側面と後側面とにおいて電気的機能の埋め込みを可能にするモ
ノリシック電力素子の周縁部構造に関する。 本発明の構造は電子回路基板技術と互換性があり、電界を良好に制御すること
ができる。 また、本発明はストップチャネルを全く必要とせず、ＭＯＳ技術と共に使用で
きる周縁部構造に関する。 本発明による周縁部構造は対称電圧を維持することも可能であり、特に技術的
ブリックとして使用するのに順応性がある。このブリックは、バイポーラ電力ト
ランジスタ、サイリスタ又はＩＧＢＴ等の現行の電力素子の電圧対称化ばかりで
なく、新しい素子又は新しいパワー電気特性の設計及び実現をも可能にする。
【０００８】 （発明の開示） 従って本発明は、 第１のドーピング型の基板と、 陰極への接続部を備える前側面と、 陽極への接続部を備える後側面と、 陽極と陰極との間に直流電圧を印加すると逆バイアスがかかる、前記面の１つ
に隣接する第１の接合部と、 陽極と陰極との間に直流電圧を印加すると順バイアスがかかる、第１の接合部
に対応する前記第１の面と反対側の面に隣接する第２の接合部と、 第２のドーピング型であり、前側面と後側面とを結合し、第１の接合部から電
気的に切断されている少なくとも１つの絶縁ボックスと、 を備えるモノリシック電力素子用の周縁部構造である。
【０００９】 この構造は陽極と陰極との間に逆電圧を印加すると等ポテンシャル電圧を生成
し、絶縁ボックスは基板内に等ポテンシャル線を分布させることができる。 本発明によれば、ボックスは第２の接合部から電気的に切断されており、周縁
部構造は陽極と陰極との間に直流電圧を印加すると等ポテンシャル電圧線を生成
し、絶縁ボックスは等ポテンシャル線を基板内に分布させることができる。
【００１０】 つまり、公知の保護技術とは逆に、本発明の絶縁ボックスは基板内で即ち構造
の容積中で両バイアス方向へ等ポテンシャル線を分布させる機能を果たす。この
分布の結果としてストップチャネルが不必要なことが判明し、素子の大きさを現
行の素子の大きさに対して小さくできる。更に、前側面及び後側面両方に電気的
機能を埋め込むことができる。実際には、陽極と陰極とは絶縁ボックスへ電気的
に接触していない。
【００１１】 本構造はまた、対称電圧を維持することが可能である。これらの電圧範囲は例
えば６００Ｖから１２００Ｖの間である。特定の実施形態においては４０００Ｖ
から５０００Ｖの間の値に達する。 周縁部構造は、接合部に対して対称に配置された２つの横方向の絶縁ボックス
を備えることが好ましい。しかし、他の実施形態では、単一の横方向の絶縁ボッ
クスを接合部の一方の端部に設け、第２の端部へは別の技術が適用されている。
【００１２】 本発明の周縁部構造は、配列され一定の大きさに作られた複数の半導体領域の
間の電気的相互作用と表面相互接続とによってパワー機能が生じる機能集積モー
ドにおいて好都合に使用される。この集積モードは特に高電圧用途に適しており
、とりわけ対称電圧ハンドリングを必要とする電気エネルギー分布ネットワーク
への接続に適している。
【００１３】 別の実施形態によれば、本発明による周縁部構造は「スマートパワー」型モノ
リシックパワー集積モードにおいて実施され、（高電圧の）パワー機能に割り当
てられる領域と、信号及び（低電圧の）情報を制御し処理するための維持回路領
域とを区別する目的で、絶縁技術が基板に注入される。 接合部は第２のドーピング型のメインボックスを形成し、各々は対応する接合
部と隣接する面とによって線引きされている。 これらのメインボックスは周縁部にあることが好ましい。
【００１４】 好適な実施形態において、基板はＮ型でありメインボックス及び絶縁ボックス
はＰ型であり、接合部は前側面に隣接する。 別の実施形態において、基板はＰ型でありメインボックス及び絶縁ボックスは
Ｎ型であり、接合部は後側面に隣接する。 絶縁ボックスは僅かにドーピングされ、ボックスは高度にドーピングされてい
ることが好ましい。
【００１５】 好適な実施形態において、絶縁ボックスは高度にドーピングされた絶縁垂直壁
で作られ、素子は、前記壁及び前側面と後側面の１つに隣接し、壁と接合部の１
つとの間に配置されている少なくとも１つの第２ドーピング型の小型ドーズ注入
部領域を備えている
【００１６】 この絶縁ボックス及びその周辺部の実施形態は、特に基板内の等ポテンシャル
線の分布機能を実現できる絶縁ボックスに適している。それはより多くの表面を
得ることを可能にし、絶縁ボックスは公知の素子において使用されるボックスの
幅を低減できる。例示的には絶縁ボックスの幅は約５μｍである。 絶縁壁の形状は実質的に矩形であることが好ましい。
【００１７】 以下、「局所配置された金属被覆」という記載は、前側面又は後側面の金属被
覆を指し、金属被覆は対応する面に関連する接続部に局所的に配置されるので、
対応する面の長さによりも短い。「拡張金属被覆」という記載は、前側面又は後
側面の一方の部分的でない金属被覆を指し、即ち対応する面に関連する接続部へ
局所配置されず対応する面を覆っている。フィールド酸化物は接続部へ局所配置
されている領域を除く後側面及び前側面を覆うことが好ましい。これらの面の１
つが局所的に金属被覆されると、前記の面は対応する局所配置領域だけを覆い、
それらの面の１つが拡張金属被覆を示す場合、前記の面も対応するフィールド酸
化物を部分的に覆う。
【００１８】 従って、３つの好適な実施形態は、拡張金属被覆が前側面又は後側面のいずれ
にも設けられないか、後側面に設けられるか、又は後側面及び前側面の両方に設
けられるかにより区別できる。これら３つの好適な実施形態は、小型ドーズ隣接
注入部領域を有する絶縁垂直壁と組み合わされる。
【００１９】 第１の実施形態において周縁部構造は、 第１の接合部と、対応する面とに隣接し、第１の接合部と壁との間に配置され
る、少なくとも１つの第２ドーピング型の小型ドーズ注入部領域と、 第２の接合部と、対応する面とに隣接し、第２の接合部と壁との間に配置され
る、少なくとも１つの第２ドーピング型の第２の小型ドーズ注入部領域と、 壁に隣接し、それぞれ前側面と後側面に隣接する注入部領域と、 を備える。 つまり、本構造は、各々の前側面及び後側面の近傍において１つの接合部から
横方向に向かう、前側面又は後側面に隣接する接合部によって線引きされたメイ
ンボックスと、隣接する小型ドーズ注入部領域と、注入部がない領域と、壁に隣
接する小型ドーズ注入部領域と、絶縁壁とを備える。 この構造は前側面及び後側面の両方に局所配置された金属被覆に適している。
【００２０】 また、本構造は前側面及び後側面と平行であり、これらの面の中間点の面に関
して対称に構成されることが好ましく、それにより電圧ハンドリングの対称性が
改善される。 本構造は、前側面及び後側面の小型ドーズ注入部領域に適合した２つの横方向
の絶縁壁と、各々が２つの小型ドーズ注入部領域によって横方向の側面に位置す
る２つの前側及び後側メインボックスとを備えることが好ましい。 周縁部構造の第１の実施形態は、特に製造コストが安価であり、得ることが可
能な表面の増加の点で重要である。
【００２１】 前述の３つの実施形態の内の第２の実施形態において、本構造は、 後側面全体を覆う後側フィールドプレートと、 前側面と、対応する接合部とに隣接する、少なくとも１つの第２ドーピング型
の第１の小型ドーズ注入部領域（１５）と、 を備える。 更に、壁に隣接する注入部領域は前側面に隣接する。 この具現化の結果として実質的に非対称な幾何学的構造であっても対称な電圧
ハンドリングを得ることができる。
【００２２】 以上は最低限の構成であるが、これら実施形態のいくつかにおいて周縁部構造
は、後側接合部及び／又は壁に隣接する領域の形態で後側面に隣接する、少なく
とも１つの第２のドーピング型の小型ドーズ注入部領域を更に備える。 つまり、周縁部構造は、壁に隣接し後側面に隣接する別の注入部領域を好都合
に備える。この後側注入部領域により後側接合部と壁とが閉じて電圧ハンドリン
グが向上するので一層有利である。 周縁部構造の第２の実施形態では、後側フィールドプレートをシート上に半田
付けすることによって、容易かつ迅速に組み立てを行うことができる。
【００２３】 前述の第３の実施形態において、周縁部構造は、 後側面全体を覆う後側フィールドプレートと、 壁に隣接し、それぞれが前側面と後側面とに隣接する注入部領域と、 陰極への前記接続部と、壁及び前側面に隣接する注入部領域との間で前側面を
部分的に覆う前側フィールドプレートと、 接合部の１つ及び対応する面に隣接する、少なくとも１つの第２ドーピング型
の第１の小型ドーズ注入部領域と、 を備え、周縁部構造が接合部の順バイアス用の少なくとも１つの電圧を維持する
ようになっている。 この構造は第２の実施形態と同様に、実質的に非対称トポロジーを示す。それ
にも拘わらず対称な電圧ハンドリングが得られる。
【００２４】 壁に隣接する前側及び後側注入部領域以外に周縁部構造は、前側及び後側接合
部の１つと隣接する少なくとも１つ小型ドーズ注入部領域を備えている。本実施
形態において、基板はＮ型であるが、順バイアス作動するのは後側接合部であり
、逆バイアス作動をするのは前側接合部である。 更に、素子は別の接合部と、対応する面とに隣接する、少なくとも１つの第２
のドーピング型の第２の小型ドーズ注入部領域を備えることが好ましく、対称電
圧ハンドリングが可能となる。
【００２５】 前側又は後側接合部の内の１つだけが１つ（または２つ）の小型ドーズ注入部
領域によって拡張される場合、特に素子は１つの電圧方向の作動に適応する。し
かし、依然として非常に低い最大電界で逆方向の作動が可能であり、絶縁ボック
スは基板内の等ポテンシャル線を分布させる役割を果たす。
【００２６】 第２の実施形態と同様に後側面を半田付けすることが可能な本構造の第３の実
施形態は、前側面プレートにより表面を低減できる。 接合部に隣接する小型ドーズ注入部領域の好適な実施形態によれば、これらは
接合端子タイプである。 他の実施形態において、それらは保護リング、フィールド電極又はフィールド
プレート、半抵抗層又は段階的接合端子の中から選択される。 本構造はプレーナ型であることが好ましい。 第１のドーズはＮ型であり、第２のドーズはＰ型であることが好都合である。
【００２７】 本構造は前側面と後側面、及び基板平面に垂直な平面に関して対称であること
が好ましい。 本構造が、接合部を除き且つ絶縁ボックスを含む領域内で前側面及び後側面を
覆うフィールド酸化物を備えることは好都合である。これらのフィールド酸化物
は、一方では前側面と後側面との間に配置され、他方ではフィールドプレートの
間に配置される。
【００２８】 本発明を例示するが限定する目的のものではない、本発明によるモノリシック
電力素子用周縁部構造の実施形態に関する以下の説明を添付図面を参照して読む
ことにより本発明を更に良く理解できる。
【００２９】 （発明を実施するための最良の形態） 図２から図４、図６から図９及び図１１から図１４に示す等ポテンシャル電圧
線の全ての分布の例はデジタルシミュレーションの結果を示す。これらの図にお
いて、等ポテンシャル電圧線が集中しているスペース負荷領域の区域は２００で
参照される。
【００３０】 図１、図５及び図１０において、同一の要素は同一符号で表わされる。これら
の図においては本構造の説明を簡略化するために本構造の半分のみが図示され、
残りの半分はその対称性により得られる。陽極及び陰極への接続部はこの対称部
から除外されるべきことは明白である。
【００３１】 図１においてＳ１で参照されるモノリシック電力素子の周縁部構造の第１の実
施形態は、プレーナ型であり実質的に矩形タイプである。図示の半構造は３つの
面Ｆ１−Ｆ３と、対称部４の鏡板を線引きする仮想の第４の面Ｆ４とを備える。 面Ｆ１とＦ２とは互いに対向し、それぞれ陰極及び陽極への接続部１０及び２
０と結合される金属部分１１及び２１を備えている。陰極は好都合に接地されて
いる。金属部分１１及び２１は、面Ｆ１とＦ２の反対側の端部に好都合に配置さ
れている。フィールド酸化物１２及び２２は、それぞれ面Ｆ１及びＦ２の残余部
を覆っている。
【００３２】 構造Ｓ１は、拡散によって得られる深く且つ軽くＮドーピングされた基板領域
で構成された基板１を備える。垂直な絶縁壁２は高度にＰ＋ドーピングされ、金
属部分１１及び２１と反対側の面Ｆ１とＦ２の端部において、面Ｆ１とＦ２のフ
ィールド酸化物１２及び２２を結合する。好都合には矩形領域を構成し均一にド
ーピングされた壁２は、例えばトレンチ中に蒸着された多結晶シリコンを材料と
したホウ素拡散により、又はアルミニウムの熱拡散技術を使用して作られる。そ
れは面Ｆ３によって横方向に線引きされている。
【００３３】 他の実施形態において、壁２は矩形であり面Ｆ１及びＦ２のところで拡大して
おらず通常のホウ素拡散によって作られている。従って、先に述べた実施形態よ
りもはるかに大きなシリコン面が必要となる。 構造Ｓ１は高度にＰ＋ドーピングされ、陰極と陽極に接続される金属部分１１
及び２１にそれぞれ隣接する２つの主周縁ボックス１４及び２４を備えている。
それらは接合部１３及び２３をそれぞれ線引きする。特定の電気的出力機能を得
るためにボックス１４及び２４に拡散を行なうことができる。
【００３４】 以下において、ＶＢＤ＋は前側面Ｆ１の接合部１３の逆バイアス作動における
最大電圧ハンドリングを示し、ＶＢＤ−は後側面Ｆ２の接合部２３の逆バイアス
作動における最大電圧ハンドリングを示す。 接合部１３及び２３は、それぞれ僅かにＰ−にドーピングされ面Ｆ１及びＦ２
と隣接する注入部１５及び２５によって保護されている。これらの注入部１５及
び２５は好適にはＪＴＥ、つまり接合端子延長部であり、接合部保護技術を構成
する。他の実施形態において、注入部１５及び２５は、段階的接合端子、リング
、フィールド電極、及び半抵抗層などの他の保護技術の中から選択される。
【００３５】 ２つの別の注入部１６及び２６は、僅かにＰ−ドーピングされ、それぞれ面Ｆ
１及びＦ２のフィールド酸化物１２及び２２に隣接して絶縁壁２と並置されてい
る。 プレーナ型周縁部構造Ｓ１は、面Ｆ１及びＦ２に平行で、これらの面の中間点
にある面３に関して対称であることが好ましい。つまり、構造Ｓ１の電気的特性
と電圧ハンドリングは、以下においてＶＡＫと称する、陽極及び陰極の間の電圧
差の逆バイアスに関して対称である。
【００３６】 各々の面Ｆ１及びＦ２に沿って、メインボックス１４及び２４の１つ、長さａ
の注入部１５及び２５の１つ、それぞれ１７及び２７で示される長さｂの１つの
基板１の領域、長さｃの注入部１６及び２６の１つ、及び壁２を得る。所定の技
術パスに関して、構造Ｓ１は長さａ、ｂ及びｃによって形成されるパラメータを
使用して最大化される。 例示的には、壁２の幅は２０μｍの大きさであり、長さａ、ｂ及びｃの合計値
は８０μｍから１００μｍの間にある。
【００３７】 構造Ｓ１の作動を説明するには、構造Ｓ１はＶＡＫ電圧が負の場合には対称に
作動するので正のＶＡＫ電圧に関して説明すれば十分である。 ＶＡＫ電圧が正なので接合部１３は逆バイアスであり、接合部２３は順バイア
スである。従って、等ポテンシャル電圧線は構造Ｓ１の組立体に利用できる。注
入部１５はポテンシャル線が広がることから接合部１３を保護する。
【００３８】 第１の作動モードにおいて、ＶＡＫ電圧が高くなると注入部１６における電界
に孔があき、ポテンシャル線は壁２を通って下側面Ｆ２に指向される。しかし、
後側接合部２３に隣接する注入部２５の領域では電界に孔が開かない。この第１
の作動モードは、距離ｂが十分大きい場合に得られる。つまり、特定の実施形態
において、ａ＝２０μｍ、ｂ＝４０μｍ、ｃ＝２０μｍ、ｅ＝１μｍ、ＶＡＫ＝
５１０Ｖ、ＶＢＤ＋＝６２０Ｖである。
【００３９】 その結果、それぞれ面Ｆ１及びＦ３（μｍ単位に区分された）に平行な軸３１
及び３２に沿って等ポテンシャル線は構造の容積内において分布４０を示す（図
２）。接合部１３の中心に位置する領域４１において、注入部１５により等ポテ
ンシャル線が分布される。壁２に隣接する前側注入部１６近傍の領域４２におい
て、等ポテンシャル線は後側面Ｆ２へ指向し、壁２に隣接する後側注入部２６近
傍の領域４３において等ポテンシャル線は注入部２６によって分布され、注入部
２６は注入部１５と同じ働きをするが同時に等ポテンシャル線の自然のくびれを
回避する。
【００４０】 この第１の作動モードにおいて、電子なだれ降伏に起因する最大電界が前側接
合部１３と隣接注入部１５との間に必然的に配置される。従って、ａ＝４５μｍ
、ｂ＝４５μｍ、ｃ＝２０μｍ、ｅ＝１μｍ、ＶＡＫ＝８３０Ｖ、ＶＢＤ＋＝８
５０Ｖの本実施形態において、電子なだれ降伏での電流線の分布５０を見ること
ができる（図３）。分布５０は、前側注入部１５から始まって後側面Ｆ２の平面
に至る降伏領域５１を有し、この降伏領域５１は前側面Ｆ１から始まって後側面
Ｆ２に至る電流線５２及び５３の２つのグループに取り囲まれている。一連の電
流線は、壁２に隣接する後側注入部２６を取り囲む領域５４にも形成されている
。
【００４１】 第２の作動モードにおいて、ＶＡＫ電圧が高くなると、壁２に隣接する前側注
入部１６の領域内の穿孔頂部上に、後側接合部２３に隣接する注入部２５の領域
内の電界を貫通する第２の穿孔を生成する。その結果、両方の接合部１３及び２
３は絶縁壁を介して電気的に接続される。第１の作動モードと同様に、低い電子
なだれ降伏に関して降伏が発生する。ａ＝２０μｍ、ｂ＝３５μｍ、ｃ＝２０μ
ｍ、ｅ＝１μｍ、ＶＡＫ＝４５０Ｖ、ＶＢＤ＋＝４５０Ｖの実施形態において、
電子なだれ降伏における電流線の分布５０が得られる（図４）。その場合、電流
線はそれぞれ前側領域１７、壁２及び後側領域２７に延びる３つの部分６１、６
２及び６３を有する。
【００４２】 Ｓ２で参照され図５に示すモノリシック電力素子の周縁部構造の第２の実施形
態において、後側面Ｆ２はフィールドプレート５によって覆われている。このフ
ィールドプレートは金属被覆の形態であり、半田付けされた後側面Ｆ２の結果と
して生じる。つまり、構造Ｓ１に対して構造Ｓ２の形状は対称ではない。しかし
、この構造Ｓ２は逆バイアスＶＡＫ電圧に対する対称の電圧ハンドリングを得る
ことが可能である。
【００４３】 更に、後側面Ｆ２に沿った、注入部２５、領域２７及び注入部２６の長さは、
それぞれａ’、ｂ’、ｃ’によって示され、これは前側面Ｆ１に関する長さａ、
ｂ、ｃとは異なる場合もある。
【００４４】 以下の実施例において、長さａ’、ｂ’、ｃ’はそれぞれ長さａ、ｂ、ｃに等
しい。 ＶＡＫ電圧が負の場合、後側接合部２３は逆バイアスであり、前側接合部１３
は順バイアスである。後側接合部２３に隣接する注入部２５は前記接合部を保護
する。フィールドプレート５は、このプレート５がない場合よりも電圧が低いの
で、壁２に隣接する後側注入部２６の領域において電界に孔をあける必要がある
。その結果、等ポテンシャル線は壁２を通って構造Ｓ２の前側面Ｆ１へ指向され
る。
【００４５】 第１の実施形態と同様に、電界が前側接合部１３に隣接する注入部１５の領域
に孔をあけない第１の作動モードと、後側注入部２６の領域の穿孔に加えてこの
第２の穿孔が生じる第２の作動モードとの間には違いがある。 従って、ａ＝２０μｍ、ｂ＝２１０μｍ、ｃ＝２０μｍ、ｅ＝１μｍ、ＶＡＫ
＝−１１１５Ｖ、ＶＢＤ＋＝６２０Ｖ、ＶＢＤ−＝−１１１５Ｖ等の第１のモー
ド（ＶＡＫが負の電圧に関する）に関連する特定の実施形態において、等ポテン
シャル線の分布７０が得られる（図６）。ポテンシャル線は、後側面Ｆ２より上
で延びる第１の部分７１、前側面Ｆ１へ向けて立ち上がる第２の部分７２、およ
び壁２に対して平行に前側面Ｆ１まで立ち上がる第３の部分７３とから成る。
【００４６】 この第１の作動モード（負のＶＡＫ電圧）において、電子なだれ降伏の原因で
ある最大電界は、壁２に隣接する前側注入部１６の領域の端部に局所配置される
。 第２の作動モード（負のＶＡＫ電圧）において、後側接合部１３に隣接する注
入部１６の領域中に電界の第２の穿孔があり、接合部１３及び２３は直接電気的
に接続されている。つまり、ａ＝５５μｍ、ｂ＝９０μｍ、ｃ＝２０μｍ、ｅ＝
１μｍ、ＶＡＫ＝−８００Ｖ、ＶＢＤ＋＝９４５Ｖ、ＶＢ−＝−８００Ｖの特定
の実施形態において、等ポテンシャル線の分布７５が得られる（図７）。第１の
作動モード（図６）と同様に、部分７１、７２及び７３の頂部に、注入部１６の
領域中の第４の穿孔領域７６を見ることができる。
【００４７】 第１の作動モード又は第２の作動モードによる作動は長さｂに左右され、第２
の作動モードはｂが非常に短い場合に起こる。前側面Ｆ１と後側面Ｆ２において
、長さａ、ｂ及びｃが非対称の場合、決め手になるのは前側面Ｆ１の長さｂであ
る。更に、電界の第２の穿孔が誘発される長さｂの臨界値は、フィールドプレー
トをなくすことによって得られる臨界値よりも約２５％だけ大きい。この増加は
、構造Ｓ１のように前側面Ｆ１と後側面Ｆ２との間に等ポテンシャル線の分布を
生成する代わりに、フィールドプレート５が前側面Ｆ１に向けて立ち上がる全て
の等ポテンシャル線を必要とするという事実によって説明できる。
【００４８】 ＶＡＫ電圧が正の場合、前側接合部１３は逆バイアスであり、後側接合部２３
は順バイアスである。その結果、前側接合部１３は注入部１６によって保護され
る。２つの作動モードは長さｂによって区別することができる。
【００４９】 第１の作動モード（正のＶＡＫ電圧）において、電界は後側接合部２３に隣接
する注入部２５内の領域に孔をあけない。この第１の作動モードはそれ自身を長
さｂにより２つの状態にすることができる。長さｂが十分であれば、等ポテンシ
ャル線は従来の接合端子によって分布され、最大電界は前側接合部１３と隣接注
入部１５との間に分布する。
【００５０】 第１の作動モードの別の構成において、長さｂはポテンシャル線が壁２に隣接
する前側注入部１６の領域に到達する臨界値より短い。それらは次に壁２を通っ
て構造Ｓ２の後側面Ｆ２に指向される。ａ＝３５μｍ、ｂ＝４５μｍ、ｃ＝２０
μｍ、ｅ＝１μｍ、ＶＡＫ＝８２０Ｖ、ＶＢＤ＋＝８２０Ｖ、ＶＢＤ−＝−３０
０Ｖのこの構成の実施例は、分布８０となる（図８及び図９）。つまり、等ポテ
ンシャル線の一部分は前側接合部１３に隣接する注入部１５上に集中する領域８
１付近に集中する。いくつかの等ポテンシャル線は後側面Ｆ２に向かう壁２に隣
接する注入部１６より下に位置する領域８２において偏向される。つまり、これ
らの等ポテンシャル線は後側面Ｆ２と横方向の面Ｆ３によって線引きされたコー
ナーを形成するウインドウ８５へ偏向しており、それらは後側フィールド酸化物
２２における領域８３に現れる。後側面Ｆ２の金属被覆は等ポテンシャル線を必
要とし、これは本構造の横方向の面Ｆ３に現れる目的で注入部２６の領域の下の
酸化物２２に入る。第１のモードの本構成において、最大電界は後側注入部２６
とフィールド酸化物２２との間の界面のシリコン内に局所配置される。
【００５１】 長さｂが非常に短い場合に得られる第２の作動モード（正のＶＡＫ電圧）にお
いて、電界は後側接合部２３に隣接する注入部２５の領域内に孔があいている。 本構成の第１の作動モードまたは第２の作動モードのいずれを使用しても、構
造Ｓ２はフィールドプレート５の下でフィールド酸化物２２の限界電界に到達す
るよう最適化される必要がある。
【００５２】 後側フィールドプレート５による第２の実施形態の変形例において、長さａ、
ｂ及びｃは前側面Ｆ１と後側面Ｆ２との間で差がある。そのような場合、後側面
Ｆ２の長さｂは、第１の作動モード又は第２の作動モードの区別の決め手となり
、前側面Ｆ１の距離ｂは第１の構成又は第２の構成の区別の決め手となる。
【００５３】 Ｓ３で参照され図１０に示す前側及び後側フィールドプレートを有する第３の
実施形態において、前側フィールドプレート６は前側面Ｆ１を部分的に覆い、後
側フィールドプレート７は後側面Ｆ２を完全に覆う。それらのフィールドプレー
トは金属被覆の形態で得られる。 構造Ｓ３は、後側面Ｆ２を半田付けすると同時に前側面にフィールドプレート
６を付加することによって得られる。
【００５４】 前側フィールドプレート６は、前側接合部１３に隣接する注入部１５上方の前
側面Ｆ１部分を覆い、この部分から距離ｌだけ突出し、基板１の領域１７におい
て遮られている。従って、前側フィールドプレート６は前側注入部１６上方の前
側面Ｆ１の部分から長さｆだけ離れた端部を有しており、長さｂはｌとｆの合計
値である。
【００５５】 更に、後側面Ｆ２に沿った注入部２５、領域２７及び注入部２６の長さは、そ
れぞれ前側面Ｆ１の平面に対応するａ、ｂ及びｃとは異なる場合もあるａ’、ｂ
’及びｃ’で示される。 従って、周縁部構造Ｓ３のトポロジーは対称ではない。しかし構造Ｓ３は対称
な電圧ハンドリングを得ることが可能である。 負のＶＡＫ電圧に関して、接合部２３は逆バイアスである。従って、後側フィ
ールドプレートは、後側フィールドプレートがない場合よりも低いＶＡＫ電圧で
後側注入部の領域に到達するために等ポテンシャル線を必要とする。全ての等ポ
テンシャル線は壁２を通って前側面部Ｆ１へ指向される。次にそれらは前側面Ｆ
１を超えて壁２から前側フィールドプレート６の区画に延びる。
【００５６】 長さｌにより、２つの作動モード（負のＶＡＫ電圧）が存在する。第１の作動
モードにおいて、後側注入部２６における穿孔の頂部に、接合部１３に隣接する
注入部１５の領域内の電界の第２の穿孔はない。この第１の作動モードに対応す
る実施形態において、ａ＝１０μｍ、ｂ＝５０μｍ、ｃ＝２０μｍ、ａ’＝２０
μｍ、ｂ’＝４０μｍ、ｃ’＝２０μｍ、ｌ＝３０μｍ、ｆ＝２０μｍ、ｅ＝１
μｍ、ＶＡＫ＝−４０５Ｖ、ＶＢＤ＋＝２５０Ｖ、ＶＢＤ−＝−４７０Ｖである
。
【００５７】 従って、等ポテンシャル線は分布９０（図１１）を示し、これは後側面Ｆ２に
沿う部分９１と、壁２に沿い後側面Ｆ２を前側面Ｆ１へ接続する垂直部分９２と
を備えている。電子なだれ降伏の原因となる最大電界は、領域１７において前側
面Ｆ１のフィールドプレート６の端部にある。
【００５８】 第２の作動モード（負のＶＡＫ電圧）において、長さｌは非常に短く、前側接
合部１３に隣接する注入部１５の領域内に電界の第２の穿孔がある。従って、ａ
＝１０μｍ、ｂ＝７０μｍ、ｃ＝２０μｍ、ａ’＝１０μｍ、ｂ’＝６０μｍ、
ｃ’＝３０μｍ、ｌ＝３５μｍ、ｆ＝３５μｍ、ｅ＝１μｍ、ＶＡＫ＝−６７５
Ｖ、ＶＢＤ＋＝３５０Ｖ、ＶＢＤ−＝−６８０Ｖの実施形態において、等ポテン
シャル線の分布１００（図１２）は、後側面Ｆ２に沿い壁２に沿って実質的に垂
直な部分１０２へ延びる線部分１０１と、前側接合部１３に隣接する注入部１５
上に集中した等ポテンシャル線の部分１０３とから成る。
【００５９】 前側フィールドプレート６は、後側フィールドプレート７のみを有する対応す
る構造に対して、同じ電圧ハンドリング（ＶＡＫ電圧の負バイアスの場合）を得
るための長さｌを著しく低減できる。その低減量は例えば３０％に達する。
【００６０】 ＶＡＫ電圧が正の場合、前側接合部１３は逆バイアスである。従って、前側フ
ィールドプレート６は接合部１３を保護し、一方で等ポテンシャル線をその全長
にわたって拡げる。領域１７において金属被覆の端部で等ポテンシャル線の密集
が生じる。長さｆの値によって２つの作動モードが存在する。
【００６１】 第１の作動モードにおいて、壁２に隣接する前側注入部１６の領域内に電界の
穿孔を分配するのに距離ｆは十分な長さである。従って、全ての等ポテンシャル
線は本構造の前側面Ｆ１に残る。電子なだれ降伏の原因となる最大電界の局在性
は、前側フィールド酸化物１２の厚さｅに左右され、領域１７の金属酸化被覆の
端部又は前側接合部１３のいずれかに局所配置される。ａ＝１０μｍ、ｂ＝５０
μｍ、ｃ＝２０μｍ、ａ’＝２０μｍ、ｂ’＝４０μｍ、ｃ’＝２０μｍ、ｌ＝
１５μｍ、ｆ＝３５μｍ、ｅ＝１μｍ、ＶＡＫ＝２６５Ｖ、ＶＢＤ＋＝２６５Ｖ
、ＶＢＤ−＝−４７０Ｖの実施形態において、等ポテンシャル線の分布１１０が
得られ（図１３）、等ポテンシャル線は前側接合部１３に隣接する注入部の近傍
領域１１１に集中する。これらの線は領域１７に現れる境界線１１２によって線
引きされる。
【００６２】 第２の作動モード（正のＶＡＫ電圧）において、距離ｆは臨界値よりも短いの
で、壁２に隣接する前側注入部１６の領域の電界内に穿孔がある。次にいくつか
の等ポテンシャル線は壁２を通って構造Ｓ３の後側面Ｆ２へ指向される。後側フ
ィールドプレート７の存在は、これらのポテンシャル線がプレート端部で横方向
の面Ｆ３に現れるよう、フィールド酸化物２２に入ることを必要とする。電圧ハ
ンドリングは、前側フィールドプレートの端部６、領域１７又は後側注入部２６
と壁２との間の界面のいずれかのシリコン内の電子なだれ降伏によって決定され
る。電圧ハンドリングは後側フィールドプレート７がなく前側フィールドプレー
ト６があるものよりも大きい。実際、あるバイアスを超えると等ポテンシャル線
は後側面Ｆ２へ指向されて前側面Ｆ１上で密集する。この状況は、ａ＝０μｍ、
ｂ＝８１μｍ、ｃ＝２９μｍ、ａ’＝０μｍ、ｂ’＝９０μｍ、ｃ’＝２０μｍ
、ｌ＝５０μｍ、ｆ＝２５μｍ、ｅ＝３μｍ、ＶＡＫ＝６３５Ｖ、ＶＢＤ＋＝９
００Ｖ、ＶＢＤ−＝−９１０Ｖであり、等ポテンシャル線の分布１２０（図１４
）を示す実施形態に見ることができる。等ポテンシャル線の一部分は、前側接合
部１３に隣接する注入部１５上に集中する領域１２１で密集する。いくつかの等
ポテンシャル線は、壁２に隣接する前側注入部１６上に集中する領域に孔をあけ
、多数の等ポテンシャル線は壁２に隣接する後側注入部２６の周りに集中する領
域１２３へ指向されて後側フィールド酸化物２２の領域１２４へ入る。
【００６３】 正及び負のＶＡＫ電圧の両方において、以下のパラメータが電圧ハンドリング
に対して最も影響する。即ち、前側フィールドプレート６の位置、前側面Ｆ１上
のフィールド酸化物１２の長さｂ及び厚さｅである。
【図面の簡単な説明】
【図１】 本発明による、フィールドプレートをもたないモノリシック電力
素子のための周縁部構造の第１の実施形態の半断面図である。
【図２】 第１の作動モードにおける、図１実施形態についての等ポテンシ
ャル電圧線の分布の例を示す。
【図３】 第１の作動モードにおける、図１の実施形態についての電子なだ
れ降伏における電流線の分布の例を示す。
【図４】 第２の作動モードにおける、図１の実施形態についての電子なだ
れ降伏における電流線の分布の例を示す。
【図５】 本発明による、フィールドプレートを有するモノリシック電力素
子のための周縁部構造の第２の実施形態の半断面図である。
【図６】 陽極と陰極との間の負の電圧差についての第１の作動モードにお
ける、図５の実施形態について得られた等ポテンシャル電圧線の分布の例を示す
。
【図７】 陽極と陰極との間の負の電圧差についての第２の作動モードにお
ける、図５の実施形態について得られた等ポテンシャル電圧線の分布の例を示す
。
【図８】 陽極と陰極と間の正の電圧差についての第１の作動モードにおけ
る、図５の実施形態について得られた等ポテンシャル電圧線の分布の例を示す。
【図９】 図８に示す領域の一部を拡大した図である。
【図１０】 本発明による、前側及び後側フィールドプレートを有するモノ
リシック電力素子のための周縁部構造の第３の実施形態の半断面図である。
【図１１】 陽極と陰極と間の負の電圧差についての第１の作動モードにお
ける、図１０の実施形態について得られた等ポテンシャル電圧線の分布の例を示
す。
【図１２】 陽極と陰極との間の負の電圧差についての第２の作動モードに
おける、図１０の実施形態について得られた等ポテンシャル電圧線の分布の例を
示す。
【図１３】 陽極と陰極との間の正の電圧差についての第１の作動モードに
おける、図１０の実施形態について得られた等ポテンシャル電圧線の分布の例を
示す。
【図１４】 陽極と陰極との間の正の電圧差についての第２の作動モードに
おける、図１０の実施形態について得られた等ポテンシャル電圧線の分布の例を
示す。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 コーセ オリバー フランス共和国 12850 オーネ レ シ ャトー パレス デ カプシーン ４ (72)発明者 ブリール マリー フランス共和国 31400 トーロース チ ェミン デ マレーチェス 27 (72)発明者 ラウアー ジャン−ピエール フランス共和国 81000 アルビ ルュ フランシス セバート ３ (72)発明者 ジャラード ジャン フランス共和国 31320 カスタネット− トローサン チェミン デ バッフォベン 30 Ｆターム(参考） 5F005 BA01 CA04 CA05 GA01

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 第１のドーピング型（Ｎ）の基板（１）と、 陰極への接続部（１０）を備える前側面（Ｆ１）と、 陽極への接続部（２０）を備える後側面（Ｆ２）と、 前記陽極と前記陰極との間に直流電圧を印加すると逆バイアスがかかる、前記
    面（Ｆ１）の１つに隣接する第１の接合部（１３）と、 前記陽極と前記陰極との間に直流電圧を印加すると順バイアスがかかる、前記
    第１の接合部（１３）に対応する前記第１の面（Ｆ１）と反対側の面（Ｆ２）に
    隣接する第２の接合部（２３）と、 第２のドーピング型（Ｐ）であり、前記前側面（Ｆ１）と前記後側面（Ｆ２）
    とを結合し、前記第１の接合部から電気的に切断されている少なくとも１つの絶
    縁ボックス（２）と、 を備え、前記構造（Ｓ１−Ｓ３）が前記陽極と前記陰極との間に逆電圧を印加す
    ると等ポテンシャル電圧を生成し、前記絶縁ボックス（２）が前記基板（１）内
    に等ポテンシャル線を分布させることができる、モノリシック電力素子（Ｓ１−
    Ｓ３）用の周縁部構造であって、 前記ボックス（２）が前記第２の接合部（２３）から電気的に切断されており
    、前記周縁部構造（Ｓ１−Ｓ３）が、陽極と陰極との間に直流電圧を印加すると
    等ポテンシャル電圧線を生成し、前記絶縁ボックス（２）が前記等ポテンシャル
    線を前記基板（１）内に分布させることを特徴とする周縁部構造。
  2. 【請求項２】 前記絶縁ボックスが高度にドーピングされた絶縁垂直壁（２
    ）で作られ、前記周縁部構造（Ｓ１−Ｓ３）が、前記壁（２）及び前側面（Ｆ１
    ）と後側面（Ｆ２）の１つに隣接し、前記壁（２）と前記接合部（１３、２３）
    の１つとの間に配置されている少なくとも１つの第２ドーピング型（Ｐ）の小型
    ドーズ注入部領域（１６、２６）を備えていることを特徴とする請求項１に記載
    の周縁部構造。
  3. 【請求項３】 前記第１の接合部（１３）と、対応する面（Ｆ１）とに隣接
    し、前記第１の接合部（１３）と前記壁（２）との間に配置される、少なくとも
    １つの第２ドーピング型（Ｐ）の小型ドーズ注入部領域（１５）と、 前記第２の接合部（２３）と、対応する面（Ｆ２）とに隣接し、前記第２の接
    合部（２３）と前記壁（２）との間に配置される、少なくとも１つの第２ドーピ
    ング型（Ｐ）の第２の小型ドーズ注入部領域（２５）と、 前記壁（２）に隣接し、それぞれが前記前側面（Ｆ１）と前記後側面（Ｆ２）
    に隣接する前記注入部領域（１６、２６）と、 を備えることを特徴とする請求項２に記載の周縁部構造。
  4. 【請求項４】 前記構造（Ｓ１）の構成が、前記前側面（Ｆ１）と後側面（
    Ｆ２）とに平行で、前記面の間の中間点の面（３）に関して対称であることを特
    徴とする請求項３に記載の周縁部構造。
  5. 【請求項５】 後側面（Ｆ２）全体を覆う後側フィールドプレート（５）と
    、 前記前側面（Ｆ１）と、対応する接合部（１３）とに隣接する、少なくとも１
    つの第２ドーピング型（Ｐ）の第１の小型ドーズ注入部領域（１５）と、 を備え、前記壁（２）に隣接する前記注入部領域（１６）が前記前側面（Ｆ１）
    に隣接することを特徴とする請求項２に記載の周縁部構造（Ｓ２）。
  6. 【請求項６】 前記壁（２）に隣接し前記後側面（Ｆ２）に隣接する、別の
    前記注入部領域（２６）を備えることを特徴とする請求項５に記載の周縁部構造
    。
  7. 【請求項７】 後側面（Ｆ２）全体を覆う後側フィールドプレート（７）と
    、 前記壁（２）に隣接し、それぞれが前記前側面（Ｆ１）と後側面（Ｆ２）とに
    隣接する前記注入部領域（１６、２６）と、 前記陰極への前記接続部（１０）と、前記壁（２）及び前記前側面（Ｆ１）に
    隣接する前記注入部領域（１６）との間で前記前側面（Ｆ１）を部分的に覆う前
    側フィールドプレート（６）と、 前記接合部（１３、２３）の１つ及び対応する面（Ｆ１、Ｆ２）に隣接する、
    少なくとも１つの第２ドーピング型（Ｐ）の第１の小型ドーズ注入部領域（１５
    、２５）と、 を有する周縁部構造（Ｓ３）であって、前記周縁部構造が前記接合部（１３、２
    ３）の順バイアス用の少なくとも１つの電圧を維持することを特徴とする請求項
    ２に記載の周縁部構造（Ｓ３）。
  8. 【請求項８】 前記別の接合部（１３、２３）と、対応する面（Ｆ１、Ｆ２
    ）とに隣接する、少なくとも１つの第２ドーピング型（Ｐ）の第２の小型ドーズ
    注入部領域（１５、２５）を更に備えることを特徴とする請求項７に記載の周縁
    部構造（Ｓ３）
  9. 【請求項９】 前記接合部（１３、２３）に隣接する前記小型ドーズ注入部
    領域（１５、２５）が接合端子型であることを特徴とする請求項１から８のいず
    れか１項に記載の周縁部構造。
  10. 【請求項１０】 前記構造（Ｓ１−Ｓ３）がプレーナ型であることを特徴と
    する請求項１から９のいずれか１項に記載の周縁部構造。
  11. 【請求項１１】 前記第１のドーピングがＮ型であり、前記第２のドーピン
    グがＰ型であることを特徴とする請求項１から１０のいずれか１項に記載の周縁
    部構造。
  12. 【請求項１２】 前記構造（Ｓ１−Ｓ３）が、前記前側面（Ｆ１）と後側面
    （Ｆ２）、及び前記基板（１）平面に垂直な平面（Ｆ４）に関して対称であるこ
    とを特徴とする請求項１から１１のいずれか１項に記載の周縁部構造。
  13. 【請求項１３】 前記接合部（１３、２３）を除き且つ前記絶縁ボックス（
    ２）を含む領域内で前記前側面（Ｆ１）と後側面（Ｆ２）とを覆うフィールド酸
    化物（１２、２２）を備え、前記フィールド酸化物（１２、２２）が一方では前
    記前側面（Ｆ１）と前記後側面（Ｆ２）との間に配置され、他方では前記フィー
    ルドプレート（５−７）の間に配置されることを特徴とする請求項１から１２の
    いずれか１項に記載の周縁部構造。
JP2000590222A 1998-12-18 1999-12-14 モノリシック電力素子の周縁部構造 Pending JP2002533935A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9816060A FR2787637B1 (fr) 1998-12-18 1998-12-18 Structure peripherique pour dispositif monolithique de puissance
FR98/16060 1998-12-18
PCT/FR1999/003134 WO2000038243A1 (fr) 1998-12-18 1999-12-14 Structure peripherique pour dispositif monolithique de puissance

Publications (1)

Publication Number Publication Date
JP2002533935A true JP2002533935A (ja) 2002-10-08

Family

ID=9534178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000590222A Pending JP2002533935A (ja) 1998-12-18 1999-12-14 モノリシック電力素子の周縁部構造

Country Status (7)

Country Link
US (1) US6459102B1 (ja)
EP (1) EP1142023B1 (ja)
JP (1) JP2002533935A (ja)
AT (1) ATE514188T1 (ja)
AU (1) AU1570600A (ja)
FR (1) FR2787637B1 (ja)
WO (1) WO2000038243A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234931A (ja) * 2006-03-02 2007-09-13 Shindengen Electric Mfg Co Ltd 半導体装置
JP2008205512A (ja) * 2008-05-16 2008-09-04 Mitsubishi Electric Corp 電力用半導体装置およびその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10057612B4 (de) * 2000-11-21 2012-03-08 Infineon Technologies Ag Vertikales Halbleiterbauelement mit vertikalem Randabschluss
FR2830127B1 (fr) * 2001-09-21 2004-12-24 St Microelectronics Sa Commutateur monolithique bidirectionnel vertical a commande en tension
US8093652B2 (en) * 2002-08-28 2012-01-10 Ixys Corporation Breakdown voltage for power devices
EP1722423B1 (en) 2005-05-12 2016-07-06 Ixys Corporation Stable diodes for low and high frequency applications
DE102006014580B4 (de) * 2006-03-29 2011-06-22 Infineon Technologies Austria Ag Vertikales Hochvolt-Halbleiterbauelement und Verfahren zur Herstellung eines Randabschlusses für einen IGBT
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
CN106505092B (zh) * 2016-08-18 2024-05-14 全球能源互联网研究院 一种垂直型半导体器件的双面终端结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795846A (en) * 1971-10-01 1974-03-05 Hitachi Ltd An integrated semi-conductor device having functional regions isolated by p-n junctions therebetween
EP0821411A1 (fr) * 1996-07-26 1998-01-28 STMicroelectronics S.A. Assemblage monolithique d'un transistor IGBT et d'une diode rapide

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797720A (en) * 1981-07-29 1989-01-10 American Telephone And Telegraph Company, At&T Bell Laboratories Controlled breakover bidirectional semiconductor switch
KR100243961B1 (ko) * 1991-07-02 2000-02-01 요트.게.아. 롤페즈 반도체장치
JP3352840B2 (ja) * 1994-03-14 2002-12-03 株式会社東芝 逆並列接続型双方向性半導体スイッチ
FR2751133B1 (fr) * 1996-07-12 1998-11-06 Sgs Thomson Microelectronics Assemblage monolithique de thyristors a cathode commune

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795846A (en) * 1971-10-01 1974-03-05 Hitachi Ltd An integrated semi-conductor device having functional regions isolated by p-n junctions therebetween
EP0821411A1 (fr) * 1996-07-26 1998-01-28 STMicroelectronics S.A. Assemblage monolithique d'un transistor IGBT et d'une diode rapide

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234931A (ja) * 2006-03-02 2007-09-13 Shindengen Electric Mfg Co Ltd 半導体装置
JP2008205512A (ja) * 2008-05-16 2008-09-04 Mitsubishi Electric Corp 電力用半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP1142023B1 (fr) 2011-06-22
AU1570600A (en) 2000-07-12
ATE514188T1 (de) 2011-07-15
FR2787637A1 (fr) 2000-06-23
US6459102B1 (en) 2002-10-01
EP1142023A1 (fr) 2001-10-10
FR2787637B1 (fr) 2001-03-09
WO2000038243A1 (fr) 2000-06-29

Similar Documents

Publication Publication Date Title
JP2987328B2 (ja) 双方向電流阻止機能を備えたトレンチ型パワーｍｏｓｆｅｔ
US6297534B1 (en) Power semiconductor device
US6541818B2 (en) Field-effect transistor configuration with a trench-shaped gate electrode and an additional highly doped layer in the body region
KR20040030836A (ko) 반도체 장치의 제조 방법 및 셀룰러 쇼트키 정류기
JPH0336311B2 (ja)
US11444187B2 (en) Insulated gate bipolar transistor and diode
JP2003529209A (ja) トレンチ二重拡散金属酸化膜半導体トランジスタ構造体
JPH06349849A (ja) 高耐圧薄膜半導体装置
JPS62189754A (ja) 半導体装置
JP2002533935A (ja) モノリシック電力素子の周縁部構造
JP2000509916A (ja) 電界効果により制御可能の半導体デバイス
JPS62104156A (ja) 電子半導体素子
JPS62232167A (ja) 半導体装置
US6992362B2 (en) Semiconductor with high-voltage components and low-voltage components on a shared die
US6236100B1 (en) Semiconductor with high-voltage components and low-voltage components on a shared die
JPS60263461A (ja) 高耐圧縦形トランジスタ装置およびその製造方法
JP3297087B2 (ja) 高耐圧半導体装置
JP2622521B2 (ja) ゲート遮断サイリスタ及びその製造方法
JP2003332588A (ja) 半導体素子
JP4275763B2 (ja) フィールドプレートを採用した電力用半導体素子及びその製造方法
US6307263B1 (en) Integrated semiconductor chip with modular dummy structures
JP3309905B2 (ja) 電界効果トランジスタを含む半導体装置
KR100275755B1 (ko) 고전력 바이폴라트랜지스터 및 그 제조방법
JPS59127865A (ja) 半導体装置
JP2002043323A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061122

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110712