JP2002533922A - 水素を基とする予備清浄化技術を使用する拡散バリヤー及びフッ素化二酸化シリコンの付着の改良 - Google Patents

水素を基とする予備清浄化技術を使用する拡散バリヤー及びフッ素化二酸化シリコンの付着の改良

Info

Publication number
JP2002533922A
JP2002533922A JP2000590204A JP2000590204A JP2002533922A JP 2002533922 A JP2002533922 A JP 2002533922A JP 2000590204 A JP2000590204 A JP 2000590204A JP 2000590204 A JP2000590204 A JP 2000590204A JP 2002533922 A JP2002533922 A JP 2002533922A
Authority
JP
Japan
Prior art keywords
silicon oxide
halogen
hydrogen
substrate
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000590204A
Other languages
English (en)
Inventor
ムラリ ナラシムハン
ヴィクラム パヴェイト
ケニー キン−タイ ヌガン
シャンビン リ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002533922A publication Critical patent/JP2002533922A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 本発明は、一般的にはハロゲンドープ酸化シリコンフィルムを、特定的にはフッ素化酸化シリコンフィルムを安定化させるための方法を提供する。本発明は、その後の基板処理中にゆるく結合したハロゲン原子がバリヤー層の成分と反応するのを防ぐための方法を更に提供する。本発明は、基板及び基板上に形成された構造を破損させる恐れのある加熱環境に基板を曝さないハロゲンドープ酸化シリコンフィルムの水素プラズマ処理を提供する。本発明は、ハロゲンドープ酸化シリコンフィルムとバリヤー層との間の付着強度をも改善する。更に、水素プラズマ処理は、予備清浄化チャンバ、物理蒸着チャンバ、化学蒸着チャンバ、エッチングチャンバ、その他のプラズマ処理チャンバを含む統合された処理シーケンスのいろいろなプラズマ処理チャンバにおいて実行することができる。

Description

【発明の詳細な説明】
【０００１】 （発明の分野） 本発明は、一般的には基板上へのフィルムの堆積に関する。より詳しく述べれ
ば、本発明は、拡散バリヤー及びフッ素化された（以下、単にフッ素化という）
シリコンガラスの堆積に関する。
【０００２】 （従来の技術） 集積回路内のフィーチャのサイズがより小さくなり、金属の多層（多重レベル
）が普通になってくるにつれて、低い誘電定数のフィルムが益々重要になってき
ている。異なる金属化層の間のクロストークを防ぎ、デバイスの電力消費を減少
させるために、低誘電定数フィルムは、金属間誘電体（ＩＭＤ）として、それが
カバーしている相互接続金属化のＲＣ時間遅延を短縮するのに特に望ましい。
【０００３】 誘電定数を低下させるための多くのアプローチが提唱されてきた。より有望な
解決法は、フッ素、塩素、または臭素のようなハロゲン元素を二酸化シリコン層
内に組み入れることである。二酸化シリコンのための好ましいハロゲンドーパン
トであるフッ素は、フッ素が総合二酸化シリコンフィルムの溶解度を低下させる
電気陰性であるので、二酸化シリコンフィルムの誘電定数を低下させる。フッ素
をドープした二酸化シリコンフィルムをフルオロケイ酸ガラスフィルム、または
略してＦＳＧと呼ぶ。
【０００４】 誘電定数を低下させることに加えて、二酸化シリコン層内にフッ素を組み入れ
ることは、半導体構造上に堆積された金属またはポリシリコン間の近接して離間
している間隙を充填するような、より小さいジオメトリのデバイスを製造する際
に当面する共通の問題を解決するのをも援助する。フッ素はエッチング種である
ので、二酸化シリコンフィルムの堆積中にフッ素を導入すると、成長中のフィル
ムにエッチング効果が導入されるものと考えられる。堆積／エッチングの同時効
果により、ＦＳＧフィルムは、フィルムが１．８またはそれ以上のアスペクト比
を有する隣接金属層を十分にカバーできるような改善された間隙充填能力を有す
るようになる。従って、製造者はいろいろな誘電体層内に、特に多層構造内の金
属間誘電体層内にフッ素を含ませることを望んでいる。
【０００５】 現在の集積回路には、一般に、いろいろな能動デバイスを特定の電気通路を通
して接続するために、シリコン表面上に製造された高導電率薄膜回路網を形成し
ている多層金属構造がさまざまに形成されている。この薄膜回路網内に金属・金
属及び金属・シリコンコンタクト構造を形成中に、開口が、基板または下側の導
電性薄膜を上側の導電性薄膜から分離するドープされた二酸化シリコンフィルム
のような金属間誘電体層内にエッチングされる。次に、銅、アルミニウム、また
は別の金属のような導電性材料を使用して開口を充填し、シリコン基板または下
側の導電性薄膜への接続を行う。理想的には、シリコンと上側の接続金属層との
間、または下側と上側の接続金属の間の電流の流れに対するインピーダンスは、
可能な限り低くさせるべきである。
【０００６】 拡散バリヤーは、多くの集積回路内に存在する多層金属構造の形成に主要な役
割を果たす。半導体デバイス内の隣接層間の材料の拡散は、半導体産業に携わる
者にとって特に関心がある。このような拡散または混合は、層間に別の材料また
は材料のスタックをサンドウィッチすることによって防ぐことができる。この第
３の材料または材料のスタックの役割は２つの材料が互いに拡散し合うのを阻止
乃至は妨害することであり、従って拡散バリヤーと称されることが多い。
【０００７】 サブクォーターミクロン銅相互接続技術の最新の進捗では、チタン及び窒化チ
タンの他にタンタル及び窒化タンタルが人気のバリヤー材料になってきている。
アプリケーションに依存して、拡散バリヤー層は、タンタル層、窒化タンタル層
、タンタル／窒化タンタルスタック、または拡散バリヤー材料の他の組合わせか
らなることができる。一般に、ドープされた酸化シリコンフィルム内に相互接続
構造（コンタクトまたはバイア）のための開口をエッチングした後に、ドープさ
れた酸化シリコンフィルム上に拡散バリヤー層が堆積される。次いで、銅のよう
な金属が拡散バリヤー上に堆積され、相互接続フィーチャを充填する。
【０００８】 いろいろな理由から、基板処理中に指定された時間にわたって指定された温度
に基板を加熱する熱処理ステップが使用される。例えば、プラズマ処理ステップ
の後に基板の破損を修復するために焼なましステップを使用することができる。
しかしながら、ＦＳＧフィルムに約300℃より高い温度を加えると、ゆるく結合
した（ダングリング結合）フッ素原子及び残留フッ素原子がＦＳＧフィルムから
解放される傾向がある。ＦＳＧフィルムから解放されたこれらのフッ素原子は、
窒化タンタルバリヤー層のタンタル成分と反応して揮発性のＴaＦ2を形成する。
ＴaＦ2が形成されると相互接続構造の抵抗が増加し、窒化タンタル層とＦＳＧフ
ィルムとの間の付着特性に重大な損失をもたらす。付着特性が失われるとその後
の基板の処理中に窒化タンタルバリヤー層が剥落し、欠陥が形成される。同様に
、チタンを基とするバリヤー層の場合には、解放されたフッ素原子がチタンと反
応してＴiＦを形成し、ＴiＦ2として基板上に欠陥を形成する。
【０００９】 以上の説明から、多層金属構造内の金属間誘電体層として、ＦＳＧ及び他のハ
ロゲンをドープした酸化シリコン（以下、単にハロゲンドープ酸化シリコンとい
う）のような低誘電定数フィルムを使用することが望ましいことが理解されたで
あろう。しかしながら、ハロゲンドープ酸化シリコンと隣接する拡散バリヤー材
料との間の反応を防ぐ要望が存在している。
【００１０】 本明細書が参照しているGuoらの米国特許第5,763,010号は、ハロゲンドープ酸
化シリコンフィルムを安定化させ、その後のハロゲン原子移動及び隣接フィルム
との反応を減少させる試みを開示している。堆積されたハロゲンドープ酸化シリ
コンフィルムは、バリヤー層を堆積させる前に約35秒乃至約50秒にわたってフィ
ルムを約３００℃乃至約５００℃の温度まで短時間加熱する脱ガスステップを受
ける。熱脱ガス処理は、ゆるく結合したハロゲン原子を除去する。しかしながら
、基板を最適熱脱ガス処理時間より長い時間にわたって加熱した場合には、熱脱
ガス処理がハロゲンドープ酸化シリコンフィルム内により多くのゆるく結合した
ハロゲン原子を発生させる恐れがある。更に、基板を最適熱脱ガス処理時間より
短い時間にわたって加熱した場合には、熱脱ガス処理によるハロゲンドープ酸化
シリコンフィルム内のゆるく結合したハロゲン原子の除去量が不十分になり得る
。また、一般的には、基板を加熱された環境に曝すことを最短にすることが好ま
しい。
【００１１】 従って、ハロゲンドープ酸化シリコンフィルムを安定させ、基板を加熱された
環境に曝さずに、その後の基板の処理中にゆるく結合したハロゲン原子とバリヤ
ー層の成分との反応を防ぐ方法に対する要望が残されている。ゆるく結合したハ
ロゲンドープ酸化シリコンフィルムとバリヤー層との間の付着強度を改善する方
法が望ましいであろう。また、物理蒸着チャンバ及び化学蒸着チャンバの両者を
含むいろいろな処理チャンバにおいて実施できるような、他の基板処理との統合
処理シーケンスで実施される方法も望ましいであろう。
【００１２】 （発明の概要） 本発明は、一般的に、ハロゲンドープ酸化シリコンフィルムを安定化させ、そ
の後の基板の処理中にゆるく結合したハロゲン原子とバリヤー層の成分との反応
を防ぐための方法を提供する。本発明は、基板及び基板上に形成された構造を破
損させ得る加熱された環境に基板を曝さないハロゲンドープ酸化シリコンフィル
ムの水素プラズマ処理を提供する。また本発明は、ハロゲンドープ酸化シリコン
フィルムとバリヤー層との間の付着強度も改善する。更に、本水素プラズマ処理
は、予備清浄化（プレクリーニング）チャンバ、物理蒸着チャンバ、化学蒸着チ
ャンバ、エッチングチャンバ、その他のプラズマ処理チャンバを含む統合処理シ
ーケンスのいろいろな処理チャンバ内で実施することができる。
【００１３】 一面において、本発明は、基板上に堆積されたハロゲンドープ酸化シリコンフ
ィルム、特にフッ素化酸化シリコンフィルムを処理する方法を提供し、本方法は
ハロゲンドープ酸化シリコンフィルムを水素プラズマに曝すステップを含む。好
ましくは、水素プラズマ処理は予備清浄化チャンバ内で遂行し、基板は真空を破
ることなく、拡散バリヤーフィルムを堆積させるために使用される別のチャンバ
へ転送される。次いで、窒化タンタルのような拡散バリヤーフィルムが、処理さ
れたハロゲンドープ酸化シリコンフィルム上に堆積される。水素プラズマ反応性
清浄化プロセスは、ゆるく結合したハロゲン原子を酸化シリコンフィルムから除
去し、残余のハロゲンドープ酸化シリコンフィルムのための安定な構造を構成さ
せる。得られたフィルムはバリヤー材料と反応せず、バリヤーフィルムとのその
付着特性を保持する。
【００１４】 本発明の別の面は、基板上に堆積されたフッ素化酸化シリコンフィルムを処理
するための方法を提供し、本方法は、水素プラズマを使用してフッ素化酸化シリ
コンフィルムを反応性清浄化するステップを含む。好ましくは、水素プラズマは
水素及びキャリヤーガスからなる処理ガスのプラズマからなり、処理ガスは約５
％乃至約５０％の水素を含む。フッ素化酸化シリコンフィルムは、約１０秒乃至
約３００秒にわたって水素プラズマ処理を受け、フッ素化酸化シリコンフィルム
内のゆるく結合したフッ素原子が除去され、フッ素化酸化シリコンフィルムが安
定化される。フィルム間に耐熱フッ化化合物を形成させるためのその後の高温処
理中に解放されるゆるく結合したフッ素原子は存在しなくなるので、水素プラズ
マ処理は窒化タンタルフィルムのようなその後に堆積されるバリヤーフィルムの
付着を改善する。
【００１５】 本発明の上述した特色、長所、及び目的を達成する手法は、以下の添付図面に
基づく本発明の特定の実施の形態のより詳細な説明から理解できよう。しかしな
がら、添付図面は単に本発明の典型的な実施の形態を例示しているに過ぎず、本
発明は他の等しく有効な実施の形態をも許容するので、本発明の範囲を限定する
ものではないことを理解されたい。
【００１６】 （実施の形態） 図１は、複数の基板処理チャンバを有するクラスタツールシステムの概要図で
ある。クラスタツールシステム１００は、第１段転送チャンバ１１５に取付けら
れている真空ロードロックチャンバ１０５及び１１０を含む。ロードロックチャ
ンバ１０５及び１１０は、基板がシステム１００内へ挿入される時、及びシステ
ム１００から取り出される時に、第１段転送チャンバ１１５内の真空状態を維持
する。第１のロボット１２０は、基板を、ロードロックチャンバ１０５及び１１
０と、第１段転送チャンバ１１５に取付けられている１つまたはそれ以上の基板
処理チャンバ１２５及び１３０との間で転送する。処理チャンバ１２５及び１３
０は、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ），エッチング、予備清浄化、脱
ガス、配向、その他の基板処理のような多くの基板処理動作を遂行するために設
けることができる。第１のロボット１２０は、基板を、第１段転送チャンバ１１
５と第２段転送チャンバ１４０との間に配置されている１つまたはそれ以上の転
送チャンバ１３５へ／それ（ら）から転送もする。
【００１７】 転送チャンバ１３５は、第２段転送チャンバ１４０内の超高真空状態を維持し
ながら、第１段転送チャンバ１１５と第２段転送チャンバ１４０との間で基板を
転送できるようにするために使用される。第２のロボットは、基板を、転送チャ
ンバ１３５と複数の基板処理チャンバ１５０、１５５、１６０、及び１６５との
間で転送する。処理チャンバ１２５及び１３０と同様に、処理チャンバ１５０か
ら１６５まではいろいろな基板処理動作を遂行するように設けることができる。
例えば、処理チャンバ１５０はハロゲンドープ酸化シリコンフィルムを堆積させ
るために設けられ、処理チャンバ１５５は相互接続のためのアパーチャまたは開
口をエッチングするために設けられ、処理チャンバ１６０は窒化タンタルフィル
ムを反応的にスパッタ堆積させるために設けられたＰＶＤチャンバであり、そし
て処理チャンバ１６５は銅フィルムをスパッタ堆積させるために設けられたＰＶ
Ｄチャンバである。上述した処理チャンバのシーケンス配列は、本発明を実施す
るために有用である。集積回路またはチップの製造を完了させるのに要求される
全ての処理を遂行するためには、複数のクラスタツールシステムが必要になるで
あろう。
【００１８】 動作中、基板は、マイクロプロセッサまたはコンピュータ（図示してない）に
よって実行されるコンピュータプログラムの制御の下で動作するコンベヤベルト
またはロボットシステム（図示してない）によって真空ロードロックチャンバ１
０５及び１１０へ運ばれる。またロボット１２０及び１４５はコンピュータプロ
グラムの制御の下で動作し、基板をクラスタツールシステム１００のいろいろな
処理チャンバ間で転送する。
【００１９】 上述したクラスタツールシステムは、主として例示目的のためのものである。
電子サイクロトロン共鳴（ＥＣＲ）プラズマ処理デバイス、誘導結合ＲＦ高密度
プラズマ処理デバイス等のような他のプラズマ処理設備を、クラスタツールシス
テムの一部として使用することができる。更に、ハロゲンドープ酸化シリコン層
及びバリヤー層を形成させるための本発明の方法は、どのような特定の装置、ま
たはどのようなプラズマ励起方法にも限定されるものではない。
【００２０】 図２は、本発明の水素プラズマを、この水素プラズマ予備清浄化ステップの前
または後に遂行される他のプロセスシーケンスと共に示すフローチャートである
。図２に示す諸ステップは、クラスタツールシステム１００のためのマイクロプ
ロセッサまたはコンピュータコントローラによって実行されるコンピュータプロ
グラムの命令に応答して実行させることができる。
【００２１】 第１に、ＦＳＧ層または類似のハロゲンドープ酸化シリコン層が基板上に堆積
される（ステップ２００）。ハロゲンドープ酸化シリコンフィルムの堆積は、当
分野において公知のいろいろな方法によって達成することができる。好ましくは
、ＦＳＧ層は、例えば図１に示すようなＣＶＤチャンバ１５０において遂行され
る化学蒸着プロセスを使用して堆積される。しかしながら、当分野に精通してい
れば理解されるように、ハロゲンドープ層の堆積の前に、能動デバイス及び他の
構造を形成させるために、基板は典型的に複数の処理ステップを受けている。
【００２２】 第２に、ハロゲンドープ酸化シリコン層は、上側の層を堆積させるための準備
として平面化される（ステップ２０５）。平面化プロセスは、化学機械研磨（Ｃ
ＭＰ）、エッチング、または他の類似プロセスを含むことができる。ハロゲンド
ープ酸化シリコン層を平面化した後に、コンタクト及びバイアのような相互接続
フィーチャのための開口またはアパーチャがハロゲンドープ酸化シリコン層内に
エッチングされる（ステップ２１０）。このエッチングプロセスは、図１のクラ
スタツールシステム１００に示すエッチングチャンバ１５５のような典型的なエ
ッチングチャンバ内で遂行することができる。典型的には、平面化されたハロゲ
ンドープ酸化シリコン層の厚みは、約0.5ミクロン乃至約3.0ミクロンであり、相
互接続フィーチャは１：１よりも大きいアスペクト比（幅と高さの比）のサブク
ォーターミクロンの開口を有している。ステップ２０５及び２１０は、材料の層
で金属化されるまたは充填される相互接続フィーチャを有するパターン化された
基板を発生する。
【００２３】 第３に、パターン化された基板に対して本発明による水素プラズマ予備清浄化
ステップが遂行される。基板は、ゆるく結合したハロゲン原子を除去するために
、及びハロゲンドープ酸化シリコン層の構造を安定化させるために、水素プラズ
マを使用して予備清浄化される（ステップ２１５）。予備清浄化ステップにおい
ては、水素プラズマ内の水素原子がゆるく結合したフッ素原子と反応してフッ化
水素（ＨＦ）を形成し、これは処理チャンバから排出される。ゆるく結合したハ
ロゲン原子は予備清浄化プロセスによって除去されるので、ハロゲンドープ酸化
シリコン層の残余の構造は安定したフィルムになる。予備清浄化ステップは、典
型的なプラズマ処理チャンバ内で遂行することができるが、予備清浄化ステップ
は予備清浄化チャンバ内で遂行することが好ましい。本発明による水素プラズマ
予備清浄化ステップの詳細に関しては、図３に示す予備清浄化チャンバを参照し
て以下に説明する。
【００２４】 次に、好ましくは窒化タンタルである拡散バリヤー層が堆積され（ステップ２
２０）、シリコンが上側の金属層内へ拡散するのを防ぐ。拡散バリヤー層は、金
属フィルムと酸化シリコンフィルムとの間のような異なるフィルム間のフィルム
付着をも改善する。窒化タンタル層は、好ましくは、当分野では公知の反応性ス
パッタリングのために設けたＰＶＤチャンバを使用して堆積させる。好ましくは
、拡散バリヤー層の厚みは、約５０Å 乃至約２００Åのフィルムである。
【００２５】 図３は、バリヤー層を堆積させるのに有用な典型的なＰＶＤチャンバの断面図
である。ＰＶＤチャンバ３１０は、一般的に、チャンバ外囲３１２、基板支持部
材３１４、ターゲット３１６、シールド３１８、クランプリング３２０、ガス入
口３２２、ガス排気口３２４、磁石アセンブリ３２６、ＲＦ電源３２８、及び直
流電源を含む。処理中に基板３３０は基板支持部材３１４上に配置され、プロセ
スガスが、ターゲットの縁とシールドのトップ部分との間に配置されているガス
入口を通して、ターゲット３１６、基板３３０、及びシールド３１８によって画
定される処理領域３３２内へ導入される。ＲＦ電源３２８はＲＦ電力をターゲッ
トに供給して処理中の処理領域３３２内にプロセスガスのプラズマを点弧させて
維持し、一方直流電源３３４は直流バイアスを基板支持部材３１４へ供給する。
シールド３１８は、典型的には処理中接地される。堆積中、プラズマ内のイオン
がターゲットに衝突し、ターゲット表面から材料をスパッタさせる。スパッタさ
れた材料はプラズマ内のイオンと反応し、基板の表面上に所望のフィルムを形成
する。窒化タンタルのようなバリヤーフィルムの堆積の場合には、プロセスガス
は典型的にアルゴン及び窒素からなり、アルゴンはターゲット３１６に衝突する
プラズマイオンのための主ガス源として働き、窒素は主としてターゲット３１６
からスパッタされた原子（タンタル）と反応して基板３０上に堆積される窒化タ
ンタルフィルムを形成する。バリヤーフィルムを堆積させた後に、典型的に基板
は約３００℃乃至約５００℃の温度で焼なまされ、堆積されたフィルムの材料特
性が改善される。
【００２６】 最後に、銅のような金属層が拡散バリヤー層上に堆積されて相互接続フィーチ
ャの形成が完了する（ステップ２２５）。好ましくは、金属層の厚みは約6,000
Å 乃至約10,000Åである。銅堆積は、当分野において公知の典型的なＰＶＤチ
ャンバ、または典型的なＣＶＤチャンバ内で遂行することができる。上述したプ
ロセスは、多層集積回路構造のために繰り返すことができる。
【００２７】 本発明によれば、ＦＳＧフィルムは、窒化タンタルバリヤー層を堆積させる前
に、水素プラズマを使用して予備清浄化される。予備清浄化プロセスは、ＰＶＤ
チャンバ、ＣＶＤチャンバ、エッチングチャンバ、及び予備清浄化チャンバを含
むいろいろな処理チャンバ内で遂行することができる。好ましくは、予備清浄化
プロセスは、窒化タンタルバリヤー層を堆積させる前に予備清浄化チャンバを使
用して遂行する。本発明を予備清浄化チャンバを使用するものと説明したが、本
発明はいろいろな処理チャンバに適用可能であることを理解されたい。例えば、
予備清浄化プロセスは、バリヤー層の堆積のために設けらているＰＶＤチャンバ
内で遂行し、予備清浄化チャンバとＰＶＤチャンバとの間で基板を転送するのに
消費される時間を短縮することができる。
【００２８】 図５は、本発明に有用な典型的な予備清浄化チャンバの断面図である。本発明
に有用な予備清浄化チャンバの例は、カリフォルニア州サンタクララのApplied
Materials, Inc.から入手可能なPre-Clean II Chanberである。一般的には、予
備清浄化チャンバ５１０は、石英ドーム５１６の下のチャンバ外囲内に配置され
ている基板支持部材５１２を有している。基板支持部材５１２は、典型的には石
英絶縁体板５２２上に配置された中央ペデスタル板５１８を含む。処理中に、基
板５２４は中央ペデスタル板５１８上に配置され、位置決めピン５３２によって
その上に収容される。好ましくは、ＲＦコイル５２６を石英ドーム５１６の外側
に配置し、ＲＦ電源５２４に接続してチャンバ内にプロセスガスのプラズマを点
弧させ、維持する。一般的には、ＲＦ整合回路網５３０が設けられていて、ＲＦ
電源５２４とＲＦコイル５２６とを整合させる。典型的には、基板支持部材５１
２は、基板支持部材５１２にバイアスを印加する直流電源５２８に接続する。
【００２９】 本発明によれば、パターン化された、またはエッチングされた基板は、バリヤ
ー層を堆積させる前に、好ましくは予備清浄化チャンバ内でにおいて水素プラズ
マを使用して予備清浄化する。好ましくは、基板は、ＦＳＧフィルムを平面化し
、相互接続フィーチャの開口を形成させた後に、予備清浄化チャンバ内へ転送す
る。基板のエッチングは、基板を予備清浄化チャンバを有する処理プラットフォ
ームまたはシステムへ転送する前に、別の処理プラットフォームまたはシステム
内において処理することができる。予備清浄化チャンバ内における処理のために
基板を位置決めした後に、約０％乃至約１００％の水素からなるプロセスガスを
処理領域内へ導入する。好ましくは、プロセスガスは約５％乃至約５０％の水素
からなり、残余のパーセンテージはアルゴンまたはヘリウムのようなキャリヤー
ガスである。プロセスガスのプラズマは処理領域内で点弧し、基板を水素プラズ
マ環境に曝す。好ましくは、水素プラズマは、ＲＦ電源５２４からＲＦコイル５
２６へ約５０Ｗ乃至約５００Ｗのプラズマコイル電力を印加し、直流電源５２８
から基板支持部材５１２へ約１０Ｗ乃至約３００Ｗの直流電力を印加することに
よって生成させる。水素プラズマは、好ましくは、約１０秒乃至約３００秒間維
持し、ゆるく結合したフッ素が水素と反応してフッ化水素（ＨＦ）を形成するの
に十分な清浄化時間を与えるようにする。予備清浄化プロセスが完了した後に、
予備清浄化チャンバを排気してプロセスガス及び反応済みの副産物を予備清浄化
プロセスから排出させる。次いで、清浄化された基板上にバリヤー層を堆積させ
、図２に示した残余のプロセスを遂行する。ゆるく結合したハロゲン原子は、予
備清浄化プロセスによってハロゲンドープ酸化シリコン層から除去されるから、
ゆるく結合したハロゲン原子が焼なましプロセスによって解放されることはなく
、焼なましプロセス中の窒化バリヤー層とハロゲンドープ酸化シリコン層との間
の反応が防がれる。
【００３０】 図４は、本発明から利益を得る例示構造を示している。図４は、ＣＭＯＳ集積
回路４００の簡易化断面図である。図示のように、ＣＭＯＳ集積回路４００は、
ＮＭＯＳトランジスタ４０３及びＰＭＯＳトランジスタ４０６を含み、これらの
トランジスタはフィールド酸化物領域４２０によって互いに分離され、電気的に
絶縁されている。各トランジスタ４０３及び４０６は、ソース領域４１２、ドレ
イン領域４１５、及びゲート領域４１８からなる。プレメタル誘電体層４２１が
トランジスタ４０３及び４０６を金属層Ｍ１から分離し、金属層Ｍ１とトランジ
スタとの間の接続はコンタクト４２４によってなされる。金属層Ｍ１は、集積回
路４００内に含まれる４つの金属層Ｍ１−Ｍ４の１つである。各金属層Ｍ１−Ｍ
４は、それぞれの金属間誘電体層ＩＭＤ１、ＩＭＤ２、またはＩＭＤ３によって
隣接する金属層から分離されている。隣接する金属層は、選択された開口におい
てバイア４２６によって接続されている。金属層Ｍ４の上には、平面化されたパ
ッシベーション層４３０が堆積されている。
【００３１】 本発明を集積回路４００内に示されている各誘電体層を処理し、安定化させる
ために使用するものとして説明したが、本発明はハロゲンドープＩＭＤ層を処理
するのに特に有用である。低い誘電定数及び良好な間隙充填特性のようなこれら
のハロゲンドープ層の物理的特性により、これらのハロゲンドープフィルムはＩ
ＭＤ層（ＩＭＤ１−ＩＭＤ３）によって示されているような隣接する金属層間の
絶縁層として最も有用にされる。典型的には、これらのＩＭＤ層の厚みは、約０
.５乃至３.０ミクロンである。
【００３２】 本発明は、若干の集積回路内に含まれているハロゲンドープダマシーン層を処
理するのにも使用することができる。ダマシーン層においては、ブランケットＦ
ＳＧ層が基板上に堆積され、選択的にエッチングされた後に金属で充填され、そ
してエッチバック、または研磨されて層Ｍ１のような金属層が形成される。金属
層を堆積させた後に、第２のブランケットＦＳＧ堆積が遂行され、選択的にエッ
チングされる。次いで、エッチングされた領域が金属で充填され、エッチバック
、または研磨されてバイア４２６が形成される。
【００３３】 簡易化された集積回路４００は、単なる例示に過ぎないことを理解すべきであ
る。当分野に精通していれば、マイクロプロセッサ、専用集積回路（ＡＳＩＣ）
、メモリデバイス等のような他の集積回路の製造に本方法を実施することができ
る。更に、本発明の方法は、ＢＩＣＭＯＳ、ＮＭＯＳ、バイポーラ、その他のよ
うな技術を使用する集積回路の製造にも使用することができる。
【００３４】 以上に本発明の好ましい実施の形態を説明したが、本発明の基本的範囲から逸
脱することなく本発明の他の、及びさらなる実施の形態を考案することができる
。本発明の範囲は、特許請求の範囲によって決定される。
【図面の簡単な説明】
【図１】 複数の基板処理チャンバを有するクラスタツールシステムの概要図である。
【図２】 本発明の水素プラズマ予備清浄化の諸ステップを、水素プラズマ予備清浄化ス
テップの前及び後に遂行される他の処理シーケンスステップと共に示すフローチ
ャートである。
【図３】 バリヤー層を堆積させるのに有用な典型的なＰＶＤチャンバの断面図である。
【図４】 本発明から利益を得る例示構造を示す図である。
【図５】 本発明のために有用な典型的な予備清浄化チャンバの断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 パヴェイト ヴィクラム アメリカ合衆国 カリフォルニア州 95126 サン ホセ ストークス ストリ ート 1800−＃164 (72)発明者 ヌガン ケニー キン−タイ アメリカ合衆国 カリフォルニア州 94539 フリーモント キャメロン ヒル ズ ドライヴ 43793 (72)発明者 リ シャンビン アメリカ合衆国 カリフォルニア州 95128 サン ホセ ヴィラ セントル ウェイ 648 Ｆターム(参考） 5F033 JJ11 JJ32 KK01 NN06 NN07 PP14 PP16 QQ09 QQ37 QQ48 QQ54 SS11 WW00 WW04 XX24 XX25 XX33

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 ハロゲンドープ酸化シリコンフィルム上に堆積されるフィル
    ムの付着を改善するための方法であって、 ａ）上記ハロゲンドープ酸化シリコンフィルムを水素プラズマに曝すステップ
    と、 ｂ）上記フィルムをその上に堆積させるステップと、 を含むことを特徴とする方法。
  2. 【請求項２】 上記ハロゲンドープ酸化シリコンフィルムを水素プラズマに
    曝すステップは、予備清浄化チャンバ内において遂行されることを特徴とする請
    求項１に記載の方法。
  3. 【請求項３】 上記水素プラズマは、水素及びキャリヤーガスからなるプロ
    セスガスのプラズマからなることを特徴とする請求項１に記載の方法。
  4. 【請求項４】 上記水素プラズマは、約５％乃至約５０％の水素からなるプ
    ロセスガスのプラズマからなることを特徴とする請求項１に記載の方法。
  5. 【請求項５】 上記ハロゲンドープ酸化シリコンフィルムを、約１０秒乃至
    約３００秒にわたって上記水素プラズマに曝すことを特徴とする請求項１に記載
    の方法。
  6. 【請求項６】 基板上のハロゲンドープ酸化シリコンフィルム上にバリヤー
    フィルムを形成させるための方法であって、 ａ）上記ハロゲンドープ酸化シリコンフィルムを水素プラズマに曝すステップ
    と、 ｂ）上記ハロゲンドープ酸化シリコンフィルム上にバリヤーフィルムを堆積さ
    せるステップと、 を含むことを特徴とする方法。
  7. 【請求項７】 上記ハロゲンドープ酸化シリコンフィルムを水素プラズマに
    曝すステップは、予備清浄化チャンバ内において遂行されることを特徴とする請
    求項６に記載の方法。
  8. 【請求項８】 上記バリヤーフィルムを堆積させるステップは、物理蒸着チ
    ャンバ内において遂行されることを特徴とする請求項７に記載の方法。
  9. 【請求項９】 上記水素プラズマは、水素及びキャリヤーガスからなるプロ
    セスガスのプラズマからなることを特徴とする請求項８に記載の方法。
  10. 【請求項１０】 上記処理ガスは、約０％乃至約１００％の水素からなるこ
    とを特徴とする請求項９に記載の方法。
  11. 【請求項１１】 上記処理ガスは、約５％乃至約５０％の水素からなること
    を特徴とする請求項９に記載の方法。
  12. 【請求項１２】 上記バリヤーフィルムは、反応性スパッタリングを使用し
    て堆積させることを特徴とする請求項８に記載の方法。
  13. 【請求項１３】 上記ハロゲンドープ酸化シリコンフィルムを、約１０秒乃
    至約３００秒にわたって上記水素プラズマに曝すことを特徴とする請求項６に記
    載の方法。
  14. 【請求項１４】 基板上に堆積されたフッ素化酸化シリコンフィルムを処理
    するための方法であって、 ａ）上記基板をプラズマ処理チャンバ内に位置決めするステップと、 ｂ）上記フッ素化酸化シリコンフィルムを水素プラズマに曝すステップと、 を含むことを特徴とする方法。
  15. 【請求項１５】 上記水素プラズマは、水素及びキャリヤーガスからなるプ
    ロセスガスのプラズマからなることを特徴とする請求項１４に記載の方法。
  16. 【請求項１６】 上記処理ガスは、０％以上乃至約１００％の水素からなる
    ことを特徴とする請求項１５に記載の方法。
  17. 【請求項１７】 上記処理ガスは、約５％乃至約５０％の水素からなること
    を特徴とする請求項１５に記載の方法。
  18. 【請求項１８】 ｃ）上記フッ素化酸化シリコンフィルム上にバリヤーフィ
    ルムを堆積させるステップ、 を更に含むことを特徴とする請求項１４に記載の方法。
  19. 【請求項１９】 上記バリヤーフィルムは、窒化タンタルからなることを特
    徴とする請求項１８に記載の方法。
  20. 【請求項２０】 上記フッ素化酸化シリコンフィルムを、約１０秒乃至約３
    ００秒にわたって上記水素プラズマに曝すことを特徴とする請求項１４に記載の
    方法。
JP2000590204A 1998-12-22 1999-12-07 水素を基とする予備清浄化技術を使用する拡散バリヤー及びフッ素化二酸化シリコンの付着の改良 Withdrawn JP2002533922A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/218,703 US6372301B1 (en) 1998-12-22 1998-12-22 Method of improving adhesion of diffusion layers on fluorinated silicon dioxide
US09/218,703 1998-12-22
PCT/US1999/029143 WO2000038225A1 (en) 1998-12-22 1999-12-07 Improvement in adhesion of diffusion barrier and fluorinated silicon dioxide using hydrogen based preclean technology

Publications (1)

Publication Number Publication Date
JP2002533922A true JP2002533922A (ja) 2002-10-08

Family

ID=22816143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000590204A Withdrawn JP2002533922A (ja) 1998-12-22 1999-12-07 水素を基とする予備清浄化技術を使用する拡散バリヤー及びフッ素化二酸化シリコンの付着の改良

Country Status (5)

Country Link
US (2) US6372301B1 (ja)
JP (1) JP2002533922A (ja)
KR (1) KR20010099866A (ja)
TW (1) TW430902B (ja)
WO (1) WO2000038225A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058768A (ja) * 2004-06-30 2013-03-28 Headway Technologies Inc 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417249B (en) 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
US6372301B1 (en) * 1998-12-22 2002-04-16 Applied Materials, Inc. Method of improving adhesion of diffusion layers on fluorinated silicon dioxide
DE19922557B4 (de) * 1999-05-17 2004-11-04 Infineon Technologies Ag Verfahren zum Abscheiden einer TaN/Ta-Zweischicht-Diffusionsbarriere
US7014887B1 (en) * 1999-09-02 2006-03-21 Applied Materials, Inc. Sequential sputter and reactive precleans of vias and contacts
US6562715B1 (en) 2000-08-09 2003-05-13 Applied Materials, Inc. Barrier layer structure for copper metallization and method of forming the structure
TW505988B (en) * 2000-08-28 2002-10-11 Applied Materials Inc Nitrogen rich film for low-k applications
US6733594B2 (en) * 2000-12-21 2004-05-11 Lam Research Corporation Method and apparatus for reducing He backside faults during wafer processing
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
ATE493368T1 (de) * 2001-03-29 2011-01-15 Toyota Chuo Kenkyusho Kk Ein verfahren zum erzeugen einer hohlen struktur aus einer silizium-struktur
US6723634B1 (en) * 2002-03-14 2004-04-20 Advanced Micro Devices, Inc. Method of forming interconnects with improved barrier layer adhesion
JP2003273212A (ja) * 2002-03-14 2003-09-26 Fujitsu Ltd 積層構造体およびその製造方法
JP2004103971A (ja) * 2002-09-12 2004-04-02 Hitachi High-Technologies Corp ダマシン処理方法、ダマシン処理装置および、ダマシン構造
US6797642B1 (en) 2002-10-08 2004-09-28 Novellus Systems, Inc. Method to improve barrier layer adhesion
US7842605B1 (en) 2003-04-11 2010-11-30 Novellus Systems, Inc. Atomic layer profiling of diffusion barrier and metal seed layers
US8298933B2 (en) 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
US20040219795A1 (en) * 2003-05-01 2004-11-04 Taiwan Semiconductor Manufacturing Co. Method to improve breakdown voltage by H2 plasma treat
US7250370B2 (en) * 2003-09-19 2007-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Two step post-deposition treatment of ILD layer for a lower dielectric constant and improved mechanical properties
KR100555539B1 (ko) * 2003-12-17 2006-03-03 삼성전자주식회사 고밀도 플라즈마 화학기상증착 공정에 의한 갭 충전방법및 그 충전방법을 포함하는 집적 회로 소자의 제조방법
US7959984B2 (en) * 2004-12-22 2011-06-14 Lam Research Corporation Methods and arrangement for the reduction of byproduct deposition in a plasma processing system
US7482247B1 (en) * 2004-12-30 2009-01-27 Novellus Systems, Inc. Conformal nanolaminate dielectric deposition and etch bag gap fill process
US7625820B1 (en) 2006-06-21 2009-12-01 Novellus Systems, Inc. Method of selective coverage of high aspect ratio structures with a conformal film
US7510634B1 (en) 2006-11-10 2009-03-31 Novellus Systems, Inc. Apparatus and methods for deposition and/or etch selectivity
KR100826775B1 (ko) 2006-12-27 2008-04-30 동부일렉트로닉스 주식회사 Ｒｆ 쉴드를 갖춘 프리클린챔버
CN104241120B (zh) * 2013-06-13 2017-03-22 无锡华润上华科技有限公司 防止硅片边缘黏附层脱落的方法
TW201819665A (zh) 2016-09-10 2018-06-01 美商應用材料股份有限公司 用於選擇性沉積之選擇性改良的原位預清潔
US11404313B2 (en) 2017-04-26 2022-08-02 Applied Materials, Inc. Selective tungsten deposition at low temperatures

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028155A (en) * 1974-02-28 1977-06-07 Lfe Corporation Process and material for manufacturing thin film integrated circuits
US4711698A (en) * 1985-07-15 1987-12-08 Texas Instruments Incorporated Silicon oxide thin film etching process
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
US5248636A (en) * 1987-07-16 1993-09-28 Texas Instruments Incorporated Processing method using both a remotely generated plasma and an in-situ plasma with UV irradiation
GB8827933D0 (en) * 1988-11-30 1989-01-05 Plessey Co Plc Improvements relating to soldering processes
JP2814021B2 (ja) * 1990-07-09 1998-10-22 三菱電機株式会社 半導体基板表面の処理方法
US5232871A (en) * 1990-12-27 1993-08-03 Intel Corporation Method for forming a titanium nitride barrier layer
JP3000717B2 (ja) * 1991-04-26 2000-01-17 ソニー株式会社 ドライエッチング方法
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
US5242530A (en) * 1991-08-05 1993-09-07 International Business Machines Corporation Pulsed gas plasma-enhanced chemical vapor deposition of silicon
CA2137928C (en) * 1992-07-04 2002-01-29 Christopher David Dobson A method of treating a semiconductor wafer
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
JPH0689880A (ja) * 1992-09-08 1994-03-29 Tokyo Electron Ltd エッチング装置
JP2734915B2 (ja) * 1992-11-18 1998-04-02 株式会社デンソー 半導体のドライエッチング方法
US5409543A (en) * 1992-12-22 1995-04-25 Sandia Corporation Dry soldering with hot filament produced atomic hydrogen
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
JPH0763105B2 (ja) * 1993-02-12 1995-07-05 日本電気株式会社 印刷配線板の製造方法
FR2707673B1 (fr) * 1993-07-16 1995-08-18 Trefimetaux Procédé de métallisation de substrats non-conducteurs.
JPH07202186A (ja) * 1993-12-28 1995-08-04 Sony Corp 半導体装置の製造方法
US5403434A (en) * 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
US5545289A (en) * 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
JP3529849B2 (ja) * 1994-05-23 2004-05-24 富士通株式会社 半導体装置の製造方法
JP3326974B2 (ja) * 1994-07-28 2002-09-24 ソニー株式会社 多層配線の形成方法および半導体装置の製造方法
DE69531980T2 (de) * 1994-08-23 2004-07-29 At & T Corp. Metallisierung von keramischen Materialien durch Auftrag einer haftenden reduzierbaren Schicht
JP2809113B2 (ja) * 1994-09-29 1998-10-08 日本電気株式会社 半導体装置の製造方法
US5607542A (en) * 1994-11-01 1997-03-04 Applied Materials Inc. Inductively enhanced reactive ion etching
JPH08186085A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置の製造方法
US6132564A (en) * 1997-11-17 2000-10-17 Tokyo Electron Limited In-situ pre-metallization clean and metallization of semiconductor wafers
US5545592A (en) * 1995-02-24 1996-08-13 Advanced Micro Devices, Inc. Nitrogen treatment for metal-silicide contact
JP3297291B2 (ja) * 1995-03-10 2002-07-02 株式会社東芝 半導体装置の製造方法
US5629246A (en) 1995-09-27 1997-05-13 Micron Technology, Inc. Method for forming fluorine-doped glass having low concentrations of free fluorine
JP3979687B2 (ja) * 1995-10-26 2007-09-19 アプライド マテリアルズ インコーポレイテッド ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法
US5877087A (en) * 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
JP2739853B2 (ja) * 1995-11-28 1998-04-15 日本電気株式会社 半導体装置の製造方法及びエッチング方法
US5614270A (en) * 1996-02-09 1997-03-25 National Science Council Method of improving electrical characteristics of a liquid phase deposited silicon dioxide film by plasma treatment
US5660682A (en) 1996-03-14 1997-08-26 Lsi Logic Corporation Plasma clean with hydrogen gas
JPH09275102A (ja) 1996-04-04 1997-10-21 Sony Corp 絶縁膜の形成方法
US5843847A (en) * 1996-04-29 1998-12-01 Applied Materials, Inc. Method for etching dielectric layers with high selectivity and low microloading
US5763010A (en) * 1996-05-08 1998-06-09 Applied Materials, Inc. Thermal post-deposition treatment of halogen-doped films to improve film stability and reduce halogen migration to interconnect layers
US6015761A (en) * 1996-06-26 2000-01-18 Applied Materials, Inc. Microwave-activated etching of dielectric layers
US5807785A (en) * 1996-08-02 1998-09-15 Applied Materials, Inc. Low dielectric constant silicon dioxide sandwich layer
US5970378A (en) * 1996-09-03 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step plasma treatment process for forming low resistance titanium nitride layer
US5661093A (en) 1996-09-12 1997-08-26 Applied Materials, Inc. Method for the stabilization of halogen-doped films through the use of multiple sealing layers
US5827785A (en) * 1996-10-24 1998-10-27 Applied Materials, Inc. Method for improving film stability of fluorosilicate glass films
US6310300B1 (en) * 1996-11-08 2001-10-30 International Business Machines Corporation Fluorine-free barrier layer between conductor and insulator for degradation prevention
JP4142753B2 (ja) * 1996-12-26 2008-09-03 株式会社東芝 スパッタターゲット、スパッタ装置、半導体装置およびその製造方法
US5834371A (en) * 1997-01-31 1998-11-10 Tokyo Electron Limited Method and apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof
US5876798A (en) * 1997-12-29 1999-03-02 Chartered Semiconductor Manufacturing, Ltd. Method of fluorinated silicon oxide film deposition
US6107192A (en) * 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
US5994778A (en) * 1998-09-18 1999-11-30 Advanced Micro Devices, Inc. Surface treatment of low-k SiOF to prevent metal interaction
US6372301B1 (en) * 1998-12-22 2002-04-16 Applied Materials, Inc. Method of improving adhesion of diffusion layers on fluorinated silicon dioxide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058768A (ja) * 2004-06-30 2013-03-28 Headway Technologies Inc 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法

Also Published As

Publication number Publication date
TW430902B (en) 2001-04-21
WO2000038225A1 (en) 2000-06-29
US20020102365A1 (en) 2002-08-01
US6372301B1 (en) 2002-04-16
KR20010099866A (ko) 2001-11-09

Similar Documents

Publication Publication Date Title
JP2002533922A (ja) 水素を基とする予備清浄化技術を使用する拡散バリヤー及びフッ素化二酸化シリコンの付着の改良
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
US6740585B2 (en) Barrier formation using novel sputter deposition method with PVD, CVD, or ALD
US7416979B2 (en) Deposition methods for barrier and tungsten materials
KR100326499B1 (ko) 기판위에증착된할로겐-도핑층을안정화하기위한방법및장치
US5378660A (en) Barrier layers and aluminum contacts
EP1081751A2 (en) Methods of pre-cleaning dielectric layers of substrates
US20040152301A1 (en) Method and apparatus for forming improved metal interconnects
US20070128869A1 (en) Method and apparatus for annealing copper films
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
US20030027427A1 (en) Integrated system for oxide etching and metal liner deposition
TWI730990B (zh) 用於沉積介電質阻障層以及含鋁的蝕刻終止層之方法
US7014887B1 (en) Sequential sputter and reactive precleans of vias and contacts
US6908865B2 (en) Method and apparatus for cleaning substrates
JPH1064908A (ja) 半導体装置の配線形成方法及びスパッタ装置
US11908696B2 (en) Methods and devices for subtractive self-alignment
JP2000216249A (ja) 電子装置の製造方法及びその装置
US6518176B2 (en) Method of selective formation of a barrier layer for a contact level via
KR100670618B1 (ko) 비아 및 컨택트의 순차적인 스퍼터 및 반응적 예비세정
US20050189075A1 (en) Pre-clean chamber with wafer heating apparatus and method of use
US6544891B1 (en) Method to eliminate post-CMP copper flake defect
JPH08213322A (ja) イオン衝撃増強リフロー
JP2000164712A (ja) 電子装置の製造方法
JPH08241923A (ja) 配線形成方法およびこれに用いる配線形成装置
JPH10209155A (ja) 半導体装置の配線形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070306