JP2002506310A - 同期システムの、非同期事象への応答を即座に出力するための装置 - Google Patents

同期システムの、非同期事象への応答を即座に出力するための装置

Info

Publication number
JP2002506310A
JP2002506310A JP2000535093A JP2000535093A JP2002506310A JP 2002506310 A JP2002506310 A JP 2002506310A JP 2000535093 A JP2000535093 A JP 2000535093A JP 2000535093 A JP2000535093 A JP 2000535093A JP 2002506310 A JP2002506310 A JP 2002506310A
Authority
JP
Japan
Prior art keywords
response
event
asynchronous event
asynchronous
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000535093A
Other languages
English (en)
Inventor
シュナイダー ペーター
シュタイネッケ トーマス
Original Assignee
インフィネオン テクノロジース アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジース アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジース アクチエンゲゼルシャフト
Publication of JP2002506310A publication Critical patent/JP2002506310A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)
  • Pulse Circuits (AREA)
  • Electronic Switches (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】 既述の装置は、可能な非同期事象に対する同期システムの応答を予測することができる予測装置と、予測装置の出力信号又は同期システムの出力信号を導通接続することができる切換装置とを有することを特徴としている。それにより、同期システムの、非同期事象への応答を、非同期事象の生起後即座に出力することができる。

Description

【発明の詳細な説明】
【0001】 本発明は、請求項1の上位概念に記載の装置、即ち、同期システムが非同期
事象に対して即座に応答を出力するための装置に関する。
【0002】 同期システムは、当該同期システムの状態が特定の(通常、等間隔)時点でし
か変化しないシステムである。その際、例えば、デジタル回路があり、その際、
シーケンシャル素子(フリップフロップ)、従って、このシーケンシャル素子を
含む回路自体が、当該回路の状態を、上昇側縁又は下降側縁又は当該の上昇乃至
下降側縁の短時間後(ゲート作動時間だけ遅延して)変化する。状態変化が起こ
り得る時点は、以下、定められた状態切換時点と呼ぶ。
【0003】 ここで区別されるのは、非同期事象は、任意の時点で生起し得る事象というこ
とである。
【0004】 同期システムは、もはや正確に定められない状態切換時点で事象が生起する場
合に限って、この事象に応動して所定の結果を生じることが時としてあるので、
非同期事象、より正確に言うと、そのような非同期事象を信号表示する信号又は
信号変化が同期状態(同一位相状態)となる場合に、有利であることが分かる。
このことは、例えば、非同期事象がシステム内に入力される入力端子の後ろに、
フリップフロップが接続されているようにすることによって行うことができ、そ
の際、このフリップフロップの入力側と同期システムの非同期入力端子とは相互
に接続されている。フリップフロップ入力側に供給された信号は、クロック信号
の上昇又は下降側縁で初めてフリップフロップ出力側に引き継がれるので、フリ
ップフロップ出力側では、同期(同一位相)信号が取り出し可能である。
【0005】 このようにして、同期システムが、概して正常に非同期システムに応動するよ
うにすることができる。
【0006】 しかし、同期システムの、非同期事象への応答は、大抵即座には行われず、同
期システムは、その状態を定められた状態切換時点でしか変えないので、多少遅
延して行われる。
【0007】 しかし、所定の場合には、非同期事象の発生に即座に応動する必要がある。
【0008】 非同期システムを用いている場合に、このように即座に応動することができる
ためには、システムの、非同期事象が入力されて、この事象への応答の生起を担
当している部分が非同期作動するようにするとよい。当該システム部分の非同期
作動は、例えば、非同期事象が、このシステム部分用のクロック信号として利用
されるようにすることによって達成することができ、そうすることによって、当
該システム部分の要素を、非同期事象の生起と同時にスイッチングすることがで
きる。そうすることによって、非同期事象への応答が即座に行われるようにする
ことができる。この場合の問題点は、いずれにせよ、システムの同期作動部分と
システムの非同期部分とが、異なった時点で、その状態を変え、コスト上有利に
相互に同期させる必要がある。
【0009】 従って、本発明の課題は、請求項1の上位概念に記載の装置(同期システムの
、非同期事象への応答を即座に出力するための装置)を、簡単に、非同期事象に
即座に応動することができるように改善することにある。
【0010】 この課題は、本発明によると、請求項1の特徴部分に記載の請求要件によって
、即ち、同期システムの、可能な非同期事象への応答を予測することができる予
測装置(Vorausberechnungseinrichtung)と、予
測装置の出力信号又は同期システムの出力信号を導通接続することができる切換
装置とを有することにより解決される。
【0011】 そうすることによって、同期システムを、殆ど変更せずに「ノーマルに」更に
作動し続けることができる。同期システムの、非同期システムへの応答が、非同
期事象の生起後当初多少長いということは、欠点ではない。と言うのは、予測装
置によって予測された応答を一時的に出力する手段によって、即座に応動するこ
とができるにも拘わらず、同期システムには依存せずに、非同期事象に応動する
ことができる。同期システムの、実際に求められた応答は、予測装置が、直ぐ次
の非同期事象の生起前に、この事象への応答を予測する(vorauszube
rechnen)のに十分な時間を有しているように、早期に行う必要がある。
【0012】 本発明の有利な実施例は、従属請求項、以下の説明及び図面から分かる。
【0013】 以下、本発明について、図示の実施例を用いて詳細に説明する。
【0014】 図には、同期システムの、非同期事象への応答を即座に出力するための装置の
実施例の構成が略示されている。
【0015】 以下詳細に説明する装置は、「ノーマルな(”normals”)」、即ち、
非同期事象に同期して応動する同期システムを有している。
【0016】 非同期事象乃至非同期事象を信号表示する信号は、この信号の使用の前に、同
期システムによって有利には同期乃至同一位相状態にされる。そのために、当該
の事象は、同期システムにとって、定められた状態切換時点で事象が生起したも
のとして現れるような長さだけ遅延して生起される。これは、主として、非同期
事象がシステム内に入力される入力端子の後ろに、フリップフロップが接続され
ており、その際、このフリップフロップの入力側及び同期システムの非同期入力
端子が相互に接続されている。フリップフロップ入力側に供給される信号は、ク
ロック信号の上昇又は下降側縁で初めてフリップフロップ出力側に引き継がれる
ので、フリップフロップ出力側には、同期状態(同一位相状態)信号が供給され
る。一般的には、前述のフリップフロップの後ろに、少なくとも1つの別のフリ
ップフロップを接続し、それにより、準安定状態が生起するのを阻止することが
できる。
【0017】 同期システムが非同期事象の同期なしでも正常に当該の非同期事象に応動する
場合には、非同期事象の同期化は当然行わなくてもよい。
【0018】 システムが即座に非同期事象に応動することができるようにするためには、シ
ステムは、付加的に予測装置と切換装置とを有しており、その際、予測装置は、
同期システムの、可能な非同期事象への応答を予測するように構成されており、
その際、切換装置は、選択に応じて、予測装置の出力信号か、又は、同期システ
ムの出力信号のどちらかを選択して導通接続するように構成されている。
【0019】 その種の装置の原理的な構成は、図に示されており、その際、同期システムは
、参照番号1で示されており、予測装置は、参照番号2で示されており、切換ス
イッチは、参照番号3で示されている。
【0020】 切換装置3は、例えば、マルチプレクサにすることができ、考察している例で
は、入力端子E1及びE2、出力端子A及び制御端子Cを有しており、その際、
第1の入力端子E1は、予測装置2の出力端子と接続されており、その際、第2
の入力端子E2は、同期システム1の出力端子である。切換装置3の出力端子A
から出力される信号は、その入力端子E1又はその入力端子E2に供給される信
号であり;この信号は、制御端子Cに供給される制御信号によって特定される。
切換装置3の出力信号Aは、全装置の出力信号と等しく;装置内に入力される(
図には示されていない)信号が、非同期事象を信号表示する信号である場合、切
換装置3の出力信号Aは、同期システム1の、非同期事象への応答を表す。
【0021】 同期システム1は、既述の同期システムである。
【0022】 予測装置2は、既述のように、事象への応答が既に前もって、つまり、事象が
生起する前に求めるように構成されており;1つ以上の事象が生起することがあ
る場合、全ての、又は、選択された幾つかの事象に対して応答を求めて、それと
同時に、切換装置3の複数の入力端子又は必要に応じて択一選択的に、切換装置
3の1つ又は比較的少数の入力端子を介して切換装置に供給することができる。
【0023】 非同期事象の生起の際、即座に、予測装置2によって予測された応答を出力す
ることができ;切換装置3の入力端子の1つに既に形成されている(有利には、
フリップフロップ等を介して持続的に供給されている)応答は、切換装置3によ
ってのみ、その出力端子Aに導通接続される必要があり、つまり、その制御端子
Cを介して、問題なく何時でも、即座に作用することができる。
【0024】 このような状態では、同期システム1に対しては、非同期事象に非同期で応動
するようにはされない。結局、非同期事象への応答は、この非同期事象の生起以
来既に出力されていることになる。それにも拘わらず、同期システムも非同期事
象に応動し、その際、予測装置が、その予測を行う場合と同じ結果となるように
応動する。
【0025】 同期システムが応答すると即座に、この応答信号は、切換装置3の入力端子E
2に供給され、この切換装置は、制御端子Cを介して、その後、この信号が出力
端子Aの方に導通接続するようにされる。
【0026】 同期システム1の、非同期事象への応答及び予測装置2によって予測される応
答は等しい(これら各応答は、単に、異なったソースに基因する)ので、そうす
ることによって、切換装置3の出力端子Aでは何ら変化しない。しかし、それに
より、予測装置は、直ぐ次の非同期事象への応答、乃至、直ぐ次の異なった非同
期事象への応動乃至直ぐ次の異なった非同期への応答を開始することができる。
【0027】 同期システムは非同期事象に即座に応動する必要はないとしても、だからと言
って、必ずしも任意でない長さにしないでもよい。応答を見つけることは、早期
に終了する必要があり、その際、予測装置が、直ぐ次の非同期事象への応答、又
は、この直ぐ次の非同期事象の生起の前に、異なった非同期事象への応答を予測
するために未だ十分な時間を有しているように早期に終了する必要がある。
【0028】 前述の装置は、異なった目的のために使用可能であることは極めて明らかなこ
とである。
【0029】 非同期事象乃至非同期事象を信号表示する信号は、その際、「単に」クロック
として使用してもよく、このクロックを用いて、例えば、データを非同期で同期
システムからシフトして取り出すことができる。この場合には、非同期事象を切
換装置の制御のために使用する(切換装置の制御端子Cに供給する)ことは十分
である。
【0030】 考察している装置は、非同期入力信号のみに依存して作動する構成に限定され
るものではなく、任意に多数の(同期及び/又は非同期)入力信号を考慮するこ
とができる。その際、非同期入力信号が相互に同期しているかどうかは重要では
ない。
【0031】 既述の装置は、ここで考察している例では、電気システムである。しかし、電
気機械又は機械システムにしてもよい。その種のシステムには、前述の実施例が
相応に該当し、つまり、この場合には、「入力及び出力信号」は、機械的な状態
のことである。
【0032】 前述の装置によると、同期システムの、非同期事象への応答を、この非同期事
象の生起後即座に出力することができる。
【図面の簡単な説明】
【図1】 同期システムの、非同期事象への応答を即座に出力するための装置の実施例の
構成の略図
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J001 BB00 5J055 AX02 AX44 AX66 BX03 CX24 DX01 EZ13 EZ31 GX02 5K047 AA01 AA15 GG56

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 同期システム(1)の、非同期事象への応答を即座に出力す
    るための装置において、 同期システムの、可能な非同期事象への応答を予測することができる予測装置(
    Vorausberechnungseinrichtung)(2)と、前記
    予測装置の出力信号又は前記同期システムの出力信号を導通接続することができ
    る切換装置(3)とを有することを特徴とする装置。
  2. 【請求項2】 切換装置(3)が、少なくとも2つの入力端子(E1,E2
    )を有しており、該少なくとも2つの入力端子の内の一方の入力端子が同期シス
    テム(1)の出力端子と接続されており、少なくとも一方の入力端子が、予測装
    置(2)の出力端子と接続されている請求項1記載の装置。
  3. 【請求項3】 切換装置(3)は、制御端子(C)を有しており、該制御端
    子(C)を介して、入力信号を導通接続する必要があるかどうか決定することが
    できる請求項2記載の装置。
  4. 【請求項4】 非同期事象の生起に応動する際、予測装置(2)の出力信号
    を出力するように構成されている請求項1から3迄の何れか1記載の装置。
  5. 【請求項5】 同期システムが、予測装置(2)の出力信号の送出により応
    動した事象への応答を示すと即座に、前記同期システム(1)の出力信号を出力
    するように構成されている請求項1から4迄の何れか1記載の装置。
  6. 【請求項6】 同期システム(1)は、当該同期システム(1)が応動する
    必要がある事象への応答を早期に出力するように構成されており、前記出力の際
    、予測装置(2)が、直ぐ次の事象の発生以前に、前記同期システムが当該の事
    象に応答することを予測する(vorherzusagen)のに未だ十分な時
    間を有している程早期に出力するように構成されている請求項1から5迄の何れ
    か1記載の装置。
  7. 【請求項7】 予測装置(2)は、同期システム(1)の応答が予測される
    事象が生起する前に、実行すべき予測を終了するように構成されている請求項1
    から6迄の何れか1記載の装置。
JP2000535093A 1998-03-05 1999-02-19 同期システムの、非同期事象への応答を即座に出力するための装置 Pending JP2002506310A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19809439A DE19809439C2 (de) 1998-03-05 1998-03-05 Vorrichtung zur sofortigen Ausgabe der Antwort eines synchronen Systems auf ein asynchrones Ereignis
DE19809439.6 1998-03-05
PCT/DE1999/000462 WO1999045647A1 (de) 1998-03-05 1999-02-19 Vorrichtung zur ausgabe der antwort eines synchronen systems auf ein asynchronisches ereignis

Publications (1)

Publication Number Publication Date
JP2002506310A true JP2002506310A (ja) 2002-02-26

Family

ID=7859814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000535093A Pending JP2002506310A (ja) 1998-03-05 1999-02-19 同期システムの、非同期事象への応答を即座に出力するための装置

Country Status (6)

Country Link
US (1) US6947414B1 (ja)
EP (1) EP1058965B1 (ja)
JP (1) JP2002506310A (ja)
KR (1) KR20010041627A (ja)
DE (2) DE19809439C2 (ja)
WO (1) WO1999045647A1 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544851A (en) * 1981-08-31 1985-10-01 Texas Instruments Incorporated Synchronizer circuit with dual input
US4785469A (en) 1987-02-12 1988-11-15 Advanced Micro Devices, Inc. Processor to peripheral interface for asynchronous or synchronous applications
US5034967A (en) * 1988-11-14 1991-07-23 Datapoint Corporation Metastable-free digital synchronizer with low phase error
US5148533A (en) * 1989-01-05 1992-09-15 Bull Hn Information Systems Inc. Apparatus and method for data group coherency in a tightly coupled data processing system with plural execution and data cache units
US5168564A (en) * 1990-10-05 1992-12-01 Bull Hn Information Systems Inc. Cancel mechanism for resilient resource management and control
DE4037062C2 (de) * 1990-11-22 1996-05-23 Broadcast Television Syst Schaltungsanordnung zur Synchronisierung eines asynchronen Datensignals
CA2030976C (fr) * 1990-11-28 1994-09-20 Andre Laperriere Chauffe eau domestique specialement concu pour reduire les risques de contamination bacterienne
US5331669A (en) * 1992-05-06 1994-07-19 Ologic Corporation Asynchronous pulse converter
US5418825A (en) * 1992-09-16 1995-05-23 Texas Instruments Incorporated Time-domain boundary bridge method and apparatus
JPH07131474A (ja) 1993-11-08 1995-05-19 Fujitsu Ltd 障害時パス切替機能を有する同期・非同期複合システム
US5519700A (en) 1994-12-07 1996-05-21 At&T Corp. Telecommunication system with synchronous-asynchronous interface
US5621892A (en) * 1995-10-10 1997-04-15 Intel Corporation Method and apparatus for managing alerts and events in a networked computer system
DE19604602C1 (de) * 1996-02-08 1997-06-12 Siemens Ag Schaltungsanordnung einer asynchronen Schnittstelle zur Übertragung digitaler Daten
US5903777A (en) * 1997-10-02 1999-05-11 National Semiconductor Corp. Increasing the availability of the universal serial bus interconnects

Also Published As

Publication number Publication date
EP1058965A1 (de) 2000-12-13
DE59900284D1 (de) 2001-10-31
US6947414B1 (en) 2005-09-20
KR20010041627A (ko) 2001-05-25
WO1999045647A1 (de) 1999-09-10
EP1058965B1 (de) 2001-09-26
DE19809439A1 (de) 1999-09-30
DE19809439C2 (de) 2000-05-18

Similar Documents

Publication Publication Date Title
KR100301720B1 (ko) 클록제어장치 및 방법
EP0616280A1 (en) Clock switcher circuit
JPS63175913A (ja) クロツク供給方式
JP2002506310A (ja) 同期システムの、非同期事象への応答を即座に出力するための装置
KR100237545B1 (ko) 시디엠에이 시스템의 이중화 시간/주파수 발생장치
JPH0731530B2 (ja) 同期制御nc装置
JP2988410B2 (ja) クロック同期化システム
JPH1168726A (ja) クロック切替え回路
JP3930641B2 (ja) 現用系・予備系切替方法および切替装置
JP2972576B2 (ja) クロック発生回路
JPH1168529A (ja) クロック切替装置およびクロック切替方法
KR100244682B1 (ko) 로봇의 다중모터제어시스템의 동기화장치
KR20030003944A (ko) 이중화된 클럭 공급원의 클럭 안정화 장치
JP2634340B2 (ja) 制御回路
KR0134253Y1 (ko) 외부 동기 클럭원 수신 장치
JPH05235887A (ja) 無瞬断クロック切替装置
JPH08330932A (ja) 同期回路制御装置
KR19980026230A (ko) Atm에서 유토피아 동기소자와 논-유토피아 비동기소자의 접속 제어 로직
KR19990061861A (ko) 사설교환기의 시스템 클럭 동기 장치
JPH058891B2 (ja)
JPH02306740A (ja) 従属同期方式
JPH088891A (ja) 切替制御装置
JPS6247723A (ja) 同期回路における切換方式
JPS6288485A (ja) 映像切替装置
JPH0661847A (ja) 二重化構成クロック信号源を持つ電気機器装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030207