KR20010041627A - 비동기 이벤트에 대한 동기 시스템의 응답을 출력하기위한 장치 - Google Patents

비동기 이벤트에 대한 동기 시스템의 응답을 출력하기위한 장치 Download PDF

Info

Publication number
KR20010041627A
KR20010041627A KR1020007009826A KR20007009826A KR20010041627A KR 20010041627 A KR20010041627 A KR 20010041627A KR 1020007009826 A KR1020007009826 A KR 1020007009826A KR 20007009826 A KR20007009826 A KR 20007009826A KR 20010041627 A KR20010041627 A KR 20010041627A
Authority
KR
South Korea
Prior art keywords
response
output
event
asynchronous
asynchronous event
Prior art date
Application number
KR1020007009826A
Other languages
English (en)
Inventor
페터 슈나이더
토마스 슈타이네케
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010041627A publication Critical patent/KR20010041627A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)
  • Pulse Circuits (AREA)
  • Electronic Switches (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 가능한 비동기 이벤트에 대한 동기 시스템의 응답을 예측하는 예측 장치 및 예측 장치의 출력 신호 또는 동기 시스템의 출력 신호가 선택적으로 스위칭될 수 있는 스위칭 장치를 포함하는 장치에 관한 것이다. 이것은 비동기 이벤트 발생 후에, 비동기 이벤트에 대한 동기 시스템의 응답이 즉시 전송될 수 있게 한다.

Description

비동기 이벤트에 대한 동기 시스템의 응답을 출력하기 위한 장치 {DEVICE FOR EMITTING THE RESPONSE OF A SYNCHRONOUS SYSTEM TO AN ASYNCHRONOUS EVENT}
동기 시스템은 시스템 상태가 특정(일반적으로, 등거리) 시간에서만 변하는 시스템이다. 동기 시스템은 예를 들어, 순차 엘리먼트(플립플롭), 및 순차 엘리먼트를 포함하는 회로가 상승 또는 하강 에지(flank) 동안에만, 또는 상승 또는 하강 에지 후에(게이트 지연 시간에 의해 지연된) 즉시 그 상태가 변하는 디지털 회로다. 상태 변화가 일어날 수 있는 시간은 다음 설명에서 한정된 상태 변화 시간이라고 한다.
이와는 반대로, 비동기 이벤트는 어느 때나 발생할 수 있는 이벤트이다.
이벤트가 한정된 상태 변화 시간에 비교적 정확히 발생할 때 동기 시스템은 이벤트에 대한 한정된 결과를 가지는 어떤 경우에 작용하기(작용할 수 있기) 때문에, 비동기 이벤트가 비동기 이벤트에 신호를 보내는 신호 또는 신호 변화가 더욱 정확하게 되어, 동기화(동상(phased-in))되는 것이 바람직하다. 이것은 예를 들어, 비동기 이벤트가 동기 시스템에 공급되는 입력 연결 하부에 플립플롭을 연결함으로써 수행될 수 있으며, 플립플롭의 입력과 동기 시스템의 비동기 입력 연결부가 서로 연결된다. 플립플롭 입력에 인가되는 신호들이 클럭 신호의 상승 또는 하강 에지시에만 플립플롭 출력에 전달되기 때문에, 동기(동상) 신호는 플립플롭 출력에서 이용 가능하다.
이것은 동기 시스템이 비동기 이벤트에 항상 정확하게 반응하게 하는 것을 가능하게 한다.
그러나, 동기 시스템은 한정된 상태 변화 시간에서만 실제로 그 상태가 변할 수 있기 때문에, 일반적으로, 동기 시스템은 비동기 이벤트에 즉시 반응하지 않고, 다소 지연되어 반응한다.
그러나, 어떤 경우에는, 비동기 이벤트가 발생하는 즉시 반응하는 것도 필요하다.
이것이 달성될 수 있도록 하기 위하여, 동기 시스템을 사용할 때, 비동기 이벤트가 입력되는, 그리고 비동기 이벤트에 대한 응답을 발생시켜야 하는 시스템의 일부가 비동기적으로 동작하는 것이 가능하다. 관련 시스템의 일부는 예를 들어, 이 시스템 일부의 클럭 신호로서 비동기 이벤트를 동시에 사용함으로써 비동기적으로 동작될 수 있으며, 이에 의해서 관련 시스템 일부의 엘리먼트는 비동기 이벤트가 발생하자마자 스위칭된다. 이런 방식으로, 비동기 이벤트에 즉시 응답하는 것이 가능하다. 그러나, 이 경우에 발생하는 문제점은 동기적으로 동작하는 동기 시스템의 일부 및 동기 시스템의 비동기 부분이 상이한 시간으로 그 상태를 변화시켜서 복잡한 방식으로 서로 동기화되야 한다는 것이다.
본 발명은 청구범위 제 1 항의 전제부에 따른 장치, 즉, 비동기 이벤트에 대한 동기 시스템의 응답을 즉시 출력하기 위한 장치에 관한 것이다.
도 1은 비동기 이벤트에 대한 동기 시스템의 응답을 즉시 출력하는 장치의 바람직한 실시예의 구성을 도시한 도이다.
따라서, 본 발명의 목적은 간단한 방식으로 비동기 이벤트에 즉시 반응할 수 있게 하는 청구 범위 제 1 항의 전제부에 따른 장치를 개선시키는 것이다.
본 발명의 목적은 청구 범위 제 1 항의 특징부에서 개시된 특징들, 즉 가능한 비동기 이벤트에 대한 동기 시스템의 응답이 미리 계산될 수 있게 하는 선행 계산 장치, 및 선행 계산 장치로부터의 출력 신호 또는 동기 시스템으로부터의 출력 신호가 선택적으로 통과될 수 있게 하는 스위칭 장치에 의해 달성된다.
따라서, 어떠한 변화도 없이 "정상적으로" 그리고 매우 광범위하게 동기 시스템을 계속해서 동작시키는 것이 가능하다. 선행 계산 장치에 의해 미리 계산된 응답을 출력하는 성능은 동기 시스템이 실제로 비동기 이벤트에 즉시 그리고 독립적으로 반응 할 수 있다는 것을 의미하기 때문에, 비동기 이벤트가 발생한 후에, 비동기 이벤트에 대한 시스템의 응답이 다소 지연된 후에 즉시 발생한다는 사실이 단점은 아니다. 현재 결정된 동기 시스템의 응답은 다음 비동기 이벤트가 발생하기 전에, 선행 계산 장치가 미리 다음 비동기 이벤트에 대한 반응을 계산할 충분한 시간을 갖기에 충분히 이른 때에만 필요하다.
본 발명의 바람직한 개선점은 종속항, 다음의 설명 및 도면에서 볼 수 있다.
본 발명은 바람직한 실시예를 이용한 다음 설명에서, 그리고 도면을 참조로 더욱 상세히 기술될 것이다.
아래에 더욱 상세히 기술되는 장치는 "정상" 동기 시스템, 즉 비동기 이벤트에 동기적으로 반응하는 시스템을 포함한다.
비동기 이벤트, 또는 비동기 이벤트에 신호를 보내는 신호는 바람직하게는 동기 시스템에 의해 사용되기 전에 동기화 되거나 또는 동상화 된다. 결국, 관련 이벤트는 충분히 지연되어 이벤트가 한정된 상태 변화 시간에서 발생하는 것처럼, 관련 이벤트는 동기 시스템인 것 같다. 이 경우에, 비동기 이벤트는 시스템에 입력되는 입력 연결부에 의해 달성되고, 플립플롭의 입력 및 동기 시스템의 비동기 입력 연결부가 서로 연결된다. 플립플롭 입력에 인가되는 신호가 클럭 신호의 상승 또는 하강 에지만을 가진 플립플롭 출력에 전달되기 때문에, 동기(동상) 신호는 플립플롭 출력에서 이용 가능하다. 일반적으로, 적어도 하나의 추가 플립플롭이 상기 플립플롭 하부에 연결되는 것이 바람직하다; 이것은 준안정 상태가 발생하는 것을 방지할 수 있다.
상기 이벤트가 동기화 되지 않더라도 동기 시스템이 비동기 이벤트에 정확하게 반응하는 경우에, 물론, 비동기 이벤트의 동기화 없이도 가능하다.
시스템이 비동기 이벤트에 직접 반응할 수 있도록, 상기 시스템은 또한 선행 계산 장치 및 스위칭 장치를 가지며, 이 선행 계산 장치는 가능한 비동기 이벤트에 대한 동기 시스템의 응답을 미리 계산하도록 설계되고, 그리고 스위칭 장치는 선행 계산 장치로부터의 출력 신호 또는 동기 시스템으로부터의 출력 신호를 선택적으로 통과되도록 설계된다.
상기 장치의 기본 구성이 도면에 도시되는데, 상기 도면에서 동기 시스템은 도면부호(1)로 표시되고, 선행 계산 장치는 도면부호(2)로, 그리고 스위칭 장치는 도면부호(3)로 표시된다.
스위칭 장치(3)는 예를 들어, 멀티플렉서일 수 있고, 고려 중인 예에서, 입력 연결부(E1 및 E2), 출력 연결부(A) 및 제어 연결(C)를 포함하는데, 제 1 입력 연결부(E1)는 선행 계산 장치(2)의 출력 연결부에 연결되고, 그리고 제 2 입력 연결부(E2)는 동기 시스템(1)의 출력 연결부에 연결된다. 스위칭 장치(3)의 출력 연결부(A)에서 출력되는 신호는 스위칭 장치의 입력 연결부(E1)에 인가되는 신호 또는 스위칭 장치의 다른 입력 연결부(E2)에 인가되는 신호일 수 있다; 제어 연결부(C)에 인가되는 제어 신호는 입력 신호의 제어 신호가 통과되는 것을 결정한다. 스위칭 장치(3)로부터의 출력 신호(A)는 전체 장치로부터의 출력 신호와 동시에 발생한다; 장치로 입력되는 신호(도시되지 않음)가 비동기 이벤트에 신호를 보내는 신호라면, 스위칭 장치(3)로부터의 출력 신호(A)는 비동기 이벤트에 대한 동기 시스템(1)의 응답을 나타낸다.
동기 시스템(1)은 이미 전술된 동기 시스템이다.
이미 전술된 바와 같이, 선행 계산 장치(2)는 미리, 즉 이벤트가 발생하기도 전에 이벤트에 대한 응답을 결정하도록 설계된다; 하나 이상의 이벤트가 발생 가능하면, 응답은 모든 이벤트 또는 선택된 수의 이벤트들에 대해 결정될 수 있고, 그리고 동시에, 스위칭 장치(3)의 다수의 입력 연결부에 인가될 수 있거나, 또는 필요에 의해서 그리고 선택적으로는, 스위칭 장치에 대한 하나 또는 비교적 적은 수의 입력 연결부를 통해서 스위칭 장치(3)에 인가될 수 있다.
비동기 이벤트가 발생할 때, 선행 계산 장치(2)에 의해 미리 계산된 응답이 즉시 출력되는 것이 가능하다; 스위칭 장치(3)의 입력 연결부 중 하나에서 이 단계에서 발생되는 응답(플립플롭 또는 이와 유사한 장치를 통해서 영구히 바람직하게 인가되는)만이 스위칭 장치(3)의 출력 연결부(A)를 통해서 통과되야 하는데, 이 출력 연결부는 어떠한 문제없이, 그리고 즉각적인 효과로, 제어 연결부(C)를 통해서 항상 수행될 수 있다.
주어진 환경에서는, 비동기 이벤트에 대해 동기 시스템(1)이 비동기적으로 반응할 이유는 없다. 결국, 비동기 이벤트에 대한 반응은 비동기 이벤트가 발생할 때에 실제로 정확하게 출력된다. 그럼에도 불구하고, 동기 시스템은 또한 비동기 이벤트에 반응하고 그리고 그렇게 반응하여, 선행 계산 장치에 의해 수행된 선행 계산과 동일한 계산이 이루어진다.
동기 시스템의 응답에 발생하자마자, 이 응답은 스위칭 장치(3)의 입력 연결부(E2)에 인가되어 스위칭 장치(3)가 제어 연결(C)를 통해서, 입력 연결부(A)로 곧장 신호를 통과시킨다.
비동기 이벤트에 대한 동기 시스템(1)의 응답 및 선행 계산 장치(2)에 의해 미리 결정된 응답이 동일하기(이 응답들은 상이한 소스에서 기인한다) 때문에, 스위칭 장치(3)의 출력 연결부(A)에는 변화가 전혀 없다. 그러나, 이런 방식으로, 선행 계산 장치는 비동기 이벤트에 대한 응답, 또는 여러 다음 비동기 이벤트에 대한 응답에 대한 계산을 미리 시작할 수 있다.
동기 시스템이 비동기 이벤트에 즉시 반응할 필요는 없지만, 반응하는데 무한정 시간이 걸려서도 안된다. 응답을 찾는 과정은 선행 계산 장치가 다음 비동기 이벤트에 대한 응답, 또는 여러 비동기 이벤트에 대한 응답을, 이 응답이 발생하기 전에, 미리 계산할 충분한 시간을 가지도록 충분히 일찍 완성 되야 한다.
분명히, 전술된 장치는 광범위한 용도로 사용될 수 있다.
비동기 이벤트, 또는 비동기 이벤트에 신호를 보내는 신호는 이 경우에 예를 들어, 데이터가 동기 시스템으로부터 비동기적으로 출력되도록 "단지" 클럭으로서 사용될 수 있다. 이 경우에, 이것은 비동기 이벤트가 스위칭 장치를 가동시키도록(스위칭 장치의 제어 연결부(C)를 가동시키도록) 사용되기에 충분하다.
상기 장치는 하나의 비동기 입력 신호에서만 동작하는데 제한되지 않는다; 임의의 바람직한 수의 입력 신호들(동기 및/또는 비동기)이 고려될 수 있다. 이 경우에, 비동기 입력 신호들이 서로 동기 상태인지 아닌지는 상관없다.
상기 장치는 전술된 예에서 전기적 시스템이다. 그러나, 이 장치는 또한 전기 기계적 또는 기계적 시스템일 수 있다. 전술된 설명은 상기 시스템에 적절하게 적용될 수 있다; 그러나, 이 경우에, "입력 및 출력 신호"는 기계적 상태를 의미할 수도 있다.
상기 장치는 비동기 이벤트가 발생한 후에 즉시, 비동기 이벤트에 대한 동기 시스템에 의한 반응이 출력될 수 있다.

Claims (7)

  1. 비동기 이벤트에 대한 동기 시스템(1)의 응답을 즉시 출력하기 위한 장치에 있어서,
    가능한 비동기 이벤트에 대한 상기 동기 시스템의 응답이 미리 계산될 수 있게 하는 선행 계산 장치(2), 및
    상기 선행 계산 장치로부터의 출력 신호 또는 상기 동기 시스템으로부터의 출력 신호가 선택적으로 통과될 수 있게 하는 스위칭 장치(3)를 포함하는 것을 특징으로 하는 장치.
  2. 제 1 항에 있어서, 상기 스위칭 장치(3)는 적어도 2개의 입력 연결부(E1, E2)을 포함하는데, 상기 입력 연결부 중 하나는 상기 동기 시스템(1)의 출력 연결부에 연결되며, 그리고 상기 입력 연결부 중 적어도 하나는 상기 선행 계산 장치(2)의 출력 연결부에 연결되는 것을 특징으로 하는 장치.
  3. 제 2 항에 있어서, 상기 스위칭 장치(3)는 제어 연결부(C)를 포함하며, 상기 제어 연결부를 통해서 입력 신호의 어느 제어 신호가 통과될 것인지를 한정할 수 있는 것을 특징으로 하는 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 장치는 상기 비동기 이벤트의 발생에 응답하여 상기 선행 계산 장치(2)로부터의 출력 신호를 출력하도록 설계되는 것을 특징으로 하는 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 장치는 상기 출력 신호가 상기 선행 계산 장치(2)로부터 출력 신호를 출력함으로써 반응하는 상기 이벤트에 대한 상기 응답을 나타내자마자, 상기 동기 시스템(1)으로부터 상기 출력 신호를 출력하도록 설계되는 것을 특징으로 하는 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 동기 시스템(1)은 다음 이벤트가 발생하기 전에, 상기 선행 계산 장치(2)가 상기 다음 이벤트에 대한 상기 동기 시스템의 반응을 예측할 충분한 시간을 계속해서 가지도록 충분히 이르게, 반응해야 하는 상기 이벤트에 대한 응답을 출력하도록 설계되는 것을 특징으로 하는 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 선행 계산 장치(2)는 상기 동기 시스템(1)의 응답이 미리 계산될 필요가 있는 상기 이벤트가 발생하기 전에, 수행될 필요가 있는 선행 계산을 완료하도록 설계되는 것을 특징으로 하는 장치.
KR1020007009826A 1998-03-05 1999-02-19 비동기 이벤트에 대한 동기 시스템의 응답을 출력하기위한 장치 KR20010041627A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19809439A DE19809439C2 (de) 1998-03-05 1998-03-05 Vorrichtung zur sofortigen Ausgabe der Antwort eines synchronen Systems auf ein asynchrones Ereignis
DE19809439.6 1998-03-05
PCT/DE1999/000462 WO1999045647A1 (de) 1998-03-05 1999-02-19 Vorrichtung zur ausgabe der antwort eines synchronen systems auf ein asynchronisches ereignis

Publications (1)

Publication Number Publication Date
KR20010041627A true KR20010041627A (ko) 2001-05-25

Family

ID=7859814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007009826A KR20010041627A (ko) 1998-03-05 1999-02-19 비동기 이벤트에 대한 동기 시스템의 응답을 출력하기위한 장치

Country Status (6)

Country Link
US (1) US6947414B1 (ko)
EP (1) EP1058965B1 (ko)
JP (1) JP2002506310A (ko)
KR (1) KR20010041627A (ko)
DE (2) DE19809439C2 (ko)
WO (1) WO1999045647A1 (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544851A (en) * 1981-08-31 1985-10-01 Texas Instruments Incorporated Synchronizer circuit with dual input
US4785469A (en) 1987-02-12 1988-11-15 Advanced Micro Devices, Inc. Processor to peripheral interface for asynchronous or synchronous applications
US5034967A (en) * 1988-11-14 1991-07-23 Datapoint Corporation Metastable-free digital synchronizer with low phase error
US5148533A (en) * 1989-01-05 1992-09-15 Bull Hn Information Systems Inc. Apparatus and method for data group coherency in a tightly coupled data processing system with plural execution and data cache units
US5168564A (en) * 1990-10-05 1992-12-01 Bull Hn Information Systems Inc. Cancel mechanism for resilient resource management and control
DE4037062C2 (de) * 1990-11-22 1996-05-23 Broadcast Television Syst Schaltungsanordnung zur Synchronisierung eines asynchronen Datensignals
CA2030976C (fr) * 1990-11-28 1994-09-20 Andre Laperriere Chauffe eau domestique specialement concu pour reduire les risques de contamination bacterienne
US5331669A (en) * 1992-05-06 1994-07-19 Ologic Corporation Asynchronous pulse converter
US5418825A (en) * 1992-09-16 1995-05-23 Texas Instruments Incorporated Time-domain boundary bridge method and apparatus
JPH07131474A (ja) 1993-11-08 1995-05-19 Fujitsu Ltd 障害時パス切替機能を有する同期・非同期複合システム
US5519700A (en) 1994-12-07 1996-05-21 At&T Corp. Telecommunication system with synchronous-asynchronous interface
US5621892A (en) * 1995-10-10 1997-04-15 Intel Corporation Method and apparatus for managing alerts and events in a networked computer system
DE19604602C1 (de) * 1996-02-08 1997-06-12 Siemens Ag Schaltungsanordnung einer asynchronen Schnittstelle zur Übertragung digitaler Daten
US5903777A (en) * 1997-10-02 1999-05-11 National Semiconductor Corp. Increasing the availability of the universal serial bus interconnects

Also Published As

Publication number Publication date
EP1058965A1 (de) 2000-12-13
DE59900284D1 (de) 2001-10-31
US6947414B1 (en) 2005-09-20
WO1999045647A1 (de) 1999-09-10
EP1058965B1 (de) 2001-09-26
DE19809439A1 (de) 1999-09-30
DE19809439C2 (de) 2000-05-18
JP2002506310A (ja) 2002-02-26

Similar Documents

Publication Publication Date Title
US5077686A (en) Clock generator for a computer system
US4835728A (en) Deterministic clock control apparatus for a data processing system
JPS60229521A (ja) デジタル信号遅延回路
US6202168B1 (en) Device for regulating variation of delay time for data transfer between logic circuits
KR20030039178A (ko) 동기식 반도체 메모리 장치의 출력 제어 신호 발생 회로및 출력 제어 신호 발생 방법
EP0534129B1 (en) Interface circuit for data transfer
JP3163128B2 (ja) 電子部品等試験装置および電子部品等試験方法
KR970024568A (ko) 위상 조정 회로, 그 회로를 포함하는 시스템 및 위상 조정 방법
KR20010041627A (ko) 비동기 이벤트에 대한 동기 시스템의 응답을 출력하기위한 장치
KR100442967B1 (ko) 반도체소자의파이프레지스터에따른딜레이보상파이프라인장치
US5487163A (en) Fast synchronization of asynchronous signals with a synchronous system
US5282210A (en) Time-division-multiplexed data transmission system
JP3469046B2 (ja) 機能ブロック、および半導体集積回路装置
KR960015279A (ko) 데이타 프로세싱 시스템 및 입/출력 제어 장치
JPH04306917A (ja) クロック分配装置
KR20000009548A (ko) 마스크 롬의 감지 증폭기 제어 신호 발생 장치
US5969550A (en) Method and apparatus for mutual synchronization of ASIC devices
JP3930641B2 (ja) 現用系・予備系切替方法および切替装置
JP3019049B2 (ja) クロック制御回路およびクロック制御方法
JP2745775B2 (ja) 同期動作適合測定装置
JPH09139730A (ja) エラステックストア
CA2249250A1 (en) System and method for compensating for delays of a signal in a component of a synchronous system
JPH0756506B2 (ja) パタ−ン発生装置
JPH1168529A (ja) クロック切替装置およびクロック切替方法
WO1999022476A1 (en) Device and method for supplying a clock signal for a time-division multiplex data bus telecommunications system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application