JP2002368274A - 発光モジュール及び半導体発光素子 - Google Patents

発光モジュール及び半導体発光素子

Info

Publication number
JP2002368274A
JP2002368274A JP2001174232A JP2001174232A JP2002368274A JP 2002368274 A JP2002368274 A JP 2002368274A JP 2001174232 A JP2001174232 A JP 2001174232A JP 2001174232 A JP2001174232 A JP 2001174232A JP 2002368274 A JP2002368274 A JP 2002368274A
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor light
solder material
emitting device
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001174232A
Other languages
English (en)
Inventor
Masumi Hiroya
真澄 廣谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daido Steel Co Ltd
Original Assignee
Daido Steel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daido Steel Co Ltd filed Critical Daido Steel Co Ltd
Priority to JP2001174232A priority Critical patent/JP2002368274A/ja
Publication of JP2002368274A publication Critical patent/JP2002368274A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体発光素子を半田材を用いて搭載基板に
接合する場合、半田材の自己整合作用を適切にはたらか
せて実装位置ずれ量を少なくし、信頼性の高い発光モジ
ュールを提供する。 【解決手段】 発光モジュール30では、半田材36と
濡れやすいGaAs等の化合物半導体が用いられた半導
体発光素子10を搭載基板32に実装する段階で、半導
体発光素子10の表面に形成された下部電極22の外周
部に、半田材36に対する濡れ性がその半導体発光素子
10の底面(GaAs)よりも劣る金属被膜26が形成
されている為、半田材36が下部電極22近傍の発光素
子基板材料と濡れてしまうことがなく、所定位置に形成
された下部電極22とだけ濡れる為、半田材36の自己
整合性が適切にはたらいて実装位置ずれ量が減少し、信
頼性の高い発光モジュール30を提供することができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体発光素子及
びそれを用いた半田材を用いて搭載基板に接合させるこ
とにより構成される発光モジュールに関するものであ
る。
【0002】
【従来の技術】半導体を利用したデバイスの一つに、p
n接合に順方向電流を流して、注入された電子と正孔の
再結合により光を放出する発光ダイオード等の発光モジ
ュールがある。このような発光モジュールは可視光の表
示用だけでなく赤外波長を中心として通信用、センサー
用、民生機器用として利用されてきた。
【0003】発光モジュールは一般に、GaAs等の基
板上にエピタキシ法(基板結晶上に気相または液相で原
料を提供し、基板結晶と結晶軸を揃えて結晶を成長させ
る方法)等を用いて発光層を成長させて半導体発光素子
を形成し、その半導体発光素子をパッケージに実装して
用いる。この実装では、半導体発光素子の発光部とパッ
ケージとの光軸を合わせる必要がある。従来はそのよう
な実装の方法として目合わせによる位置合わせが行われ
ていた。例えば点光源型発光素子の典型的なパッケージ
であるボールレンズ付きのパッケージへの半導体発光素
子の実装では、レンズ側を動かしながら出力が最大にな
る点で固定するという方法等により半導体発光素子とパ
ッケージの位置合わせが行われていたが、そのような方
法では、製造に時間がかかり過ぎるという問題があっ
た。
【0004】そこで、半導体発光素子と搭載基板の相互
に向かい合うそれぞれの表面上の所定位置に、半田材に
対する濡れ性に優れた金属パッドを形成し、半導体発光
素子と搭載基板とを相互に接合させる為の半田材を加熱
溶融させ、その金属パッドが半田材と濡れて、溶融した
半田材の表面張力による自己整合作用(セルフアライメ
ント)がはたらくことによって、半導体発光素子を搭載
基板に高位置精度実装させる方法が開発された。例え
ば、特開平3−141308号公報に記載されている受
光モジュール及びその製造方法がそれである。この方法
によれば半導体チップと搭載基板との機械的な位置合わ
せ誤差を金属パッドのパターンの形成位置精度に追い込
むことができる為、高精度な位置合わせが要求される受
光素子や発光素子の実装技術として光モジュールの製造
に広く用いられている。
【0005】
【発明が解決しようとする課題】近年、発光モジュール
を利用する機器の高精度化に伴って発光部がより小さく
精密な発光モジュールが求められるようになってきた。
例えばセンサー用機器分野において、機器の小型化に伴
うセンサーの高分解能化に対応する精密な点光源として
の利用を目的として、また、通信分野において、光ファ
イバー用の光源としての利用を目的としてより精密な発
光モジュールの開発が求められている。そのような精密
な発光モジュールでは、半導体発光素子を搭載基板に実
装する段階で、発光素子の発光部とパッケージとの光軸
を正確に合わせる必要がある為、より高位置精度の実装
が要求される。しかしながら、上記半導体発光素子の搭
載基板に対する位置のばらつきが小さくならず、十分に
高位置精度で実装することができない場合があった。
【0006】ところで、前述の半導体発光素子を、半田
材を用いて搭載基板に接合させる場合には、半導体発光
素子及び搭載基板の表面上に形成される金属パッドは、
その金属パッド自体の酸化防止及び半田材との濡れ性に
優れた金属であるという理由から、Au系の材料例えば
AuGe/Au共晶等が一般に用いられ、電極を兼ねる
ことが多い。この金属パッドは例えば長方形或いは楕円
形のパターンが、半導体チップと搭載基板の相互に向か
い合うそれぞれの表面上の所定位置にフォトリソグラフ
ィ技術を用いて形成されたものであり、金属パッド以外
の部分には基板材料が露出している。また、半導体発光
素子と搭載基板を接合する為の半田材としては一般にA
uSn等のAuを含む半田材が用いられる。ここで本発
明者は、発光素子基板には一般にAuを含む半田材と比
較的濡れ易いGaAs等の化合物半導体が用いられてい
ることに着目した。すなわち半導体発光素子を搭載基板
に実装する工程で、半田材が前記金属パッドのみならず
金属パッド近傍の基板材料とも濡れてしまうことにより
半田材の自己整合作用が適切にはたらかず、結果として
実装位置ずれ量を増加させる原因となっているのではな
いかと考えた。
【0007】本発明は、かかる知見に基づいて為された
ものであり、その目的とするところは、半導体発光素子
を、半田材を用いて搭載基板に接合する技術について、
半田材の自己整合性を適切にはたらかせて実装位置ずれ
量を少なくし、信頼性の高い発光モジュールを提供する
ことにある。
【0008】
【課題を解決するための第1の手段】かかる目的を達成
する為の第1発明の要旨とするところは、半導体発光素
子が、半田材によって搭載基板に接合された発光モジュ
ールであって、その半導体発光素子とその搭載基板の相
互に向かい合うそれぞれの表面上に、前記半田材を所定
位置に付着させる為の金属パッドが形成され、更に前記
半導体発光素子の表面上に形成されたその金属パッドの
外周部に、前記半田材に対する濡れ性がその半導体発光
素子の表面よりも劣る金属被膜が形成されていることを
特徴とするものである。
【0009】
【課題を解決するための第2の手段】また、前記課題を
解決する為の第2発明の要旨とするところは、半田材に
よって搭載基板に接合されて用いられる半導体発光素子
であって、所定の表面上に、前記半田材を所定位置に付
着させる為の金属パッドが形成され、更にその金属パッ
ドの外周部に、前記半田材に対する濡れ性がその半導体
発光素子の表面よりも劣る金属被膜が形成されているこ
とを特徴とするものである。
【0010】
【第1発明および第2発明の効果】このようにすれば、
半田材と濡れやすいGaAs等の化合物半導体が用いら
れた半導体発光素子を搭載基板に実装する段階で、半導
体発光素子の表面に形成された金属パッドの外周部に、
半田材に対する濡れ性がその半導体発光素子の表面より
も劣る金属被膜が形成されている為、半田材が金属パッ
ド近傍の発光素子基板材料と濡れてしまうことがなく、
所定位置に形成された金属パッド部分とだけ濡れる為、
半田材の自己整合性が適切にはたらいて実装位置ずれ量
が減少し、信頼性の高い発光モジュールを提供すること
ができる。
【0011】
【実施例】以下、本発明の一実施例を図面を参照しなが
ら詳しく説明する。なお、以下の実施例において、図に
示される各部の寸法比等は必ずしも正確に描かれていな
い。
【0012】図1は、本発明の一実施例である半導体発
光素子10の構成を示す図である。半導体発光素子10
は、基板12上に、例えばMOCVD法(Metal Organi
c Chemical Vapor Deposition:有機金属気相成長法)
等のエピタキシャル成長技術によって、第1クラッド層
14、活性層16、第2クラッド層18及びブロック層
20が順次結晶成長させられた後、基板12の下面に例
えば二つの下部電極22が、ブロック層の上面に上部電
極24がそれぞれ蒸着或いはスパッタにより形成され、
更に基板12の下面に形成された二つの下部電極22の
それぞれの外周部に金属被膜26が蒸着或いはスパッタ
により形成されている。
【0013】上記基板12は例えばn型GaAs単結晶
から成る化合物半導体、第1クラッド層14は例えばn
型AlGaAs単結晶から成る化合物半導体、活性層1
6は例えばp型GaAs単結晶から成る化合物半導体、
第2クラッド層18は例えばp型AlGaAs単結晶か
ら成る化合物半導体、ブロック層20は例えばn型Al
GaAs単結晶から成る化合物半導体である。また、下
部電極22及び上部電極24は何れもオーミック電極で
あり、下部電極22は基板12側から順にAu−Ge合
金及びAuが積層形成され、上部電極24も同様にAu
系材料から蒸着或いはスパッタにより積層形成されてい
る。更に、金属被膜26は例えばAl或いはTi等の表
面に酸化被膜を形成し易い金属から蒸着或いはスパッタ
により形成されることにより、半導体発光素子10の底
面であるGaAs製基板よりも十分に半田材36に対す
る濡れ性が劣化させられている。
【0014】上記半導体発光素子10において、その発
光部28では、表面から上記ブロック層20の厚さより
も大きく第2クラッド層18に到達する深さまで、その
発光部28の周囲の他の領域では、表面から上記ブロッ
ク層20の厚さよりも浅い深さまで、p型のドーパント
である不純物、例えばZnが拡散させられている。これ
により、図1の点線よりも上部に示された範囲ではブロ
ック層20の導電型が反転されて、p型半導体すなわち
第2クラッド層18と同じ導電型とされることにより電
流狭窄されて点光源LEDが構成されている。なお、上
記発光部28は例えば直径50μm程度の微小な円形の
領域であるが、図1においては比較的大きく示されてい
る。
【0015】上記半導体発光素子10は、例えば以下の
方法で製造される。先ず、基板12上に、例えばMOC
VD法(Metal Organic Chemical Vapor Deposition:
有機金属気相成長法)等のエピタキシャル成長技術によ
って、第1クラッド層14、活性層16、第2クラッド
層18及びブロック層20を順次結晶成長させて、半導
体ウェーハを作成し、例えばSiO2薄膜からなる図示
しない拡散バッファ層をブロック層20上の全面に形成
した後、フォトリソグラフィによって、発光部28とな
る部分を直径50μm程度の円形に除去する。次いで、
拡散バッファ層上から熱拡散によってZnの拡散処理を
行う。拡散深さは、図1に点線で示すように、発光部2
8の真下においては第2クラッド層18に到達する深さ
に、その外側においてはブロック層20の厚さよりも浅
い深さとされる。続いて、拡散バッファ層をBHF(バ
ッファード・フッ酸)等の薬品処理によって除去する。
更に、ブロック層20上面の発光部28を除く部分に例
えばAuZn合金の蒸着により上部電極24を形成す
る。
【0016】続いて、基板12の下面にAuGe/Au
共晶が積層されて下部電極22が形成される。すなわち
発光部28に整合した位置に下部電極22が形成される
ように、例えばフォトリソグラフィ技術によって両面の
合わせをしつつレジストパターニングが行われた後、A
uGeが0.1μm程度、Auが0.2μm程度の膜厚
となるように順次蒸着され、続くレジストの除去と共に
下部電極22以外の部分のAuGe/Au共晶が除去さ
れることにより発光部28に整合した位置に下部電極2
2が形成される。続く熱処理の後、基板12下面のパタ
ーンに合わせてフォトリソグラフィ技術を行い、下部電
極22の外周部に、特に酸化物となったときに半田材に
対する濡れ性がGaAs製基板12よりも大幅に劣る金
属、例えば表面に酸化被膜を形成し易いAl又はTi等
の金属を0.1μm程度の膜厚となるように蒸着させて
金属被膜26を形成させる。このようにして形成された
半導体ウェーハはその後、例えばダイシング装置で切断
されることにより、チップ状の半導体発光素子10が切
り出される。
【0017】図2は、前記半導体発光素子10を備えた
発光モジュール30の構成を表す図である。発光モジュ
ール30は、搭載基板32の上面に搭載基板電極34が
蒸着及びフォトリソグラフィによるパターニングによっ
て形成され、半田材36を介して上述の半導体発光素子
10が接合された後、例えば熱圧着等の方法によってボ
ンディングワイヤ38が取り付けられ、更にパッケージ
40及び光ファイバー42が取り付けられて構成されて
いる。
【0018】ここで、搭載基板32は例えばSi単結晶
等の半導体であり、搭載基板32の表面上に形成された
搭載基板電極34は、例えばAuGa/Au共晶等が積
層形成されている。この搭載基板電極34は半導体発光
素子10の下面に形成された下部電極22と同じ形状を
しており、半導体発光素子10と搭載基板32が整合す
る位置に、例えば蒸着及びリフトオフ技術を用いて所定
のパターンに形成されたものである。また、ボンディン
グワイヤ38は例えばAu細線等の金属細線であり、半
田材36は例えばAuSn等のAuを含む半田合金が用
いられる。
【0019】半導体発光素子10は一般に、pn接合順
方向の電流を流されることにより活性層16で電子と正
孔が再結合され光が放出されるが、本実施例において
は、ブロック層20において図1の点線より上部に表さ
れた範囲はZnが拡散させられることによってその導電
型が反転しp型半導体となっている為、発光部28にの
み電流が流れることにより発光領域が局所的に限定され
た点発光が得られるようにされている。このようにして
発生された光は、図の一点鎖線矢印に示すように活性層
16に垂直な方向に発光部28より取り出され、パッケ
ージ40に取り付けられた光ファイバー42に入射され
伝達される。光ファイバー42は例えば多モードファイ
バーであって、そのコア径が例えば50μmφ程度と微
小である為、半導体発光素子10を搭載基板32に実装
する段階で、半導体発光素子10の発光部28と光ファ
イバー42との光軸を正確に合わせる必要がある。
【0020】図3の(a)から(c)は、半田材36の
自己整合作用による半導体発光素子10の搭載基板32
への高位置精度実装工程を説明する図であって、(a)
は半田材36の付着、(b)は半田材36の溶融、
(c)は高位置精度実装の完了を示す。図3に示すよう
に、半田材36には、溶融するとその表面張力によりそ
の表面積を最も小さくしようとする性質がある為、半導
体発光素子10と搭載基板32の相互に向かい合う表面
上にそれぞれ設けられた下部電極22及び搭載基板電極
34の位置がずれていても、自動的に整合する位置に合
わせようとする力がはたらく為、高位置精度実装を簡便
に実現できる。
【0021】ここで、従来の半導体発光素子10下面に
おける下部電極22以外の領域には基板12の材料であ
るGaAs等の化合物半導体材料が露出している。上述
のように、半導体発光素子10と搭載基板32を接合す
る為の半田材36には例えばAuSn等のAuを含む半
田材が用いられており、基板12の材料であるGaAs
等の化合物半導体材料は一般にAuを含有する半田材と
濡れやすい為、従来の発光モジュール30では半導体発
光素子10を搭載基板32に実装する工程で、半田材3
6が前記下部電極22の部分のみならず下部電極22近
傍の基板材料とも濡れてしまう。例えば、図6は従来の
発光モジュール30を表す図であるが、このようなもの
では上記理由から、半田材36が基板12の材料と濡れ
てしまうことにより半田材36の自己整合作用が適切に
はたらかず、結果として実装位置ずれ量が増加する可能
性がある。
【0022】図4は、このような課題を解決するために
本実施例の半導体発光素子10或いは発光モジュール3
0において下部電極22の外周部に設けられた金属被膜
26を詳しく説明する図である。この図に示されるよう
に本実施例では下部電極22の外周部に、例えばAl又
はTi等による金属被膜26が形成されている。Al又
はTi等の金属被膜は、例えば真空蒸着により常温或い
は100℃以下で形成させることが可能であり、下部電
極22の外周部に例えばSi窒化膜等を形成させる方法
に比べてプロセス温度が低い為、半導体発光素子10に
熱による影響を与えずにすむ。Al又はTi等の金属は
大気中で表面に酸化被膜を形成し易く、この金属被膜2
6の表面に形成されるAl酸化物又はTi酸化物等の金
属酸化物被膜は、AuSn等のAuを含有する半田材3
6に対する濡れ性が、GaAs基板に対する濡れ性より
も劣る為に、半田材36が基板12の材料であるGaA
s等の化合物半導体材料と濡れることなく、下部電極2
2の部分とだけ濡れることにより、半田材36の自己整
合性が適切にはたらいて実装位置ずれ量が減少し、信頼
性の高い発光モジュール30が提供される。
【0023】図5は、下部電極22の外周部に金属被膜
26を形成させた本実施例の発光モジュール30と、金
属被膜26を形成させない従来の発光モジュール30と
の実装位置ずれ量を比較して表したものである。先ず、
上記方法により本実施例の発光モジュール30を20個
数作成し、続いて比較試料として、金属被膜26を形成
させない以外は本実施例と同様の材料を用い、同様の方
法で作成した従来の発光モジュール30を20個数作成
した。作成された本実施例及び従来型の発光モジュール
30について、図2及び図6の一点鎖線矢印で示す光の
取り出し方向をz軸としたときに、それと垂直な方向に
x軸を定め、このx軸に関して半導体発光素子10と搭
載基板32との相対位置が、それ等の整合位置からどれ
だけずれているかを測定し図5に示す分布図にまとめ
た。これによれば、従来の発光モジュール30について
の位置ずれ量の平均が約32μmであるのに対して、本
実施例の発光モジュール30についての位置ずれ量の平
均は約18μmであり、従来の発光モジュール30と比
較して実装位置精度が高く、信頼性の高い発光モジュー
ル30であると言える。
【0024】このように本実施例によれば、半田材36
と濡れやすいGaAs等の化合物半導体が用いられた半
導体発光素子10を搭載基板32に実装する段階で、半
導体発光素子10の表面に形成された下部電極22の外
周部に、半田材36に対する濡れ性がその半導体発光素
子10の底面(GaAs)よりも劣る金属被膜26が形
成されている為、半田材36が下部電極22近傍の発光
素子基板材料と濡れてしまうことがなく、所定位置に形
成された下部電極22とだけ濡れる為、半田材36の自
己整合作用が適切にはたらいて実装位置ずれ量が減少
し、信頼性の高い発光モジュール30を提供することが
できる。
【0025】以上、本発明の実施例を図面を参照して詳
細に説明したが、本発明は別の態様においても実施され
る。
【0026】例えば、前述の実施例においては、GaA
s/AlGaAsダブルヘテロ構造の発光部を有する半
導体発光素子10について説明したが、GaP、In
P、InGaAsP等から成るダブルヘテロ構造の半導
体発光素子や、単なるpn接合から成る半導体発光素子
或いは量子井戸層から成る発光部を有する半導体発光素
子にも本発明は同様に適用され得る。また、基板12に
は、例えばAlGaAs等の他の半導体が用いられても
良い。
【0027】また、前述の実施例においては、基板12
の下面に二つの下部電極22が形成されていたが、発光
モジュール30の機能が好適に発揮されるものであれば
一つであっても良く、また、三つ以上であっても良い。
更に、三つ以上の下部電極22が形成された場合には、
その全てについて外周部に金属被膜26を形成させなく
ても良い。例えば、四つの下部電極22を形成させた場
合には、対角に位置する二つの下部電極22の外周部に
のみ金属被膜26を形成させても良い。
【0028】また、前述の実施例においては、半導体発
光素子10と搭載基板32の相互に向かい合うそれぞれ
の表面上に形成された電極22及び34のうち、半導体
発光素子10の表面に形成された下部電極22の外周部
にのみ金属被膜26を形成させるものであった。これ
は、一般に搭載基板32の材料として用いられるSi単
結晶等の半導体は、AuSn等のAuを含有する半田材
36に対する濡れ性が悪く、自己整合性を低下させる原
因とは考えられないという理由によるものであった。し
かし、下部電極22と搭載基板電極34のそれぞれの外
周部に金属被膜26を形成させても良い。
【0029】また、前述の実施例においては、下部電極
22の外周部に、例えばAl又はTi等による金属被膜
26が形成されていたが、半田材36に対する濡れ性
が、半導体発光素子10の底部露出面(GaAs製基板
12)よりも劣る金属被膜を形成するものであれば他の
金属を用いても良い。
【0030】また、前述の実施例においては、下部電極
22の外周部に形成された金属被膜26は、その膜厚が
0.1μm程度となるように形成されていたが、半田材
36の自己整合性を適切にはたらかせるものであれば、
0.1μm以下の膜厚或いは0.1μm以上の膜厚であ
っても良い。
【0031】また、前述の実施例においては、基板12
の下面に形成された下部電極22及びその外周部に形成
された金属被膜26は、図4に示すように基板12の下
面に垂直な方向から見たとき、下部電極22の外周と金
属被膜26の外周がそれぞれ正方形となるように形成さ
れていたが、半田材36の自己整合性を適切にはたらか
せるものであれば、それぞれの外周が円形等の他の形状
をとっても良い。また、下部電極22の外周が円形、金
属被膜26の内周はそれを取り囲む円形、外周は正方形
といったように、下部電極22の外周と金属被膜26の
外周が異なる形状であってもよい。
【0032】また、前述の実施例においては、基板12
の下面に形成された下部電極22が自己整合用金属パッ
ドとしての機能も果たしていたが、下部電極22とは別
に自己整合用金属パッドを形成させてもよい。この場
合、金属被膜26はその自己整合用金属パッドの外周部
に形成される。
【0033】また、前述の実施例においては、発光モジ
ュール30は光ファイバー42へ光を入射させる目的に
用いられるものであったが、本発明は当然に他の発光モ
ジュール、例えば、センサー用、民生機器用等の様々な
目的に用いられる発光モジュールにおいても好適に実施
され得るものである。
【0034】その他、一々例示はしないが、本発明はそ
の主旨を逸脱しない範囲で種々変更を加え得るものであ
る。
【図面の簡単な説明】
【図1】本発明の一実施例である半導体発光素子の構成
を示す図である。
【図2】図1の半導体発光素子を備えた発光モジュール
の構成を示す図である。
【図3】半田材の自己整合作用による半導体発光素子と
搭載基板の高位置精度実装を説明する図である。
【図4】本実施例の半導体発光素子或いは発光モジュー
ルにおいて下部電極の外周部に設けられた金属被膜を詳
しく説明する図である。
【図5】本実施例の発光モジュールと、金属被膜を形成
させない従来の発光モジュールとの実装位置ずれ量を比
較して表したものである。
【図6】金属被膜を形成させない従来の発光モジュール
の構成を示す図である。
【符号の説明】
10:半導体発光素子 22:下部電極 26:金属被膜 30:発光モジュール 32:搭載基板 34:搭載基板電極 36:半田材

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体発光素子が、半田材によって搭載
    基板に接合された発光モジュールであって、 該半導体発光素子と該搭載基板の相互に向かい合うそれ
    ぞれの表面上に、前記半田材を所定位置に付着させる為
    の金属パッドが形成され、更に前記半導体発光素子の表
    面上に形成された該金属パッドの外周部に、前記半田材
    に対する濡れ性が該半導体発光素子の表面よりも劣る金
    属被膜が形成されていることを特徴とする発光モジュー
    ル。
  2. 【請求項2】 半田材によって搭載基板に接合されて用
    いられる半導体発光素子であって、 所定の表面上に、前記半田材を所定位置に付着させる為
    の金属パッドが形成され、更に該金属パッドの外周部
    に、前記半田材に対する濡れ性が該半導体発光素子の表
    面よりも劣る金属被膜が形成されていることを特徴とす
    る半導体発光素子。
JP2001174232A 2001-06-08 2001-06-08 発光モジュール及び半導体発光素子 Pending JP2002368274A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001174232A JP2002368274A (ja) 2001-06-08 2001-06-08 発光モジュール及び半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001174232A JP2002368274A (ja) 2001-06-08 2001-06-08 発光モジュール及び半導体発光素子

Publications (1)

Publication Number Publication Date
JP2002368274A true JP2002368274A (ja) 2002-12-20

Family

ID=19015546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001174232A Pending JP2002368274A (ja) 2001-06-08 2001-06-08 発光モジュール及び半導体発光素子

Country Status (1)

Country Link
JP (1) JP2002368274A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013201456A (ja) * 2004-12-14 2013-10-03 Seoul Opto Devices Co Ltd 複数の発光セルを有する発光素子
JP2016115881A (ja) * 2014-12-17 2016-06-23 京セラ株式会社 発光素子搭載用基板および発光装置
JP2020530941A (ja) * 2017-08-14 2020-10-29 トリルミナ コーポレーション 表面実装対応可能なvcselアレイ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120225A (ja) * 1992-09-30 1994-04-28 Nippon Telegr & Teleph Corp <Ntt> 光モジュールの製造方法
JPH09293754A (ja) * 1996-04-24 1997-11-11 Canon Inc 電気回路部品及び電気回路部品の製造方法及び導電ボール及び導電接続部材及び導電接続部材の製造方法
JP2000121889A (ja) * 1998-10-21 2000-04-28 Nec Corp 光モジュール及び該光モジュールの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120225A (ja) * 1992-09-30 1994-04-28 Nippon Telegr & Teleph Corp <Ntt> 光モジュールの製造方法
JPH09293754A (ja) * 1996-04-24 1997-11-11 Canon Inc 電気回路部品及び電気回路部品の製造方法及び導電ボール及び導電接続部材及び導電接続部材の製造方法
JP2000121889A (ja) * 1998-10-21 2000-04-28 Nec Corp 光モジュール及び該光モジュールの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013201456A (ja) * 2004-12-14 2013-10-03 Seoul Opto Devices Co Ltd 複数の発光セルを有する発光素子
JP2016115881A (ja) * 2014-12-17 2016-06-23 京セラ株式会社 発光素子搭載用基板および発光装置
JP2020530941A (ja) * 2017-08-14 2020-10-29 トリルミナ コーポレーション 表面実装対応可能なvcselアレイ
JP7021829B2 (ja) 2017-08-14 2022-02-17 ルメンタム・オペレーションズ・リミテッド・ライアビリティ・カンパニー 表面実装対応可能なvcselアレイ

Similar Documents

Publication Publication Date Title
KR100588377B1 (ko) 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US6281032B1 (en) Manufacturing method for nitride III-V compound semiconductor device using bonding
KR100563853B1 (ko) 발광 소자의 제조 방법
US7085300B2 (en) Integral vertical cavity surface emitting laser and power monitor
KR100809413B1 (ko) 광검출기를 구비한 수직 공진 표면방출레이저 및 그제조방법
JPH10170769A (ja) 光素子の実装方法
JPS6159886A (ja) 光半導体装置の製造方法
KR0164285B1 (ko) 마이크로렌즈가 형성된 광집적 소자 및 그의 제조방법
EP0720241A2 (en) Structure of and method for manufacturing an LED
JP3277646B2 (ja) 光半導体装置の製造方法
JP2002368274A (ja) 発光モジュール及び半導体発光素子
EP0081554A4 (en) LIGHT EMITTING DIODE HAVING A SELF-ALIGNING LENS.
JPH0590329A (ja) 半導体光素子
KR100524672B1 (ko) 광수동 정렬용 각진 홈을 이용한 플립칩 본딩방법 및 광모듈
JP2006173197A (ja) 光半導体素子及び光半導体装置並びに光半導体素子の製造方法
JP2001208939A (ja) 光素子モジュール、モニタ付レーザチップの製造方法、積層チップの実装方法、光素子モジュールの製造方法
JPH06188458A (ja) 光素子モジュール
JP2004179572A (ja) 双方向ツェナーダイオード
JPS60124885A (ja) 受光ダイオードの製造方法
JPH10341040A (ja) 光半導体モジュール及びその製造方法
KR101086995B1 (ko) 발광 소자 조립용 서브 마운트 기판 및 그의 제조 방법
JP2545800Y2 (ja) 発光ダイオード装置
JP2003222765A (ja) 光モジュール
JP3124415B2 (ja) 受発光一体型光半導体装置
JPH04167565A (ja) フリップチップ型受光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110215