JP2002335622A - 保護継電装置の試験制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 自局試験及び全端子休止状態から運用状態に
切換える際の手順に関係なく、主・従局の設定を常に最
適な状態に自動設定したい。 【解決手段】 自局試験切換え用スイッチ４３ＴＬを
「自端」に切換えている端子は、自端及び対向端子の送
受信信号を「休止」に切換える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気所相互間でサ
ンプリング同期制御を行なうディジタル保護継電装置の
試験制御回路に関する。

【０００２】

【従来の技術】電流差動リレーは各端子の電流値から事
故点電流を検出するもので、２端子送電線だけでなく、
多端子送電線にも適用できる。多端子送電線保護継電装
置も２端子送電線保護と同様に、多端子送電線の各端子
の電気量を収集し、これらを用いて保護区間内の事故か
否かの判定を行ない、保護区間の事故である場合には、
その事故区間を電力系統から切り離すものである。

【０００３】近年のディジタル伝送技術の発展から、多
端子送電線保護継電装置としてはＰＣＭ電流差動保護継
電装置が実用化されている。このＰＣＭ電流差動保護継
電装置は、多端子送電線の各端子の電流データをディジ
タルデータにて多重化伝送し、この伝送された電流デー
タから電流差動保護演算を行なうものである。

【０００４】このように各端子の電流データを収集して
マイクロコンピュータにて判定処理するものがディジタ
ル電流差動リレーである。このため、送電線各端子では
データのサンプリング同期をとって各端子同時刻のデー
タを抽出し、これらのデータを加算することで伝送遅れ
補償などの操作なしに正確な差電流を得られるようにし
ている。

【０００５】即ち、多端子送電線の各端子から伝送手段
により収集された電流データから差電流を演算し、キル
ヒホッフの法則から通常の系統運転中及び外部事故時に
は、その差電流が零となるのに対して、保護区間内の事
故時には、零とはならないことによって事故の保護区間
内外の判定を行なう。

【０００６】サンプリング同期をとる方法としては、信
号端局の発生する同期信号をもとに、各端子電流の同時
サンプリングを行なう方式とサンプリング同期機能をリ
レー側に内蔵した方式とがあるが、本発明ではこれらの
２つの方式の違いは目的に関連しないため説明は省き、
後者の構成についてのみ図６で説明する。

【０００７】図６において、入力変換器３１はＡ端子の
変流器ＣＴ−１を介した系統電気量ｉＬがアナログ入力
ユニット３２に導入され、アナログフィルタ３３を介し
た後サンプルホールド回路（Ｓ／Ｈ）３４，アナログ／
ディジタル変換器（Ａ／Ｄ）３５で所定のサンプリング
同期毎にディジタルデータに変換され、システムバス３
６を介して伝送制御ユニット３７及び演算ユニット４１
へ導入される。

【０００８】伝送制御ユニット３７ではパラレル／シリ
アル変換回路（Ｐ／Ｓ）３８により図示しない伝送装置
を介して相手端へデータを送信する。相手端からのデー
タは伝送装置を介してシリアル／パラレル変換回路（Ｓ
／Ｐ）３９により受信し、システムバス３６を介して演
算ユニット４１へ導入される。

【０００９】サンプリング同期制御回路（ＳＹＮＣ）４
０はサンプルホールド回路（Ｓ／Ｈ）３４とシリアル／
パラレル変換回路（Ｓ／Ｐ）３９のサンプル同期を合わ
せるようサンプルホールド回路（Ｓ／Ｈ）３４のサンプ
リングタイミングの制御を行なう。演算ユニット４１は
ディジタル変換器（Ａ／Ｄ）３５のデータとシリアル／
パラレル変換器３９のデータを加算し、差電流が整定値
以上のとき遮断機ＣＢ−１を引き外す指令を出す。次に
サンプリング同期方式の原理について説明する。

【００１０】図７（ａ）は２つの端子間のサンプリング
同期が確立している状態（ΔＴ＝０）を示す。このとき
自端のサンプリングタイミングを基準に測定した相手端
信号の到着時刻ｔｍ，ｔｓは等しくなる。即ち、ｔｓ＝
ｔｍ＝ｔｄとなる。但し、ｔｄは伝送遅延時間である。

【００１１】図７（ｂ）に示すように両端子間に同期誤
差（ΔＴ）がある場合、前期ｔｍ，ｔｓは夫々ΔＴだけ
増減する。この同期誤差ΔＴの値は、上り／下りの伝送
遅延時間（ｔｄ）が等しいので、ｔｍ，ｔｓの値を知る
ことにより容易に算出することができる。（ｔｄ＋Δ
Ｔ）−（ｔｄ−ΔＴ）＝２Δｔとなる。

【００１２】サンプリング同期制御の手順の一例を図８
を用いて以下に説明する。 （１）従局側リレーは自局のサンプリングタイミングと
同時に主局側リレーに対してフラグを送出する（）。 （２）主局側リレーはフラグの受信時刻と自局サンプリ
ングタイミングの時間差ｔｍを測定し、その値をフラグ
と共に従局側リレーに返送する（）。 （３）従局側リレーは送り返されたフラグの受信時刻と
自局サンプリングタイミングの時間差ｔｓと返送された
時間データｔｍより同期誤差ΔＴを計算、ΔＴ＝０にな
るようにサンプリングタイミングの制御を行なう
（）。

【００１３】以上の手順により両端子間のサンプリング
同期が成立したのち、各端子では図８（ｂ）に示すフラ
グの送出タイミングと受信タイミングなどの時間より伝
送遅延時間ｔｄを計算し（）、受信サンプリングデー
タと自局サンプリングデータの時刻合わせを行なう。

【００１４】上記したように主局側リレーのサンプリン
グタイミングに従局側リレーのサンプリングタイミング
を合わせている。この応動について３端子系統を例に説
明する。図９（ａ）はＡ端子を主局とし、Ｂ端子はＡ端
子に対し従局となるが、Ｃ端子に対しては主局になる。

【００１５】一方、Ｃ端子はＢ端子に対しては従局にな
っている。このためＡ端子のサンプリングタイミングに
対し、Ｂ端子のサンプリングタイミングが合うように制
御する。又、Ｃ端子はＢ端子に対してサンプリングタイ
ミングが合うように制御することとなるため、一定時間
後全端子のサンプリングが一致する。

【００１６】このとき図９（ｂ）のようにＡ端子がＣ端
子のサンプリングタイミングに合わせようとすると、Ａ
端子のサンプリングタイミングがＣ端子に合わせるよう
に制御されて変動するため、Ａ，Ｂ，Ｃ端子はいつまで
も主局側に合わせようとして堂々巡りを繰り返すため、
全端子のサンプリング同期が確立できなくなる。このた
めＡ端子では従局をＢ端子のみにしてＣ端子に合わせな
いようにする。

【００１７】又、図９（ｃ）のようにＢ，Ｃ端子間が主
局同志、Ａ，Ｃ端子間が従局同志の場合、Ｂ端子はＡ端
子にサンプリングタイミングを合わせようとするが、
Ｂ，Ｃ端子間は主局同志であるため、どちらもサンプリ
ングタイミングを合わせることができない。

【００１８】又、Ａ，Ｃ端子間は従局同志のため、互い
に合わせようとして堂々巡りを繰り返すため、サンプリ
ング同期を確立させることができない。このようなこと
を防ぐため、主・従局の設定はＡ→Ｂ→Ｃ端子の右廻り
か、Ａ→Ｃ→Ｂ端子の左廻りかのいずれかに統一しなけ
ればならない。

【００１９】主・従局が右廻りに統一されているとき、
Ｂ端子が休止端となった場合、リレーの制御電源が
「切」となることが考えられる。このとき、Ｂ端子のサ
ンプリング同期は行なわないため除外し、Ａ，Ｃ端子間
だけでサンプリング同期を行なうことになる。図９
（ｄ）はＢ端子休止の場合の主・従局の関係を示したも
ので、右廻りの場合はＣ端子を主局、Ａ端子を従局に設
定する。このようにして従来より休止端を考慮した主・
従局の設定を行なっている。休止端制御回路について図
１０で説明する。

【００２０】図１０は従来の休止端制御回路の一例でＡ
端子について示してある。図１０において、１１，１２
は他端子の系統運用条件を示し、給電指令所等からの指
令による休止端制御指令である。例えば１１のＡ端−
「Ｂ端休止」は「Ｂ端休止」条件を、又、１２のＡ端
「Ｃ端休止」は「Ｃ端休止」条件を、又、１７，１８は
予め切換端子又はタップ等で設定される条件であって、
例えば１７は従局、１８は主局の条件である。

【００２１】５１，５２，５３はＯＲ回路、６１，６２
はインヒビット回路で、Ａ端の「Ｂ端休止」条件１１又
は従局１７の条件有のときＯＲ回路５１の出力は１とな
り、一方、Ａ端「Ｃ端休止」条件１２又は主局１８条件
が有のときＯＲ回路５２の出力は１となる。インヒビッ
ト回路６２はＯＲ回路５２の出力１でＡ端の「Ｂ端休
止」条件１が無のとき１となる。

【００２２】インヒビット６１はＯＲ回路５１が出力１
で、インヒビット回路６２が出力０のとき出力１とな
る。又、ＯＲ回路５３はインヒビット回路６１又はＯＲ
回路５２が１のとき出力１となる。

【００２３】このような構成から主・従局切換回路２４
の設定について説明する。主・従局の設定を従局とする
と、ＯＲ回路５１の出力が１となりＯＲ回路５２の出力
が０となってインヒビット回路６２の出力が０となれ
ば、インヒビット回路６１が出力１となるため、主・従
局切換回路２４のＣ端向従局２４Ａを設定すると共に、
ＯＲ回路５３を介してＢ端向主局２４Ｂを設定する。

【００２４】次に１７の主・従局の設定を主局とする
と、ＯＲ回路５１は出力０となってインヒビット回路６
１は出力０となり、Ｃ端向従局２４Ａは設定されない。
又、ＯＲ回路５２が出力１のためＯＲ回路５３は出力１
となってＢ端向主局２４Ｂは設定される。

【００２５】Ａ端の「Ｃ端休止」条件１２が有の場合は
１８の主局を設定した場合と同じ設定となり、Ａ端の
「Ｂ端休止」条件１が有の場合は１７の従局を設定した
場合と同じ設定となるが、これが主局に設定されている
とき、インヒビット回路６１がインヒビット回路６２に
よる出力ロックを解除するため、インヒビット回路６２
の出力を０に制御する。

【００２６】前述のように主・従局の切換はＡ端子の場
合で考えると主局の場合、Ａ端の右廻りのＢ端向は主局
となるが、左廻りのＣ端向は従局とならないように設定
される。従局の場合はＡ端の右廻りのＢ端向は主局とな
り、左廻りのＣ端向は従局に設定される。

【００２７】

【発明が解決しようとする課題】次に上記図１０の従来
回路の問題点について説明する。一般に自端のみで試験
する場合、相手端に自端の試験入力の影響を与えないよ
うにするため、切換スイッチ４３ＴＬを設け、４３ＴＬ
「自端」に切換ることにより相手端子には自端電流条件
を零制御する手法が用いられる。図１１は３端子系統に
おいてＡ端子を４３ＴＬ「自端」に制御し、Ｂ，Ｃ端子
は「平常」のまま、Ｂ，Ｃ端子間で運用に切換るように
制御するケースで、同期制御はＡ端子が主局、Ｂ，Ｃ端
子が従局に予め設定されている状態を示す。

【００２８】図１１（ａ）は全端子とも遮断器が「切」
でＡ端子の４３ＴＬが「自端」に制御されている状態で
あり、Ａ端子「主局」→Ｂ端子「従局」→Ｃ端子「従
局」のためサンプリング同期はとれている。（ａ）の状
態から（ｂ）のようにＣ端子の遮断器を「切」→「入」
にするとＣ端子が運用端子に切換る。

【００２９】従って図１０で説明したように従局から主
局に自動的に設定が変わることにより、サンプリング同
期の制御がＡ端子「主局」→Ｂ端子「従局」→Ｃ端子
「主局」となって、Ｂ端子とＣ端子間でサンプリング同
期がとれないことになる。従ってＢ端の従局側でサンプ
リング同期不良を検出するが、Ｂ端子は自端の遮断器が
「切」となっていることから自端休止検出によりサンプ
リング不良はロックされる。

【００３０】（ｂ）の状態から（ｃ）のようにＢ端子の
遮断器を「切」→「入」としてＢ端子を運用端に制御す
ると、「従局」→「主局」に自動的に設定が変わる。更
にＢ端子の遮断器が「入」で自端休止条件が解列される
ため、Ｂ端子ではＣ端子間とのサンプリング同期不良を
検出し、Ｂ，Ｃ端子間での運用ができない問題がある。
なお、Ｃ端子はＢ端子が主局に切換ったことから受信デ
ータ不良を検出しているため、Ｂ端子を休止端と判定
し、サンプリング同期不良はロックされている。

【００３１】上記の問題を解決する手段として遮断器の
「切」→「入」操作の手順を右廻りにする、即ち、図１
１において遮断器の投入をＢ端子→Ｃ端子の順にする方
法があるが、順序を誤れば解決にはならない。

【００３２】又、２端子系統の場合においても同様であ
る。図１２は２端子の場合の運用操作手順を示したもの
で、図１２（ａ）でＡ端子は自局試験切換スイッチ４３
ＴＬを「自端」に制御かつ遮断器「切」状態とし、Ｂ端
子は自局試験切換スイッチ４３ＴＬ「平常」で遮断器を
「切」→「入」に制御した場合を示す。この状態ではＢ
端子が従局から主局に設定が変わるが、両端子とも互い
に相手端を休止端子と判定しているためサンプリング同
期不良はロックされる。

【００３３】図１２（ｂ）は（ａ）の状態からＡ端子の
遮断器を「入」とした場合であるが、この場合はＡ端子
が４３ＴＬ「自端」に切換っているため、（ａ）と同様
サンプリング同期不良はロックされている。しかし
（ｃ）の場合は（ｂ）からＡ端子の４３ＴＬを「自端」
から「平常」に切換えたケースであり、Ｂ端子が運用に
切換った時点でサンプリング同期不良を検出し、２端子
運用ができない問題がある。

【００３４】本発明は上記課題を解決するためになされ
たものであり、自局試験及び全端子休止状態から運用状
態に切換える際の手順に関係なく、主・従局の設定を常
に最適な状態に自動設定し、サンプリング同期不良を出
さないようにした保護継電装置の試験制御回路を提供す
ることを目的としている。

【００３５】

【課題を解決するための手段】［請求項１］の発明に係
る保護継電装置の試験制御回路は、自端に試験用入力を
印加するため各端子の送受信信号を制御する自局試験制
御回路を備え、自局試験設定時には自端及び対向端を休
止に制御することを特徴とする。従って自局試験切換え
用スイッチ４３ＴＬを「自端」に切換えている端子は自
端及び対向端子の送受信信号を休止に切換えることによ
り、主・従局の設定を主局は主局に、従局は従局に前置
保持させることを可能とする。

【００３６】

【発明の実施の形態】図１は本発明の第１の実施の形態
に係る保護継電装置の休止端制御回路の構成図である。
図１ではＡ端子の場合について説明しているがＢ，Ｃ端
子も同様な構成を有している。図１において、１は自端
ＣＢ「切」条件、２，３は各々相手端１ＣＢ「切」条
件、相手端２ＣＢ「切」条件で対向端の休止検出条件で
ある。４は相手端１の受信データ不良１，５は相手端２
の受信データ不良２であり、相手端１又は相手端２の受
信データ不良検出時、休止端制御を前置保持させる。

【００３７】インヒビット回路ＩＮＨ１は受信データ不
良１の出力が１の場合に、自己保持回路ＦＦ１のＳ側入
力を０とし、かつＯＲ回路ＯＲ１を介してインバータ回
路ＮＯＴ１にて自己保持回路ＦＦ１のＲ側を０入力とす
ることによりＦＦ１のＱ出力を前置保持とし、１０Ｂの
相手１の休止端制御が前置保持されるようにしている。

【００３８】又、インヒビット回路ＩＮＨ２，ＯＲ回路
ＯＲ２，インバータ回路ＮＯＴ２，自己保持回路ＦＦ
２，ＯＲ回路ＯＲ５については相手端２に対する制御で
あり、構成は１０Ｃの相手端１の場合と同じである。
又、６の自局試験切換スイッチで４３ＴＬ「自端」条件
にて１０Ａの自端休止、１０Ｂの相手１休止及び１０Ｃ
の相手２休止を制御する。

【００３９】次に作用について説明すると、自端が自局
試験の場合には６の４３ＴＬ「自端」切換条件によっ
て、ＯＲ回路３を経て「自端休止」に制御、ＯＲ回路４
を経て「相手１休止」に制御、ＯＲ回路５を経て「相手
２休止」に制御することにより、自端のサンプリング同
期制御を従端に切替える。

【００４０】又、４の相手端１の受信データ不良１を検
出した場合はＩＮＨ１によりＦＦ１のＳ側入力を０と
し、かつＦＦ１のＲ側入力も０とすることで、予め設定
済みの休止端制御条件に前置保持させる。一方、５の相
手端２の受信データ不良２を検出した場合も同様に、Ｉ
ＮＨ２によりＦＦ２のＳ側入力を０とし、かつＦＦ２の
Ｒ側入力も０とすることで、予め設定済みの休止端制御
条件に前置保持させる。

【００４１】以上説明したように、本実施の形態によれ
ば自端が自局試験を実施するため切換スイッチ４３ＴＬ
「自端」に切換わった場合は自端及び相手端を休止扱い
にし、自端を従端に切替えることで、運用端子でサンプ
リング同期不良が出ない様にすることが可能になる。一
方、相手端から受信データ不良を検出した場合の休止端
制御条件を前置保持させることにより、サンプリング同
期不良がでない様にすることが可能になる。

【００４２】図２は本発明の第２の実施の形態に係る保
護継電装置の休止端制御回路の構成図である。本実施の
形態では休止端制御によりサンプリング同期制御の主
端，従端切換の回路で、予め主端に設定されたＡ端の場
合を示す。図２で、１０Ａの自端休止の場合及び１０Ｂ
の相手１休止の場合はＯＲ１２を経てインヒビット回路
ＩＮＨ１１の出力が０となり、ＡＮＤ回路の出力を０と
し、主端処理１０１の設定を解除する。

【００４３】一方、ＩＮＨ１１の出力がＡＮＤ１１に入
り、ＡＮＤ１１の出力が０となり、更にＯＲ回路１３を
経てインバータ回路ＮＯＴ１１にて信号反転によりＮＯ
Ｔ１１の出力を１とすることにより従端処理１０２の設
定をする。即ち、自端休止又は相手１休止の場合は主端
設定から従端設定に切替える。６のＡ端４３ＴＬ「自
端」に切換、自局試験に設定した場合はＯＲ回路１２の
出力を１としＩＮＨ１１の出力を０に制御する。これに
より主端処理から従端処理に設定を切換える。

【００４４】以上説明したように、本実施の形態によれ
ば自端が自局試験により休止端扱いとなると、自端のサ
ンプリング同期制御を従端に切換えることにより、運用
端子間でサンプリング同期不良を検出させないようにす
ることが可能となる。

【００４５】図３は本発明の第３の実施の形態に係る保
護継電装置の休止端制御回路の構成図である。本実施の
形態では図２に対し、６のＡ端４３ＴＬ「自端」条件入
力位置の変更、７のＢ端４３ＴＬ「自端」及び８のＣ端
４３ＴＬ「自端」を追加したものであり、前記６，７，
８が共に０出力の場合、即ち、Ａ端，Ｂ端，Ｃ端ともに
自局試験設定でない時は、ＯＲ２１の出力０によりＮＯ
Ｔ１１の出力は１となり、ＯＲ２２の出力を１とする。

【００４６】これによりＩＮＨ２１の出力が０及びＩＮ
Ｈ２２の出力０、更に、ＯＲ２３及びＯＲ２４を経てＮ
ＯＴ２１及びＮＯＴ２２の出力を０とすることでＦＦ１
１及びＦＦ１２のＳ，Ｒとも０入力を加えることによ
り、事前設定の休止端制御を保持させる様にしたもので
ある。

【００４７】一方、６，７，８の出力が共に１、即ち、
Ａ端，Ｂ端，Ｃ端ともに自局試験を実施するため４３Ｔ
Ｌ「自端」に切換えている場合も同様に、ＡＮＤ条件成
立によりＡＮＤ２１の出力が１となりＯＲ２２の出力を
１とすることによりＩＮＨ２１及びＩＮＨ２２の出力を
０、更に、ＯＲ２３及びＯＲ２４を経てＮＯＴ２１及び
ＮＯＴ２２の出力を０とする。そのためＦＦ１１及びＦ
Ｆ１２のＳ、Ｒとも０入力を加えることにより、事前設
定の休止端制御を保持させるようにしたものである。

【００４８】以上説明したように、本実施の形態によれ
ば多端子系統の全端子が自局試験無し又は全端子が自局
試験に設定の場合のいずれも、休止端制御による設定条
件を前置保持とし、サンプリング同期制御が保たれるよ
うにすることができる。

【００４９】図４は本発明の第４の実施の形態に係る保
護継電装置の休止端制御回路の構成図である。本実施の
形態では図１に対し、８０の保護継電装置の制御電源条
件８０Ｘ、タイマＴ１及びＡＮＤ３１を追加したもので
ある。その他は図１と同様であるため説明は省く。図４
において制御電源が正常の場合は８０の８０Ｘ条件成立
により出力１となり、タイマＴ１の時限後ＡＮＤ３１に
入力する様に構成したものである。

【００５０】即ち、制御電源「入」時は８０の８０Ｘ動
作後、タイマＴ１が動作するまではＡＮＤ３１が成立し
ないためＡＮＤ３１の出力を０とし、自端の４３ＴＬ
「自端」切換条件をロックするようにしたものである。
これにより４３ＴＬ「自端」成立のまま制御電源を入れ
た場合にサンプリング同期不良の発生を防止する。

【００５１】図５は本発明の第５の実施の形態に係る保
護継電装置の休止端制御回路の構成図である。本実施の
形態では図１に対し、７のＢ端４３ＴＬ「自端」条件、
８のＣ端４３ＴＬ「自端」条件及びインヒビット回路Ｉ
ＮＨ３，ＩＮＨ４を追加したものである。従ってその他
は図１と同様であるため説明は省く。

【００５２】図５において７のＢ端４３ＴＬ「自端」条
件と４の受信データ不良１条件をＩＮＨ３に入力するこ
とにより、７のＢ端４３ＴＬ「自端」により自局試験を
実施する場合は、４の受信データ不良１の出力をロック
し自端の自局試験に影響を与えないようにする。

【００５３】一方、８のＣ端４３ＴＬ「自端」の場合も
同様に８のＣ端４３ＴＬ「自端」条件と５の受信データ
不良２条件をＩＮＨ４に入力することにより、８のＣ端
４３ＴＬ「自端」により自局試験を実施する場合は５の
受信データ不良２の出力をロックして、自端の自局試験
に影響を与えないようにする。

【００５４】

【発明の効果】以上説明したように、本発明によれば各
端子で自局試験を実施する場合に４３ＴＬの切換状態に
応じて主端、従端の設定を変えることで、各端子間でサ
ンプリング同期不良が発生しない様にした保護継電装置
の試験制御回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る保護継電装置
の試験制御回路の構成図。

【図２】本発明の第２の実施の形態に係る保護継電装置
の試験制御回路の構成図。

【図３】本発明の第３の実施の形態に係る保護継電装置
の試験制御回路の構成図。

【図４】本発明の第４の実施の形態に係る保護継電装置
の試験制御回路の構成図。

【図５】本発明の第５の実施の形態に係る保護継電装置
の試験制御回路の構成図。

【図６】ディジタル形電流差動継電装置の構成図。

【図７】２つの端子間のサンプリング同期の説明図。

【図８】サンプリング同期制御の手順を説明した図。

【図９】主端，従端の関連を説明した図。

【図１０】従来の休止端制御回路図。

【図１１】自局試験実施時における４３ＴＬ切換操作、
休止端及び主端、従端の関連を３端子系統の運用操作で
説明した図。

【図１２】自局試験実施時における４３ＴＬ切換操作、
休止端及び主端、従端の関連を２端子系統の運用操作で
説明した図。

【符号の説明】

１ 自端ＣＢ「切」 ２ 相手１ＣＢ「切」 ３ 相手２ＣＢ「切」 ４ 受信データ不良１ ５ 受信データ不良２ ６ Ａ端４３ＴＬ「自端」 ７ Ｂ端４３ＴＬ「自端」 ８ Ｃ端４３ＴＬ「自端」 ９ 休止端制御回路 １０Ａ，１０Ｂ，１０Ｃ 休止端制御指令 １００ 主端設定部 １０１ 主端処理部 １０２ 従端処理部

フロントページの続き (72)発明者 新保 芳之 東京都府中市東芝町１番地 株式会社東芝 府中事業所内 (72)発明者 石橋 正久 福岡県福岡市中央区長浜２丁目４番１号 株式会社東芝九州支社内 (72)発明者 山中 生也 東京都府中市晴見町二丁目24番地の１ 東 芝システムテクノロジー株式会社内 Ｆターム(参考） 5G042 FF02 FF03 FF09 FF26 5G047 AA01 AB05 BB01 CA07 CA08 CB04

Claims (1)

【特許請求の範囲】
1. 【請求項１】 送電線の各端子にディジタル保護継電装
   置を設け、各端子間のサンプリングタイミングを合わせ
   るため同期制御手段と休止端制御指令のデータを相互に
   送受信し、自端の休止端制御を行なう手段を備えたディ
   ジタル保護継電装置において、自端に試験用入力を印加
   するため各端子の送受信信号を制御する自局試験制御回
   路を備え、自局試験設定時には自端及び対向端を休止に
   制御することを特徴とする保護継電装置の試験制御回
   路。