JP2002299642A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法Info
- Publication number
- JP2002299642A JP2002299642A JP2001095023A JP2001095023A JP2002299642A JP 2002299642 A JP2002299642 A JP 2002299642A JP 2001095023 A JP2001095023 A JP 2001095023A JP 2001095023 A JP2001095023 A JP 2001095023A JP 2002299642 A JP2002299642 A JP 2002299642A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- sic
- layer
- sic region
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 六方晶系の４Ｈ、６Ｈ−ＳｉＣは良質の大型
基板が得られないので量産化が困難である。一方、立方
晶系の３Ｈ−ＳｉＣは良好なショットキー素子が得られ
ない。 【解決手段】 量産に向く３Ｃ−ＳｉＣ結晶を用いた良
好なショットキー素子の構造を提案する。３Ｃ−ＳｉＣ
層３とショットキー金属層４の間に金属層４からの電流
注入を妨げないシリコン酸化膜３ａが挿入されること
で、良好なショットキー特性を持つ素子が作製可能であ
る。３ａとしては３Ｃ−ＳｉＣ層３に不純物をイオン注
入して生成する層、３Ｃ−ＳｉＣ層３を溶液にてエッチ
ングして生成する層、３Ｃ−ＳｉＣ層３上に気相成長に
よって生成させる層、大気中に５日以上放置して３Ｃ−
ＳｉＣ３上に生成する層が有効である。
基板が得られないので量産化が困難である。一方、立方
晶系の３Ｈ−ＳｉＣは良好なショットキー素子が得られ
ない。 【解決手段】 量産に向く３Ｃ−ＳｉＣ結晶を用いた良
好なショットキー素子の構造を提案する。３Ｃ−ＳｉＣ
層３とショットキー金属層４の間に金属層４からの電流
注入を妨げないシリコン酸化膜３ａが挿入されること
で、良好なショットキー特性を持つ素子が作製可能であ
る。３ａとしては３Ｃ−ＳｉＣ層３に不純物をイオン注
入して生成する層、３Ｃ−ＳｉＣ層３を溶液にてエッチ
ングして生成する層、３Ｃ−ＳｉＣ層３上に気相成長に
よって生成させる層、大気中に５日以上放置して３Ｃ−
ＳｉＣ３上に生成する層が有効である。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子及びそ
の製造方法に係わり、特に立方晶系３Ｃ型ＳｉＣからな
るショットキー素子及びその製造方法に関する。
の製造方法に係わり、特に立方晶系３Ｃ型ＳｉＣからな
るショットキー素子及びその製造方法に関する。
【０００２】
【従来の技術】ＳｉＣ結晶は、絶縁破壊電界がＳｉ、Ｇ
ａＡｓの約10倍、電子の飽和ドリフト速度が約２倍、熱
伝導率がＳｉの約３倍、ｐ、ｎ伝導型制御が可能、安定
した熱酸化膜形成が可能という優れた特長があり、Ｓｉ
に代わる将来のパワー素子用材料として期待されてい
る。
ａＡｓの約10倍、電子の飽和ドリフト速度が約２倍、熱
伝導率がＳｉの約３倍、ｐ、ｎ伝導型制御が可能、安定
した熱酸化膜形成が可能という優れた特長があり、Ｓｉ
に代わる将来のパワー素子用材料として期待されてい
る。
【０００３】しかしながら、４Ｈ、６Ｈなどの六方晶系
基板結晶を作製するためには、高温成長法の改良レーリ
ー法を用いる必要があり、現時点では最大直径２インチ
の基板が市販されるに留まっている。その上、基板中に
はマイクロパイプと呼ばれる大きな構造欠陥が多数あ
り、ウェーハ内で使用できる部分が限定される。そのた
め、４Ｈ、６Ｈ−ＳｉＣ結晶を用いたパワー素子を量産
化し、それを安定して供給することは困難であった。
基板結晶を作製するためには、高温成長法の改良レーリ
ー法を用いる必要があり、現時点では最大直径２インチ
の基板が市販されるに留まっている。その上、基板中に
はマイクロパイプと呼ばれる大きな構造欠陥が多数あ
り、ウェーハ内で使用できる部分が限定される。そのた
め、４Ｈ、６Ｈ−ＳｉＣ結晶を用いたパワー素子を量産
化し、それを安定して供給することは困難であった。
【０００４】一方、立方晶系の３Ｃ−ＳｉＣの場合は、
Ｓｉ上にエピタキシャル成長できるので、基板の大型化
が可能であり、量産化には向いている。ところが３Ｃ−
ＳｉＣには以下の問題点がある。
Ｓｉ上にエピタキシャル成長できるので、基板の大型化
が可能であり、量産化には向いている。ところが３Ｃ−
ＳｉＣには以下の問題点がある。
【０００５】縦型ＳｉＣパワー素子を作製するために
は、ＳｉＣのそれぞれの面にカソード及びアノード電極
を形成する必要がある。したがって、Ｓｉ基板を除去す
ることが必要であり、素子の機械的強度を増すため、厚
いＳｉＣエピタキシャル層を成長しなければならない。
成長層を厚くしても成長する時間を増加させないために
成長速度を増加する必要がある。成長速度を増加するこ
とはＳｉＣ結晶を平衡状態からかなり乖離した状態で成
長することを意味する。
は、ＳｉＣのそれぞれの面にカソード及びアノード電極
を形成する必要がある。したがって、Ｓｉ基板を除去す
ることが必要であり、素子の機械的強度を増すため、厚
いＳｉＣエピタキシャル層を成長しなければならない。
成長層を厚くしても成長する時間を増加させないために
成長速度を増加する必要がある。成長速度を増加するこ
とはＳｉＣ結晶を平衡状態からかなり乖離した状態で成
長することを意味する。
【０００６】その結果、半導体上に化合物半導体をエピ
タキシャル成長させる時に観察される反位相境界（ＡＰ
Ｂ）、あるいは双晶を多数生成させることになり、本来
得られるべきショトキー特性が得られず、オーミック特
性となることが本発明者らにより見出された。さらに、
ＡＰＢと双晶が含まれない３Ｃ−ＳｉＣ結晶であって
も、その上にショットキー金属を通常の前処理後に形成
しても良好なショットキー特性が得られず、オーミック
特性となることも本発明者らにより見出された。
タキシャル成長させる時に観察される反位相境界（ＡＰ
Ｂ）、あるいは双晶を多数生成させることになり、本来
得られるべきショトキー特性が得られず、オーミック特
性となることが本発明者らにより見出された。さらに、
ＡＰＢと双晶が含まれない３Ｃ−ＳｉＣ結晶であって
も、その上にショットキー金属を通常の前処理後に形成
しても良好なショットキー特性が得られず、オーミック
特性となることも本発明者らにより見出された。
【０００７】
【発明が解決しようとする課題】上述した通り、４Ｈ、
６Ｈ−ＳｉＣ結晶には、大口径で良質の基板を作製でき
ないという問題点があり、３Ｃ−ＳｉＣ結晶には、良好
なショットキー素子が得られないという問題点があっ
た。
６Ｈ−ＳｉＣ結晶には、大口径で良質の基板を作製でき
ないという問題点があり、３Ｃ−ＳｉＣ結晶には、良好
なショットキー素子が得られないという問題点があっ
た。
【０００８】本発明はかかる事情に鑑みてなされたもの
であり、良好なショットキー特性を有する３Ｃ−ＳｉＣ
結晶を備えた半導体素子及びその製造方法を提供するこ
とを目的とするものである。
であり、良好なショットキー特性を有する３Ｃ−ＳｉＣ
結晶を備えた半導体素子及びその製造方法を提供するこ
とを目的とするものである。
【０００９】
【課題を解決するための手段】（構成）上記課題を解決
するために、本発明の第１は、表面に３Ｃ型結晶構造の
ＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショ
ットキー接合を形成する金属層と、前記ＳｉＣ領域と前
記金属層との間に介在し、当該金属層からの電流注入を
可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えた
ことを特徴とする半導体素子を提供する。
するために、本発明の第１は、表面に３Ｃ型結晶構造の
ＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショ
ットキー接合を形成する金属層と、前記ＳｉＣ領域と前
記金属層との間に介在し、当該金属層からの電流注入を
可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えた
ことを特徴とする半導体素子を提供する。
【００１０】かかる本発明の第１において、前記薄膜が
ＳｉＯ2からなることが好ましい。また、かかる薄膜の
厚みが１ｎｍ以上５ｎｍ以下であることが好ましい。１
ｎｍ未満の場合には本発明の効果を達成しにくくなり、
また５ｎｍを越える場合には電流が流れにくくなるから
である。
ＳｉＯ2からなることが好ましい。また、かかる薄膜の
厚みが１ｎｍ以上５ｎｍ以下であることが好ましい。１
ｎｍ未満の場合には本発明の効果を達成しにくくなり、
また５ｎｍを越える場合には電流が流れにくくなるから
である。
【００１１】また、本発明の第２は、表面に３Ｃ型結晶
構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域
とショットキー接合を形成する金属層と、前記ＳｉＣ領
域と前記金属層との間に介在し、当該金属層からの電流
注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを
備えた半導体素子を製造する方法であって、３Ｃ型結晶
構造のＳｉＣ領域に不純物をイオン注入することにより
当該領域上に前記絶縁薄膜を生成することを特徴とする
半導体素子の製造方法を提供する。
構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域
とショットキー接合を形成する金属層と、前記ＳｉＣ領
域と前記金属層との間に介在し、当該金属層からの電流
注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを
備えた半導体素子を製造する方法であって、３Ｃ型結晶
構造のＳｉＣ領域に不純物をイオン注入することにより
当該領域上に前記絶縁薄膜を生成することを特徴とする
半導体素子の製造方法を提供する。
【００１２】また、本発明の第３は、表面に３Ｃ型結晶
構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域
とショットキー接合を形成する金属層と、前記ＳｉＣ領
域と前記金属層との間に介在し、当該金属層からの電流
注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを
備えた半導体素子を製造する方法であって、３Ｃ型結晶
構造のＳｉＣ領域を溶液にてエッチングすることにより
当該領域上に前記絶縁薄膜を生成することを特徴とする
半導体素子の製造方法を提供する。
構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域
とショットキー接合を形成する金属層と、前記ＳｉＣ領
域と前記金属層との間に介在し、当該金属層からの電流
注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを
備えた半導体素子を製造する方法であって、３Ｃ型結晶
構造のＳｉＣ領域を溶液にてエッチングすることにより
当該領域上に前記絶縁薄膜を生成することを特徴とする
半導体素子の製造方法を提供する。
【００１３】また、本発明の第４は、表面に３Ｃ型結晶
構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域
とショットキー接合を形成する金属層と、前記ＳｉＣ領
域と前記金属層との間に介在し、当該金属層からの電流
注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを
備えた半導体素子を製造する方法であって、３Ｃ型結晶
構造のＳｉＣ領域上に気相成長法により前記絶縁薄膜を
生成することを特徴とする半導体素子の製造方法を提供
する。
構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域
とショットキー接合を形成する金属層と、前記ＳｉＣ領
域と前記金属層との間に介在し、当該金属層からの電流
注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを
備えた半導体素子を製造する方法であって、３Ｃ型結晶
構造のＳｉＣ領域上に気相成長法により前記絶縁薄膜を
生成することを特徴とする半導体素子の製造方法を提供
する。
【００１４】また、本発明の第５は、表面に３Ｃ型結晶
構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域
とショットキー接合を形成する金属層と、前記ＳｉＣ領
域と前記金属層との間に介在し、当該金属層からの電流
注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを
備えた半導体素子を製造する方法であって、３Ｃ型結晶
構造のＳｉＣ領域を大気中に５日以上放置することによ
り当該領域上に前記絶縁薄膜を生成することを特徴とす
る半導体素子の製造方法を提供する。
構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域
とショットキー接合を形成する金属層と、前記ＳｉＣ領
域と前記金属層との間に介在し、当該金属層からの電流
注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを
備えた半導体素子を製造する方法であって、３Ｃ型結晶
構造のＳｉＣ領域を大気中に５日以上放置することによ
り当該領域上に前記絶縁薄膜を生成することを特徴とす
る半導体素子の製造方法を提供する。
【００１５】かかる本発明の第２乃至第５において、前
記薄膜としてＳｉＯ2からなる薄膜を形成することが好
ましい。
記薄膜としてＳｉＯ2からなる薄膜を形成することが好
ましい。
【００１６】（作用）本発明は、量産に向く３Ｃ−Ｓｉ
Ｃ結晶を用いた良好なショットキー素子の構造を提案す
る。ＡＰＢと双晶が存在する場合、本来得られるべきシ
ョトキー特性が得られず、オーミック特性になる理由
は、３Ｃ−ＳｉＣ結晶特有の金属的準位が存在するため
であることを本発明者らは見出した。たとえそれらが存
在しなくても、通常の前処理を行ってショットキー素子
を作製した場合、本来得られるべきショトキー特性が得
られず、オーミック特性になる理由も３Ｃ−ＳｉＣ結晶
特有の金属的準位が表面準位として存在するためであ
る。
Ｃ結晶を用いた良好なショットキー素子の構造を提案す
る。ＡＰＢと双晶が存在する場合、本来得られるべきシ
ョトキー特性が得られず、オーミック特性になる理由
は、３Ｃ−ＳｉＣ結晶特有の金属的準位が存在するため
であることを本発明者らは見出した。たとえそれらが存
在しなくても、通常の前処理を行ってショットキー素子
を作製した場合、本来得られるべきショトキー特性が得
られず、オーミック特性になる理由も３Ｃ−ＳｉＣ結晶
特有の金属的準位が表面準位として存在するためであ
る。
【００１７】そこで、３Ｃ−ＳｉＣ領域とショットキー
接合を形成する金属層との間に、当該金属層からの電流
注入を可能とする、Ｓｉを構成元素とする絶縁薄膜を介
在させたところ、良好なショットキー特性を持つ素子を
作製することができた。
接合を形成する金属層との間に、当該金属層からの電流
注入を可能とする、Ｓｉを構成元素とする絶縁薄膜を介
在させたところ、良好なショットキー特性を持つ素子を
作製することができた。
【００１８】かかる絶縁薄膜は、通常絶縁性を示す材料
が膜の構成材料として用いられるものであるが、膜自体
の厚みが非常に薄いため前記金属層からの電流注入を可
能とするものである。かかる絶縁薄膜として各種の材料
を試したところ、以下のものが適当であることが分かっ
た。種々の方法で作製するＳｉＯ2膜、３Ｃ−ＳｉＣに
不純物、例えばＡｒ等をイオン注入することで生成され
る層、３Ｃ−ＳｉＣを溶液、例えば炭酸カリウム溶液等
にてエッチングすることによって生成される層、３Ｃ−
ＳｉＣ上に気相成長によって生成させる層、例えばＳｉ
Ｎ等である。気相成長によって生成させる場合には、例
えばモノシランとアンモニア等を原料ガスとして用いる
ことが可能である。また、３Ｃ−ＳｉＣ表面を大気中に
５日以上放置することによって当該３Ｃ−ＳｉＣ表面に
生成する層も有効であることを本発明者らは確認した。
が膜の構成材料として用いられるものであるが、膜自体
の厚みが非常に薄いため前記金属層からの電流注入を可
能とするものである。かかる絶縁薄膜として各種の材料
を試したところ、以下のものが適当であることが分かっ
た。種々の方法で作製するＳｉＯ2膜、３Ｃ−ＳｉＣに
不純物、例えばＡｒ等をイオン注入することで生成され
る層、３Ｃ−ＳｉＣを溶液、例えば炭酸カリウム溶液等
にてエッチングすることによって生成される層、３Ｃ−
ＳｉＣ上に気相成長によって生成させる層、例えばＳｉ
Ｎ等である。気相成長によって生成させる場合には、例
えばモノシランとアンモニア等を原料ガスとして用いる
ことが可能である。また、３Ｃ−ＳｉＣ表面を大気中に
５日以上放置することによって当該３Ｃ−ＳｉＣ表面に
生成する層も有効であることを本発明者らは確認した。
【００１９】以上のように、３Ｃ−ＳｉＣ領域とショッ
トキー接合を形成する金属層との間に、当該金属層から
の電流注入を可能とする、Ｓｉを構成元素とする絶縁薄
膜が介在することにより、良好なショットキー特性を持
つ素子を作製することができた。
トキー接合を形成する金属層との間に、当該金属層から
の電流注入を可能とする、Ｓｉを構成元素とする絶縁薄
膜が介在することにより、良好なショットキー特性を持
つ素子を作製することができた。
【００２０】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しつつ詳細に説明する。
図面を参照しつつ詳細に説明する。
【００２１】（第１の実施形態）まず、直径６インチの
Ｓｉ基板（１）の（１００）面上にシラン（ＳｉＨ4）
とプロパン（Ｃ3Ｈ8）を原料ガスとして電子濃度３ｘ１
０19ｃｍ-3のＳｉＣ層（２）を３００μｍエピタキシャ
ル成長した。成長速度は５０μｍ／ｈであった。その時
に結晶が島状に成長せず、ステップフローで成長するよ
うに条件を調整した。具体的には基板上での横方向拡散
が大きくなるよう、温度を１０５０℃と高くし、気相中
でのガス反応を抑えるため減圧エピタキシャル成長を用
いた。その結果、高電子濃度ＳｉＣ層（２）にはＡＰＢ
と双晶は存在しなかった。ウェーハを一度取り出し、高
電子濃度ＳｉＣ層（２）の表面を研磨し鏡面とした。
Ｓｉ基板（１）の（１００）面上にシラン（ＳｉＨ4）
とプロパン（Ｃ3Ｈ8）を原料ガスとして電子濃度３ｘ１
０19ｃｍ-3のＳｉＣ層（２）を３００μｍエピタキシャ
ル成長した。成長速度は５０μｍ／ｈであった。その時
に結晶が島状に成長せず、ステップフローで成長するよ
うに条件を調整した。具体的には基板上での横方向拡散
が大きくなるよう、温度を１０５０℃と高くし、気相中
でのガス反応を抑えるため減圧エピタキシャル成長を用
いた。その結果、高電子濃度ＳｉＣ層（２）にはＡＰＢ
と双晶は存在しなかった。ウェーハを一度取り出し、高
電子濃度ＳｉＣ層（２）の表面を研磨し鏡面とした。
【００２２】その後、電子濃度１ｘ１０15ｃｍ-3のＳｉ
Ｃ層（３）を１５μｍエピタキシャル成長した。その時
の成長速度は２μｍ／ｈであった。この際にも結晶が島
状に成長せず、ステップフローで成長するように条件を
調整した。この場合も高電子濃度ＳｉＣ層（２）の成長
条件とほぼ同じであるが、ガス供給量を１／３とした。
その結果、低電子濃度ＳｉＣ層（３）にもＡＰＢと双晶
は存在しなかった。ここまでの状況を図１に示す。
Ｃ層（３）を１５μｍエピタキシャル成長した。その時
の成長速度は２μｍ／ｈであった。この際にも結晶が島
状に成長せず、ステップフローで成長するように条件を
調整した。この場合も高電子濃度ＳｉＣ層（２）の成長
条件とほぼ同じであるが、ガス供給量を１／３とした。
その結果、低電子濃度ＳｉＣ層（３）にもＡＰＢと双晶
は存在しなかった。ここまでの状況を図１に示す。
【００２３】その後、Ｓｉ基板（１）を除去した後、ウ
ェーハを１０５０℃で６分ドライ酸化したところ３ｎｍ
のシリコン酸化膜（３ａ）が形成された。ドライ酸化の
雰囲気は１００％酸素である。高電子濃度層（ＳｉＣ層
（２））側の酸化膜のみ除去し、低電子濃度層（ＳｉＣ
層（３））に酸化膜（３ａ）を介してショットキー電極
（４）を形成するとともに、高電子濃度層（２）にオー
ミック電極（５）を形成し、ショットキー素子を作製し
た（図２）。逆方向耐圧が８５０Ｖの良好なショットキ
ー特性が得られた。図５のａ（一点鎖線）にＩ−Ｖ特性
を示す。
ェーハを１０５０℃で６分ドライ酸化したところ３ｎｍ
のシリコン酸化膜（３ａ）が形成された。ドライ酸化の
雰囲気は１００％酸素である。高電子濃度層（ＳｉＣ層
（２））側の酸化膜のみ除去し、低電子濃度層（ＳｉＣ
層（３））に酸化膜（３ａ）を介してショットキー電極
（４）を形成するとともに、高電子濃度層（２）にオー
ミック電極（５）を形成し、ショットキー素子を作製し
た（図２）。逆方向耐圧が８５０Ｖの良好なショットキ
ー特性が得られた。図５のａ（一点鎖線）にＩ−Ｖ特性
を示す。
【００２４】（比較例）Ｓｉ基板を除去するまでは第１
の実施形態と同様に行った。ここまでの状況を図３に示
す。（１０１）はＳｉ基板、（１０２）は高電子濃度Ｓ
ｉＣ層、（１０３）は低電子濃度ＳｉＣ層である。その
後、通常の前処理プロセスを行った後、低電子濃度層
（１０３）にショットキー電極（１０４）、高電子濃度
層（１０２）にオーミック電極（１０５）を形成し、シ
ョットキー素子を作製した（図４）。素子特性を測定し
たところショットキー特性ではなくオーミック特性であ
った。図５のｂ（破線）にＩ−Ｖ特性を示す。
の実施形態と同様に行った。ここまでの状況を図３に示
す。（１０１）はＳｉ基板、（１０２）は高電子濃度Ｓ
ｉＣ層、（１０３）は低電子濃度ＳｉＣ層である。その
後、通常の前処理プロセスを行った後、低電子濃度層
（１０３）にショットキー電極（１０４）、高電子濃度
層（１０２）にオーミック電極（１０５）を形成し、シ
ョットキー素子を作製した（図４）。素子特性を測定し
たところショットキー特性ではなくオーミック特性であ
った。図５のｂ（破線）にＩ−Ｖ特性を示す。
【００２５】（第２の実施形態）Ｓｉ基板を除去するま
では第１の実施形態と同様に行った。その後、低電子濃
度層に１０ｋｅＶの加速電圧、ドーズ量５ｘ１０12ｃｍ
-2でＡｌをインプラし、表面極薄層を絶縁層とした（図
２を援用すると３ａに相当。）。この絶縁層の組成はＡ
ｌを多量に含むアモルファスＳｉＣであり、膜厚は３ｎ
ｍであった。その上にショットキー電極（４）、高電子
濃度層（２）にオーミック電極（５）を形成し、ショッ
トキー素子を作製した。逆方向耐圧が８００Ｖの良好な
ショットキー特性が得られた。図５のａ（一点鎖線）に
Ｉ−Ｖ特性を示す。
では第１の実施形態と同様に行った。その後、低電子濃
度層に１０ｋｅＶの加速電圧、ドーズ量５ｘ１０12ｃｍ
-2でＡｌをインプラし、表面極薄層を絶縁層とした（図
２を援用すると３ａに相当。）。この絶縁層の組成はＡ
ｌを多量に含むアモルファスＳｉＣであり、膜厚は３ｎ
ｍであった。その上にショットキー電極（４）、高電子
濃度層（２）にオーミック電極（５）を形成し、ショッ
トキー素子を作製した。逆方向耐圧が８００Ｖの良好な
ショットキー特性が得られた。図５のａ（一点鎖線）に
Ｉ−Ｖ特性を示す。
【００２６】（第３の実施形態）Ｓｉ基板を除去するま
では第１の実施形態と同様に行った。その後、表面が安
定する溶液、例えば炭酸カリウム溶液によって低電子濃
度３Ｃ−ＳｉＣ（図２を援用すると３に相当。）をエッ
チングした。低電子濃度層（３）の表面には表面極薄層
として絶縁層が形成された（図２を援用すると３ａに相
当。）。この絶縁層の組成はＳｉＯ2であり、膜厚は１
ｎｍであった。さらに低電子濃度層（３）にショットキ
ー電極（４）、高電子濃度層（２）にオーミック電極
（５）を形成し、ショットキー素子を作製した。逆方向
耐圧が８２０Ｖの良好なショットキー特性が得られた。
図５のａ（一点鎖線）にＩ−Ｖ特性を示す。
では第１の実施形態と同様に行った。その後、表面が安
定する溶液、例えば炭酸カリウム溶液によって低電子濃
度３Ｃ−ＳｉＣ（図２を援用すると３に相当。）をエッ
チングした。低電子濃度層（３）の表面には表面極薄層
として絶縁層が形成された（図２を援用すると３ａに相
当。）。この絶縁層の組成はＳｉＯ2であり、膜厚は１
ｎｍであった。さらに低電子濃度層（３）にショットキ
ー電極（４）、高電子濃度層（２）にオーミック電極
（５）を形成し、ショットキー素子を作製した。逆方向
耐圧が８２０Ｖの良好なショットキー特性が得られた。
図５のａ（一点鎖線）にＩ−Ｖ特性を示す。
【００２７】（第４の実施形態）Ｓｉ基板を除去するま
では第１の実施形態と同様に行った。その後、気相成長
によって低電子濃度層（図２を援用すると３に相当。）
表面に薄い絶縁層（図２を援用すると３ａに相当。）を
形成した。原料ガスとしてはモノシランとアンモニアを
用い、成膜条件は減圧とした。この絶縁層の組成はＳｉ
Ｎであり、膜厚は２ｎｍであった。さらに低電子濃度層
（３）にショットキー電極（４）、高電子濃度層（２）
にオーミック電極（５）を形成し、ショットキー素子を
作製した。逆方向耐圧が８６０Ｖの良好なショットキー
特性が得られた。図５のａ（一点鎖線）にＩ−Ｖ特性を
示す。
では第１の実施形態と同様に行った。その後、気相成長
によって低電子濃度層（図２を援用すると３に相当。）
表面に薄い絶縁層（図２を援用すると３ａに相当。）を
形成した。原料ガスとしてはモノシランとアンモニアを
用い、成膜条件は減圧とした。この絶縁層の組成はＳｉ
Ｎであり、膜厚は２ｎｍであった。さらに低電子濃度層
（３）にショットキー電極（４）、高電子濃度層（２）
にオーミック電極（５）を形成し、ショットキー素子を
作製した。逆方向耐圧が８６０Ｖの良好なショットキー
特性が得られた。図５のａ（一点鎖線）にＩ−Ｖ特性を
示す。
【００２８】（第５の実施形態）Ｓｉ基板を除去するま
では第１の実施形態と同様に行った。その後、試料を大
気中に１０日間放置することにより、低電子濃度層（図
２を援用すると３に相当。）表面に薄い絶縁層（図２を
援用すると３ａに相当。）を形成した。この絶縁層の組
成はＮを含むＳｉＯ2であり、膜厚は１ｎｍであった。
ここで、大気の雰囲気は湿度５０％であった。さらに低
電子濃度層（３）にショットキー電極（４）、高電子濃
度層（２）にオーミック電極（５）を形成し、ショット
キー素子を作製した。逆方向耐圧が８４０Ｖの良好なシ
ョットキー特性が得られた。図５のａ（一点鎖線）にＩ
−Ｖ特性を示す。
では第１の実施形態と同様に行った。その後、試料を大
気中に１０日間放置することにより、低電子濃度層（図
２を援用すると３に相当。）表面に薄い絶縁層（図２を
援用すると３ａに相当。）を形成した。この絶縁層の組
成はＮを含むＳｉＯ2であり、膜厚は１ｎｍであった。
ここで、大気の雰囲気は湿度５０％であった。さらに低
電子濃度層（３）にショットキー電極（４）、高電子濃
度層（２）にオーミック電極（５）を形成し、ショット
キー素子を作製した。逆方向耐圧が８４０Ｖの良好なシ
ョットキー特性が得られた。図５のａ（一点鎖線）にＩ
−Ｖ特性を示す。
【００２９】なお、本発明は上記実施形態に限定される
ものではない。例えば、意図しないで３Ｃ−ＳｉＣ上に
薄い絶縁層が形成された場合も本発明に含まれる。
ものではない。例えば、意図しないで３Ｃ−ＳｉＣ上に
薄い絶縁層が形成された場合も本発明に含まれる。
【００３０】その他、本発明の趣旨を逸脱しない範囲で
種々変形して実施することが可能である。
種々変形して実施することが可能である。
【００３１】
【発明の効果】以上のように本発明によれば、良好なシ
ョットキー特性を有する３Ｃ−ＳｉＣ結晶を備えた半導
体素子及びその製造方法を提供することが可能である。
ョットキー特性を有する３Ｃ−ＳｉＣ結晶を備えた半導
体素子及びその製造方法を提供することが可能である。
【図１】 本発明の第１の実施形態に係る３Ｃ−ＳｉＣ
ショットキー素子の製造方法を示す工程断面図。
ショットキー素子の製造方法を示す工程断面図。
【図２】 図１に続く工程断面図。
【図３】 従来の３Ｃ−ＳｉＣショットキー素子の製造
方法を示す工程断面図。
方法を示す工程断面図。
【図４】 図３に続く工程断面図。
【図５】 本発明（ａ）及び従来例（ｂ）のショットキ
ー素子の電流−電圧特性を示す特性図。
ー素子の電流−電圧特性を示す特性図。
【符号の説明】 １…Ｓｉ基板 ２…高電子濃度３Ｃ−ＳｉＣ層 ３…低電子濃度３Ｃ−ＳｉＣ層 ３ａ…シリコン酸化膜 ４…ショットキー電極 ５…オーミック電極 １０１…Ｓｉ基板 １０２…高電子濃度３Ｃ−ＳｉＣ層 １０３…低電子濃度３Ｃ−ＳｉＣ層 １０４…ショットキー電極 １０５…オーミック電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 四戸 孝 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 Ｆターム(参考） 4M104 AA03 CC03 DD29 EE02 GG03
Claims (8)
- 【請求項１】 表面に３Ｃ型結晶構造のＳｉＣ領域が形
成された基板と、前記ＳｉＣ領域とショットキー接合を
形成する金属層と、前記ＳｉＣ領域と前記金属層との間
に介在し、当該金属層からの電流注入を可能とする、Ｓ
ｉを構成元素とする絶縁薄膜とを備えたことを特徴とす
る半導体素子。 - 【請求項２】 前記薄膜がＳｉＯ2からなることを特徴
とする請求項１記載の半導体素子。 - 【請求項３】 前記薄膜の厚みが１ｎｍ以上５ｎｍ以下
であることを特徴とする請求項２記載の半導体素子。 - 【請求項４】 表面に３Ｃ型結晶構造のＳｉＣ領域が形
成された基板と、前記ＳｉＣ領域とショットキー接合を
形成する金属層と、前記ＳｉＣ領域と前記金属層との間
に介在し、当該金属層からの電流注入を可能とする、Ｓ
ｉを構成元素とする絶縁薄膜とを備えた半導体素子を製
造する方法であって、３Ｃ型結晶構造のＳｉＣ領域に不
純物をイオン注入することにより当該領域上に前記絶縁
薄膜を生成することを特徴とする半導体素子の製造方
法。 - 【請求項５】 表面に３Ｃ型結晶構造のＳｉＣ領域が形
成された基板と、前記ＳｉＣ領域とショットキー接合を
形成する金属層と、前記ＳｉＣ領域と前記金属層との間
に介在し、当該金属層からの電流注入を可能とする、Ｓ
ｉを構成元素とする絶縁薄膜とを備えた半導体素子を製
造する方法であって、３Ｃ型結晶構造のＳｉＣ領域を溶
液にてエッチングすることにより当該領域上に前記絶縁
薄膜を生成することを特徴とする半導体素子の製造方
法。 - 【請求項６】 表面に３Ｃ型結晶構造のＳｉＣ領域が形
成された基板と、前記ＳｉＣ領域とショットキー接合を
形成する金属層と、前記ＳｉＣ領域と前記金属層との間
に介在し、当該金属層からの電流注入を可能とする、Ｓ
ｉを構成元素とする絶縁薄膜とを備えた半導体素子を製
造する方法であって、３Ｃ型結晶構造のＳｉＣ領域上に
気相成長法により前記絶縁薄膜を生成することを特徴と
する半導体素子の製造方法。 - 【請求項７】 表面に３Ｃ型結晶構造のＳｉＣ領域が形
成された基板と、前記ＳｉＣ領域とショットキー接合を
形成する金属層と、前記ＳｉＣ領域と前記金属層との間
に介在し、当該金属層からの電流注入を可能とする、Ｓ
ｉを構成元素とする絶縁薄膜とを備えた半導体素子を製
造する方法であって、３Ｃ型結晶構造のＳｉＣ領域を大
気中に５日以上放置することにより当該領域上に前記絶
縁薄膜を生成することを特徴とする半導体素子の製造方
法。 - 【請求項８】 前記薄膜としてＳｉＯ2からなる薄膜を
形成することを特徴とする請求項４乃至７のいずれかに
記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001095023A JP3651666B2 (ja) | 2001-03-29 | 2001-03-29 | 半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001095023A JP3651666B2 (ja) | 2001-03-29 | 2001-03-29 | 半導体素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299642A true JP2002299642A (ja) | 2002-10-11 |
| JP3651666B2 JP3651666B2 (ja) | 2005-05-25 |
Family
ID=18949135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001095023A Expired - Fee Related JP3651666B2 (ja) | 2001-03-29 | 2001-03-29 | 半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3651666B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242797A (ja) * | 2006-03-07 | 2007-09-20 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2009054814A (ja) * | 2007-08-28 | 2009-03-12 | National Institute For Materials Science | 電子素子 |
| JP2009081392A (ja) * | 2007-09-27 | 2009-04-16 | National Institute Of Advanced Industrial & Technology | 高出力ダイヤモンド半導体素子 |
| JP2009231438A (ja) * | 2008-03-21 | 2009-10-08 | Sumco Corp | 炭化珪素ウェーハ |
| JP2017126604A (ja) * | 2016-01-12 | 2017-07-20 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機 |
| US10763339B2 (en) | 2015-02-11 | 2020-09-01 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor device having a Schottky contact |
-
2001
- 2001-03-29 JP JP2001095023A patent/JP3651666B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242797A (ja) * | 2006-03-07 | 2007-09-20 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2009054814A (ja) * | 2007-08-28 | 2009-03-12 | National Institute For Materials Science | 電子素子 |
| JP2009081392A (ja) * | 2007-09-27 | 2009-04-16 | National Institute Of Advanced Industrial & Technology | 高出力ダイヤモンド半導体素子 |
| JP2009231438A (ja) * | 2008-03-21 | 2009-10-08 | Sumco Corp | 炭化珪素ウェーハ |
| US10763339B2 (en) | 2015-02-11 | 2020-09-01 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor device having a Schottky contact |
| JP2017126604A (ja) * | 2016-01-12 | 2017-07-20 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3651666B2 (ja) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6136727A (en) | Method for forming thermal oxide film of silicon carbide semiconductor device | |
| JP3307647B2 (ja) | 高低抗炭化ケイ素の製法 | |
| JP4185215B2 (ja) | ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法 | |
| US20110006310A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP4666200B2 (ja) | ＳｉＣ半導体装置の製造方法 | |
| JP2009088223A (ja) | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置 | |
| JPH04223330A (ja) | 単結晶珪素基板上への化合物半導体単結晶の作製方法 | |
| JP2007131504A (ja) | ＳｉＣエピタキシャルウエーハおよびそれを用いた半導体デバイス | |
| JP2005311347A (ja) | ショットキー接合型半導体装置の製造方法 | |
| JPH0383332A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2007103728A (ja) | 炭化珪素半導体装置 | |
| WO2014161463A1 (zh) | 半导体器件栅氧化层的形成方法 | |
| JP2001035838A (ja) | 炭化珪素半導体素子の製造方法 | |
| JP3651666B2 (ja) | 半導体素子及びその製造方法 | |
| JP2005294611A (ja) | 炭化珪素半導体基板及びその製造方法 | |
| JP2000012482A (ja) | 炭化けい素半導体素子の製造方法 | |
| US8728877B2 (en) | Method for manufacturing silicon carbide semiconductor device with a single crystal substrate | |
| JP2000001398A (ja) | 炭化けい素半導体基板の製造方法 | |
| JP2006120897A (ja) | 炭化珪素素子及びその製造方法 | |
| KR20230132455A (ko) | 에피택셜 웨이퍼의 제조방법 | |
| JP4857698B2 (ja) | 炭化珪素半導体装置 | |
| CN115552630A (zh) | SiC层叠体、其制造方法和半导体器件 | |
| JP2011023502A (ja) | 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法 | |
| JP5540296B2 (ja) | ダイヤモンド電子素子及びその製造方法 | |
| JP4742399B2 (ja) | ３−５族化合物半導体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050215 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20130304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |