JP2002299552A - 電力用半導体装置 - Google Patents

電力用半導体装置

Info

Publication number
JP2002299552A
JP2002299552A JP2001105046A JP2001105046A JP2002299552A JP 2002299552 A JP2002299552 A JP 2002299552A JP 2001105046 A JP2001105046 A JP 2001105046A JP 2001105046 A JP2001105046 A JP 2001105046A JP 2002299552 A JP2002299552 A JP 2002299552A
Authority
JP
Japan
Prior art keywords
external connection
power semiconductor
circuit pattern
connection terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001105046A
Other languages
English (en)
Other versions
JP2002299552A5 (ja
JP4150508B2 (ja
Inventor
Junji Yamada
順治 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18957809&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2002299552(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001105046A priority Critical patent/JP4150508B2/ja
Priority to US09/954,149 priority patent/US7087990B2/en
Priority to DE10156769A priority patent/DE10156769B4/de
Publication of JP2002299552A publication Critical patent/JP2002299552A/ja
Publication of JP2002299552A5 publication Critical patent/JP2002299552A5/ja
Application granted granted Critical
Publication of JP4150508B2 publication Critical patent/JP4150508B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】 【課題】 大きな電流の取扱いが可能でありつつ、小型
にまた一層短時間で製造可能である電力用半導体装置を
提供する。 【解決手段】 ケース内側で絶縁基板上に形成された複
数の回路パターンうちの１つに載置される電力用半導体
素子から、ケース外側で露出する外部接続用端子まで電
極を取り出す電極構造を備えた電力用半導体装置におい
て、上記外部接続用端子が、ケース本体にインサート成
形され、その一端側でケース外側に露出する一方、その
他端側で上記電力用半導体素子が載置される回路パター
ンとは別の回路パターンに接合されるとともに、その接
合側の面と反対の面にボンディングされたワイヤ部材を
介して、上記電力用半導体素子と接続配線されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電力用半導体装置
に関する。
【０００２】
【従来の技術】近年、高電圧・高電流を制御・変換する
電力用半導体装置は、電力，交通，家電等のパワーエレ
クトロニクス分野で広範囲に渡って利用されており、そ
のさらなる高性能化，小型化が求められている。現在、
これらの要求を満たすための研究・開発が盛んに行われ
ている。
【０００３】図７及び８は、それぞれ、従来知られた電
力用半導体装置の内部構造を示す平面図及び断面説明図
である。この電力用半導体装置４０では、絶縁基板４
１，４２の上面に複数の回路パターン４３，４４，４５
が形成されており、また、１つの回路パターン４４の上
面には、複数の電力用半導体素子４６が搭載されてい
る。各半導体素子４６の電極と回路パターン４３との間
及び回路パターン４４，４５の間には、それぞれ、ワイ
ヤ４７，４８が接続配線されている。更に、この電力用
半導体装置４０では、外部接続用端子として、外装ケー
ス４９内にインサート成形された電極端子５０，５１が
設けられ、これらは、それぞれ、ワイヤ５２，５３を介
して、回路パターン４３，４５に接続されている。
【０００４】図８からよく分かるように、外装ケース４
９の下端部が、絶縁基板４１，４２がその上面に設けら
れた金属ベース５４の外周縁に接着されており、特に図
示しないが、この外装ケース４９の内部に樹脂を注入し
て、ケース内の各構成が封止される。この電力用半導体
装置４０では、例えば、電極端子５０に印加された電流
が、ワイヤ５２，絶縁基板４１上の回路パターン４３，
ワイヤ４７を経由して、半導体素子４６へ導かれ、該半
導体素子４６により電流制御された上で、更に、回路パ
ターン４４，ワイヤ４８，回路パターン４５，ワイヤ５
３を経由して、電極端子５１へ導かれる構造となってい
る。
【０００５】
【発明が解決しようとする課題】しかし、かかる構造を
備えた従来の電力用半導体装置４０において、絶縁基板
４１，４２上に形成される回路パターン４３，４５に大
きな電流を流すには、これら回路パターン４３，４５の
幅を大きくする必要があり、その結果、装置全体の幅が
大きくなるという問題があった。また、電極端子５０及
び回路パターン４３、また、電極端子５１及び回路パタ
ーン４５は、それぞれ、ワイヤ５２，５３によってワイ
ヤボンディングされているので、これらの間に大きな電
流を流すには、多数のワイヤが必要となり、ワイヤボン
ディング作業に要する時間が大きくなるという問題があ
った。
【０００６】本発明は、上記技術的課題に鑑みてなされ
たもので、大きな電流の取扱いが可能でありつつ、小型
にまたより簡単に製造可能である電力用半導体装置を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本願の第１の発明は、ケ
ース内側で絶縁基板上に形成された複数の回路パターン
うちの１つに載置される電力用半導体素子から、ケース
外側で露出する外部接続用端子まで電極を取り出す電極
構造を備えた電力用半導体装置において、上記外部接続
用端子が、外装ケースにインサート成形され、その一端
側でケース外側に露出する一方、その他端側で上記電力
用半導体素子が載置される回路パターンとは別の回路パ
ターンに接合されるとともに、その接合側の面と反対の
面にボンディングされたワイヤ部材を介して、上記電力
用半導体素子と接続配線されていることを特徴としたも
のである。
【０００８】また、本願の第２の発明は、上記第１の発
明において、上記ワイヤ部材が、外部接続用端子に対し
て、該外部接続用端子が回路パターンに接合される領域
にてボンディングされていることを特徴としたものであ
る。
【０００９】更に、本願の第３の発明は、上記第１又は
第２の発明において、上記外部接続用端子が、上記回路
パターンに対して不連続に接合されていることを特徴と
したものである。
【００１０】また、更に、本願の第４の発明は、上記第
１〜４の発明のいずれか一において、上記外部接続用端
子と回路パターンとが、それらの接合面の一部が導電性
材料により接合され、他の部分が互いに絶縁されている
ことを特徴としたものである。
【００１１】また、更に、本願の第５の発明は、上記第
１〜４の発明のいずれか一において、上記外部接続用端
子が、上記回路パターンに接合される面にて、該回路パ
ターンの表面よりも小さなサイズを有していることを特
徴としたものである。
【００１２】また、更に、本願の第６の発明は、上記第
１〜４の発明のいずれか一において、上記外部接続用端
子が、上記回路パターンに接合される面にて、該回路パ
ターンの表面よりも大きなサイズを有していることを特
徴としたものである。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付図面を参照しながら説明する。 実施の形態１．図１及び２は、それぞれ、本発明の実施
の形態１に係る電力用半導体装置の内部構造を示す平面
図及び断面説明図である。この電力用半導体装置１０
は、金属ベース８上に電力用半導体素子７及びその周辺
の電極配線が設けられ、その周囲を外装ケース１により
取り囲まれた上で、ケース内部の各構成が樹脂封止され
る構造を有している。外装ケース９の内部では、金属ベ
ース８上に第１及び第２の絶縁基板２，３が設けられ、
第１の絶縁基板２に第１及び第２の回路パターン４，５
が形成される一方、第２の絶縁基板３には第３の回路パ
ターン６が形成される。第２の回路パターン５には、複
数の（この実施の形態では３つ）電力用半導体素子７が
載置されている。
【００１４】この実施の形態１では、第１及び第２の外
部接続用端子１，１３が、外装ケース９にインサート成
形され、その一端側でケース外側に露出する一方、その
他端側で電力用半導体素子７が載置される第２の回路パ
ターン５とは別の回路パターンに接合されている。具体
的には、第１の外部接続用端子１が、第１の回路パター
ン４に導電性の接合材１４を介して接合され、また、第
２の外部接続用端子１３が、第３の回路パターン６に導
電性の接合材１６を介して接合されている。図では、第
１の外部接続用端子１の外部露出部分及び接合部位を、
それぞれ、符号１ａ及び１ｂであらわし、また、第２の
外部接続用端子１３の露出部位及び接合部位を、それぞ
れ、符号１３ａ及び１３ｂであらわす。
【００１５】図２からよく分かるように、第１及び第２
の外部接続用端子１，１３は、全体として段付き形状に
形成され、これらの露出部位１ａ，１３ａおよび接合部
位１ｂ，１３ｂは、金属ベース８に対し平行をなして延
びるように、外装ケース９に固定されている。更に、第
１の外部接続用端子１の接合部位１ｂには、その接合側
の面と反対の面（すなわち上面側）に複数本のワイヤ１
１がボンディングされ、これらのワイヤ１１を介して電
力用半導体素子７と接続されている。他方、第２の外部
接続用端子の接合部位１３ｂには、その接合側の面と反
対の面（すなわち上面側）に複数本のワイヤ１２がボン
ディングされ、これらのワイヤ１２を介して第２の回路
パターン５と接続されている。
【００１６】かかる構成を備えた電力用半導体装置１０
では、例えば外部接続用端子１の露出部位１ａに印加さ
れた電流が、その接合部位１ｂに流れ、該接合部位１ｂ
と接合された第１の回路パターン４に供給される。電流
は、更に、ワイヤ１１を経由して、第２の回路パターン
５上に載置された電力用半導体素子７へ導かれ、該半導
体素子４７により電流制御された上で、更に、第２の回
路パターン５，ワイヤ１２を経由して、電極端子１３へ
送られるようになっている。
【００１７】また、この実施の形態１では、第１の外部
接続用端子１の接合部位１ｂが、第１の回路パターン４
の表面よりも小さなサイズを有している。この場合に
は、第１の回路パターン４と外部接続用端子１の接合部
位１ｂとの間の熱膨張差で生じる応力を緩和することが
できる。その結果、装置１０の信頼性を向上させること
が可能である。
【００１８】図３は、電力用半導体装置１０内の第１の
外部接続用端子１を拡大して示す斜視図である。この図
からよく分かるように、電力用半導体素子７と外部接続
用端子１とを接続するワイヤ１１が、外部接続用端子１
に対して、それが第１の回路パターン４に接合される領
域内で、すなわち接合部位１ｂにて、ボンディングされ
ている。この場合、第１の外部接続用端子１の接合部位
１ｂにおける移動が防止され、これにより、複数本のワ
イヤ１１のボンディング強度を高めることができる。ま
た、この場合には、接合部位１ｂが水平面をなすため、
ボンディング作業に際して、それらのボンディング強度
のばらつきを低減させることができる。
【００１９】以上のように、外装ケース９の本体にイン
サート成形された第１及び第２の外部接続用端子１，１
３を、それぞれ、ケース内部にて、第１及び第２の絶縁
基板２，３上に形成された第１及び第３の回路パターン
４，６に直接に接合させることにより、多数のワイヤを
ボンディングする必要なしに、大きな電流を流すことが
できる構造を簡単に製造することができる。また、この
場合には、第１及び第３の回路パターン４，６にボンデ
ィングされるワイヤがないため、第１及び第３の回路パ
ターン４，６の平面寸法を小さく設定することができ
る。その結果、小型で電流容量が大きい電力用半導体装
置１０を提供することが可能となる。更に、第１及び第
３の回路パターン４上に第１及び第２の外部接続用端子
１，１３を接合させたので、各外部接続用端子１，１３
用の接合パターンを絶縁基板２，３上に設ける必要がな
く、装置１０の小型化及びコスト低減を図ることができ
る。
【００２０】次に、本発明の他の実施の形態について説
明する。なお、以下では、上記実施の形態１における場
合と同一のものには同じ符号を付し、それ以上の説明を
省略する。 実施の形態２．図４は、本発明の実施の形態２に係る電
力用半導体装置１０内の第１の外部接続用端子１を拡大
して示す断面説明図である。この実施の形態２では、第
１の外部接続用端子１が、その接合部位１ｂにて、第１
の回路パターン４に対し、不連続な導電性の接合材２１
により接合されている。これによって、回路パターン４
に対する外部接続用端子１の接合は不連続となり、回路
パターン４と第１の外部接続用端子１との熱膨張差で生
じる応力を緩和することができる。その結果、装置の信
頼性を向上させることができる。なお、ここでは、第１
の外部接続用端子１のみを取り上げて説明したが、この
態様は第２の外部接続用端子１３の接合構造にも適用可
能である。
【００２１】実施の形態３．図５は、本発明の実施の形
態３に係る電力用半導体装置内の外部接続用端子の接続
構造を拡大して示す断面説明図である。この実施の形態
３では、第１の外部接続用端子１が、その接合部位１ｂ
にて、第１の回路パターン４に対し、それらの接合面の
一部について絶縁性材料３１により、また、その他の一
部について導電性材料２１により接合されている。この
ように、回路パターン４と外部接続用端子１との電気的
接続箇所を限定することで、外部接続用端子１に流れる
電流に関係なく、回路パターン４での電圧検出を容易に
行なうことが可能となる。なお、ここでは、絶縁性材料
３１を設けることにより、回路パターン４と外部接続用
端子１との電気的接続箇所を限定したが、絶縁性材料３
１を設ける代わりに、例えば空気絶縁を用いてもよい。
第１の外部接続用端子１のみを取り上げて説明したが、
この態様は第２の外部接続用端子１３の接合構造にも適
用可能である。
【００２２】実施の形態４．図６は、本発明の実施の形
態４に係る電力用半導体装置の内部構造を示す平面図で
ある。この実施の形態４では、第１の外部接続用端子４
１が、回路パターン４４に接合される部位４１ｂにて、
回路パターン４４の表面よりも大きなサイズを有してい
る。この場合、外部接続用端子４１に対してより大きな
電流を流すことができる。
【００２３】なお、本発明は、例示された実施の形態に
限定されるものでなく、本発明の要旨を逸脱しない範囲
において、種々の改良及び設計上の変更が可能であるこ
とは言うまでもない。
【００２４】
【発明の効果】本願の請求項１の発明によれば、ケース
内側で絶縁基板上に形成された複数の回路パターンのい
ずれかに載置される電力用半導体素子から、ケース外側
で露出する外部接続用端子まで電極を取り出す電極構造
を備えた電力用半導体装置において、上記外部接続用端
子が、ケース本体にインサート成形され、その一端側で
ケース外側に露出する一方、その他端側で上記電力用半
導体素子が載置される回路パターンとは別の回路パター
ンに接合されるとともに、その接合側の面と反対の面に
ボンディングされたワイヤ部材を介して、上記電力用半
導体素子と接続配線されているので、外装ケースの本体
にインサート成形された外部接続用端子を、ケース内部
にて、絶縁基板上に形成された回路パターンに直接に接
合させ、多数のワイヤをボンディングする必要なしに、
大きな電流を流すことができる構造を簡単に製造するこ
とができる。また、この場合には、回路パターンの平面
寸法を小さく設定することができ、小型で電流容量が大
きい電力用半導体装置を提供することが可能となる。更
に、回路パターン上に外部接続用端子を接合させたの
で、各外部接続用端子用の接合パターンを絶縁基板上に
設ける必要がなく、装置の小型化及びコスト低減を図る
ことができる。
【００２５】また、本願の請求項２の発明によれば、上
記ワイヤ部材が、外部接続用端子に対して、該外部接続
用端子が回路パターンに接合される領域内でボンディン
グされているので、ボンディング強度を更に高めること
ができるのみならず、複数のボンディングワイヤのボン
ディング強度のばらつきを低減することができる。
【００２６】更に、本願の請求項３の発明によれば、上
記外部接続用端子が、上記回路パターンに対して不連続
に接合されているので、絶縁基板と外部接続用端子との
間の熱膨張差で生じる応力を緩和することができる。そ
の結果、装置の信頼性を向上させることが可能である。
【００２７】また、更に、本願の請求項４の発明によれ
ば、上記外部接続用端子と回路パターンとが、それらの
接合面の一部が導電性材料により接合され、他の部分が
互いに絶縁されており、回路パターンと外部接続用端子
との電気的接続箇所を限定することで、外部接続用端子
に流れる電流に関係なく、回路パターンでの電圧検出を
容易に行なうことが可能となる。
【００２８】また、更に、本願の請求項５の発明によれ
ば、上記外部接続用端子が、上記回路パターンに接合さ
れる面にて、該回路パターンの表面よりも小さなサイズ
を有しているので、絶縁基板と外部接続用端子との間の
熱膨張差で生じる応力を緩和することができる。
【００２９】また、更に、本願の請求項６の発明によれ
ば、上記外部接続用端子が、上記回路パターンに接合さ
れる面にて、該回路パターンの表面よりも大きなサイズ
を有しているので、より大きな電流を外部接続用端子に
印加することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る電力用半導体装
置の内部構造を示す平面図である。
【図２】 上記電力用半導体装置の内部構造を示す断面
説明図である。
【図３】 上記電力用半導体装置内の外部接続用端子を
拡大して示す斜視図である。
【図４】 本発明の実施の形態２に係る電力用半導体装
置内の外部接続用端子の接続構造を拡大して示す断面説
明図である。
【図５】 本発明の実施の形態３に係る電力用半導体装
置内の外部接続用端子の接続構造を拡大して示す断面説
明図である。
【図６】 本発明の実施の形態４に係る電力用半導体装
置の内部構造を示す平面図である。
【図７】 従来の電力用半導体装置の内部構造を示す平
面図である。
【図８】 従来の電力用半導体装置の内部構造を示す断
面説明図である。
【符号の説明】
１，１３ 外部接続用端子，２，３ 絶縁基板，４，
５，６ 回路パターン，７ 電力用半導体素子，８ 金
属ベース，１０ 電力用半導体装置，１１，１２ワイ
ヤ，２１ 不連続な接合材，３１ 絶縁性接合材

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ケース内側で絶縁基板上に形成された複
    数の回路パターンうちの１つに載置される電力用半導体
    素子から、ケース外側で露出する外部接続用端子まで電
    極を取り出す電極構造を備えた電力用半導体装置におい
    て、 上記外部接続用端子が、ケース本体にインサート成形さ
    れ、その一端側でケース外側に露出する一方、その他端
    側で上記電力用半導体素子が載置される回路パターンと
    は別の回路パターンに接合されるとともに、その接合側
    の面と反対の面にボンディングされたワイヤ部材を介し
    て、上記電力用半導体素子と接続配線されていることを
    特徴とする電力用半導体装置。
  2. 【請求項２】 上記ワイヤ部材が、外部接続用端子に対
    して、該外部接続用端子が回路パターンに接合される領
    域内でボンディングされていること特徴とする請求項１
    記載の電力用半導体装置。
  3. 【請求項３】 上記外部接続用端子が、上記回路パター
    ンに対して不連続に接合されていることを特徴とする請
    求項１又は２に記載の電力用半導体装置。
  4. 【請求項４】 上記外部接続用端子と回路パターンと
    が、それらの接合面の一部が導電性材料により接合さ
    れ、他の部分が互いに絶縁されていることを特徴とする
    請求項１〜３のいずれか一に記載の電力用半導体装置。
  5. 【請求項５】 上記外部接続用端子が、上記回路パター
    ンに接合される面にて、該回路パターンの表面よりも小
    さなサイズを有していることを特徴とする請求項１〜４
    のいずれか一に記載の電力用半導体装置。
  6. 【請求項６】 上記外部接続用端子が、上記回路パター
    ンに接合される面にて、該回路パターンの表面よりも大
    きなサイズを有していることを特徴とする請求項１〜４
    のいずれか一に記載の電力用半導体装置。
JP2001105046A 2001-04-03 2001-04-03 電力用半導体装置 Expired - Lifetime JP4150508B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001105046A JP4150508B2 (ja) 2001-04-03 2001-04-03 電力用半導体装置
US09/954,149 US7087990B2 (en) 2001-04-03 2001-09-18 Power semiconductor device
DE10156769A DE10156769B4 (de) 2001-04-03 2001-11-19 Leistungshalbleitereinrichtung mit einem äußeren Verbindungsanschluß zum Führen eines großen Stromes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001105046A JP4150508B2 (ja) 2001-04-03 2001-04-03 電力用半導体装置

Publications (3)

Publication Number Publication Date
JP2002299552A true JP2002299552A (ja) 2002-10-11
JP2002299552A5 JP2002299552A5 (ja) 2006-07-20
JP4150508B2 JP4150508B2 (ja) 2008-09-17

Family

ID=18957809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001105046A Expired - Lifetime JP4150508B2 (ja) 2001-04-03 2001-04-03 電力用半導体装置

Country Status (3)

Country Link
US (1) US7087990B2 (ja)
JP (1) JP4150508B2 (ja)
DE (1) DE10156769B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966344B2 (en) 2014-11-28 2018-05-08 Fuji Electric Co., Ltd. Semiconductor device with separated main terminals

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335632A (ja) * 2006-06-15 2007-12-27 Toyota Industries Corp 半導体装置
JP5107839B2 (ja) 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202548A (ja) 1986-02-28 1987-09-07 Mitsubishi Electric Corp 半導体装置
IT1249388B (it) * 1991-04-26 1995-02-23 Cons Ric Microelettronica Dispositivo a semiconduttore incapsulato in resina e completamente isolato per alte tensioni
JP2838625B2 (ja) * 1992-09-08 1998-12-16 株式会社日立製作所 半導体モジュール
JPH0770682B2 (ja) * 1992-12-28 1995-07-31 日本電気株式会社 混成集積回路装置
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
JP2913247B2 (ja) 1993-08-11 1999-06-28 株式会社日立製作所 パワー半導体モジュール及び車両用インバータ装置
JP3357220B2 (ja) 1995-07-07 2002-12-16 三菱電機株式会社 半導体装置
JP2800780B2 (ja) 1996-05-31 1998-09-21 株式会社日立製作所 ダイオード及びｉｇｂｔとの並列回路とそのモジュール及びそれを用いた電力変換装置
JP2000183249A (ja) 1998-12-11 2000-06-30 Mitsubishi Electric Corp パワー半導体モジュール
US6255585B1 (en) * 1999-01-29 2001-07-03 Advantest Corp. Packaging and interconnection of contact structure
DE19914741A1 (de) 1999-03-31 2000-10-12 Eupec Gmbh & Co Kg Leistungshalbleitermodul

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966344B2 (en) 2014-11-28 2018-05-08 Fuji Electric Co., Ltd. Semiconductor device with separated main terminals

Also Published As

Publication number Publication date
US20020140078A1 (en) 2002-10-03
JP4150508B2 (ja) 2008-09-17
DE10156769A1 (de) 2002-10-17
DE10156769B4 (de) 2006-11-30
US7087990B2 (en) 2006-08-08

Similar Documents

Publication Publication Date Title
JP5118888B2 (ja) 互いに電気絶縁された端子要素を備えたパワー半導体モジュール
JP5212417B2 (ja) パワー半導体モジュール
JP6665926B2 (ja) 半導体装置および半導体装置の製造方法
JP5168866B2 (ja) パワー半導体モジュール
KR20020006453A (ko) 반도체장치
US20080136015A1 (en) High power semiconductor device
JP2004228403A (ja) 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP2006165499A (ja) 半導体装置
JP2009253280A (ja) 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法
JP2004200677A (ja) パワー半導体モジュールのためのケーシング
JP5930980B2 (ja) 半導体装置およびその製造方法
JP2008270527A (ja) 電力用半導体モジュール
KR101734712B1 (ko) 파워모듈
WO2001082376A1 (fr) Dispositif a semi-conducteur
JP2004095769A (ja) 電力用半導体装置
JP2007173703A (ja) 半導体装置
JP4218243B2 (ja) 半導体装置
JP2007116172A (ja) パワー半導体モジュール
JP2005045237A (ja) 等級分け可能な構造技術によるパワー半導体モジュール
JP2020519027A (ja) 半導体モジュール
JP4461639B2 (ja) 半導体装置
JP4150508B2 (ja) 電力用半導体装置
WO2022059272A1 (ja) 半導体装置
JP2019145641A (ja) 半導体装置
JP2004349300A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4150508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term