JP2002299542A - 複合リードフレーム及びこれを用いた半導体装置 - Google Patents
複合リードフレーム及びこれを用いた半導体装置Info
- Publication number
- JP2002299542A JP2002299542A JP2001096763A JP2001096763A JP2002299542A JP 2002299542 A JP2002299542 A JP 2002299542A JP 2001096763 A JP2001096763 A JP 2001096763A JP 2001096763 A JP2001096763 A JP 2001096763A JP 2002299542 A JP2002299542 A JP 2002299542A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- tab
- gold
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】ＴＡＢ基板とリードフレームのインナーリード
を接続する金ワイヤを省略し、またＴＡＢ基板とインナ
ーリードを接着剤無しで接合し、信頼性を向上させるこ
と、さらには、接合時および接合後におけるリード変形
及びショート不良を防止する。 【解決手段】リードフレーム１のインナーリード先端２
ａに銀めっき部３を施し、またＴＡＢ基板６の絶縁性フ
ィルム１０上に形成した銅箔１１の配線パターンに金め
っき部１２を施し、この銀めっき部３と金めっき部１２
を接合してリードフレーム１とＴＡＢ基板６を金属接合
する。
を接続する金ワイヤを省略し、またＴＡＢ基板とインナ
ーリードを接着剤無しで接合し、信頼性を向上させるこ
と、さらには、接合時および接合後におけるリード変形
及びショート不良を防止する。 【解決手段】リードフレーム１のインナーリード先端２
ａに銀めっき部３を施し、またＴＡＢ基板６の絶縁性フ
ィルム１０上に形成した銅箔１１の配線パターンに金め
っき部１２を施し、この銀めっき部３と金めっき部１２
を接合してリードフレーム１とＴＡＢ基板６を金属接合
する。
Description
【０００１】
【発明の属する技術分野】本発明は複合リードフレーム
及びこれを用いたパッケージ構造の半導体装置に関する
ものである。
及びこれを用いたパッケージ構造の半導体装置に関する
ものである。
【０００２】
【従来の技術】従来、半導体用リードフレームのインナ
ーリードに、半導体装置用ＴＡＢ基板（テープキャリ
ア）のアウターリード部を接合し、ＴＡＢ基板と半導体
チップをＴＡＢ接合により一括接合する複合リードフレ
ームがある。この複合リードフレームでは、フレキシブ
ル配線ＴＡＢ基板のリードの外側部（アウターリード）
と外枠側のリードフレームの内側部（インナーリード）
とを何らかの方法で電気的に接続する必要がある。
ーリードに、半導体装置用ＴＡＢ基板（テープキャリ
ア）のアウターリード部を接合し、ＴＡＢ基板と半導体
チップをＴＡＢ接合により一括接合する複合リードフレ
ームがある。この複合リードフレームでは、フレキシブ
ル配線ＴＡＢ基板のリードの外側部（アウターリード）
と外枠側のリードフレームの内側部（インナーリード）
とを何らかの方法で電気的に接続する必要がある。
【０００３】従来の複合リードフレームを用いた半導体
パッケージの構造例を図４に示す。複合リードフレーム
は、絶縁性フィルムの片面に導体の微細配線パターンを
設けたＴＡＢ基板６と、リードフレーム１のインナーリ
ード２の先端２ａとを接合した構成を有する。
パッケージの構造例を図４に示す。複合リードフレーム
は、絶縁性フィルムの片面に導体の微細配線パターンを
設けたＴＡＢ基板６と、リードフレーム１のインナーリ
ード２の先端２ａとを接合した構成を有する。
【０００４】リードフレーム１のインナーリード先端２
ａには銀めっきから成る被覆（銀めっき部３）を施す。
またリードフレーム１はダイパット４を有し、そのダイ
パット４上に接着剤５を介してＴＡＢ基板６を貼付け
る。接着剤５には熱可塑性または熱硬化性のものを用
い、ダイパット４またはＴＡＢ基板６にその接着剤５を
塗布または貼付ける。
ａには銀めっきから成る被覆（銀めっき部３）を施す。
またリードフレーム１はダイパット４を有し、そのダイ
パット４上に接着剤５を介してＴＡＢ基板６を貼付け
る。接着剤５には熱可塑性または熱硬化性のものを用
い、ダイパット４またはＴＡＢ基板６にその接着剤５を
塗布または貼付ける。
【０００５】そして、半導体チップ７はＴＡＢ基板６上
に搭載され、半導体チップ７の素子電極とＴＡＢ基板６
の配線パターンを金ワイヤ８ａでボンディングする。ま
たＴＡＢ基板６の配線パターンとリードフレーム１のイ
ンナーリード先端２ａを金ワイヤ８ｂでボンディングす
る。その後、リードフレーム１のアウターリードを残し
て全体をレジン９で封止し、半導体パッケージを完成す
る。
に搭載され、半導体チップ７の素子電極とＴＡＢ基板６
の配線パターンを金ワイヤ８ａでボンディングする。ま
たＴＡＢ基板６の配線パターンとリードフレーム１のイ
ンナーリード先端２ａを金ワイヤ８ｂでボンディングす
る。その後、リードフレーム１のアウターリードを残し
て全体をレジン９で封止し、半導体パッケージを完成す
る。
【０００６】また、特開平５−９０３３４号公報には、
図５に示すように、絶縁性フィルム６１の片面に銅箔６
２の配線パターンを形成したＴＡＢテープ６０（ＴＡＢ
基板６）を、そのリード６３の外側部、すなわち絶縁性
フィルム６１の領域外へ延在したＴＡＢアウターリード
６３ａの部分にて、金属リードフレーム１のインナーリ
ード２の先端２ａと接合した構造であって、その接合部
を構成するＴＡＢテープ６０のＴＡＢアウターリード６
３ａ側には金又は銀の被覆６４を施し、また相手側のリ
ードフレーム１のインナーリード先端２ａには金又は銀
の被覆６５を施す構成が開示されている。
図５に示すように、絶縁性フィルム６１の片面に銅箔６
２の配線パターンを形成したＴＡＢテープ６０（ＴＡＢ
基板６）を、そのリード６３の外側部、すなわち絶縁性
フィルム６１の領域外へ延在したＴＡＢアウターリード
６３ａの部分にて、金属リードフレーム１のインナーリ
ード２の先端２ａと接合した構造であって、その接合部
を構成するＴＡＢテープ６０のＴＡＢアウターリード６
３ａ側には金又は銀の被覆６４を施し、また相手側のリ
ードフレーム１のインナーリード先端２ａには金又は銀
の被覆６５を施す構成が開示されている。
【０００７】
【発明が解決しようとする課題】しかしながら、図４に
示した従来構造の複合リードフレームを用いた場合、Ｔ
ＡＢ基板６とリードフレーム１のインナーリード２を金
ワイヤ８ｂでボンディングしたり、リードフレーム１の
ダイパット４またはＴＡＢ基板６に接着剤５を塗布また
は貼付ける必要があるため、工程数が多い。また接着剤
５を用いているためにキュアが必要になり、その時に発
生するアウトガス等により信頼性が劣る。
示した従来構造の複合リードフレームを用いた場合、Ｔ
ＡＢ基板６とリードフレーム１のインナーリード２を金
ワイヤ８ｂでボンディングしたり、リードフレーム１の
ダイパット４またはＴＡＢ基板６に接着剤５を塗布また
は貼付ける必要があるため、工程数が多い。また接着剤
５を用いているためにキュアが必要になり、その時に発
生するアウトガス等により信頼性が劣る。
【０００８】一方、図５に示した特開平５−９０３３４
号公報の複合リードフレームによれば、図４のＴＡＢ基
板６とリードフレーム１のインナーリード２を接続する
金ワイヤ８ｂの代わりにＴＡＢアウターリード６３ａを
直接に用いて接続した構造となるため、金ワイヤ８ｂを
省略することができる。
号公報の複合リードフレームによれば、図４のＴＡＢ基
板６とリードフレーム１のインナーリード２を接続する
金ワイヤ８ｂの代わりにＴＡＢアウターリード６３ａを
直接に用いて接続した構造となるため、金ワイヤ８ｂを
省略することができる。
【０００９】しかし、この特開平５−９０３３４号公報
に記載の複合リードフレームでは、図５から判るよう
に、ＴＡＢテープ６０のアウターリード接合部が銅箔等
の薄い単層構造であり、アウターリード６３ａの裏面に
絶縁性フィルム６１が存在しないため、アウターリード
６３ａのリード幅が細くなると、リードの剛性が弱くな
り、接合時に変形しやすく、隣接リードに接触し、ショ
ート不良になりやすい。また、接合後においてもリード
フレーム１の反り等により、インナーリード２がシフト
し、接合部のＴＡＢテープ６０のアウターリード６３ａ
も同時にシフトし、隣接リードに接触してショート不良
を起こしやすい。
に記載の複合リードフレームでは、図５から判るよう
に、ＴＡＢテープ６０のアウターリード接合部が銅箔等
の薄い単層構造であり、アウターリード６３ａの裏面に
絶縁性フィルム６１が存在しないため、アウターリード
６３ａのリード幅が細くなると、リードの剛性が弱くな
り、接合時に変形しやすく、隣接リードに接触し、ショ
ート不良になりやすい。また、接合後においてもリード
フレーム１の反り等により、インナーリード２がシフト
し、接合部のＴＡＢテープ６０のアウターリード６３ａ
も同時にシフトし、隣接リードに接触してショート不良
を起こしやすい。
【００１０】そこで、本発明の目的は、上記したＴＡＢ
基板とリードフレームのインナーリードを接続する金ワ
イヤを省略し、またＴＡＢ基板とインナーリードを接着
剤無しで接合し、信頼性を向上させること、さらには、
接合時および接合後におけるリード変形及びショート不
良を防止することにある。
基板とリードフレームのインナーリードを接続する金ワ
イヤを省略し、またＴＡＢ基板とインナーリードを接着
剤無しで接合し、信頼性を向上させること、さらには、
接合時および接合後におけるリード変形及びショート不
良を防止することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
め、本発明は、次のように構成したものである。
【００１２】請求項１の発明に係る複合リードフレーム
は、リードフレームのインナーリード先端に銀めっきを
施し、またＴＡＢ基板の絶縁性フィルム上に形成した銅
箔の配線パターンに金めっきを施し、この銀めっき部と
金めっき部を接合してリードフレームとＴＡＢ基板を金
属接合したことを特徴とする。
は、リードフレームのインナーリード先端に銀めっきを
施し、またＴＡＢ基板の絶縁性フィルム上に形成した銅
箔の配線パターンに金めっきを施し、この銀めっき部と
金めっき部を接合してリードフレームとＴＡＢ基板を金
属接合したことを特徴とする。
【００１３】請求項２の発明に係る複合リードフレーム
は、リードフレームのインナーリード先端に金めっきを
施し、またＴＡＢ基板の絶縁性フィルム上に形成した銅
箔の配線パターンに銀めっきを施し、この金めっき部と
銀めっき部を接合してリードフレームとＴＡＢ基板を金
属接合したことを特徴とする。
は、リードフレームのインナーリード先端に金めっきを
施し、またＴＡＢ基板の絶縁性フィルム上に形成した銅
箔の配線パターンに銀めっきを施し、この金めっき部と
銀めっき部を接合してリードフレームとＴＡＢ基板を金
属接合したことを特徴とする。
【００１４】請求項３の発明は、請求項１又は２に記載
の複合リードフレームにおいて、ＴＡＢ基板側の接合部
の断面構成が、絶縁性フィルムと、銅箔と、金めっき部
又は銀めっき部とからなることを特徴とする。
の複合リードフレームにおいて、ＴＡＢ基板側の接合部
の断面構成が、絶縁性フィルムと、銅箔と、金めっき部
又は銀めっき部とからなることを特徴とする。
【００１５】請求項４の発明に係る複合半導体装置は、
請求項１、２又は３のいずれかに記載の複合リードフレ
ームを用い、そのＴＡＢ基板上の配線パターン側に半導
体チップを搭載し、その素子電極をＴＡＢ基板の配線パ
ターンとボンディングワイヤにより接続し、リードフレ
ームのアウターリードを残して全体をレジンで封止した
ことを特徴とする。
請求項１、２又は３のいずれかに記載の複合リードフレ
ームを用い、そのＴＡＢ基板上の配線パターン側に半導
体チップを搭載し、その素子電極をＴＡＢ基板の配線パ
ターンとボンディングワイヤにより接続し、リードフレ
ームのアウターリードを残して全体をレジンで封止した
ことを特徴とする。
【００１６】＜発明の要点＞本発明は、リードフレーム
のインナーリード先端に銀めっき又は金めっきを施し、
またＴＡＢ基板の絶縁性フィルム上に形成した銅箔の配
線パターンに金めっき又は銀めっきを施し、この銀めっ
き部と金めっき部を接合してリードフレームとＴＡＢ基
板を金属接合した複合リードフレームであり、具体的に
は２つの形態がある。
のインナーリード先端に銀めっき又は金めっきを施し、
またＴＡＢ基板の絶縁性フィルム上に形成した銅箔の配
線パターンに金めっき又は銀めっきを施し、この銀めっ
き部と金めっき部を接合してリードフレームとＴＡＢ基
板を金属接合した複合リードフレームであり、具体的に
は２つの形態がある。
【００１７】第１は、リードフレームのインナーリード
先端に銀めっきを施し、またＴＡＢ基板の絶縁性フィル
ム上に形成した銅箔の配線パターンに金めっきを施し、
この銀めっき部と金めっき部を接合してリードフレーム
とＴＡＢ基板を金属接合した複合リードフレームである
（請求項１）。第２は、リードフレームのインナーリー
ド先端に金めっきを施し、またＴＡＢ基板の絶縁性フィ
ルム上に形成した銅箔の配線パターンに銀めっきを施
し、この金めっき部と銀めっき部を接合してリードフレ
ームとＴＡＢ基板を金属接合した複合リードフレームで
ある（請求項２）。
先端に銀めっきを施し、またＴＡＢ基板の絶縁性フィル
ム上に形成した銅箔の配線パターンに金めっきを施し、
この銀めっき部と金めっき部を接合してリードフレーム
とＴＡＢ基板を金属接合した複合リードフレームである
（請求項１）。第２は、リードフレームのインナーリー
ド先端に金めっきを施し、またＴＡＢ基板の絶縁性フィ
ルム上に形成した銅箔の配線パターンに銀めっきを施
し、この金めっき部と銀めっき部を接合してリードフレ
ームとＴＡＢ基板を金属接合した複合リードフレームで
ある（請求項２）。
【００１８】リードフレームのインナーリード先端の銀
めっきとＴＡＢ基板パターンの金めっきを熱圧着し、リ
ードフレームのインナーリードとＴＡＢ基板を電気的に
接合させるものである。このＴＡＢ基板側の接合部の断
面構成は、絶縁性フィルムと、銅箔と、金めっき部又は
銀めっき部とからなる（請求項３）。
めっきとＴＡＢ基板パターンの金めっきを熱圧着し、リ
ードフレームのインナーリードとＴＡＢ基板を電気的に
接合させるものである。このＴＡＢ基板側の接合部の断
面構成は、絶縁性フィルムと、銅箔と、金めっき部又は
銀めっき部とからなる（請求項３）。
【００１９】いずれの複合リードフレームにおいても、
ＴＡＢ基板側とリードフレーム側のリードが、銀めっき
部と金めっき部を介して直接に金属接合されるため、従
来構造で用いていた金ワイヤ及び金ワイヤボンディング
の工程を省略することができる。また接着剤を用いない
構造であるため、信頼性試験等の加熱によるアウトガス
の発生が無く信頼性に優れる。
ＴＡＢ基板側とリードフレーム側のリードが、銀めっき
部と金めっき部を介して直接に金属接合されるため、従
来構造で用いていた金ワイヤ及び金ワイヤボンディング
の工程を省略することができる。また接着剤を用いない
構造であるため、信頼性試験等の加熱によるアウトガス
の発生が無く信頼性に優れる。
【００２０】また、ＴＡＢ基板の接合部は、その絶縁性
フィルム上に形成した銅箔の配線パターンに金めっきを
施して成る金めっき部であり、その接合部には下地とし
て絶縁性フィルムが存在しているため、剛性が高く、従
ってリードの変形がない接合が可能であり、ショート不
良を防止することができる。
フィルム上に形成した銅箔の配線パターンに金めっきを
施して成る金めっき部であり、その接合部には下地とし
て絶縁性フィルムが存在しているため、剛性が高く、従
ってリードの変形がない接合が可能であり、ショート不
良を防止することができる。
【００２１】また本発明の半導体装置（請求項４）は、
複合リードフレームを用い、そのＴＡＢ基板上の配線パ
ターン側に半導体チップを搭載し、その素子電極をＴＡ
Ｂ基板の配線パターンとボンディングワイヤにより接続
し、リードフレームのアウターリードを残して全体をレ
ジンで封止した構成であり、ＴＡＢ基板側とリードフレ
ーム側のリードが、銀めっき部と金めっき部を介して直
接に金属接合されるため、従来におけるリードフレーム
とＴＡＢ基板のワイヤボンディングを省略した半導体装
置パッケージが得られる。
複合リードフレームを用い、そのＴＡＢ基板上の配線パ
ターン側に半導体チップを搭載し、その素子電極をＴＡ
Ｂ基板の配線パターンとボンディングワイヤにより接続
し、リードフレームのアウターリードを残して全体をレ
ジンで封止した構成であり、ＴＡＢ基板側とリードフレ
ーム側のリードが、銀めっき部と金めっき部を介して直
接に金属接合されるため、従来におけるリードフレーム
とＴＡＢ基板のワイヤボンディングを省略した半導体装
置パッケージが得られる。
【００２２】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
基づいて説明する。
【００２３】図１は本発明の複合リードフレームにおけ
る接合部の構造を示す断面図、図２はその複合リードフ
レームの構造を加熱圧着工程における状態にて示す断面
図、図３はこの複合リードフレームを用いて構成した半
導体装置のパッケージ構造の断面図である。
る接合部の構造を示す断面図、図２はその複合リードフ
レームの構造を加熱圧着工程における状態にて示す断面
図、図３はこの複合リードフレームを用いて構成した半
導体装置のパッケージ構造の断面図である。
【００２４】図２において、複合リードフレームは、絶
縁性フィルム１０の片面に銅箔１１によりリード１５を
含む微細配線パターンを設けたＴＡＢ基板６と、金属リ
ードフレーム１のインナーリード２の先端２ａとを接合
した構成を有する。
縁性フィルム１０の片面に銅箔１１によりリード１５を
含む微細配線パターンを設けたＴＡＢ基板６と、金属リ
ードフレーム１のインナーリード２の先端２ａとを接合
した構成を有する。
【００２５】リードフレーム１のインナーリード２の先
端２ａには、銀めっきから成る被覆（銀めっき部３）が
形成されている。またＴＡＢ基板６上に銅箔１１により
形成した配線パターンのリード１５（図１）には、金め
っきから成る被覆（金めっき部１２）が形成されてい
る。すなわち、ＴＡＢ基板６の接合パット部の断面は、
絶縁性フィルム１０を下地とした銅箔１１上に金めっき
部１２を形成した構造となっている。
端２ａには、銀めっきから成る被覆（銀めっき部３）が
形成されている。またＴＡＢ基板６上に銅箔１１により
形成した配線パターンのリード１５（図１）には、金め
っきから成る被覆（金めっき部１２）が形成されてい
る。すなわち、ＴＡＢ基板６の接合パット部の断面は、
絶縁性フィルム１０を下地とした銅箔１１上に金めっき
部１２を形成した構造となっている。
【００２６】このインナーリード先端２ａの銀めっき部
３とＴＡＢ基板６パターン接合パットの金めっき部１２
を図１のように位置合わせし、図２に示す如く上ヒータ
ブロック１３と下ヒータブロック１４により、リードフ
レーム１のインナーリード２とＴＡＢ基板６をクランプ
し、熱と圧力をかけて接合させる。すなわち銀めっき部
３と金めっき部１２を接合してリードフレーム１とＴＡ
Ｂ基板６を金属接合する。
３とＴＡＢ基板６パターン接合パットの金めっき部１２
を図１のように位置合わせし、図２に示す如く上ヒータ
ブロック１３と下ヒータブロック１４により、リードフ
レーム１のインナーリード２とＴＡＢ基板６をクランプ
し、熱と圧力をかけて接合させる。すなわち銀めっき部
３と金めっき部１２を接合してリードフレーム１とＴＡ
Ｂ基板６を金属接合する。
【００２７】この構造によりリードフレーム１とＴＡＢ
基板６が導通することになり、従来用いていた金ワイヤ
８ａによるワイヤボンディングが不要になる。
基板６が導通することになり、従来用いていた金ワイヤ
８ａによるワイヤボンディングが不要になる。
【００２８】この複合リードフレームを用いて半導体装
置パッケージを組み立てる際には、ＴＡＢ基板６上の銅
箔１１の配線パターン側に半導体チップ７を搭載し、そ
の素子電極と配線パターンの内側部（インナーリード）
とを金ワイヤ８ｂでワイヤボンディングして接続した
後、金属リードフレーム１のアウターリードを残して、
全体をレジン９でモールドし、半導体装置パッケージを
完成する。
置パッケージを組み立てる際には、ＴＡＢ基板６上の銅
箔１１の配線パターン側に半導体チップ７を搭載し、そ
の素子電極と配線パターンの内側部（インナーリード）
とを金ワイヤ８ｂでワイヤボンディングして接続した
後、金属リードフレーム１のアウターリードを残して、
全体をレジン９でモールドし、半導体装置パッケージを
完成する。
【００２９】
【発明の効果】以上説明したように本発明の複合リード
フレーム構造を用いることにより、リードフレームのイ
ンナーリードとＴＡＢ基板の配線パターンが銀めっき部
と金めっき部を介して直接に電気的に接合されるため、
従来構造で用いていた金ワイヤ及び金ワイヤボンディン
グの工程を省略することができる。また接着剤を用いな
い構造であるため、信頼性試験等の加熱によるアウトガ
スの発生が無く信頼性に優れる。
フレーム構造を用いることにより、リードフレームのイ
ンナーリードとＴＡＢ基板の配線パターンが銀めっき部
と金めっき部を介して直接に電気的に接合されるため、
従来構造で用いていた金ワイヤ及び金ワイヤボンディン
グの工程を省略することができる。また接着剤を用いな
い構造であるため、信頼性試験等の加熱によるアウトガ
スの発生が無く信頼性に優れる。
【００３０】さらに本発明では、ＴＡＢ基板側の接合部
が、絶縁性フィルムを下地とした銅箔上に金めっきを施
した構成となっているため、剛性が高く、リードの変形
がない接合を行うことができ、ショート不良を防止する
ことができる。
が、絶縁性フィルムを下地とした銅箔上に金めっきを施
した構成となっているため、剛性が高く、リードの変形
がない接合を行うことができ、ショート不良を防止する
ことができる。
【図１】本発明の複合リードフレームの接合部の断面構
造を示した図である。
造を示した図である。
【図２】本発明の複合リードフレームの断面構造を加熱
圧着時の状態で示した図である。
圧着時の状態で示した図である。
【図３】本発明の複合リードフレームを用いた半導体パ
ッケージの断面構造を示した図である。
ッケージの断面構造を示した図である。
【図４】従来の複合リードフレームを用いた半導体パッ
ケージの断面構造を示す図である。
ケージの断面構造を示す図である。
【図５】従来の複合リードフレームの接合部の断面構造
を示した図である。
を示した図である。
１ リードフレーム ２ インナーリード ２ａ インナーリード先端 ３ 銀めっき部 ６ ＴＡＢ基板 ７ 半導体チップ ８ａ 金ワイヤ ９ レジン １０ 絶縁性フィルム １１ 銅箔 １２ 金めっき部 １５ リード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 会田 誠人 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 Ｆターム(参考） 5F044 AA10 GG00 MM03 MM16 MM23 MM24 NN14 5F067 AA11 AA18 CC02 CC08 DA05 DA07 DC13 DC17
Claims (4)
- 【請求項１】リードフレームのインナーリード先端に銀
めっきを施し、またＴＡＢ基板の絶縁性フィルム上に形
成した銅箔の配線パターンに金めっきを施し、この銀め
っき部と金めっき部を接合してリードフレームとＴＡＢ
基板を金属接合したことを特徴とする複合リードフレー
ム。 - 【請求項２】リードフレームのインナーリード先端に金
めっきを施し、またＴＡＢ基板の絶縁性フィルム上に形
成した銅箔の配線パターンに銀めっきを施し、この金め
っき部と銀めっき部を接合してリードフレームとＴＡＢ
基板を金属接合したことを特徴とする複合リードフレー
ム。 - 【請求項３】請求項１又は２に記載の複合リードフレー
ムにおいて、ＴＡＢ基板側の接合部の断面構成が、絶縁
性フィルムと、銅箔と、金めっき部又は銀めっき部とか
らなることを特徴とする複合リードフレーム。 - 【請求項４】請求項１、２又は３のいずれかに記載の複
合リードフレームを用い、そのＴＡＢ基板上の配線パタ
ーン側に半導体チップを搭載し、その素子電極をＴＡＢ
基板の配線パターンとボンディングワイヤにより接続
し、リードフレームのアウターリードを残して全体をレ
ジンで封止したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001096763A JP2002299542A (ja) | 2001-03-29 | 2001-03-29 | 複合リードフレーム及びこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001096763A JP2002299542A (ja) | 2001-03-29 | 2001-03-29 | 複合リードフレーム及びこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002299542A true JP2002299542A (ja) | 2002-10-11 |
Family
ID=18950645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001096763A Pending JP2002299542A (ja) | 2001-03-29 | 2001-03-29 | 複合リードフレーム及びこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002299542A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242743A (ja) * | 2006-03-07 | 2007-09-20 | Hitachi Ltd | 鉛フリーはんだを用いたリード付き電子部品 |
-
2001
- 2001-03-29 JP JP2001096763A patent/JP2002299542A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242743A (ja) * | 2006-03-07 | 2007-09-20 | Hitachi Ltd | 鉛フリーはんだを用いたリード付き電子部品 |
| JP4595835B2 (ja) * | 2006-03-07 | 2010-12-08 | 株式会社日立製作所 | 鉛フリーはんだを用いたリード付き電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US6153924A (en) | Multilayered lead frame for semiconductor package | |
| JP2962586B2 (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| JP2001024135A (ja) | 半導体装置の製造方法 | |
| JP2005317998A5 (ja) | ||
| WO2011030368A1 (ja) | 半導体装置とその製造方法 | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| JP2002299542A (ja) | 複合リードフレーム及びこれを用いた半導体装置 | |
| JPH11191574A (ja) | 半導体装置 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| WO2023153188A1 (ja) | 半導体装置 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JP3172393B2 (ja) | 混成集積回路装置 | |
| JP2718299B2 (ja) | 大規模集積回路 | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPH07226454A (ja) | 半導体装置 | |
| JPH10340933A (ja) | 半導体装置の製造方法 | |
| JP2570968B2 (ja) | 半導体装置用リードフレーム | |
| JP3001399B2 (ja) | 半導体装置 | |
| JPH05129514A (ja) | リードフレームおよびその製造方法 | |
| JPH077037A (ja) | 半導体集積回路装置 | |
| JP3449097B2 (ja) | 半導体装置 | |
| KR100585585B1 (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060728 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061024 |