JP2002289854A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法Info
- Publication number
- JP2002289854A JP2002289854A JP2001085018A JP2001085018A JP2002289854A JP 2002289854 A JP2002289854 A JP 2002289854A JP 2001085018 A JP2001085018 A JP 2001085018A JP 2001085018 A JP2001085018 A JP 2001085018A JP 2002289854 A JP2002289854 A JP 2002289854A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- carbide semiconductor
- semiconductor substrate
- mask
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 フォトリソグラフィー工程の回数を減らした
セルフアライン工程による炭化珪素半導体装置の製造方
法を得る。 【解決手段】 炭化珪素半導体基板に対して所定の部分
に設けたマスクを介してエッチングを行い凸部を作製す
る凸部形成工程と、凸部が形成された炭化珪素半導体基
板上に炭化珪素をエピタキシャル成長させ炭化珪素半導
体層を形成する炭化珪素半導体層形成工程と、炭化珪素
半導体層をマスクを使わずにエッチングし、炭化珪素半
導体基板の凸部周辺にのみ炭化珪素半導体領域を残す炭
化珪素半導体領域残存工程とを有する。
セルフアライン工程による炭化珪素半導体装置の製造方
法を得る。 【解決手段】 炭化珪素半導体基板に対して所定の部分
に設けたマスクを介してエッチングを行い凸部を作製す
る凸部形成工程と、凸部が形成された炭化珪素半導体基
板上に炭化珪素をエピタキシャル成長させ炭化珪素半導
体層を形成する炭化珪素半導体層形成工程と、炭化珪素
半導体層をマスクを使わずにエッチングし、炭化珪素半
導体基板の凸部周辺にのみ炭化珪素半導体領域を残す炭
化珪素半導体領域残存工程とを有する。
Description
【０００１】
【発明の属する技術分野】この発明は、炭化珪素を用い
た半導体装置の製造方法に関するものである。
た半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】炭化珪素を用いたパワー用の半導体装置
は珪素を用いた半導体装置に比べて優れた特性を持つ。
このため炭化珪素を用いたパワー用半導体装置の製造方
法に関する研究が盛んに行われている。
は珪素を用いた半導体装置に比べて優れた特性を持つ。
このため炭化珪素を用いたパワー用半導体装置の製造方
法に関する研究が盛んに行われている。
【０００３】炭化珪素半導体装置の製造方法で重要な工
程の一つであるイオン注入は、例えば Materials Scien
ce Forum 264-268(1998), p675-680 にあるようにイオ
ン注入後の活性化アニール処理に１５００℃以上の高温
が必要であるという特徴を持っている。このため、選択
イオン注入を行うために使用する注入用のマスクは活性
化アニール処理を行う前に除去する必要があり、セルフ
アライン工程を行うことが困難である。
程の一つであるイオン注入は、例えば Materials Scien
ce Forum 264-268(1998), p675-680 にあるようにイオ
ン注入後の活性化アニール処理に１５００℃以上の高温
が必要であるという特徴を持っている。このため、選択
イオン注入を行うために使用する注入用のマスクは活性
化アニール処理を行う前に除去する必要があり、セルフ
アライン工程を行うことが困難である。
【０００４】
【発明が解決しようとする課題】上述のように従来のイ
オン注入で用いる注入用マスクは、活性化アニール処理
前に除去する必要があるために、活性化アニール処理後
の工程において必要なマスクを再度形成しなければなら
ない。マスクは、フォトリソグラフィー工程により作製
される。フォトリソグラフィー工程では、前工程のマス
クパターンと次工程のマスクパターンを合わせるという
作業があり、パターンを合わせる精度が製造された半導
体装置の特性のバラツキや歩留まりに大きく影響を与え
る。このため、可能な限りフォトリソグラフィー工程の
回数を減らすことが望ましい。
オン注入で用いる注入用マスクは、活性化アニール処理
前に除去する必要があるために、活性化アニール処理後
の工程において必要なマスクを再度形成しなければなら
ない。マスクは、フォトリソグラフィー工程により作製
される。フォトリソグラフィー工程では、前工程のマス
クパターンと次工程のマスクパターンを合わせるという
作業があり、パターンを合わせる精度が製造された半導
体装置の特性のバラツキや歩留まりに大きく影響を与え
る。このため、可能な限りフォトリソグラフィー工程の
回数を減らすことが望ましい。
【０００５】この発明は、上述のような課題を解決する
ためになされたもので、フォトリソグラフィー工程の回
数を減らしたセルフアライン工程による炭化珪素半導体
装置の製造方法であり、このセルフアライン工程によ
り、製造された炭化珪素半導体装置の特性のバラツキを
抑え、歩留まりを向上することができる炭化珪素半導体
装置の製造方法を得ることを目的とする。
ためになされたもので、フォトリソグラフィー工程の回
数を減らしたセルフアライン工程による炭化珪素半導体
装置の製造方法であり、このセルフアライン工程によ
り、製造された炭化珪素半導体装置の特性のバラツキを
抑え、歩留まりを向上することができる炭化珪素半導体
装置の製造方法を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る炭化珪素
半導体装置の製造方法は、炭化珪素半導体基板に対して
所定の部分に設けたマスクを介してエッチングを行い凸
部を作製する凸部形成工程と、凸部が形成された炭化珪
素半導体基板上に炭化珪素をエピタキシャル成長させ炭
化珪素半導体層を形成する炭化珪素半導体層形成工程
と、炭化珪素半導体層をマスクを使わずにエッチング
し、炭化珪素半導体基板の凸部周辺にのみ炭化珪素半導
体領域を残す炭化珪素半導体領域残存工程とを有する。
半導体装置の製造方法は、炭化珪素半導体基板に対して
所定の部分に設けたマスクを介してエッチングを行い凸
部を作製する凸部形成工程と、凸部が形成された炭化珪
素半導体基板上に炭化珪素をエピタキシャル成長させ炭
化珪素半導体層を形成する炭化珪素半導体層形成工程
と、炭化珪素半導体層をマスクを使わずにエッチング
し、炭化珪素半導体基板の凸部周辺にのみ炭化珪素半導
体領域を残す炭化珪素半導体領域残存工程とを有する。
【０００７】また、凸部形成工程にて設けるマスクは、
該凸部形成工程の前工程で使用したマスクをそのまま使
用する。
該凸部形成工程の前工程で使用したマスクをそのまま使
用する。
【０００８】
【発明の実施の形態】実施の形態１．図１はこの発明の
炭化珪素半導体装置の製造方法の実施の形態１を説明す
る説明図である。図１において、１は炭化珪素半導体基
板、２はレジストまたは熱酸化膜または金属膜などから
なるマスク、３は炭化珪素半導体基板１上にエピタキシ
ャル成長した炭化珪素半導体層あるいは炭化珪素半導体
領域である。
炭化珪素半導体装置の製造方法の実施の形態１を説明す
る説明図である。図１において、１は炭化珪素半導体基
板、２はレジストまたは熱酸化膜または金属膜などから
なるマスク、３は炭化珪素半導体基板１上にエピタキシ
ャル成長した炭化珪素半導体層あるいは炭化珪素半導体
領域である。
【０００９】まず、炭化珪素半導体基板１上にマスク２
を形成し（図中（ａ））、ＲＩＥなどの異方性エッチン
グを行い炭化珪素半導体基板１に凸部を形成する（図中
（ｂ）：凸部形成工程）。
を形成し（図中（ａ））、ＲＩＥなどの異方性エッチン
グを行い炭化珪素半導体基板１に凸部を形成する（図中
（ｂ）：凸部形成工程）。
【００１０】次に、凸部が形成された炭化珪素半導体基
板１上の全面に炭化珪素半導体基板１と同一または異な
る導電型の炭化珪素をエピタキシャル成長させ炭化珪素
半導体層３を形成する（図中（ｃ）：炭化珪素半導体層
形成工程）。形成された炭化珪素半導体層３の厚さは、
炭化珪素半導体基板１の上下方向に関して凸部の上面、
底面では薄く、一方、側面は厚くなっている。
板１上の全面に炭化珪素半導体基板１と同一または異な
る導電型の炭化珪素をエピタキシャル成長させ炭化珪素
半導体層３を形成する（図中（ｃ）：炭化珪素半導体層
形成工程）。形成された炭化珪素半導体層３の厚さは、
炭化珪素半導体基板１の上下方向に関して凸部の上面、
底面では薄く、一方、側面は厚くなっている。
【００１１】さらに、炭化珪素半導体基板１上の全面に
形成された炭化珪素半導体層３に対して、マスクを使わ
ずにＲＩＥなどの異方性エッチングを行えば、炭化珪素
半導体基板１の凸部周辺にのみ炭化珪素半導体領域３を
残すことができる（図中（ｄ）：炭化珪素半導体領域残
存工程）。
形成された炭化珪素半導体層３に対して、マスクを使わ
ずにＲＩＥなどの異方性エッチングを行えば、炭化珪素
半導体基板１の凸部周辺にのみ炭化珪素半導体領域３を
残すことができる（図中（ｄ）：炭化珪素半導体領域残
存工程）。
【００１２】このような工程を有する炭化珪素半導体装
置においては、フォトリソグラフィー工程の回数が少な
いセルフアライン工程により、製造する炭化珪素半導体
装置の特性のバラツキを抑え、歩留まりを向上すること
ができる。
置においては、フォトリソグラフィー工程の回数が少な
いセルフアライン工程により、製造する炭化珪素半導体
装置の特性のバラツキを抑え、歩留まりを向上すること
ができる。
【００１３】本実施の形態では、炭化珪素半導体基板１
の凸部周辺にのみ炭化珪素半導体領域３を残したが、炭
化珪素半導体基板１の凸部の上部、底部に炭化珪素半導
体領域３を薄く残してもよく、上述と同様に製造する炭
化珪素半導体装置の特性のバラツキを抑え、歩留まりを
向上することができる。
の凸部周辺にのみ炭化珪素半導体領域３を残したが、炭
化珪素半導体基板１の凸部の上部、底部に炭化珪素半導
体領域３を薄く残してもよく、上述と同様に製造する炭
化珪素半導体装置の特性のバラツキを抑え、歩留まりを
向上することができる。
【００１４】また、本実施の形態では、炭化珪素半導体
基板１の構造について特に説明していないが、炭化珪素
半導体基板１は単一の炭化珪素半導体層または複数の炭
化珪素半導体層であっても上述と同様の効果を得ること
ができる。
基板１の構造について特に説明していないが、炭化珪素
半導体基板１は単一の炭化珪素半導体層または複数の炭
化珪素半導体層であっても上述と同様の効果を得ること
ができる。
【００１５】さらに、炭化珪素半導体基板１が複数の炭
化珪素半導体層を持つ場合、各炭化珪素半導体層が同一
の導電型または異なる導電型を含むものであっても上述
と同様の効果を得ることができる。
化珪素半導体層を持つ場合、各炭化珪素半導体層が同一
の導電型または異なる導電型を含むものであっても上述
と同様の効果を得ることができる。
【００１６】さらにまた、炭化珪素半導体基板１の一部
にイオン注入または拡散などにより炭化珪素半導体基板
１と同一または異なる導電型の炭化珪素半導体領域を形
成したものであっても上述と同様の効果を得ることがで
きる。
にイオン注入または拡散などにより炭化珪素半導体基板
１と同一または異なる導電型の炭化珪素半導体領域を形
成したものであっても上述と同様の効果を得ることがで
きる。
【００１７】また、炭化珪素半導体基板１の表面は平坦
なものまたは凹凸のあるものであっても上述と同様の効
果を得ることができる。
なものまたは凹凸のあるものであっても上述と同様の効
果を得ることができる。
【００１８】このように、本実施の形態の炭化珪素半導
体装置の製造方法は、一つのマスク２を用いて炭化珪素
半導体基板１上に凸部を形成し、凸部が形成された炭化
珪素半導体基板１上に炭化珪素をエピタキシャル成長さ
せて炭化珪素半導体層３を形成する。この炭化珪素半導
体層３は、上下方向に関して凸部の上面、底面では薄
く、側面は厚くなっているため異方性エッチングを行え
ば凸部の上面、底面は炭化珪素半導体層３が除去され、
側面にのみ炭化珪素半導体領域３が残る。すなわち、炭
化珪素のエピタキシャル成長と異方性エッチングを行う
ことでマスクを用いることなく、つまりフォトリソグラ
フィー工程を行わずにセルフアライン工程で炭化珪素半
導体基板１の凸部周辺に炭化珪素半導体領域３を形成す
ることができる。
体装置の製造方法は、一つのマスク２を用いて炭化珪素
半導体基板１上に凸部を形成し、凸部が形成された炭化
珪素半導体基板１上に炭化珪素をエピタキシャル成長さ
せて炭化珪素半導体層３を形成する。この炭化珪素半導
体層３は、上下方向に関して凸部の上面、底面では薄
く、側面は厚くなっているため異方性エッチングを行え
ば凸部の上面、底面は炭化珪素半導体層３が除去され、
側面にのみ炭化珪素半導体領域３が残る。すなわち、炭
化珪素のエピタキシャル成長と異方性エッチングを行う
ことでマスクを用いることなく、つまりフォトリソグラ
フィー工程を行わずにセルフアライン工程で炭化珪素半
導体基板１の凸部周辺に炭化珪素半導体領域３を形成す
ることができる。
【００１９】実施の形態２．図２はこの発明の炭化珪素
半導体装置の製造方法の実施の形態２を説明する説明図
である。図２において、１は炭化珪素半導体基板、２は
レジストまたは熱酸化膜または金属膜などからなるマス
ク、３は炭化珪素半導体基板１上にエピタキシャル成長
した炭化珪素半導体層あるいは炭化珪素半導体領域、４
はイオン注入により形成した炭化珪素半導体層である。
半導体装置の製造方法の実施の形態２を説明する説明図
である。図２において、１は炭化珪素半導体基板、２は
レジストまたは熱酸化膜または金属膜などからなるマス
ク、３は炭化珪素半導体基板１上にエピタキシャル成長
した炭化珪素半導体層あるいは炭化珪素半導体領域、４
はイオン注入により形成した炭化珪素半導体層である。
【００２０】まず、炭化珪素半導体基板１上にマスク２
を形成し（図中（ａ））、マスク２を用いてイオン注入
を行い炭化珪素半導体層４を形成し（図中（ｂ））、Ｒ
ＩＥなどの異方性エッチングを行い炭化珪素半導体基板
１に凸部を形成する（図中（ｃ）：凸部形成工程）。
を形成し（図中（ａ））、マスク２を用いてイオン注入
を行い炭化珪素半導体層４を形成し（図中（ｂ））、Ｒ
ＩＥなどの異方性エッチングを行い炭化珪素半導体基板
１に凸部を形成する（図中（ｃ）：凸部形成工程）。
【００２１】次に、凸部が形成された炭化珪素半導体基
板１上の全面に、炭化珪素半導体基板１と同一または異
なる導電型の炭化珪素をエピタキシャル成長させ炭化珪
素半導体層３を形成する（図中（ｄ）：炭化珪素半導体
層形成工程）。
板１上の全面に、炭化珪素半導体基板１と同一または異
なる導電型の炭化珪素をエピタキシャル成長させ炭化珪
素半導体層３を形成する（図中（ｄ）：炭化珪素半導体
層形成工程）。
【００２２】さらに、上述の実施の形態１と同様にマス
クを使わずにＲＩＥなどの異方性エッチングを行えば炭
化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領
域３を残すことができる（図中（ｅ）：炭化珪素半導体
領域残存工程）。
クを使わずにＲＩＥなどの異方性エッチングを行えば炭
化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領
域３を残すことができる（図中（ｅ）：炭化珪素半導体
領域残存工程）。
【００２３】このような工程を有する炭化珪素半導体装
置においては、フォトリソグラフィー工程の回数が少な
いセルフアライン工程により、炭化珪素半導体装置の特
性のバラツキを抑え、歩留まりを向上することができ
る。
置においては、フォトリソグラフィー工程の回数が少な
いセルフアライン工程により、炭化珪素半導体装置の特
性のバラツキを抑え、歩留まりを向上することができ
る。
【００２４】本実施の形態では、炭化珪素半導体基板１
の凸部周辺にのみ炭化珪素半導体領域３を残したが、炭
化珪素半導体基板１の凸部の上部、底部に炭化珪素半導
体領域３を薄く残してもよく、上記と同様に製造する炭
化珪素半導体装置の特性のバラツキを抑え、歩留まりを
向上することができる。
の凸部周辺にのみ炭化珪素半導体領域３を残したが、炭
化珪素半導体基板１の凸部の上部、底部に炭化珪素半導
体領域３を薄く残してもよく、上記と同様に製造する炭
化珪素半導体装置の特性のバラツキを抑え、歩留まりを
向上することができる。
【００２５】また、本実施の形態では、炭化珪素半導体
基板１の構造について特に説明していないが、炭化珪素
半導体基板１は単一の炭化珪素半導体層または複数の炭
化珪素半導体層であっても上述と同様の効果を得ること
ができる。
基板１の構造について特に説明していないが、炭化珪素
半導体基板１は単一の炭化珪素半導体層または複数の炭
化珪素半導体層であっても上述と同様の効果を得ること
ができる。
【００２６】さらに、炭化珪素半導体基板１が複数の炭
化珪素半導体層を持つ場合、各炭化珪素半導体層が同一
の導電型または異なる導電型を含むものであっても上述
と同様の効果を得ることができる。
化珪素半導体層を持つ場合、各炭化珪素半導体層が同一
の導電型または異なる導電型を含むものであっても上述
と同様の効果を得ることができる。
【００２７】さらにまた、炭化珪素半導体基板１の一部
にイオン注入または拡散などにより炭化珪素半導体基板
１と同一または異なる導電型の炭化珪素半導体領域を形
成したものであっても上述と同様の効果を得ることがで
きる。
にイオン注入または拡散などにより炭化珪素半導体基板
１と同一または異なる導電型の炭化珪素半導体領域を形
成したものであっても上述と同様の効果を得ることがで
きる。
【００２８】また、炭化珪素半導体基板１の表面は平坦
なものまたは凹凸のあるものであっても上述と同様の効
果を得ることができる。
なものまたは凹凸のあるものであっても上述と同様の効
果を得ることができる。
【００２９】実施の形態３．図３はこの発明の炭化珪素
半導体装置の製造方法の実施の形態３を説明する説明図
である。図３において、１は炭化珪素半導体基板、２は
レジストまたは熱酸化膜または金属膜などからなるマス
ク、３は炭化珪素半導体基板１上にエピタキシャル成長
した炭化珪素半導体層あるいは炭化珪素半導体領域、４
はイオン注入により形成した炭化珪素半導体層、５はマ
スク２を形成するためのマスクである。
半導体装置の製造方法の実施の形態３を説明する説明図
である。図３において、１は炭化珪素半導体基板、２は
レジストまたは熱酸化膜または金属膜などからなるマス
ク、３は炭化珪素半導体基板１上にエピタキシャル成長
した炭化珪素半導体層あるいは炭化珪素半導体領域、４
はイオン注入により形成した炭化珪素半導体層、５はマ
スク２を形成するためのマスクである。
【００３０】まず、炭化珪素半導体基板１上にマスク２
を形成するために、マスク５を用いてＲＩＥなどの異方
性エッチングなどによりマスク２を形成する際、同時に
炭化珪素半導体基板１までエッチングを行い、炭化珪素
半導体基板１に凸部を形成する（図中（ｄ）：凸部形成
工程）。
を形成するために、マスク５を用いてＲＩＥなどの異方
性エッチングなどによりマスク２を形成する際、同時に
炭化珪素半導体基板１までエッチングを行い、炭化珪素
半導体基板１に凸部を形成する（図中（ｄ）：凸部形成
工程）。
【００３１】次に、マスク２を用いてイオン注入を行う
ことにより炭化珪素半導体層４を形成し（図中
（ｃ））、凸部が形成された炭化珪素半導体基板１上の
全面に炭化珪素半導体基板１と同一または異なる導電型
の炭化珪素をエピタキシャル成長させ炭化珪素半導体層
３を形成する（図中（ｄ）：炭化珪素半導体層形成工
程）。
ことにより炭化珪素半導体層４を形成し（図中
（ｃ））、凸部が形成された炭化珪素半導体基板１上の
全面に炭化珪素半導体基板１と同一または異なる導電型
の炭化珪素をエピタキシャル成長させ炭化珪素半導体層
３を形成する（図中（ｄ）：炭化珪素半導体層形成工
程）。
【００３２】さらに、上述の実施の形態１と同様にマス
クを使わずにＲＩＥなどの異方性エッチングを行えば炭
化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領
域３を残すことができる（図中（ｅ）：炭化珪素半導体
領域残存工程）。
クを使わずにＲＩＥなどの異方性エッチングを行えば炭
化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領
域３を残すことができる（図中（ｅ）：炭化珪素半導体
領域残存工程）。
【００３３】このような工程を有する炭化珪素半導体装
置においては、フォトリソグラフィー工程の回数が少な
いセルフアライン工程により、炭化珪素半導体装置の特
性のバラツキを抑え、歩留まりを向上することができ
る。
置においては、フォトリソグラフィー工程の回数が少な
いセルフアライン工程により、炭化珪素半導体装置の特
性のバラツキを抑え、歩留まりを向上することができ
る。
【００３４】本実施の形態では、炭化珪素半導体基板１
の凸部周辺にのみ炭化珪素半導体領域３を残したが、炭
化珪素半導体基板１の凸部の上部、底部に炭化珪素半導
体領域３を薄く残してもよく、上記と同様に製造する炭
化珪素半導体装置の特性のバラツキを抑え、歩留まりを
向上することができる。
の凸部周辺にのみ炭化珪素半導体領域３を残したが、炭
化珪素半導体基板１の凸部の上部、底部に炭化珪素半導
体領域３を薄く残してもよく、上記と同様に製造する炭
化珪素半導体装置の特性のバラツキを抑え、歩留まりを
向上することができる。
【００３５】また、本実施の形態では、炭化珪素半導体
基板１の構造について特に説明していないが、炭化珪素
半導体基板１は単一の炭化珪素半導体層または複数の炭
化珪素半導体層であっても上述と同様の効果を得ること
ができる。
基板１の構造について特に説明していないが、炭化珪素
半導体基板１は単一の炭化珪素半導体層または複数の炭
化珪素半導体層であっても上述と同様の効果を得ること
ができる。
【００３６】さらに、炭化珪素半導体基板１が複数の炭
化珪素半導体層を持つ場合、各炭化珪素半導体層が同一
の導電型または異なる導電型を含むものであっても上述
と同様の効果を得ることができる。
化珪素半導体層を持つ場合、各炭化珪素半導体層が同一
の導電型または異なる導電型を含むものであっても上述
と同様の効果を得ることができる。
【００３７】さらにまた、炭化珪素半導体基板１の一部
にイオン注入または拡散などにより炭化珪素半導体基板
１と同一または異なる導電型の炭化珪素半導体領域を形
成したものであっても上述と同様の効果を得ることがで
きる。
にイオン注入または拡散などにより炭化珪素半導体基板
１と同一または異なる導電型の炭化珪素半導体領域を形
成したものであっても上述と同様の効果を得ることがで
きる。
【００３８】また、炭化珪素半導体基板１の表面は平坦
なものまたは凹凸のあるものであっても上述と同様の効
果を得ることができる。
なものまたは凹凸のあるものであっても上述と同様の効
果を得ることができる。
【００３９】実施の形態４．図４はこの発明の炭化珪素
半導体装置の製造方法の実施の形態４を説明するＭＯＳ
型電界効果トランジスタの製造方法の説明図である。図
４において、１は炭化珪素半導体基板、２はレジストま
たは熱酸化膜または金属膜などからなるマスク、５はマ
スク２を形成するためのマスク、６はｎ+型炭化珪素半
導体層、７はｎ-型炭化珪素半導体層、８はｐ型炭化珪
素半導体領域、９は炭化珪素半導体チャネル領域、１０
はｎ型炭化珪素半導体ソース領域、１１はゲート酸化
膜、１２はゲート電極、１３はソース電極、１４はドレ
イン電極である。
半導体装置の製造方法の実施の形態４を説明するＭＯＳ
型電界効果トランジスタの製造方法の説明図である。図
４において、１は炭化珪素半導体基板、２はレジストま
たは熱酸化膜または金属膜などからなるマスク、５はマ
スク２を形成するためのマスク、６はｎ+型炭化珪素半
導体層、７はｎ-型炭化珪素半導体層、８はｐ型炭化珪
素半導体領域、９は炭化珪素半導体チャネル領域、１０
はｎ型炭化珪素半導体ソース領域、１１はゲート酸化
膜、１２はゲート電極、１３はソース電極、１４はドレ
イン電極である。
【００４０】まず、上述の実施の形態３と同様の方法に
よりマスク５を使ってマスク２及び炭化珪素基板１に凸
部を形成し（図中（ａ）〜（ｃ））、マスク２を使って
イオン注入を行うことによりｐ型炭化珪素半導体領域８
を形成し（図中（ｄ））、上述の実施の形態１と同様の
方法により炭化珪素半導体基板１の凸部周辺に炭化珪素
半導体基板１と同一の導電型または異なる導電型の炭化
珪素半導体チャネル領域９を形成し（図中（ｅ））、さ
らにその周辺にｎ型炭化珪素半導体ソース領域１０を形
成し（図中（ｆ））、ゲート酸化膜１１、ゲート電極１
２、ソース電極１３、ドレイン電極１４を形成すること
によりＭＯＳ型電界効果トランジスタを作製することが
できる（図中（ｇ））。
よりマスク５を使ってマスク２及び炭化珪素基板１に凸
部を形成し（図中（ａ）〜（ｃ））、マスク２を使って
イオン注入を行うことによりｐ型炭化珪素半導体領域８
を形成し（図中（ｄ））、上述の実施の形態１と同様の
方法により炭化珪素半導体基板１の凸部周辺に炭化珪素
半導体基板１と同一の導電型または異なる導電型の炭化
珪素半導体チャネル領域９を形成し（図中（ｅ））、さ
らにその周辺にｎ型炭化珪素半導体ソース領域１０を形
成し（図中（ｆ））、ゲート酸化膜１１、ゲート電極１
２、ソース電極１３、ドレイン電極１４を形成すること
によりＭＯＳ型電界効果トランジスタを作製することが
できる（図中（ｇ））。
【００４１】このような工程を有する炭化珪素半導体装
置においては、マスク５のみ、つまり１回のフォトリソ
グラフィー工程でｐ型炭化珪素半導体領域８、炭化珪素
半導体チャネル領域９、ｎ型炭化珪素半導体ソース領域
１０を形成することができ、作製したＭＯＳ型電界効果
トランジスタの特性のバラツキを抑え、歩留まりを向上
することができる。
置においては、マスク５のみ、つまり１回のフォトリソ
グラフィー工程でｐ型炭化珪素半導体領域８、炭化珪素
半導体チャネル領域９、ｎ型炭化珪素半導体ソース領域
１０を形成することができ、作製したＭＯＳ型電界効果
トランジスタの特性のバラツキを抑え、歩留まりを向上
することができる。
【００４２】また、本実施の形態では、炭化珪素半導体
基板１の導電型をｎ型とし、ｎチャネル型のＭＯＳ型電
界効果トランジスタについて説明したが、炭化珪素半導
体基板１がｐ型の場合、８をｎ型の炭化珪素半導体領
域、１０をｐ型炭化珪素半導体ソース領域とすればｐチ
ャネル型のＭＯＳ型電界効果トランジスタを作製するこ
とができ、本実施の形態とを得ることができる。
基板１の導電型をｎ型とし、ｎチャネル型のＭＯＳ型電
界効果トランジスタについて説明したが、炭化珪素半導
体基板１がｐ型の場合、８をｎ型の炭化珪素半導体領
域、１０をｐ型炭化珪素半導体ソース領域とすればｐチ
ャネル型のＭＯＳ型電界効果トランジスタを作製するこ
とができ、本実施の形態とを得ることができる。
【００４３】
【発明の効果】この発明に係る炭化珪素半導体装置の製
造方法は、炭化珪素半導体基板に対して所定の部分に設
けたマスクを介してエッチングを行い凸部を作製する凸
部形成工程と、凸部が形成された炭化珪素半導体基板上
に炭化珪素をエピタキシャル成長させ炭化珪素半導体層
を形成する炭化珪素半導体層形成工程と、炭化珪素半導
体層をマスクを使わずにエッチングし、炭化珪素半導体
基板の凸部周辺にのみ炭化珪素半導体領域を残す炭化珪
素半導体領域残存工程とを有する。そのため、炭化珪素
半導体装置を製造するのに必要なマスクの数を少なくで
き、つまりフォトリソグラフィー工程の回数を少なくで
き、製造した炭化珪素半導体装置の特性のバラツキを抑
え、歩留まりを向上できる。
造方法は、炭化珪素半導体基板に対して所定の部分に設
けたマスクを介してエッチングを行い凸部を作製する凸
部形成工程と、凸部が形成された炭化珪素半導体基板上
に炭化珪素をエピタキシャル成長させ炭化珪素半導体層
を形成する炭化珪素半導体層形成工程と、炭化珪素半導
体層をマスクを使わずにエッチングし、炭化珪素半導体
基板の凸部周辺にのみ炭化珪素半導体領域を残す炭化珪
素半導体領域残存工程とを有する。そのため、炭化珪素
半導体装置を製造するのに必要なマスクの数を少なくで
き、つまりフォトリソグラフィー工程の回数を少なくで
き、製造した炭化珪素半導体装置の特性のバラツキを抑
え、歩留まりを向上できる。
【００４４】また、凸部形成工程にて設けるマスクは、
該凸部形成工程の前工程で使用したマスクをそのまま使
用する。そのため、さらにフォトリソグラフィー工程を
少なくして、セルフアライン工程で炭化珪素半導体基板
の凸部周辺に炭化珪素半導体領域を形成することができ
る。
該凸部形成工程の前工程で使用したマスクをそのまま使
用する。そのため、さらにフォトリソグラフィー工程を
少なくして、セルフアライン工程で炭化珪素半導体基板
の凸部周辺に炭化珪素半導体領域を形成することができ
る。
【図１】 この発明の炭化珪素半導体装置の製造方法の
実施の形態１を説明する説明図である。
実施の形態１を説明する説明図である。
【図２】 この発明の炭化珪素半導体装置の製造方法の
実施の形態２を説明する説明図である。
実施の形態２を説明する説明図である。
【図３】 この発明の炭化珪素半導体装置の製造方法の
実施の形態３を説明する説明図である。
実施の形態３を説明する説明図である。
【図４】 この発明の炭化珪素半導体装置の製造方法の
実施の形態４を説明するＭＯＳ型電界効果トランジスタ
の製造方法の説明図である。
実施の形態４を説明するＭＯＳ型電界効果トランジスタ
の製造方法の説明図である。
１ 炭化珪素半導体基板、２ マスク、３ エピタキシ
ャル成長した炭化珪素半導体領域、４ イオン注入また
は熱拡散などにより形成した炭化珪素半導体領域、５
マスク２を形成するためのマスク、６ ｎ+型炭化珪素
半導体層、７ｎ-型炭化珪素半導体層、８ ｐ型炭化珪
素半導体領域、９ 炭化珪素半導体チャネル領域、１０
炭化珪素半導体ソース領域、１１ ゲート酸化膜、１
２ ゲート電極、１３ ソース電極、１４ ドレイン電
極。
ャル成長した炭化珪素半導体領域、４ イオン注入また
は熱拡散などにより形成した炭化珪素半導体領域、５
マスク２を形成するためのマスク、６ ｎ+型炭化珪素
半導体層、７ｎ-型炭化珪素半導体層、８ ｐ型炭化珪
素半導体領域、９ 炭化珪素半導体チャネル領域、１０
炭化珪素半導体ソース領域、１１ ゲート酸化膜、１
２ ゲート電極、１３ ソース電極、１４ ドレイン電
極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉本 博司 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 今泉 昌之 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (2)
- 【請求項１】 炭化珪素半導体基板に対して所定の部分
に設けたマスクを介してエッチングを行い凸部を作製す
る凸部形成工程と、 上記凸部が形成された上記炭化珪素半導体基板上に炭化
珪素をエピタキシャル成長させ炭化珪素半導体層を形成
する炭化珪素半導体層形成工程と、 上記炭化珪素半導体層をマスクを使わずにエッチング
し、上記炭化珪素半導体基板の上記凸部周辺にのみ炭化
珪素半導体領域を残す炭化珪素半導体領域残存工程とを
有することを特徴とする炭化珪素半導体装置の製造方
法。 - 【請求項２】 上記凸部形成工程にて設けるマスクは、
該凸部形成工程の前工程で使用したマスクをそのまま使
用することを特徴とする請求項１に記載の炭化珪素半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085018A JP4197399B2 (ja) | 2001-03-23 | 2001-03-23 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085018A JP4197399B2 (ja) | 2001-03-23 | 2001-03-23 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002289854A true JP2002289854A (ja) | 2002-10-04 |
| JP4197399B2 JP4197399B2 (ja) | 2008-12-17 |
Family
ID=18940602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001085018A Expired - Lifetime JP4197399B2 (ja) | 2001-03-23 | 2001-03-23 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4197399B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873081B1 (ko) * | 2007-05-29 | 2008-12-09 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
-
2001
- 2001-03-23 JP JP2001085018A patent/JP4197399B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873081B1 (ko) * | 2007-05-29 | 2008-12-09 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| US8053773B2 (en) | 2007-05-29 | 2011-11-08 | Samsung Mobile Display Co., Ltd. | Thin film transistor, flat panel display device having the same, and associated methods |
| US8871566B2 (en) | 2007-05-29 | 2014-10-28 | Samsung Display Co., Ltd. | Method of manufacturing thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4197399B2 (ja) | 2008-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9082683B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| WO2004023544A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002289854A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4792645B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH05283687A (ja) | 半導体素子の製造方法 | |
| JPH10200106A (ja) | 半導体装置及びその製造方法 | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0350771A (ja) | 半導体装置 | |
| JPS6153774A (ja) | 半導体装置およびその製造方法 | |
| JP2000323495A (ja) | 接合型電界効果トランジスタ及びその作製方法 | |
| JP2002280554A (ja) | 縦型電界効果トランジスタの製造方法 | |
| KR100537096B1 (ko) | 수직형 트랜지스터의 제조방법 | |
| JP2803619B2 (ja) | 接合型電界効果トランジスタ及びその製造方法 | |
| JPH0472770A (ja) | 半導体装置の製造方法 | |
| JPS6332273B2 (ja) | ||
| JPS60226168A (ja) | 相補型ｍｏｓ半導体装置 | |
| JPS60134473A (ja) | 半導体装置製造方法 | |
| JPH11238812A (ja) | マスクｒｏｍセル及びその製造方法 | |
| KR20040103630A (ko) | 게이트 전극 형성 방법 및 이를 이용한 모오스 트랜지스터형성 방법 | |
| JPS6070772A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0290628A (ja) | 半導体装置の製造方法 | |
| JPS63261755A (ja) | Ｆｅｔ素子の製造方法 | |
| JPH0330307B2 (ja) | ||
| JPH01123466A (ja) | 半導体装置の製造方法 | |
| JPS5951573A (ja) | 絶縁ゲ−ト型電界効果半導体装置及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4197399 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |