JP2002289462A - 薄膜キャパシタの製造方法とその薄膜キャパシタを備えた温度補償用薄膜コンデンサ及び電子機器と電子回路 - Google Patents

薄膜キャパシタの製造方法とその薄膜キャパシタを備えた温度補償用薄膜コンデンサ及び電子機器と電子回路

Info

Publication number
JP2002289462A
JP2002289462A JP2001089528A JP2001089528A JP2002289462A JP 2002289462 A JP2002289462 A JP 2002289462A JP 2001089528 A JP2001089528 A JP 2001089528A JP 2001089528 A JP2001089528 A JP 2001089528A JP 2002289462 A JP2002289462 A JP 2002289462A
Authority
JP
Japan
Prior art keywords
thin film
crystal grain
dielectric thin
main crystal
temperature coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001089528A
Other languages
English (en)
Other versions
JP2002289462A5 (ja
Inventor
Hitoshi Kitagawa
均 北川
Makoto Sasaki
真 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2001089528A priority Critical patent/JP2002289462A/ja
Priority to US10/100,935 priority patent/US6605515B2/en
Priority to EP02252172A priority patent/EP1246232A3/en
Priority to CNB021085153A priority patent/CN1225754C/zh
Publication of JP2002289462A publication Critical patent/JP2002289462A/ja
Priority to US10/452,246 priority patent/US6747334B2/en
Publication of JP2002289462A5 publication Critical patent/JP2002289462A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は、小型化、薄型化、軽量化が容易で
あって、温度補償が可能な薄膜キャパシタと薄膜コンデ
ンサの提供を目的とする。 【解決手段】 本発明は、第１の誘電体薄膜４と第２の
誘電体薄膜５とを積層して所望のシート容量値と容量温
度係数を有する薄膜キャパシタの製造方法であって、第
２の誘電体薄膜の容量温度係数をτとし、前記第２の誘
電体薄膜の比誘電率をκとし、前記第２の誘電体薄膜の
膜厚ｔ2をｔ2＝｛ε0τt0t／（Ｃ／Ｓ）｝・｛１／（τ
／κ）｝（ただし、Ｃ／Ｓはシート容量値、ε0τt0tは
所望の容量温度係数）とし、主結晶粒の（τ／κ）を
（τg／κg）とした場合、前記主結晶粒の結晶粒径の大
小により｛（τ／κ）／（τg／κg）｝の値が１を超え
る主結晶粒径の領域を選択して結晶粒径の目的値を決定
し、前記目的値になるように前記主結晶粒の粒径を制御
して前記第２の誘電体薄膜を成膜するものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の接合容
量の温度依存性を補償するために好ましい薄膜キャパシ
タの製造方法とこの製造方法により得られた薄膜キャパ
シタを使用し、電子回路の温度依存性を少なくした薄膜
コンデンサと電子回路に関する。
【０００２】
【従来の技術】薄膜コンデンサとは一般に、基板上に下
部電極、誘電体層、上部電極を積層してなる構造とさ
れ、場合によっては下部電極としての機能を有する半導
体基板の上に誘電体層と上部電極層を順次積層してなる
構造とされている。この種の薄膜コンデンサにおいて
は、誘電体層の比誘電率およびＱが大きく、かつ、共振
周波数の温度係数においては０を中心として正または負
の任意の温度係数が得られることが望まれている。従
来、このような特性を有する誘電体組成物として、例え
ば、特開昭６０−１２４０３３号公報に開示されたもの
が知られている。この特許公報に開示された誘電体組成
物は、ＢａＯ-ＴｉＯ2系の誘電体に酸化サマリウム（Ｓ
ｍ2Ｏ3）、酸化ガドリウム（Ｇｄ2Ｏ3）、酸化ジスプロ
シウム（Ｄｙ2Ｏ3）、酸化ユーロピウム（Ｅｕ2Ｏ3）等
を添加して焼成してなるものであった。しかしながら、
この種の従来の誘電体磁器組成物を得るための技術にあ
っては、比誘電率εｒを６１〜７２、温度係数τを−２
４〜３１ｐｐｍ／℃の範囲内でしか制御することができ
ないものであった。
【０００３】
【発明が解決しようとする課題】このような背景から技
術開発が進められ、共振周波数の温度係数が正の値の第
１誘電体磁器組成物シートと共振周波数の温度係数が負
の値の第２誘電体磁器組成物シートを積層し接着して組
み合わせてなる構造の誘電体磁器組成物が特開昭６３−
１１０６１８号において提供された。この特許公報に記
載された技術によれば、必要組成の原料を混合したもの
を直径１６ｍｍ、厚さ９ｍｍの円板状に成形し、この成
形体を１２６０〜１４５０℃の温度で数時間焼成するこ
とで第１の誘電体磁器組成物を得るとともに、前記と異
なる組成の原料を用いて成形と焼成処理を施し、同サイ
ズの第２の誘電体磁器組成物を製造し、両誘電体磁器組
成物を厚さ１ｍｍ程度の厚さのシート状に切り出し、こ
れらを積層することで積層型の誘電体磁器組成物を得る
ものであった。より具体的には、比誘電率が異なるか、
あるいは、等しい誘電体磁器組成物を積層し、両者の体
積組成比を調整することによって所望の比誘電率及び温
度係数を得ることができるというものである。
【０００４】ところが、特開昭６３−１１０６１８号に
開示の技術によれば、焼結法で製造した第１の誘電体磁
器組成物と第２の誘電体組成物の１ｍｍ程度の厚さの複
数枚のシートを積層する構成であるが為に、シート状の
積層型のコンデンサには対応できるものの、更なる小型
化、軽量化には限界を有していた。例えば、厚さ１ｍｍ
以下の薄膜状のコンデンサとすることができず、これ以
上の薄膜化が困難であった。また、誘電体磁器組成物の
シートを接着により積層すると、シートとシートの境界
部分に誘電率の異なる接着層あるいは空気層が介在する
ことになるので、積層シート構造の厚さ方向に複数の不
連続部分を有することとなり、目的の理想的な温度係数
を有するコンデンサを得ることが難しいという問題を有
していた。更に、シート状の誘電体磁器組成物は多結晶
の厚膜状の誘電体であるため、膜厚方向に多数の結晶粒
界を有し、１ＧＨｚ以上の高周波帯域での低誘電損失化
が困難であった。
【０００５】以上の如き背景に鑑み、薄膜コンデンサに
ついて考察すると、シート容量値一定の条件下において
第２の誘電体薄膜の膜厚は、容量温度係数の絶対値と比
誘電率の比（以下τ／κ比と称する）に反比例する傾向
にある。一方でこのτ／κ比の絶対値は誘電体薄膜が薄
くなるほど小さくなってしまう。しかもその傾向は、高
誘電率であるほど顕著であるので、これらの面から鑑み
ると、高誘電率で薄膜化するには、従来のこの種の薄膜
コンデンサの開発技術では困難であると考えられてき
た。
【０００６】更に具体的には、先の第１の誘電体薄膜と
第２の誘電体薄膜とを積層する構造の薄膜コンデンサに
おいては、異なる誘電体薄膜のそれぞれの比誘電率と温
度係数によりそれぞれの膜厚が決定される。特に、比誘
電率κc、容量温度係数０ｐｍｍ／℃を持つ誘電体薄膜
（制御膜：第１の誘電体薄膜：Ｃ膜と呼称する）と、比
誘電率κN、容量温度係数τNｐｐｍ／℃を持つ誘電体薄
膜（第２の誘電体薄膜；Ｎ膜と呼称する）との積層によ
りシート容量値（Ｃ／Ｓ）ｐＦ／ｍｍ2、容量温度係数
τｐｐｍ／℃を持つコンデンサを構成する場合、第１の
誘電体薄膜（Ｃ膜）と第２の誘電体薄膜（Ｎ膜）のそれ
ぞれの膜厚ｔN、ｔcは、ε0を真空の誘電率とすると、
以下の（１）式と（２）式で表示される。
【０００７】
【化１】
【０００８】
【化２】
【０００９】これらの（１）式と（２）式から明らかな
ように、第２の誘電体薄膜（Ｎ膜）の膜厚ｔN は、（τ
N／κN）の値により決定される。ここで従来、第２の誘
電体薄膜を既存の値よりも薄くするためには、誘電体材
料の種類に応じて異なる（τ N／κN）の値を変えるこ
と、即ち、誘電体材料そのものを変更して（τN／κN）
の値を大きくする必要があり、（τN／κN）の値の大き
な誘電体材料そのものを新規に開発する必要があった。
【００１０】本発明は前記の事情に鑑みてなされたもの
で、新規の誘電体材料そのものを開発することなく、薄
膜コンデンサの更なる小型化、薄型化、軽量化が容易で
あって、温度補償が可能な薄膜キャパシタを製造できる
技術の提供を目的とする。また、そのような製造方法で
得られた薄膜キャパシタを備えた薄膜コンデンサの提供
を目的とする。また、本発明は先の特徴を満たした上で
高周波帯域でのＱ値が優れた薄膜コンデンサを提供する
ことを目的とする。更に本発明は、先の薄膜コンデンサ
を備えた電子回路の提供を目的とする。
【００１１】
【課題を解決するための手段】前記課題を解決するため
に本発明の薄膜コンデンサの製造方法は、容量温度係数
の絶対値が５０ｐｐｍ／℃以下の第１の誘電体薄膜と、
前記容量温度係数が負である第２の誘電体薄膜とを積層
して所望のシート容量値と容量温度係数を有する薄膜キ
ャパシタの製造方法であって、前記第２の誘電体薄膜の
結晶構造が、主結晶粒と、該主結晶粒を取り囲む粒界層
とを具備する主結晶粒構造単位の集合体であり、前記主
結晶粒構造単位が多数結合されて前記第２の誘電体薄膜
が構成される場合、前記第２の誘電体薄膜の容量温度係
数をτとし、前記第２の誘電体薄膜の比誘電率をκと
し、前記第２の誘電体薄膜の膜厚ｔ2をａ2＝｛ε0τt0t
／（Ｃ／Ｓ）｝・｛１／（τ／κ）｝（ただし、Ｃ／Ｓ
はシート容量値、ε0τt0t）は所望の容量温度係数と
し、主結晶粒の（τ／κ）を（τg／κg）とした場合、
前記主結晶粒の結晶粒径の大小により｛（τ／κ）／
（τg／κg）｝の値が１を超える主結晶粒径の領域を選
択して結晶粒径の目的値を決定し、前記目的値になるよ
うに前記主結晶粒の粒径を制御して前記第２の誘電体薄
膜を成膜することにより該第２の誘電体薄膜の膜厚を薄
膜化して薄膜キャパシタを形成することを特徴とする。
【００１２】本発明によれば、新規の誘電体材料を開発
することなく、従来の誘電体材料を用いる場合であって
も、従来の薄膜キャパシタよりも薄型化、小型化したも
のを製造することが可能となる。即ち、第１の誘電体薄
膜と第２の誘電体薄膜とを積層するタイプの薄膜キャパ
シタの場合、第２の誘電体薄膜の主結晶粒径の制御によ
り、薄膜キャパシタとしての比誘電率と容量温度係数と
を確保しながら膜厚を薄くできることを本発明者が見い
出し、この関係から好ましい主結晶粒径を選定すること
で薄膜キャパシタの薄型化が可能となる。即ち、誘電体
薄膜としての（τ／κ）と主結晶粒としての（τg／
κg）の比の値、即ち、（τ／κ）／（τg／κg）の値
が１を超えるように主結晶粒の粒径を制御することで薄
膜キャパシタの誘電体薄膜を薄型化できる。
【００１３】前記課題を解決するために本発明の薄膜コ
ンデンサの製造方法は、容量温度係数の絶対値が５０ｐ
ｐｍ／℃以下の第１の誘電体薄膜と、前記容量温度係数
が負である第２の誘電体薄膜とを積層して所望のシート
容量値と容量温度係数を有する薄膜キャパシタの製造方
法であって、前記第２の誘電体薄膜の結晶構造が、主結
晶粒と、該主結晶粒を取り囲む粒界層とを具備する主結
晶粒構造単位の集合体であり、前記主結晶粒構造単位が
多数結合されて前記第２の誘電体薄膜が構成される場
合、前記粒界層の厚さを２Δａとし、前記主結晶粒と該
主結晶粒の周囲に存在する粒界層の半分の厚さΔａの分
の粒界層とを含む主結晶粒構造単位の膜面方向の幅をａ
とし、膜の厚さ方向の高さをｂとし、前記第２の誘電体
薄膜の容量温度係数をτとし、前記第２の誘電体薄膜の
比誘電率をκとし、前記第２の誘電体薄膜の膜厚ｔ2を
ａ2＝｛ε0τt0t／（Ｃ／Ｓ）｝・｛１／（τ／κ）｝
（ただし、Ｃ／Ｓはシート容量値、ε0τt0t）は所望の
容量温度係数とし、主結晶粒の（τ／κ）を（τg／
κg）とした場合、ｂ／ａを一定数とした場合に、ａ／
２Δａとτ／κとの関係において｛（τ／κ）／（τg
／κg）｝の値が１を超える領域になるようにａ／２Δ
ａの値を選定して目的の主結晶粒径範囲を求め、この主
結晶粒径の範囲になるように前記第２の誘電体薄膜を形
成することで前記第２の誘電体薄膜の膜厚を薄膜化して
薄膜キャパシタを製造することを特徴とする。
【００１４】本発明によれば、新規の誘電体材料を開発
することなく、従来の誘電体材料を用いる場合であって
も、従来の薄膜キャパシタよりも薄型化、小型化したも
のを製造することが可能となる。即ち、第１の誘電体薄
膜と第２の誘電体薄膜とを積層するタイプの薄膜キャパ
シタの場合、誘電体薄膜の主結晶粒のａ／２Δａと誘電
体薄膜のτ／κの関係において、第２の誘電体薄膜の主
結晶粒径の制御によって、薄膜キャパシタとしての比誘
電率と容量温度係数とを確保しながら膜厚を薄くできる
ことを本発明者が見い出し、この関係から好ましい主結
晶粒径を選定することで薄膜キャパシタの薄型化が可能
となる。即ち、誘電体薄膜としての（τ／κ）と主結晶
粒としての（τg／κg）の比の値、即ち、（τ／κ）／
（τg／κg）の値が１を超えるように主結晶粒の粒径を
制御することで薄膜キャパシタの誘電体薄膜を薄型化で
きる。
【００１５】前記課題を解決するために本発明の薄膜コ
ンデンサの製造方法は、容量温度係数の絶対値が５０ｐ
ｐｍ／℃以下の第１の誘電体薄膜と、前記容量温度係数
が負である第２の誘電体薄膜とを積層して所望のシート
容量値と容量温度係数を有する薄膜キャパシタの製造方
法であって、前記第２の誘電体薄膜の結晶構造が、主結
晶粒と、該主結晶粒を取り囲む粒界層を具備する主結晶
粒構造単位の集合体であり、前記主結晶粒構造単位が多
数結合されて前記第２の誘電体薄膜が構成される場合、
前記粒界層の厚さを２Δａとし、前記主結晶粒と該主結
晶粒の周囲に存在する粒界層の半分の厚さΔａの分の粒
界層を含む主結晶粒構造単位の膜面方向の幅をａとし、
膜の厚さ方向の高さをｂとし、前記第２の誘電体薄膜の
容量温度係数をτとし、前記第２の誘電体薄膜の比誘電
率をκとし、ａ／２Δａを無次元パラメータxとし、ｂ
／ａを無次元パラメータγとし、前記κをxの関数とし
てκ（x）で示し、主結晶粒内部の比誘電率をκgとし、
粒界層の比誘電率をκgbとし、主結晶粒内部の容量温度
係数をτgとし、粒界層の容量温度係数をτgbとし、前
記第２の誘電体薄膜の膜厚ｔ2をａ2＝｛ε0τt0t／（Ｃ
／Ｓ）｝・｛１／（τ／κ）｝（ただし、Ｃ／Ｓはシー
ト容量値、ε0τt0t）は所望の容量温度係数とし、主結
晶粒の（τ／κ）を（τg／κg）とした場合、 κ（x）／κg＝γ[（x−１）2／（γx−１＋κg／
κgb）＋{（２−１／x）／γ}／（κg／κgb）]／x の関係を満足し、 τ（x）／τg＝１−[（κg／κgb）・(１−τgb／τg)
・｛（κg／κgb）2（x−１）2＋（γx−１＋κg／
κgb）2（２−１／x）γ｝／（κg／κgb）・（γx−１
＋κg／κgb）・{（x−１）2・（κg／κgb）＋（γx−
１＋κg／κgb）・（２−１／x）／γ}] の関係を満足し、更に、｛（τ（x）／κ（x））／（τ
g／κg）｝の値を１.１０以上なるように前記第２の誘
電体薄膜を製造して薄膜キャパシタを製造することを特
徴とする。
【００１６】本発明によれば、新規の誘電体材料を開発
することなく、従来の誘電体材料を用いる場合であって
も、従来の薄膜キャパシタよりも薄型化、小型化したも
のを製造することが可能となる。即ち、第１の誘電体薄
膜と第２の誘電体薄膜とを積層するタイプの薄膜キャパ
シタの場合、誘電体薄膜の主結晶粒のａ／２Δａと誘電
体薄膜のτ／κの関係において、第２の誘電体薄膜の主
結晶粒径の制御によって、薄膜キャパシタとしての比誘
電率と容量温度係数とを確保しながら膜厚を薄くできる
ことを本発明者が見い出し、この関係から好ましい主結
晶粒径を選定することで薄膜キャパシタの薄型化が可能
となる。
【００１７】本発明は、前記｛（τ（x）／κ（x））／
（τg／κg）｝の値を１.２５以上となるように前記第
２の誘電体薄膜を製造することを特徴とする。 ｛（τ（x）／κ（x））／（τg／κg）｝の値が１.２
５以上となることで、１.１０の場合よりも更なる薄膜
化、小型化に寄与する。
【００１８】本発明は、前記ａ／２Δａの平均値を以下
の範囲、ｂ／ａの平均値を以下の範囲としたことを特徴
とする。１.７≦ａ／２Δａ≦１３、５≦ｂ／ａ 本発明、前記ａ／２Δａの平均値を以下の範囲、ｂ／ａ
の平均値を以下の範囲としたことを特徴とする。１.８
≦ａ／２Δａ≦６、５≦ｂ／ａ これらの値が先の範囲となるならば、薄膜化、小型化に
確実に寄与する。
【００１９】本発明は、前記第２の誘電体薄膜の比誘電
率を１００以上とすることを特徴とする。本発明は前記
第２の誘電体薄膜として、ＳｒxＢａ1-xＴｉＯ3、Ｃａ
ＴｉＯ3、ＰｂＴｉＯ3の中から選択されるいずれかの結
晶を用いることを特徴とする。これらの結晶の誘電体薄
膜であるならば、それらの結晶粒径の制御が可能であ
り、結晶粒径の制御により薄型化、小型化が確実にでき
る。
【００２０】本発明の薄膜コンデンサは、先のいずれか
の製造方法で製造された薄膜キャパシタが電極間に配置
されたことを特徴とする温度補償型のものである。本発
明の電子機器は、先のいずれかの製造方法で製造された
薄膜キャパシタを備えたことを特徴とする。先の薄膜キ
ャパシタであるならば、目的の温度係数を有しながら薄
型化、小型化できるという特徴を有する。
【００２１】本発明の電子回路は、先のいずれかの製造
方法で製造された薄膜キャパシタが電極間に介在されて
薄膜コンデンサが構成され、該薄膜コンデンサがバラク
タダイオードと並列接続され、前記薄膜コンデンサの電
極に入出力端子が接続されてなることを特徴とする。バ
ラクタダイオードは正の温度係数を有するので、先の構
成の薄膜コンデンサを並列接続することでバラクタダイ
オードの温度係数を薄膜コンデンサの温度係数で打ち消
すことができ、温度安定性に優れさせることが可能とな
る。
【００２２】
【発明の実施の形態】以下に本発明の実施形態について
図面を参照して説明するが、本発明は以下の実施形態の
みに限定されるものではない。図１は本発明の第１実施
形態の薄膜コンデンサを示すもので、この第１実施形態
の薄膜コンデンサ１は、平面視矩形状の基板２の一面
に、薄膜状の第１の電極層（下部電極層）３と薄膜状の
第２の誘電体薄膜５と薄膜状の第１の誘電体薄膜４と薄
膜状の第２の電極層（上部電極層）７とが積層されて構
成されている。この構成の薄膜コンデンサ１においては
第１の誘電体薄膜４と第２の誘電体薄膜５とにより薄膜
キャパシタＫが構成される。
【００２３】前記基板２は、その材質等を特に限定する
ものではないが、コンデンサ全体に適度な剛性を付与す
るために充分な厚さを有するとともに、各々薄膜状の第
１の電極層３と第１の誘電体薄膜４と第２の誘電体薄膜
５と第２の電極層７を成膜法により基板２上に順次形成
する際に各成膜処理温度に耐えるものであれば良い。以
上のような条件を満たすものの例として、表面がケイ素
で覆われた部材、例えばシリコンウェハ、あるいは、Ｓ
ｉＯ2、Ａｌ2Ｏ3などからなる基板を例示することがで
きる。
【００２４】前記第１の電極層３と第２の電極層７は、
Ｃｕ、Ａｇ、Ａｕ、Ｐｔ等の単一金属からなる単層構造
でも良いし、複数の金属層からなる積層型構造であって
も良い。積層型構造の場合、ケイ素酸化物、Ｃｒ、Ｎ
ｉ、クロム酸化物、ニッケル酸化物、Ｐｔ等からなる層
をあるいはこれらの層を２層以上積層して構成すること
ができる。前記第１の誘電体薄膜４は、後述する第２の
誘電体薄膜５よりも高耐圧で高いＱ値を有し、低い温度
変化率のものを用いることが好ましい。
【００２５】具体的に第１の誘電体薄膜４として、容量
温度係数の絶対値が５０ｐｐｍ／℃以下であり、比誘電
率が１０以下、耐電界強度が、５ＭＶ／ｃｍ以上、より
好ましくは８ＭＶ／ｃｍ以上、無負荷Ｑ値が２００以
上、より好ましくは５００以上（周波数１ＧＨｚ以上に
おいて）、誘電緩和時間が１秒以上のものを用いること
が好ましい。前記第１の誘電体薄膜４としての厚さは１
μｍ（１×１０-6ｍ）以下が好ましく、２５０〜５００
０Å（０.０２５〜０.５μｍ）程度の範囲の厚さがより
好ましい。これは、薄膜コンデンサ１としての全体の耐
電圧を確保し、かつ、薄型化、高生産性を実現するため
である。また、これらの条件を満たし得る材料として例
えば、非晶質ＳｉＯxＮy層、ＳｉＯx層を例示すること
ができる。前記非晶質ＳｉＯxＮy層は、例えばスパッタ
法もしくはＰＥＣＶＤ法等の成膜法で作成することがで
きる。
【００２６】前記第２の誘電体薄膜５は、耐圧の面とＱ
値の面では先の第１の誘電体薄膜４よりも多少劣っても
良いが、前記第１の誘電体薄膜４よりも高い温度変化率
を示すものを用いることが好ましい。第２の誘電体薄膜
５としてより具体的には、容量温度係数が負で、その絶
対値が５００ｐｐｍ／℃以上、比誘電率が１５０以下、
無負荷Ｑ値が５０以上、より好ましくは１００以上（周
波数１ＧＨｚ以上において）、誘電緩和時間が１秒以上
のものを用いることが好ましい。
【００２７】前記第２の誘電体薄膜５としての厚さは１
μｍ以下であり、０.０２５μｍ（２５０Å）〜０.５μ
ｍ（５０００Å）の範囲が好ましく、０.０２５μｍ
（２５０Å）〜０.３μｍ（３０００Å）がより好まし
い。これは、第２の誘電体薄膜５を構成する主結晶粒の
膜面方向の粒径が、例えば０.５μｍ及至１μｍである
とすると、膜厚方向に結晶粒界を複数形成しないように
するためと、膜自体が厚すぎると成膜法で成膜する際に
成膜時間がかかり過ぎるので、成膜時間をできる限り短
縮化するためである。ここでの第２の誘電体薄膜５は、
主結晶粒の周囲を粒界層が取り囲んで構成される組織と
なるが、この組織については後述する。更に、第２の誘
電体薄膜５を構成する主結晶粒の粒径が、例えば０.１
μｍ及至０.５μｍであるとすると、膜厚方向に結晶粒
界を例えば１０以上、あまり多く形成しないようにする
ためである。この膜厚方向に存在する結晶粒界の数は少
ない方が好ましく、できれば２以下の結晶粒界とするこ
とが好ましく、理想的には膜厚方向に結晶粒界がないこ
とが（即ち、膜厚方向には１つの結晶粒のみが存在する
状態が）より好ましい。
【００２８】ここで以下に、前記第２の誘電体薄膜５の
結晶粒径と膜厚の関係について説明する。本発明におい
ては、第２の誘電体薄膜５の構造について、図３Ａに示
すような結晶集合モデルを基に解析する。図３に示す結
晶集合モデルでは、図３ＡのＸ方向とＹ方向に沿う一辺
（膜面方向の一辺）がａの正方形状（膜面方向の縦幅、
横幅共にａ）、かつ、Ｚ方向（膜厚方向）に沿う高さが
ｂの主結晶粒構造単位６を想定する。この主結晶粒構造
単位６の内部には、主結晶粒８が存在し、この主結晶粒
８を厚さがΔａの均等厚の粒界層９が覆って主結晶粒構
造単位６が構成され、この主結晶粒構造単位６が多数結
合されて第２の誘電体薄膜５が構成されているものと想
定し、解析する。以上説明の関係から主結晶粒構造単位
６のＸ方向の一辺の長さをａ−２Δａと表記でき、Ｙ方
向の一辺の長さをａ−２Δａと表記でき、Ｚ方向の高さ
をｂ−２Δａと表記でき、このような大きさの主結晶粒
構造単位６が第２の薄膜５の面方向及び厚さ方向に多数
周期的に配置されて前記第２の誘電体薄膜５が構成され
ているものと想定する。
【００２９】ここで、xを無次元の粒径パラメータ（主
結晶粒のもの）とすると、xをx≡ａ／２Δａと定式化す
ることで規格化できる。次に、γを無次元の結晶高さパ
ラメータ（主結晶粒のもの）とすると、γをγ≡ｂ／
ａ、ｂ／２Δａ＝γｘと定式化することができ、これら
は主結晶粒の形状（例えば、γが大ならば膜厚方向に縦
長の主結晶粒となる。即ち、ａに比べてｂが大きい場
合）を表す。これらの関係式を元に、結晶学におけるバ
ルク結晶計算を基本として、κ（比誘電率）がxの関数
であるということを計算できるので、以下の（３）式で
示す関係が得られる。
【００３０】
【化３】
【００３１】なお、前記（３）式は、以下の如く表記で
きる。 κ（x）／κg ＝γ[（x−１）2／（γx−１＋κg／κgb）＋{（２−１／x）／γ}／（κg／ κgb）]／x …（３）式 この（３）式においてκは比誘電率、この比誘電率κが
xの関数であるということを意味するのでκ（x）と記載
している。この（３）式において、κgは主結晶粒（gra
in）内部の比誘電率、κgbは結晶粒界の比誘電率を示
す。
【００３２】次に、同様な手法により、規格化容量温度
係数を定式化する。τ（容量温度係数）を同様にxの関
数と考え、τgを主結晶粒内部の温度係数、τgbを結晶
粒界の温度係数とすると、以下の（４）式で示す関係が
得られる。
【００３３】
【化４】
【００３４】この（４）式は以下の如く記載できる。 τ（x）／τg＝１−[（κg／κgb）・(１−τgb／τg)・｛（κg／κgb）2（x −１）2＋（γx−１＋κg／κgb）2（２−１／x）γ｝／（κg／κgb）・（γx −１＋κg／κgb）・{（x−１）2・（κg／κgb）＋（γx−１＋κg／κgb）・ （２−１／x）／γ}] …（４）式 更に、τ（x）、κ（x）、τg／κg、においては以下の
（５）式の関係が成立する。
【００３５】
【化５】
【００３６】この（５）式は以下の如く記載できる。 ｛τ（x）／κ（x）｝／｛τg／κg｝＝｛τ（x）／τg｝／｛κ（x）／κg｝ …（５）式 ここで、温度係数の定義は、τ≡（∂κ／∂Ｔ）／κ
（Ｔは絶対温度）の式で示され、この式の意味は、比誘
電率（または容量）κの相対温度変化率を意味する。従
って（τ／κ）比は薄膜化の重要なパラメータであると
認識できる。
【００３７】次に、以上説明した各式の基本的導出手順
について再度詳細に説明する。まず、図４Ａに示すよう
に主結晶構造粒８のＸ方向（膜面方向）の幅をａ−２Δ
ａ、Ｙ方向（膜面方向）の幅をａ−２Δａ、Ｚ方向（膜
厚方向）の高さはｂ−２Δａであるので、１個の主結晶
粒８の上下に電極層を配置した微小構造のコンデンサ１
個の主結晶粒８の容量Ｃg (1)を求めると、以下の（６）
式の関係が成立する。
【００３８】
【化６】
【００３９】（６）式においてεは誘電率、κは比誘電
率、ε0を真空の誘電率とすると、ε＝ε0κの関係を有
するので、（６）式の関係となる。次に、図４Ｂに示す
ように主結晶粒８の上下にΔａの厚さの結晶粒界を配置
して主結晶粒８の上下を厚さΔａの結晶粒界で挟んだ構
造を想定すると、その容量Ｃ(1)(in)を計算すると、以
下の（７）式の結果となる。
【００４０】
【化７】
【００４１】更に主結晶粒８の４側面を厚さΔａの結晶
粒界層で囲んだ構造の主結晶粒構造単位６の容量Ｃ(1)
を計算すると以下の（８）式のようになる。
【００４２】
【化８】
【００４３】次に、図４Ｃに示すように先の主結晶粒構
造単位６が縦にＮ3個積層された構造の容量Ｃ(1B)を計
算すると、以下の（９）式に示すようになる。
【００４４】
【化９】
【００４５】次に、先の（９）式で求めた縦にＮ3個積
層された構造の容量Ｃ(1B)が図４Ｄに示すように平面的
にＮ1×Ｎ2個並んだ構造の第２の誘電体薄膜の容量が以
下の（１０）式で示すようになり、これが求めるべき第
２の誘電体薄膜の総容量と等価なる。
【００４６】
【化１０】
【００４７】一方、第２の誘電体薄膜の膜厚をｔ2、電
極面積をＳとすると、以下の（１１）式が成立する。
【００４８】
【化１１】
【００４９】この（１１）式から、Ｃ＝ε（Ｎ1Ｎ2ａ2
／Ｎ3ｂ）＝Ｃ×（Ｎ3ｂ／Ｎ1Ｎ2ａ2）＝（ｂ／ａ2）・
Ｃ・（Ｎ3／Ｎ1Ｎ2）となり、ここで先の（１０）式か
ら、Ｃ＝（Ｎ1Ｎ2／Ｎ3）Ｃ(1)の関係があるので、この
関係を先の式に代入し、Ｃ＝（ｂ／ａ2）・Ｃ・（Ｎ3／
Ｎ1Ｎ2）＝（ｂ／ａ2）・（Ｎ1Ｎ2／Ｎ3）Ｃ(1)・（Ｎ3
／Ｎ1Ｎ2）となって、以下の（１２）式の関係となる。
【００５０】
【化１２】
【００５１】ここで先に説明した無次元パラメータ、x
≡ａ／２Δａ、γ≡ａ／Δａとγx≡ｂ／２Δａを用い
ると、以下の（１３）式が成立する。
【００５２】
【化１３】
【００５３】更に（１３）式において、ε＝κε0を用
い、更にκをκgで規格化すると、以下の（１４）式が
得られる。この（１４）式において、κがxの関数であ
るという意味でκ（x）と標記している。
【００５４】
【化１４】
【００５５】次に、温度係数τの導出について説明す
る。温度係数τの定義により、以下の（１５）式が成立
する。
【００５６】
【化１５】
【００５７】従って。前記（１４）式の対数を絶対温度
Ｔで微分することにより、先に記載したτ（x）／τgの
数式、即ち、（４）式が得られる。また、｛τ（x）／
κ（x）｝／｛τg／κg｝については、｛τ（x）／
τg｝を｛κ（x）／κg｝で割ることにより計算するこ
とができ、先の（５）式の関係となる。
【００５８】従って以上の知見から特に、図３と図４を
基に先に説明した結晶構造であるならば、先の（３）式
から比誘電率を計算することができ、先の（４）式から
規格化容量温度係数を計算できることが理解できる。こ
れらの計算モデルを基に、主結晶粒構造単位の集合体と
しての第２の誘電体薄膜の比誘電率、容量温度係数、τ
／κ比の計算結果を図５〜図８に示す。図５は主結晶粒
の場合のκとτg／κg比の各値が、結晶粒界での値の１
０倍と仮定した場合の計算結果を示し、図６は主結晶粒
の場合のκとτの各値が結晶粒界での値の１０倍と仮定
した場合の計算結果を示す。いずれの計算結果を見て
も、τg／κg比を示す曲線には、ａ／２Δａの値を示す
横軸において１〜２０の領域において上向きの凸のピー
クが存在する。この結果を基に、図５の場合について、
更に、ｂ／ａ＝３あるいはｂ／ａ＝１０の場合について
計算した結果を図７と図８に示す。ｂ／ａ＝３の場合を
示す図７とｂ／ａ＝１０の場合を示す図８を見ると、ｂ
／ａの値が大きくなるほどτ／κ比の極大値が大きくな
る傾向にある。また、この傾向は図６を基にした計算結
果においても同等となる。
【００５９】これらの結果から、膜厚方向の主結晶粒サ
イズ、即ち、主結晶粒の膜厚方向の高さが、膜面方向の
結晶粒サイズより大きくなればなる程、小粒径領域での
規格化τ／κ比の極大値が大きくなることが判明した。
また、図６〜図８に示すいずれの結果を見ても、縦軸の
x／xbulkの値が１を超える領域が得られることがわか
る。これは、この種の第２の誘電体薄膜を用いた薄膜コ
ンデンサを構成する場合に、横軸のａ／２Δａの値を縦
軸のx／xbulkの値が１を超える領域に、例えば、ａ／２
Δａの値を２〜１２の領域にするならば、即ち、結晶粒
径を小さい範囲に限定するならば、薄膜コンデンサを構
成する誘電体薄膜の膜厚を従来よりも小さくできる範囲
が存在することを知見したこととなる。
【００６０】これらの結果を総括し、主結晶粒の膜面方
向の粒径ａと膜厚方向の高さｂの比のｂ／ａを５と設定
し、粒界層の膜厚を５Åと設定した場合の（τ／κ）／
（τ／κ）BULKを縦軸にとり、ａ／２Δａを横軸にとっ
た場合の計算結果を図９に拡大して示す。この図から、
１.７＜ａ／２Δａ＜１３の範囲において（τ／κ）／
（τ／κ）BULKの値が１を超える領域が存在しており、
この領域を利用して第２の誘電体薄膜を設計し製造する
ならば、即ち、第２の誘電体薄膜の主結晶粒を１７Å＜
ａ＜１３０Å、８５Å＜ｂ＜６５０Åにするならば第２
の誘電体薄膜を従来よりも薄型化できることがわかる。
【００６１】これらの結果を基に、粒径層膜厚Δａを５
Å、電極層と誘電体薄膜との界面に生成される境界層の
厚さを５０Åとすると、理想的な単結晶から設計される
誘電体薄膜（従来の誘電体薄膜に相当）の厚さを２５０
Å〜５００Å、５００〜１０００Å、１０００Å〜２０
００Å、２０００Å〜５０００Å、５０００Å〜１００
００Åの各範囲とした場合に好ましい粒径制御範囲と、
その好ましい粒径範囲に制御した場合に実際に設ける誘
電体薄膜としての必要な厚さ、膜厚減少率を計算した結
果を以下の表１に示す。
【００６２】 「表１」 膜厚（単結晶の場合を想定） 粒径制御範囲 最大膜厚減少率 ２５０〜５００Å １３Å＜ａ＜５０Å ３８％ ８５Å＜ｂ＜膜厚 ５００〜１０００Å １２Å＜ａ＜８０Å ５７％ ６０Å＜ｂ＜膜厚 １０００〜２０００Å １２Å＜ａ＜１１０Å ６０％ ６０Å＜ｂ＜膜厚 ２０００〜５０００Å １２Å＜ａ＜１３０Å ６２％ ６０Å＜ｂ＜膜厚 ５０００〜１００００Å １２Å＜ａ＜２４０Å ６３％ ５０Å＜ｂ＜膜厚
【００６３】以上の表１のように、誘電体薄膜の主結晶
粒の膜面方向の粒径のａと膜厚方向の高さｂを限定する
ことで、単結晶で誘電体薄膜を構成したとする場合より
も、即ち、従来の一般的な設計手法の誘電体薄膜よりも
３８〜６３％もの膜厚減少を実現できることがわかる。
【００６４】以上説明してきた解析をまとめて説明する
と、第１の誘電体薄膜４の膜厚を決定するには、先の
（１）式、即ち、ｔc＝｛（ε0κc）／（Ｃ／Ｓ）｝−
｛ｔN（κc／κN）｝の関係から求めることと、第２の
誘電体薄膜５の膜厚を決定するには、先の（２）式、即
ち、ｔN＝｛（εcτ）／（Ｃ／Ｓ）｝・｛１／（τN／
κN）｝の関係から求めることは変更がない。従来では
これらの式において第２の誘電体薄膜を薄膜化しようと
した場合、即ち、ｔNを小さくするには、（τN／κN）
の大きな別の材料を探索するか、開発する必要を生じて
いたが、本発明ではこれらの式の関係を考慮し、かつ、
第２の誘電体薄膜の材料を特定のものに限定したとして
も、温度係数と（τN／κN）比が主結晶粒径とその膜厚
方向の高さに依存して変化することを見い出し、これら
をパラメータとして適切な範囲に調整することで、目的
の温度係数を有しながら、従来の誘電体薄膜よりも薄膜
化できる領域が存在することを見出したところに本発明
の最大の特徴を有する。
【００６５】また、図９に示す結果から見て、１０％以
上薄膜化するには、粒径比制御範囲を１.７≦ａ／２Δ
ａ≦１３、かつ、５≦ｂ／ａの範囲とするならば好まし
く、２５％以上薄膜化するには、粒径比制御範囲を１.
８≦ａ／２Δａ≦６、かつ、５≦ｂ／ａの範囲とするな
らば好ましいことも明らかである。
【００６６】また、以上説明した第２の誘電率薄膜５の
条件を満たし得る材料の層として例えば、ＳｒxＢａ1-x
ＴｉＯ3結晶、ＣａＴｉＯ3結晶、ＰｂＴｉＯ3結晶、も
しくはＴｉＯ２層を例示することができる。ＳｒxＢａ
1-xＴｉＯ3結晶、ＣａＴｉＯ3結晶、ＰｂＴｉＯ3結晶は
いずれも相転移温度が室温以下で室温領域で誘電率温度
係数が負であり、比誘電率が１００以上であるので、先
の第１の誘電体薄膜４の温度係数を調整する目的で設け
られるので、耐電圧が先の誘電体薄膜４よりは低く、リ
ーク電流発生の可能性を若干有するが、耐電圧が高い第
１の誘電体薄膜４を配しているので薄膜コンデンサとし
ての耐圧性能に問題は生じない。これらの層は、例え
ば、スパッタ法等の成膜法で作成することができる。
【００６７】前記構成の薄膜コンデンサ１は、耐圧の面
で優れた第１の誘電体薄膜４を有しているので、耐圧性
の面で優れる。また、第１の誘電体薄膜４と第２の誘電
体薄膜５の積層により構成されているので、従来のシー
ト状の誘電体磁器組成物の積層構造とは異なり、薄型
化、小型化に有利であり、厚さ５μｍ程度以下のものを
容易に得ることができる。更に、用いる第１の誘電体薄
膜４と第２の誘電体薄膜５の膜厚、組成比を調整するこ
とでコンデンサとしてのＱ値、耐電圧、容量温度係数を
調整することができ、使用環境において温度差が大きく
ても温度安定性を優れさせた薄膜コンデンサ１を得るこ
とができる。
【００６８】以上のことから、図１に示す構成の薄膜コ
ンデンサ１は、携帯型電子機器、マイクロ波用通信機器
等の温度に対応して補償する必要がある電子機器回路に
有用である。例えば、電圧で発振周波数を制御する素
子、バラクタダイオードと組み合わせて使用することが
できる。
【００６９】次に、先の形態においては、電極層３上に
第２の誘電体薄膜５と第１の誘電体薄膜４の順で積層し
たが、図１０に示す構造の如く第１の誘電体薄膜４と第
２の誘電体薄膜５を順に積層して薄膜コンデンサ（薄膜
キャパシタ）１０を構成しても良いのは勿論である。図
１０に示す薄膜コンデンサ１０においても先の第１実施
形態の薄膜コンデンサ１と同様な効果を得ることができ
る。
【００７０】図１１は、本発明に係る薄膜コンデンサ１
あるいは１０からなる薄膜コンデンサＣ１を実用的な電
子回路に組み込んだ構成例を示すもので、この例の電子
回路では、コイルＬに対してコンデンサＣ０とバラクタ
ダイオードＤｃを並列に接続し、前記バラクタダイオー
ドＤｃに先の実施形態の薄膜コンデンサＣ１を並列接続
し、薄膜コンデンサＣ１の上部電極７と下部電極３に入
出力端子１１、１２を接続し、入出力端子１２と薄膜コ
ンデンサＣ１の一方の電極との間に抵抗Ｒを組み込んで
なる構造としたものである。
【００７１】図１１に示す回路において、バラクタダイ
オードＤｃとは電圧によってキャパシタンスが変化する
もので、このバラクタダイオードＤｃの温度係数が正の
所定の値を有するので、このバラクタダイオードＤｃの
温度係数を薄膜コンデンサＣ１で打ち消して、温度安定
性の優れた共振回路を提供できるものである。図１２に
それらの温度係数分布を示すが、バラクタダイオードＤ
ｃの温度係数が＋２００〜＋５００ｐｐｍ／℃の範囲で
あるとすると、薄膜コンデンサＣ１の温度係数分布を−
２００〜−５００ｐｐｍ／℃の範囲とするならば、両者
の温度係数を調整して温度安定性を向上させることがで
きる。なお、先に記述した従来の特許によるコンデンサ
ではこのような−２００〜−５００ｐｐｍ／℃もの広い
範囲で温度係数を調整できるものは得られなかった。な
お、薄膜コンデンサＣ1の温度係数について、本発明製
法を採用することにより、後述する例の如く−２２０〜
−４７０ｐｐｍ／℃の範囲のものは確実に得ることがで
きる。このような薄膜コンデンサは、バラクタダイオー
ドの温度補償回路の適用等、温度補償用として広く適用
することが可能である。
【００７２】次に、先の第２の誘電体薄膜５を製造する
場合に用いて好適な成膜装置の一例について説明する。
図１３は先の第２の誘電体薄膜２を製造する場合に用い
て好適な２周波励起型のスパッタ装置の一例の構造を示
す。この例のスパッタ装置Ａは、第１の高周波電源２０
と第１電極２４との間に整合回路２２Ａが介在されてい
る。この整合回路２２Ａはこれら高周波電源２０と第１
電極２４との間のインピーダンスの整合を得るための回
路として設けられたものである。
【００７３】高周波電源２０からの高周波電力は整合回
路２２Ａを通して給電板２３により第１電極２４へ供給
される。この整合回路２２Ａは導電体からなるハウジン
グにより形成される第１のマッチングボックス２２内に
収納されており、第１電極２４および給電板２３は、導
体からなるシャーシ２１によって覆われている。第１電
極２４の下側には凹部２４ａが設けられるとともに、第
１電極２４の下には、ターゲット２５が凹部２４ａには
め込まれる形で着脱自在に装着されている。ターゲット
２５の下方側にはチャンバ壁２７で囲まれた成膜室２８
が形成されており、シャーシ２１とチャンバ壁２７とは
絶縁体２９で絶縁されている。なお、先の成膜室２８に
は真空排気装置に接続された配管等が接続されていて内
部を１０-7Ｐａ程度の高真空などの減圧雰囲気に調整で
きるように構成されているが、図１３では排気系の装置
及び配管を略している。
【００７４】成膜室２８には、第２電極３０を受ける箱
型のシールド支持体３１と、このシールド支持体３１を
受ける支持底盤３２と、第２電極３０上に配置されたガ
ラス等の基板３３とが設けられ、支持底盤３２をチャン
バ壁２７の底部に接続して成膜室２８が区画されてい
る。また、第２電極３０に接続するとともにシールド支
持体３１の底壁を貫通するようにシャフト３５が設けら
れている。そして、シールド支持体３１の底壁を貫通し
たシャフト３５はシールド支持体３１の底部に接続され
た隔壁３６を介して第２のマッチングボックス３６に収
容された整合回路３６Ａに接続され、この整合回路３５
Ａは第２の高周波電源３７に接続されている。
【００７５】図１３に示す構成のスパッタ装置Ａにあっ
ては、第１の高周波電源２０から第１の電極２４側に１
ｋＷ〜３ｋＷ程度の出力で１３.５６ＭＨｚ程度の電力
を投入し、第２の高周波電源３７から例えば、４０ＭＨ
ｚ程度の周波数の電力を投入し、電極２４と電極３０間
にプラズマを生成させ、このプラズマによりターゲット
２５の構成粒子を発生させてこの構成粒子を基板３３上
に飛来させて堆積させ、必要な薄膜を基板３３上に成膜
するものである。
【００７６】また、成膜室２８において、例えば、ベー
ス圧力を１０-7Ｐａ程度の高真空雰囲気に調整可能であ
ることが好ましく、雰囲気ガスとして供給するＡｒガス
を不純物濃度１ｐｐｂ程度の清浄なものとできることが
好ましい。次に、基板３３の成膜面を成膜の前工程とし
てプラズマクリーニングする場合、第１の高周波電源２
０のみに１３.５６ＭＨｚ程度の電力を投入してプラズ
マを発生させてこのプラズマにより基板成膜面をクリー
ニングできるように構成されている。また、基板３３上
に成膜する際には、第１の高周波電源２０から１３.５
６ＭＨｚ程度の電力を投入すると同時に、第２の高周波
電源３７から４０ＭＨｚ程度の周波数の電力を投入し、
第２の高周波電源３７側から投入する電力を基板３３に
対するバイアス電力として利用できるように構成されて
いる。即ち、このような成膜の際には、２周波励起イオ
ン照射によるスパッタリングができるように構成されて
いる。
【００７７】図１３に示す構成の２周波励起型のスパッ
タリング装置Ａを用いて実際に基板上に電極層と誘電体
薄膜を形成する場合、例えば、先に説明した如く、第１
の高周波電源２０から１３.５６ＭＨｚ程度の電力を投
入すると同時に、第２の高周波電源３７から４０ＭＨｚ
程度の周波数の電力を投入しながら成膜する。この際、
バイアス電力として基板に印加する第２の高周波電源３
７からの電力を制御することで誘電体薄膜の結晶粒径を
制御することができる。例えば、後述する実施例におい
ても記載するように、ＴｉＯ2の誘電体薄膜を成膜する
場合、第１の高周波電源２０からの電力を例えば１.５
ｋＷ、基板バイアスを０Ｗとするならば、膜厚方向に粒
界を１〜２個程度有する縦長の主結晶粒からなる誘電体
薄膜を形成することができ、第１の高周波電源２０から
の電力を例えば１.５ｋＷ、基板バイアスを２００Ｗと
するならば、膜厚方向に数十の粒界を有し、先の場合よ
りも膜面方向の粒径も小さな主結晶粒からなる誘電体薄
膜を形成することができる。従って前記の中間のバイア
ス電力（０〜２００Ｗの間）を第２の高周波電源３７か
ら印加することで主結晶粒の膜面方向の粒径と膜厚方向
の高さとを制御することができる。
【００７８】ここで、誘電体薄膜の一例として、ＴｉＯ
2の薄膜に適用する場合、Ａｒガス雰囲気中のＯ2分圧を
３０〜９０％に設定し、第１の高周波電源の投入電力を
１ｋＨｚ〜３ｋＨｚ、第２の高周波電源からの投入電力
を０〜４００Ｗ、成膜室の圧力を０.５〜１０Ｐａの範
囲で適宜設定することで、ＴｉＯ2の薄膜を構成する結
晶粒の膜面方向あるいは膜厚方向の大きさを制御するこ
とができる。なお、粒径制御を行うには、Ｎ2ガス等の
不純物をＡｒガスに添加し、そのガス分量比を変えるこ
とによって結晶粒径の制御を行うこともできる。
【００７９】以上説明のごとく結晶粒径を制御した状態
で形成された第２の誘電体薄膜５は結晶粒径の大小に応
じて先に説明したごとく｛（τ／κ）／（τg／κg）｝
の値が１を超える領域を有するので、従来の手法による
誘電体薄膜に比べて薄型化が可能なものとなる。
【００８０】
【実施例】図１３に示す２周波励起型のスパッタリング
装置を用い、アルミナ又はガラスからなる基板上にＣｕ
からなる膜厚１.３μｍの下部電極を室温成膜した。次
にこの下部電極の上に膜厚２４００Å、３５００Å、４
７００ÅのＣａＴｉＯ3薄膜（第２の誘電体薄膜）を後
述の製造条件で結晶粒径を制御しつつスパッタリング法
にて成膜し、続いて膜厚９００Å、７００Å、５００Å
のａ-ＳｉＮx薄膜（第２の誘電体薄膜）を後述の方法で
主結晶粒径を制御しながらスパッタ法で成膜し、最後に
Ｃｕからなる膜厚１.３μｍの上部電極をスパッタ法に
より室温成膜し、積層型の薄膜コンデンサを得た。これ
らの薄膜コンデンサのＣ／Ｓの値は４８０ｐＦ／ｍｍ2
とした。これらの薄膜コンデンサに対し、特に結晶粒径
を制御していないスパッタリング法にて成膜し、比較の
薄膜コンデンサ試料とした。これら各薄膜コンデンサの
特性を以下の表２において比較記載した。表２において
Ｃ膜とは第１の誘電体薄膜を示し、Ｎ膜とは第２の誘電
体薄膜を示す。
【００８１】 「表２」 粒径制御型 温度係数 κN τN τN／κN Ｃ膜厚 Ｎ膜厚 薄膜コンデンサ 主結晶粒径 (ppm/℃) (ppm/℃) (ppm/℃) （Å） （Å） （ａ＝５０Å −２２０ ４３ −７４６ −１７.３ 900 2400 ｂ＝２５０Å） −３３０ ４３ −７５８ −１７.６ 700 3500 −４７０ ４３ −７９２ −１８.４ 500 4700 粒径制御なし −２２０ １７０ −１７００ −１０.０ 1100 4100 （バルク値） −３３０ １７０ −１７００ −１０.０ 1000 6100 −４７０ １７０ −１７００ −１０.０ 900 8700
【００８２】表２に示す誘電体薄膜をスパッタリング法
にて製造する場合、先に説明の２周波励起型のスパッタ
リング装置を用い、基盤バイアスを０〜３００Ｗの範囲
に設定することにより結晶粒径制御を行った。表２に示
す結果から、本発明に係る製造方法で得られた薄膜コン
デンサであるならば、粒径制御を行っていない、換言す
ると、従来の薄膜コンデンサに比べて同等の温度係数に
する場合に、第２の誘電体薄膜の厚さ４１００Åのもの
では２４００Åに、厚さ６１００Åのものを３５００Å
に、厚さ８７００Åのものは２７００Åにそれぞれ大幅
に薄型化できた。よってこの例の薄膜コンデンサである
ならば、同じ温度係数において従来のものよりも、薄型
化できるとともに、温度係数を−２２０〜−４７０ｐｐ
ｍ／℃の範囲で大幅に調整することができるので、バラ
クタダイオード等の温度係数が正の電子機器の温度補償
用に好適である。
【００８３】次に、図１３に示す２周波励起型のスパッ
タリング装置を用いて形成したＴｉＯ2の断面組織写真
を図１４と図１５に示す。図１４に示す積層構造は、ガ
ラス基板上にＣｒ電極層を形成し、その上にＯ2分圧比
８０％、第１の高周波電源からの投入電力を１.５ｋ
Ｗ、第２の高周波電源からの投入電力を０Ｗ、成膜室の
全圧を４Ｐａに設定してＴｉＯ2の誘電体薄膜を積層
し、更にその上にＣｒ電極層を積層した積層膜の断面構
造を示す。
【００８４】図１５に示す積層構造は、ガラス基板上に
Ｃｒ電極層を形成し、その上にＯ2分圧比８０％、第１
の高周波電源からの投入電力を１.５ｋＷ、第２の高周
波電源からの投入電力を２００Ｗ、成膜室の全圧を４Ｐ
ａに設定してＴｉＯ2の誘電体薄膜を積層し、更にその
上にＣｒ電極層を積層した積層膜の断面構造を示す。図
１４に示す積層構造では膜厚方向に１〜２程度の粒界層
を有する結晶組織であることが明らかであり、図１５に
示す積層構造では膜厚方向に数１０もの粒界層を有する
結晶組織であることが明らかである。このような図１４
と図１５に示す積層構造の比較から、誘電体薄膜を構成
している主結晶粒の粒径をバイアス電力を調整すること
で制御できることが明らかである。
【００８５】
【発明の効果】以上説明したように本発明によれば、比
誘電率の異なる第１の誘電体薄膜と第２の誘電体薄膜が
一対の電極間に介在される薄膜コンデンサであり、第２
の誘電体薄膜の主結晶粒径が好ましい範囲に調整されて
いるので、第２の誘電体薄膜を薄型化できる結果、薄膜
コンデンサ全体を薄型化できる。また、比誘電率の異な
る第１と第２の誘電体薄膜を電極間に介在させているの
で、これらの誘電体薄膜の組み合わせによりＱ値の調
整、耐電圧の調整、温度補償が可能となる。更に本発明
において、前記構造に加え、第１の誘電体薄膜の容量温
度係数の絶対値を５０ｐｐｍ／℃以下、前記第２の誘電
体薄膜の容量温度係数が負とするならば、温度係数の調
整が広い範囲で可能となり、温度補償が可能となる。
【００８６】本発明の製造方法における主結晶粒径の調
整において、｛（τ／κ）／（τg／κg）｝の値が１を
超える範囲を選択しても良く、主結晶粒径のｂ／ａを一
定数とした場合に、ａ／２Δａとτ／κとの関係におい
て｛（τ／κ）／（τg／κg）｝の値が１を超える領域
になるようにａ／２Δａの値を選定しても良い。更に本
発明の製造方法における主結晶粒径の調整において、κ
（x）／κg＝γ[（x−１）2／（γx−１＋κg／κgb）
＋{（２−１／x）／γ}／（κg／κgb）]／xの関係を満
足し、 τ（x）／τg＝１−[（κg／κgb）・(１−τgb／τg)
・｛（κg／κgb）2（x−１）2＋（γx−１＋κg／
κgb）2（２−１／x）γ｝／（κg／κgb）・（γx−１
＋κg／κgb）・{（x−１）2・（κg／κgb）＋（γx−
１＋κg／κgb）・（２−１／x）／γ}] の関係を満足し、更に、｛（τ（x）／κ（x））／（τ
g／κg）｝の値を１.１０以上となるように主結晶粒の
粒径制御を行っても良い。
【００８７】本発明において、｛（τ（x）／κ（x））
／（τg／κg）｝の値を１.２５以上とすることで更な
る薄型化が可能となる。また、ａ／２Δａの値を特定の
範囲とすることで、薄型化が可能となる。本発明におい
て、第２の誘電体薄膜がＳｒxＢａ1-xＴｉＯ3、ＣａＴ
ｉＯ3、ＰｂＴｉＯ3の中から選択されるいずれかの結晶
からなるならば、結晶粒径の調整により温度係数の調
整、並びに薄型化が容易にできる。
【００８８】次に、先の製造方法により得られた薄膜キ
ャパシタあるいは薄膜コンデンサを有する電子機器ある
いは電子回路であるならば、拾い範囲で温度補償が可能
であり、また、バラクタダイオード等の正の温度係数を
有する部品との組み合わせにより効率の良い温度補償が
可能となる。
【図面の簡単な説明】
【図１】 図１は本発明に係る温度補償用薄膜コンデン
サの第１実施形態の断面構造を示す図である。
【図２】 図２は図１に示す薄膜コンデンサの平面図で
ある。
【図３】 図３Ａは主結晶粒とその周囲を囲む結晶粒界
及びそれらを含む主結晶粒構造単位の説明図、図３Ｂは
主結晶粒構造単位の結合状態を示す平面図、図３Ｃは同
結合状態を示す側面図である。
【図４】 図４Ａは主結晶粒を示す斜視図、図４Ｂは主
結晶粒の上下を粒界層で挟んだモデル構造を示す斜視
図、図４Ｃは主結晶粒構造単位を縦方向にＮ3個積層し
た状態を示す斜視図、図４Ｄは主結晶粒構造単位を膜面
方向に複数結合した状態を示す平面図である。
【図５】 図５はκg／κgb＝１０、τg／κg＝１０τ
gb／κgbの場合の（x／xBULK）の値と、ａ／２Δａの値
の関係を示すグラフである。
【図６】 図５はκg／κgb＝１０、τg／κg＝τgb／
κgbの場合の（x／xB ULK）の値と、ａ／２Δａの値の関
係を示すグラフである。
【図７】 図７はκg／κgb＝１０、τg／κg＝１０τ
gb／κgbの場合、かつｂ／ａ＝３の場合の（x／xBULK）
の値と、ａ／２Δａの値との関係を示すグラフである。
【図８】 図８はκg／κgb＝１０、τg／κg＝１０τ
gb／κgbの場合、かつｂ／ａ＝１０の場合の（x／
xBULK）の値と、ａ／２Δａの値との関係を示すグラフ
である。
【図９】 図９はΔａ＝５Å、ｂ／ａ＝５、とした場合
の（τ／x）／（τ／x）BULKの値と、ａ／２Δａの値と
の関係を示すグラフである。
【図１０】 図１０は本発明に係る温度補償用薄膜コン
デンサの第２実施形態の断面構造を示す図である。
【図１１】 図１１は本発明に係る薄膜コンデンサを備
えた電気回路の一例を示す回路図である。
【図１２】 図１２は本発明に係る薄膜コンデンサの温
度係数とバラクタダイオードの温度係数とを比較して示
す図である。
【図１３】 図１３は本発明に係る誘電体薄膜の製造に
用いて好適な２周波励起型のスパッタ装置の一例を示す
断面図である。
【図１４】 図１４は図１３に示す２周波励起型のスパ
ッタリング装置により基板バイアスなしの状態で成膜し
たＴｉＯ2薄膜の断面構造を示す組織写真である。
【図１５】 図１５は図１３に示す２周波励起型のスパ
ッタリング装置により基板バイアスを印加しながら成膜
したＴｉＯ2薄膜の断面構造を示す組織写真である。
【符号の説明】
１、１０…薄膜コンデンサ、２…基板、３…第１の電極
層、４…第１の誘電体薄膜、５…第２の誘電体薄膜、７
…第２の電極層、６…主結晶粒構造単位、８…主結晶
粒、ａ…主結晶粒構造単位の膜面方向の幅、ｂ…主結晶
粒構造単位の膜厚方向の高さ、Δａ…粒界層の厚さ。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 容量温度係数の絶対値が５０ｐｐｍ／℃
    以下の第１の誘電体薄膜と、前記容量温度係数が負であ
    る第２の誘電体薄膜とを積層して所望のシート容量値と
    容量温度係数を有する薄膜キャパシタの製造方法であっ
    て、 前記第２の誘電体薄膜の結晶構造が、主結晶粒と、該主
    結晶粒を取り囲む粒界層とを具備する主結晶粒構造単位
    の集合体であり、前記主結晶粒構造単位が多数結合され
    て前記第２の誘電体薄膜が構成される場合、 前記第２の誘電体薄膜の容量温度係数をτとし、前記第
    ２の誘電体薄膜の比誘電率をκとし、前記第２の誘電体
    薄膜の膜厚ｔ2をｔ2＝｛ε0τt0t／（Ｃ／Ｓ）｝・｛１
    ／（τ／κ）｝（ただし、Ｃ／Ｓはシート容量値、ε0
    τt0tは所望の容量温度係数）とし、主結晶粒の（τ／
    κ）を（τg／κg）とした場合、 前記主結晶粒の結晶粒径の大小により｛（τ／κ）／
    （τg／κg）｝の値が１を超える主結晶粒径の領域を選
    択して結晶粒径の目的値を決定し、前記目的値になるよ
    うに前記主結晶粒の粒径を制御して前記第２の誘電体薄
    膜を成膜することにより該第２の誘電体薄膜の膜厚を薄
    膜化して薄膜キャパシタを形成することを特徴とする薄
    膜キャパシタの製造方法。
  2. 【請求項２】 容量温度係数の絶対値が５０ｐｐｍ／℃
    以下の第１の誘電体薄膜と、前記容量温度係数が負であ
    る第２の誘電体薄膜とを積層して所望のシート容量値と
    容量温度係数を有する薄膜キャパシタの製造方法であっ
    て、 前記第２の誘電体薄膜の結晶構造が、主結晶粒と、該主
    結晶粒を取り囲む粒界層とを具備する主結晶粒構造単位
    の集合体であり、前記主結晶粒構造単位が多数結合され
    て前記第２の誘電体薄膜が構成される場合、 前記粒界層の厚さを２Δａとし、前記主結晶粒と該主結
    晶粒の周囲に存在する粒界層の半分の厚さΔａの分の粒
    界層とを含む主結晶粒構造単位の膜面方向の幅をａと
    し、膜の厚さ方向の高さをｂとし、前記第２の誘電体薄
    膜の容量温度係数をτとし、前記第２の誘電体薄膜の比
    誘電率をκとし、前記第２の誘電体薄膜の膜厚ｔ2をｔ2
    ＝｛ε0τt0t／（Ｃ／Ｓ）｝・｛１／（τ／κ）｝（た
    だし、Ｃ／Ｓはシート容量値、ε0τt0tは所望の容量温
    度係数を示す）とし、主結晶粒の（τ／κ）を（τ／
    κ）gとした場合、 ｂ／ａを一定数とした場合に、ａ／２Δａとτ／κとの
    関係において｛（τ／κ）／（τg／κg）｝の値が１を
    超える領域になるようにａ／２Δａの値を選定して目的
    の主結晶粒径範囲を求め、この主結晶粒径の範囲になる
    ように前記第２の誘電体薄膜を形成することで前記第２
    の誘電体薄膜の膜厚を薄膜化して薄膜キャパシタを製造
    することを特徴とする薄膜キャパシタの製造方法。
  3. 【請求項３】 容量温度係数の絶対値が５０ｐｐｍ／℃
    以下の第１の誘電体薄膜と、前記容量温度係数が負であ
    る第２の誘電体薄膜とを積層して所望のシート容量値と
    容量温度係数を有する薄膜キャパシタの製造方法であっ
    て、 前記第２の誘電体薄膜の結晶構造が、主結晶粒と、該主
    結晶粒を取り囲む粒界層を具備する主結晶粒構造単位の
    集合体であり、前記主結晶粒構造単位が多数結合されて
    前記第２の誘電体薄膜が構成される場合、 前記粒界層の厚さを２Δａとし、前記主結晶粒と該主結
    晶粒の周囲に存在する粒界層の半分の厚さΔａの分の粒
    界層を含む主結晶粒構造単位の膜面方向の幅をａとし、
    膜の厚さ方向の高さをｂとし、前記第２の誘電体薄膜の
    容量温度係数をτとし、前記第２の誘電体薄膜の比誘電
    率をκとし、ａ／２Δａを無次元パラメータxとし、ｂ
    ／ａを無次元パラメータγとし、前記κをxの関数とし
    てκ（x）で示し、主結晶粒内部の比誘電率をκgとし、
    粒界層の比誘電率をκgbとし、主結晶粒内部の容量温度
    係数をτgとし、粒界層の容量温度係数をτgbとし、前
    記第２の誘電体薄膜の膜厚ｔ2をｔ2＝｛ε0τt0t／（Ｃ
    ／Ｓ）｝・｛１／（τ／κ）｝（ただし、Ｃ／Ｓはシー
    ト容量値、ε0τt0tは所望の容量温度係数を示す）と
    し、主結晶粒の（τ／κ）を（τg／κg）とした場合、 κ（x）／κg＝γ[（x−１）2／（γx−１＋κg／
    κgb）＋{（２−１／x）／γ}／（κg／κgb）]／x の関係を満足し、 τ（x）／τg＝１−[（κg／κgb）・(１−τgb／τg)
    ・｛（κg／κgb）2（x−１）2＋（γx−１＋κg／
    κgb）2（２−１／x）γ｝／（κg／κgb）・（γx−１
    ＋κg／κgb）・{（x−１）2・（κg／κgb）＋（γx−
    １＋κg／κgb）・（２−１／x）／γ}] の関係を満足し、更に、 ｛（τ（x）／κ（x））／（τg／κg）｝の値を１.１
    ０以上となるように前記第２の誘電体薄膜を製造して薄
    膜キャパシタを製造することを特徴とする薄膜キャパシ
    タの製造方法。
  4. 【請求項４】 前記｛（τ（x）／κ（x））／（τg／
    κg）｝の値を１.２５以上となるように前記第２の誘電
    体薄膜を製造することを特徴とする請求項３に記載の薄
    膜キャパシタの製造方法。
  5. 【請求項５】 前記ａ／２Δａの平均値を以下の範囲、
    ｂ／ａの平均値を以下の範囲としたことを特徴とする請
    求項３に記載の薄膜キャパシタの製造方法。 １.７≦ａ／２Δａ≦１３ ５≦ｂ／ａ
  6. 【請求項６】 前記ａ／２Δａの平均値を以下の範囲、
    ｂ／ａの平均値を以下の範囲としたことを特徴とする請
    求項３に記載の薄膜キャパシタの製造方法。 １.８≦ａ／２Δａ≦６ ５≦ｂ／ａ
  7. 【請求項７】 前記第２の誘電体薄膜の比誘電率を１０
    ０以上とすることを特徴とする請求項３に記載の薄膜キ
    ャパシタの製造方法。
  8. 【請求項８】 前記第２の誘電体薄膜として、ＳｒxＢ
    ａ1-xＴｉＯ3、ＣａＴｉＯ3、ＰｂＴｉＯ3の中から選択
    されるいずれかの結晶を用いることを特徴とする請求項
    ３に記載の薄膜キャパシタの製造方法。
  9. 【請求項９】 請求項１〜８のいずれかの製造方法で製
    造された薄膜キャパシタが電極間に配置されたことを特
    徴とする温度補償型薄膜コンデンサ。
  10. 【請求項１０】 請求項１〜８のいずれかの製造方法で
    製造された薄膜キャパシタを備えたことを特徴とする電
    子機器。
  11. 【請求項１１】 請求項１〜８のいずれかの製造方法で
    製造された薄膜キャパシタが電極間に介在されて薄膜コ
    ンデンサが構成され、該薄膜コンデンサがバラクタダイ
    オードと並列接続され、前記薄膜コンデンサの電極に入
    出力端子が接続されてなることを特徴とする電子回路。
JP2001089528A 2001-03-27 2001-03-27 薄膜キャパシタの製造方法とその薄膜キャパシタを備えた温度補償用薄膜コンデンサ及び電子機器と電子回路 Withdrawn JP2002289462A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001089528A JP2002289462A (ja) 2001-03-27 2001-03-27 薄膜キャパシタの製造方法とその薄膜キャパシタを備えた温度補償用薄膜コンデンサ及び電子機器と電子回路
US10/100,935 US6605515B2 (en) 2001-03-27 2002-03-18 Method for manufacturing thin-film capacitor for performing temperature compensation of junction capacitance of semiconductor device
EP02252172A EP1246232A3 (en) 2001-03-27 2002-03-26 Method for manufacturing thin film capacitor for performing temperature compensation of junction capacitance of semiconductor device
CNB021085153A CN1225754C (zh) 2001-03-27 2002-03-27 薄膜电容器的制造方法
US10/452,246 US6747334B2 (en) 2001-03-27 2003-05-30 Thin-film capacitor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001089528A JP2002289462A (ja) 2001-03-27 2001-03-27 薄膜キャパシタの製造方法とその薄膜キャパシタを備えた温度補償用薄膜コンデンサ及び電子機器と電子回路

Publications (2)

Publication Number Publication Date
JP2002289462A true JP2002289462A (ja) 2002-10-04
JP2002289462A5 JP2002289462A5 (ja) 2004-09-09

Family

ID=18944446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001089528A Withdrawn JP2002289462A (ja) 2001-03-27 2001-03-27 薄膜キャパシタの製造方法とその薄膜キャパシタを備えた温度補償用薄膜コンデンサ及び電子機器と電子回路

Country Status (4)

Country Link
US (2) US6605515B2 (ja)
EP (1) EP1246232A3 (ja)
JP (1) JP2002289462A (ja)
CN (1) CN1225754C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252069A (ja) * 2004-03-05 2005-09-15 Tdk Corp 電子デバイス及びその製造方法
JP2008277734A (ja) * 2007-04-25 2008-11-13 Ind Technol Res Inst コンデンサ装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6606515B1 (en) * 1996-09-13 2003-08-12 Scimed Life Systems, Inc. Guide wire insertion and re-insertion tools and methods of use
US7400080B2 (en) * 2002-09-20 2008-07-15 Danfoss A/S Elastomer actuator and a method of making an actuator
US7548015B2 (en) * 2000-11-02 2009-06-16 Danfoss A/S Multilayer composite and a method of making such
US8181338B2 (en) 2000-11-02 2012-05-22 Danfoss A/S Method of making a multilayer composite
US7518284B2 (en) 2000-11-02 2009-04-14 Danfoss A/S Dielectric composite and a method of manufacturing a dielectric composite
AU2002351736A1 (en) 2001-12-21 2003-07-15 Danfoss A/S Dielectric actuator or sensor structure and method of making it
JP4166013B2 (ja) * 2001-12-26 2008-10-15 富士通株式会社 薄膜キャパシタ製造方法
US20040061990A1 (en) * 2002-09-26 2004-04-01 Dougherty T. Kirk Temperature-compensated ferroelectric capacitor device, and its fabrication
AU2003287874A1 (en) * 2002-12-12 2004-06-30 Danfoss A/S Tactile sensor element and sensor array
US7868221B2 (en) 2003-02-24 2011-01-11 Danfoss A/S Electro active elastic compression bandage
US20040190225A1 (en) * 2003-03-28 2004-09-30 Nippon Paint Co., Ltd. Silicon-containing compound, sintered body of silicon-containing compound, and producing method thereof, and completely solid type capacitor element using same
JP4523299B2 (ja) * 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
JP4370217B2 (ja) * 2004-07-29 2009-11-25 Ｔｄｋ株式会社 積層セラミックコンデンサ
US9572258B2 (en) 2004-12-30 2017-02-14 Intel Corporation Method of forming a substrate core with embedded capacitor and structures formed thereby
US7288459B2 (en) * 2005-03-31 2007-10-30 Intel Corporation Organic substrates with integral thin-film capacitors, methods of making same, and systems containing same
US7372126B2 (en) * 2005-03-31 2008-05-13 Intel Corporation Organic substrates with embedded thin-film capacitors, methods of making same, and systems containing same
US7880371B2 (en) 2006-11-03 2011-02-01 Danfoss A/S Dielectric composite and a method of manufacturing a dielectric composite
US7732999B2 (en) * 2006-11-03 2010-06-08 Danfoss A/S Direct acting capacitive transducer
US7902564B2 (en) * 2006-12-22 2011-03-08 Koninklijke Philips Electronics N.V. Multi-grain luminescent ceramics for light emitting devices
KR101405078B1 (ko) * 2006-12-25 2014-06-10 도쿠리츠교세이호징 붓시쯔 자이료 겐큐키코 유전체 소자와 그 제조 방법
US8047073B2 (en) * 2007-05-14 2011-11-01 Samsung Sdi Co., Ltd. Capacitive liquid level detector for direct methanol fuel cell systems
US8101495B2 (en) * 2008-03-13 2012-01-24 Infineon Technologies Ag MIM capacitors in semiconductor components
JP5332989B2 (ja) * 2009-07-10 2013-11-06 ソニー株式会社 液体タンクおよび燃料電池
US8692442B2 (en) 2012-02-14 2014-04-08 Danfoss Polypower A/S Polymer transducer and a connector for a transducer
US8891222B2 (en) 2012-02-14 2014-11-18 Danfoss A/S Capacitive transducer and a method for manufacturing a transducer
US10748986B2 (en) 2017-11-21 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with capacitors
WO2021016764A1 (zh) * 2019-07-26 2021-02-04 深圳市汇顶科技股份有限公司 电容装置及其制备方法
US11869725B2 (en) * 2021-11-30 2024-01-09 Texas Instruments Incorporated Multi-stacked capacitor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124303A (ja) 1983-12-08 1985-07-03 沖電気工業株式会社 マイクロ波用誘電体セラミックス
US6002578A (en) * 1986-08-22 1999-12-14 Canon Kabushiki Kaisha Ceramic substrate, circuit substrate and electronic circuit substrate by use thereof and method for preparing ceramic substrate
JPS63110618A (ja) 1986-10-28 1988-05-16 沖電気工業株式会社 積層型マイクロ波用誘電体磁器組成物
JPH0648666B2 (ja) * 1987-09-29 1994-06-22 三菱マテリアル株式会社 積層セラミックコンデンサ及びその製法
JPH03252160A (ja) * 1990-02-28 1991-11-11 Nec Corp コンデンサ、コンデンサネットワーク及び抵抗―コンデンサネットワーク
EP0749134B1 (en) 1995-06-16 2002-10-02 AT&T IPM Corp. Dielectric material comprising Ta2O5 doped with TiO2 and devices employing same
JPH09293629A (ja) * 1996-04-26 1997-11-11 Mitsubishi Materials Corp 薄膜コンデンサ
US5978207A (en) * 1996-10-30 1999-11-02 The Research Foundation Of The State University Of New York Thin film capacitor
US6251816B1 (en) * 1998-12-31 2001-06-26 Mra Laboratories, Inc. Capacitor and dielectric ceramic powder based upon a barium borate and zinc silicate dual-component sintering flux
AU2748601A (en) * 1999-10-27 2001-05-08 Penn State Research Foundation, The Pyrochlore thin films and process for making

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252069A (ja) * 2004-03-05 2005-09-15 Tdk Corp 電子デバイス及びその製造方法
JP2008277734A (ja) * 2007-04-25 2008-11-13 Ind Technol Res Inst コンデンサ装置
US7804678B2 (en) 2007-04-25 2010-09-28 Industrial Technology Research Institute Capacitor devices
US8035951B2 (en) 2007-04-25 2011-10-11 Industrial Technology Research Institute Capacitor devices

Also Published As

Publication number Publication date
CN1225754C (zh) 2005-11-02
CN1378223A (zh) 2002-11-06
US6605515B2 (en) 2003-08-12
EP1246232A3 (en) 2006-06-07
US6747334B2 (en) 2004-06-08
US20030008470A1 (en) 2003-01-09
US20030213960A1 (en) 2003-11-20
EP1246232A2 (en) 2002-10-02

Similar Documents

Publication Publication Date Title
JP2002289462A (ja) 薄膜キャパシタの製造方法とその薄膜キャパシタを備えた温度補償用薄膜コンデンサ及び電子機器と電子回路
CN1295710C (zh) 薄膜电容元件用组合物、绝缘膜、薄膜电容元件和电容器
KR100450101B1 (ko) 온도 보상용 박막 콘덴서
Lobl et al. Piezoelectric materials for BAW resonators and filters
TWI402872B (zh) 電介質瓷器及疊層陶瓷電容器以及它們的製造方法
CN102946236B (zh) 一种可调薄膜体声波谐振器及其制备方法
US7651655B2 (en) Production methods of dielectric layer and dielectric element, dielectric element, and piezoelectric transformer
US11657981B2 (en) Method and apparatus for compensating for high Thermal Expansion Coefficient mismatch of a stacked device
CN1578994A (zh) 薄膜电容元件用组合物、高电容率绝缘膜、薄膜电容元件和薄膜叠层电容器
JP2000101345A (ja) 電圧制御発振器
JP4088477B2 (ja) 薄膜容量素子および薄膜積層コンデンサ
JP2006156526A (ja) 積層セラミックコンデンサおよびその製法
JP2004051476A (ja) 低温焼結可能なｐｚｔ組成物とそれを用いた圧電セラミック装置
JP4863575B2 (ja) 圧電磁器組成物及び圧電トランス
JP2936925B2 (ja) 多層半導体磁器組成物の製造方法
JP2000281434A (ja) 誘電体磁器
JP4798898B2 (ja) 圧電磁器組成物及び圧電共振子並びに積層型圧電素子
JPH07187780A (ja) 誘電体磁器組成物
JP2003171175A (ja) 圧電体磁器組成物、及びそれを用いた圧電素子
TW200410271A (en) Capacitor composite circuit element and IC card multilayer capacitor
JPH06345432A (ja) チタン酸バリウム粉末の製造方法
WO2000076007A1 (en) Sheet-shaped piezoelectric device, method for making same, and piezoelectric vibrator and piezoelectric sound generator using same
JP2003318321A (ja) 高周波モジュール
JPS61158127A (ja) セラミツクコンデンサ
JPH11136084A (ja) 圧電体素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060808

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061019