JP2002272185A - モータ駆動装置 - Google Patents

Abstract

(57)【要約】 【課題】 ステッピングモータを最適な駆動パターンで
駆動させると共に、駆動前および駆動処理中のＣＰＵの
処理負荷を低減し、かつモータ制御回路側での過大な記
憶領域を必要としないモータ駆動装置を提供すること。 【解決手段】 ステッピングモータ２１と、このステッ
ピングモータ２１を駆動するモータ駆動回路２２と、こ
のモータ駆動回路２２を駆動するために必要モータ制御
信号を出力するモータ制御回路２３と、モータ駆動装置
を制御するＣＰＵ２４とからなるモータ駆動装置におい
て、前記モータ制御回路２３は、ステッピングモータ２
１の駆動パターンに対応する参照テーブルを備え、前記
ＣＰＵ２４からモータ制御回路２３の記憶領域に送出さ
れた加減速パルスデータおよび前記参照テーブルに送出
されたデータに基づいて前記モータ制御信号を出力する
ことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ステッピングモー
ター等のモータ回転数を制御することにより、スキャナ
等の移動体の速度を制御するモータ駆動装置に関する。

【０００２】

【従来の技術】従来、スキャナ等の読取ヘッドを駆動す
る場合、オープンループ制御のためにステッピングモー
タが多用されている。ステッピングモータは、駆動パル
スとして与えられるパルス周波数に応じて、モータ回転
速度が変化し、駆動される読取ヘッドの位置および移動
速度が制御される。

【０００３】スキャナや複写機等において倍率を変える
ような場合は、読取ヘッドの移動速度も倍率に応じて変
化させなければならないが、各倍率に応じて加速および
減速のパルス周波数データが必要となる。

【０００４】図５は従来技術に係るステッピングモータ
等の駆動装置の一例を示すものである。この駆動装置で
は、ステッピングモータ１１のモータ駆動回路１２を制
御ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉ
ｃ ｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）１３によっ
て制御する機構であり、例えば加速時において、加速に
必要とされる周波数データはＲＡＭ１５に格納されてお
り、モータ１１の加速に合わせて順次、データが内蔵Ｒ
ＡＭに転送され、そのデータを参照することにより加速
プロファイルが設定される。

【０００５】しかしながら、全ての変倍率における設定
速度に合わせた周波数データをＲＡＭ１５に格納するこ
とは出来ないため、変倍率が変更される度に、ＣＰＵ１
４により周波数データを再計算し、転送することにより
ＲＡＭ１５の記憶容量を低減する手法が採られている。

【０００６】また等速度で駆動する場合においても、Ｃ
ＰＵ１４から等速度のパルスデータを制御ＡＳＩＣ２３
側に送出して制御が行われている。

【０００７】このようなモータ駆動装置では、駆動処理
を開始する前に、加減速のパルスデータを送出したりす
るとＣＰＵ１４の負荷が増大し、また全ての加減速パタ
ーンを記憶しようとすると多量の記憶領域をＣＰＵ１４
側か制御ＡＳＩＣ１３側に設ける必要がある。さらに駆
動処理中においても、ＣＰＵ１４がパルスデータの計算
処理や転送処理を行なう必要が生じていた。

【０００８】これらの問題点を解決する手段として、特
開平６−１５３５９４には、ＣＰＵとモータドライバ間
でコマンドによりデータの受け渡しを行わせ、ＣＰＵの
負荷を低減させることが提案されている。また、特開平
１０−２５７２４４や特開平６−１１３５９５には、加
減速のパルスデータを最適化して、パルスデータを基準
となる記憶領域のテーブルデータから再計算することに
よって記憶領域を削減したり、またはＤＭＡ制御により
パルスデータの参照アドレスをＣＰＵによらずに回転速
度制御する等の方法が提案されている。

【０００９】

【発明が解決しようとする課題】ところで、上記の従来
技術におけるようなステップモータ等の駆動装置では、
駆動前および駆動処理中のＣＰＵの処理負荷を低減しよ
うとすると、加減速のパルスデータを最適化するような
制御は困難となる。即ち、駆動条件が変化する度に、加
減速のパルスデータも最適化する必要があるが、毎回の
ＣＰＵの転送処理の負担を低減させようとすると、パル
スデータの全てを制御ＡＳＩＣ側に記憶させる必要があ
り、記憶領域が膨大になる。逆に記憶領域を削減しよう
とすると、毎回パルスデータの修正が必要となるため、
ＣＰＵの転送処理が増加することが避けられない。ま
た、記憶領域も小さくしてパルスデータも最適化しよう
とすると、駆動処理中にＣＰＵによるパルスデータの計
算処理が必要となるため、駆動処理中のＣＰＵの負担が
増大し、画像処理等のＣＰＵが他に行なうべき処理の余
裕が無くなってしまう。

【００１０】これらの問題を回避するために、メインＣ
ＰＵの他にモータドライバー回路を処理するためだけの
ローカルＣＰＵを用いることも考えられるが、駆動制御
系が増大しＣＰＵのコスト増が問題となる。

【００１１】本発明の目的は、上記の種々の問題点に鑑
みて、ステッピングモータを最適な駆動パターンで駆動
させると共に、駆動前および駆動処理中のＣＰＵの処理
負荷を低減し、かつモータ駆動処理のために過大な記憶
領域を必要としないモータ駆動装置を提供することにあ
る。

【００１２】

【課題を解決するための手段】本発明は、上記の課題を
解決するために、次のような手段を採用した。

【００１３】第１の手段は、ステッピングモータと、こ
のステッピングモータを駆動するモータ駆動回路と、こ
のモータ駆動回路を駆動するために必要モータ制御信号
を出力するモータ制御回路と、モータ駆動装置を制御す
るＣＰＵとからなるモータ駆動装置において、前記モー
タ制御回路は、ステッピングモータの駆動パターンに対
応する参照テーブルを備え、前記ＣＰＵからモータ制御
回路の記憶領域に送出された加減速パルスデータおよび
前記参照テーブルに送出されたデータに基づいて前記モ
ータ制御信号を出力することを特徴とする。

【００１４】第２の手段は、第１の手段において、前記
参照テーブルは、前記駆動パターンを構成する複数種類
の制御パターンに対応した複数の制御テーブルで構成さ
れていることを特徴とする。

【００１５】第３の手段は、第２の手段において、前記
各制御テーブルは、ステッピングモータを駆動制御する
ためのパルスデータ値を格納する部分と、モータ制御回
路内の前記記憶領域に記憶されたアドレスデータを切り
換えて利用するための制御ビットとを格納する部分とか
ら構成されていることを特徴とする。

【００１６】第４の手段は、第３の手段において、前記
参照テーブルが参照する前記記憶領域のアドレスデータ
が、参照テーブル中の制御ビットによって増減可能に構
成されていることを特徴とする。

【００１７】第５の手段は、第２の手段において、前記
各制御テーブルは、ステッピングモータを駆動制御する
ためのパルスデータ値を格納する部分と、回転方向やモ
ータトルクを制御する電流値、励磁相切替信号、ランプ
制御信号等の各制御パターンにおける各種データを格納
する部分とから構成されていることを特徴とする。

【００１８】第６の手段は、第１の手段乃至第５の手段
のいずれか１つの手段において、前記ＣＰＵから、前記
モータ制御回路の記憶領域に送出される加減速パルスデ
ータおよび前記モータ制御回路の前記参照テーブルに送
出されるデータは、モータ駆動処理が開始される前に送
出されると共に、前記モータ駆動処理の開始と終了は、
前記ＣＰＵから前記モータ制御回路への処理開始信号の
送信で開始され、前記モータ制御回路から前記ＣＰＵへ
の処理終了信号の送信で終了し、モータ駆動処理中は前
記ＣＰＵにおける駆動処理負担を必要としないことを特
徴とする。

【００１９】

【発明の実施の形態】本発明の一実施形態を図１乃至図
４を用いて説明する。

【００２０】図１は、本発明に係るスキャナや複写機等
に備えられるモータ駆動装置の構成を示すブロック図で
ある。

【００２１】同図において、２１はステッピングモータ
等のモータ、２２はモータ２１を駆動するための駆動電
流を出力するモータ駆動回路、２３は参照テーブルおよ
び内蔵ＲＡＭを備え、ＣＰＵ２４によって制御されモー
タ駆動回路２２にモータ制御信号を出力する制御ＡＳＩ
Ｃ等からなるモータ制御回路、２４はモータ駆動装置の
制御およびスキャナや複写機等における画像処理等を行
うＣＰＵ、２５は駆動モータの加減速に必要なパルスデ
ータを記憶するＲＡＭである。

【００２２】図２は、スキャナの読取ヘッド等に用いら
れるステッピングモータの駆動パターンの一例を示す図
である。

【００２３】同図に示すように、この駆動パターンは全
体として前進駆動とリターン駆動とからなり、９つの制
御パターンから構成されている。前進駆動には、加速領
域３１、読取位置までの定速領域３２、読取領域におけ
る定速領域３３、減速領域３４、ウェイト領域３５の５
制御パターンからなり、リターン駆動には、加速領域３
６、定速領域３７、減速領域３８、ウェイト領域３９の
４制御パターンから構成されている。

【００２４】図３は、制御ＡＳＩＣ２３に備えられる参
照テーブルの構成を示す図である。

【００２５】同図に示すように、この参照テーブルは、
１つのテーブルが複数のレジスタ、即ち、ここでは４つ
のレジスタ４１〜４４から構成されている。第１のレジ
スタ４１および第２のレジスタ４２はステッピングモー
タ２１に与えるパルス幅、第３のレジスタ４３はステッ
ピングモータ２１に与えるパルス数、第４のレジスタ４
４はコントロールレジスタであり各ビット毎に入出力を
制御するデータを有する。

【００２６】ここで、コントロールレジスタである第４
のレジスタ４４には、ビットによって、加速／定速の切
替え、励磁モードの切替え、回転方向の切替え、読取領
域の有無、ランプ制御の要否、パルス出力の要否の制御
が可能となっている。

【００２７】なお、各テーブルのデータは制御ビット数
により増減可能に構成されている。さらに、参照テーブ
ルは、上記に説明した４つのレジスタ４１〜４４からな
るテーブルが複数個、ここでは第１テーブルから第９テ
ーブルまでの９つのテーブルから構成されている。この
第１テーブルから第９テーブルまでの９つのテーブル
は、それぞれ図２に示した駆動パターンにおける９つの
それぞれの制御パターンに対応して設けられる。

【００２８】次に、図１乃至図３を用いてステッピング
モータの駆動制御について説明する。

【００２９】はじめに、図１において、ＣＰＵ２４によ
り加減速に必要なパルスデータがＲＡＭ２５から制御Ａ
ＳＩＣ２３内の内蔵ＲＡＭに転送される。その後、ＣＰ
Ｕ２４は、制御ＡＳＩＣ２３に対して参照テーブルのデ
ータをスキャナで読み取る条件に合わせて送出した後、
モータスタート信号を送る。

【００３０】制御ＡＳＩＣ２３では、参照テーブルの第
１テーブルを参照して、この第１テーブルのコントロー
ルレジスタである第４のレジスタ４４の加速／定速の切
替ビットを参照し、ここではビットがオンであることか
ら加速処理と判断する。第１テーブルが加速テーブルと
判断されると、このテーブルの第１のレジスタ４１のア
ドレス値に従い、予め内蔵ＲＡＭに転送されていたパル
スデータを参照してモータ駆動回路２２にモータ制御信
号としての駆動パルスを出力する。なお、第１のレジス
タ４１が参照アドレスとして使用されるので第２のレジ
スタ４２は意味を持たない。駆動パルスの出力が終了し
た時点で第３のレジスタ４３における所定のパルス数に
処理回数が到達したかを判定し、到達した場合は参照テ
ーブルの第２テーブルに移行し、到達していない場合は
参照する内蔵ＲＡＭのアドレスをインクリメントして次
のパルスデータをモータ駆動回路２２に出力する。

【００３１】第１テーブルが処理されている間、コント
ロールレジスタである第４のレジスタ４４の励磁モード
および回転方向のビットに従って、ステッピングモータ
２１の回転方向と励磁モードが制御される。またランプ
を点灯するためにランプ制御ビットはオンに設定され、
加速処理時は読取領域ではないので、読取り領域ビット
はオフに設定されている。

【００３２】第１テーブルによる処理が終了すると、第
２テーブルに従う処理が開始される。加速処理の終了後
は、図３に示すように、定速領域は読取領域に到達する
までの定速領域３２と読取領域における定速領域３３と
に分割されるが、まず、読取位置までの定速領域３２で
は定速での駆動処理が実施され、第２テーブルのコント
ロールレジスタである第４のレジスタ４４の加速／定速
の切替えビットを読み取り、定速処理と判断する。制御
ＡＳＩＣ２３は第１のレジスタ４１および第２のレジス
タ４２で規定するパルス幅のパルスを第３のレジスタ４
３で規定する処理回数だけモータ駆動回路２２に出力す
る。第２テーブルにおける処理でも、未だ読取領域では
ないので、第４のレジスタ４４の読取り領域ビットはオ
フに設定されている。

【００３３】第２テーブルによる処理が終了すると、第
３テーブルに従う処理が開始され、図３に示すように、
読取領域における定速領域３３に入り、定速での駆動処
理が行われる。読取領域に入ったので、第４のレジスタ
４４の読取り領域ビットはオンに設定されており、第３
テーブルに従う処理が行われる。

【００３４】以下同様に第４テーブルから第９テーブル
に従う処理が行われ、図３に示す駆動パターンを構成す
る制御パターン３１〜３９が順次実行される。

【００３５】制御ＡＳＩＣ２３は、参照テーブルに従う
全ての処理の終了後、ＣＰＵ２４にモータエンド信号を
送出して次ぎのモータスタート信号を待機する状態に戻
る。参照テーブルの処理が終了したことの判断は、第１
のレジスタ４１から第３のレジスタ４３のデータが全て
零であることや、別途参照テーブル数を示すレジスタを
設定することにより、容易に実行することが可能であ
る。

【００３６】上記のごとく、ＣＰＵ２４は、制御ＡＳＩ
Ｃ２３にモータスタート信号を送出してから制御ＡＳＩ
Ｃ２３からモータエンド信号を返送されるまでの間、駆
動処理に関してはＣＰＵ２４の処理負担はほとんど発生
しない。従って、この間ＣＰＵ２４の処理を画像処理等
に割り当てることが可能となり、またＣＰＵ２４におけ
る駆動処理に必要なプログラム自体を低減することが可
能となる。

【００３７】図４は、図２に示した駆動パターンと比べ
て、加減速パターンや加減速トルクをより詳細に調整し
た駆動パターンを示す図である。

【００３８】この駆動パターンにおける制御パターン５
１では、加速度５０００ｍｍ／ｓｅｃ^２ 、制御パター
ン５２では加速度１００００ｍｍ／ｓｅｃ^２ 、制御パ
ターン５３では加速度５０００ｍｍ／ｓｅｃ^２ であ
り、かつ各制御パターン５１〜５３のそれぞれにおいて
所定のモータトルクが得られるように調整されている。

【００３９】この加減速パターンおよび加減速トルクで
ステッピングモータ２１を駆動するためには、制御ＡＳ
ＩＣ２３の参照テーブルの第１テーブルにおいて参照ア
ドレスのインクリメントを１つずつ増加させることによ
り５０００ｍｍ／ｓｅｃ^２の加速度が得られるように設
定し、第２テーブルでは参照アドレスのインクリメント
を１つ飛ばしに増加させることにより１００００ｍｍ／
ｓｅｃ^２ の加速度が得られるように設定し、第３テー
ブルでは参照アドレスのインクリメントを１つずつ増加
させることにより５０００ｍｍ／ｓｅｃ^２ の加速度が
得られるように設定すると共に、各第１テーブル、第２
テーブル、第３テーブルのそれぞれにおいてモータトル
ク調整用の電流値設定ビットを設ける。

【００４０】制御ＡＳＩＣ２３の参照テーブルをこのよ
うに設定することにより、ＣＰＵ２４から制御ＡＳＩＣ
２３の内蔵ＲＡＭに基本となる加速度５０００ｍｍ／ｓ
ｅｃ ^２ を転送した後は、制御ＡＳＩＣ２３によって参
照テーブルの第１テーブル〜第３テーブルに従う駆動処
理を行わせることにより、順次加速度５０００、１００
００、５０００ｍｍ／ｓｅｃ^２ の３つの加速パターン
と各テーブルにおける電流設定ビットに従った加速トル
クで駆動制御することができる。

【００４１】このように、制御ＡＳＩＣ２３に参照テー
ブルの各レジスタにアドレスをインクリメントするオフ
セット値を格納することにより、参照テーブルにより参
照するＲＡＭアドレス値をＣＰＵ２４の処理負担を増大
させることなく行なうことができ、また、加速パターン
途中におけるモータトルクを、ＣＰＵ２４の処理負担無
しに制御ＡＳＩＣ２３のみで正確に実行することが可能
となる。

【００４２】

【発明の効果】請求項１記載の発明によれば、ステッピ
ングモータの加減速パルスデータをモータ制御回路に送
出した後は、モータ駆動に先立ってモータ制御回路に対
して参照テーブルのデータを送出するだけで良いため、
加減速パルスデータのような多量のデータ転送が不要と
なり、ＣＰＵの処理時間および処理負荷が低減される。

【００４３】請求項２記載の発明によれば、参照テーブ
ルは各制御パターンに対して１つのテーブルで対応する
ようになっているため、スキャナ等の駆動制御に対して
も、一連の駆動制御を２０組程度の参照テーブルとして
設定することが可能となる。これにより、ＣＰＵは駆動
処理に先立って２０組程度の参照テーブルのみをモータ
制御回路に送出するだけで済むため、駆動処理前および
駆動中のＣＰＵの処理負荷が著しく低減される。

【００４４】請求項３記載の発明によれば、制御ビット
によりパルスデータを参照テーブル内と別の記憶領域の
双方に設定することができるため、等速駆動の場合等に
おいては参照テーブル以外の記憶領域を必要としない。
また、参照テーブルをいくつか組み合わせることによ
り、複数のパルスデータを組み合わせた加速パターンを
設定することが可能となるため、モータの振動を抑制し
たような複雑な加速プロファイルを容易にモータ制御回
路に設定することができる。

【００４５】請求項４記載の発明によれば、参照テーブ
ルが他の記憶領域を順次参照してパルスデータをモータ
制御回路に送出する場合、参照アドレスの増減数を制御
ビットにより可変することができるため、記憶領域を増
やすことなく同一の記憶された加速パルスデータから、
別の加速プロファイルを得ることが出来る。

【００４６】請求項５記載の発明によれば、参照テーブ
ルにはステップモータの励磁モードやトルクを設定する
電流値、また外部のランプ制御信号ならびに読取り領域
を示すゲート信号を制御ビットとして持っているため、
ステップモータの駆動処理と共に正確に入出力制御を行
なうことが可能となり、また、駆動処理中のＣＰＵの負
荷を著しく低減することができる。

【００４７】請求項６記載の発明によれば、ＣＰＵから
モータ制御回路の参照テーブルへの送出は、駆動処理前
に行われて、駆動処理中は必要としないため、ＣＰＵは
モータ制御回路からの処理終了信号のみを監視するだけ
で良く、ＣＰＵの処理負荷を著しく低減することができ
る。

【図面の簡単な説明】

【図１】 本発明に係るスキャナや複写機の読取ヘッド
に用いられるモータ駆動装置の構成を示すブロック図で
ある。

【図２】 スキャナの読取ヘッドにおけるステッピング
モータの駆動パターンの一例を示す図である。

【図３】 図１に示す制御ＡＳＩＣ２３に備えられる参
照テーブルの構成を示す図である。

【図４】 図２に示した駆動パターンに比べて、加減速
パターンや加減速トルクをより詳細に調整した駆動パタ
ーンを示す図である。

【図５】 従来技術に係るステッピングモータ等の駆動
装置の一例を示すブロック図である。

【符号の説明】

２１ ステッピングモータ ２２ モータ駆動回路 ２３ 制御ＡＳＩＣ ２４ ＣＰＵ ２５ ＲＡＭ ３１〜３５ 駆動パターンの前進駆動を分割した制御パ
ターン ３６〜３９ 駆動パターンのリターン駆動を分割した制
御パターン ４１ 第１のレジスタ ４２ 第２のレジスタ ４３ 第３のレジスタ ４４ 第４のレジスタ ５１ 加速度５０００ｍｍ／ｓｅｃ^２ を有する制御パ
ターン ５２ 加速度１００００ｍｍ／ｓｅｃ^２ を有する制御
パターン ５３ 加速度５０００ｍｍ／ｓｅｃ^２ を有する制御パ
ターン

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ステッピングモータと、このステッピン
   グモータを駆動するモータ駆動回路と、このモータ駆動
   回路を駆動するために必要なモータ制御信号を出力する
   モータ制御回路と、モータ駆動装置を制御するＣＰＵと
   からなるモータ駆動装置において、 前記モータ制御回路は、ステッピングモータの駆動パタ
   ーンに対応する参照テーブルを備え、前記ＣＰＵからモ
   ータ制御回路の記憶領域に送出された加減速パルスデー
   タおよび前記参照テーブルに送出されたデータに基づい
   て前記モータ制御信号を出力することを特徴とするモー
   タ駆動装置。
2. 【請求項２】 前記参照テーブルは、前記駆動パターン
   を構成する複数種類の制御パターンに対応した複数の制
   御テーブルで構成されていることを特徴とする請求項１
   記載のモータ駆動装置。
3. 【請求項３】 前記各制御テーブルは、ステッピングモ
   ータを駆動制御するためのパルスデータ値を格納する部
   分と、モータ制御回路内の前記記憶領域に記憶されたア
   ドレスデータを切り換えて利用するための制御ビットと
   を格納する部分とから構成されていることを特徴とする
   請求項２記載のモータ駆動装置。
4. 【請求項４】 前記参照テーブルが参照する前記記憶領
   域のアドレスデータが、参照テーブル中の制御ビットに
   よって増減可能に構成されていることを特徴とする請求
   項３記載のモータ駆動装置。
5. 【請求項５】 前記各制御テーブルは、ステッピングモ
   ータを駆動制御するためのパルスデータ値を格納する部
   分と、回転方向やモータトルクを制御する電流値、励磁
   相切替信号、ランプ制御信号等の各制御パターンにおけ
   る各種データを格納する部分とから構成されていること
   を特徴とする請求項２記載のモータ駆動装置。
6. 【請求項６】 前記ＣＰＵから、前記モータ制御回路の
   記憶領域に送出される加減速パルスデータおよび前記モ
   ータ制御回路の前記参照テーブルに送出されるデータ
   は、モータ駆動処理が開始される前に送出されると共
   に、前記モータ駆動処理の開始および終了は、前記ＣＰ
   Ｕから前記モータ制御回路への処理開始信号の送信で開
   始され、前記モータ制御回路から前記ＣＰＵへの処理終
   了信号の送信で終了し、モータ駆動処理中は前記ＣＰＵ
   における駆動処理負担を必要としないことを特徴とする
   請求項１乃至請求項５記載のいずれか１つの請求項記載
   のモータ駆動装置。