JP4251982B2

JP4251982B2 - 速度制御装置及びこれを備えた画像形成装置

Info

Publication number: JP4251982B2
Application number: JP2003431361A
Authority: JP
Inventors: 興人小笠原
Original assignee: Kyocera Mita Corp
Current assignee: Kyocera Document Solutions Inc
Priority date: 2003-12-25
Filing date: 2003-12-25
Publication date: 2009-04-08
Anticipated expiration: 2023-12-25
Also published as: JP2005189540A

Description

本発明は，画像形成装置に設けられた複数の感光体ドラム等の駆動系機器を駆動させる複数のステッピングモータの速度制御装置に関し，特に，上記複数のステッピングモータを予め定められた複数の周波数情報からなる加速パターンに基づいて段階的に加速させる速度制御装置及びこれを備えた画像形成装置に関するものである。

従来，複写機やプリンタ等の画像形成装置においては，感光体ドラムや搬送ローラ等の駆動系機器を駆動させる駆動源として，電磁クラッチにより速度制御がなされるクラッチモータや，クロック信号により速度制御がなされるＤＣブラシレスモータ等が用いられていた。しかし，上記クラッチモータを使用した場合は，上記電磁クラッチの動作時に騒音・異音が発生し，上記ＤＣブラシレスモータを使用した場合は，実速度信号をフィードバックさせなければならず制御が複雑となり，しかも単価が高いことを理由に，昨今では，上記駆動源として，比較的騒音が低く，安価なステッピングモータが用いられている。
一般に，上記ステッピングモータを使用する場合，特許文献１に記載されるように，モータの脱調を防止し，騒音を軽減させるために，いわゆる従来周知のスローアップ／ダウン制御が行われる。このスローアップ／ダウン制御は，予め所定の記憶部に記憶された速度制御パターンに基づいて上記ステッピングモータを駆動させる駆動パルス信号の周波数を段階的に変化させることにより，上記ステッピングモータを所定の実用回転速度に段階的に加速／減速させる制御手法である。

ところで，例えば，タンデム方式のカラープリンタにおいては，該カラープリンタに備えられたイエロー，マゼンタ，シアン，ブラックの４つの感光体ドラムはそれぞれ４つのステッピングモータによってそれぞれ独立して駆動制御される。これは，上記感光体ドラムを製造する上で，それぞれのドラム径にある程度の誤差が生じるためである。即ち，１つのステッピングモータで前感光体ドラムを駆動させると，上記誤差により上記各感光体ドラムの周速度が一致せず，記録紙に転写された各色の現像剤画像にズレが生じ，印字品質が劣化する等の障害を生じるためである。尚，加工精度の高い感光体ドラムを用いれば，上記各感光体ドラムを１つの駆動源で駆動させることができるが，膨大な加工費を要するため，経済的観点から現実的ではない
特開平１−２１４２９８号公報

しかしながら，上記各感光体ドラムに用いられる各ステッピングモータを上記公知のスローアップ／ダウン制御により駆動させる制御手法では，上記各ステッピングモータをスローアップ／ダウン制御するための速度制御パターンを上記各ステッピングモータ毎に用意する必要がある。一般に，上記感光体ドラムの回転速度は，起動指令が入力されてから１００ｍｓ程度で実用回転数に加速され，また同様に，停止命令が入力されてから１００ｍｓ程度で減速されて停止される。その間に，駆動パルス信号の周波数は，少なくても２０回，多くて１０００回程度変化されるのであるが，このような多数回の周波数の変更を実現するために，上記速度制御パターンを上記各ステッピングモータ毎に用意していたのでは，膨大な容量の記憶装置を設ける必要があり，問題である。
また，上記公知のスローアップ／ダウン制御によると，上記各ステッピングモータはそれぞれの速度制御パターンでそれぞれ別々に制御されるため，ＣＰＵ等の処理負担が増大し，画像形成装置全体における処理速度が鈍化するという問題がある。
従って，本発明は上記事情に鑑みてなされたものであり，その目的とするところは，共通の速度制御パターンで複数のステッピングモータを駆動させることにより，上記速度制御パターンを記憶する記憶容量を縮小し，且つ，ＣＰＵ等の制御処理負担を軽減することが可能な速度制御装置及びこれを備えた画像形成装置を提供することにある。

上記目的を達成するために本発明は，画像形成装置に設けられた複数の駆動系機器それぞれを駆動させる複数のステッピングモータを予め定められた複数の周波数情報からなる加速パターンに基づいて加速させる速度制御装置において，上記複数のステッピングモータに共通して用いられる共通加速パターンであって，上記複数のステッピングモータを予め定められた設定速度或いはそれに近い速度に加速させるための共通加速パターンを記憶する共通加速パターン記憶手段と，上記設定速度或いはそれに近い速度で回転する上記複数のステッピングモータを，上記複数のステッピングモータそれぞれの実用速度に加速或いは減速させる複数の実用速度補正パターンを記憶する実用速度補正パターン記憶手段と，上記複数のステッピングモータを駆動させるための駆動パルス信号を生成して上記複数のステッピングモータの駆動部それぞれに出力するパルス信号出力手段と，上記複数のステッピングモータが上記設定速度或いはそれに近い速度に加速されるまで，上記共通加速パターン記憶手段から読み出された上記共通加速パターンに応じた駆動パルス信号を上記パルス信号出力手段に出力させ，上記ステッピングモータが上記設定速度或いはそれに近い速度に加速されてから上記実用速度に達するまで，上記実用速度補正パターン記憶手段から読み出された上記実用速度補正パターンに応じた駆動パルス信号を上記パルス信号出力手段に出力させるパルス信号出力制御手段と，を具備し，上記複数のステッピングモータを上記設定速度或いはそれに近い速度まで上記共通加速パターンに従って徐々に加速させた後，各ステッピングモータをそれぞれのステッピングモータについて予め定められた実用速度補正パターンに従って徐々に実用回転速度まで変速する変速制御を行うことを特徴とする速度制御装置として構成されている。
これにより，上記複数のステッピングモータが上記設定速度に加速されるまでは同一の共通加速パターン基づき加速されるため，ステッピングモータの速度制御（スローアップ制御）に用られる加速パターン等の速度制御データのデータサイズを軽量化することが可能となる。この結果，上記加速パターン等の速度制御データを記憶するメモリ等の記憶装置を縮小化することができる。また，データサイズが軽量化され，上記設定速度に加速されるまでは同一の制御処理がなされるため，ＣＰＵ等の制御処理の負担が軽減され得る。

また，本発明は，画像形成装置に設けられた複数の駆動系機器それぞれを駆動させる複数のステッピングモータを予め定められた複数の周波数情報からなる減速パターンに基づいて減速させる速度制御装置において，上記複数のステッピングモータそれぞれの実用速度で回転する上記複数のステッピングモータを，予め設定された設定速度或いはそれに近い速度に減速或いは加速させる複数の設定速度補正パターンを記憶する設定速度補正パターン記憶手段と，上記複数のステッピングモータに共通して用いられる共通減速パターンであって，上記複数のステッピングモータを減速させて停止させるための共通減速パターンを記憶する共通減速パターン記憶手段と，上記複数のステッピングモータを駆動させるための駆動パルス信号を生成して上記複数のステッピングモータの駆動部それぞれに出力するパルス信号出力手段と，上記複数のステッピングモータが上記設定速度或いはそれに近い速度に減速或いは加速されるまで，上記設定速度補正パターン記憶手段から読み出された上記設定速度補正パターンに応じた駆動パルス信号を上記パルス信号出力手段に出力させ，上記ステッピングモータが上記設定速度或いはそれに近い速度に減速或いは加速されてから停止するまで，上記共通減速パターン記憶手段から読み出された上記共通減速パターンに応じた駆動パルス信号を上記パルス信号出力手段に出力させるパルス信号出力制御手段と，を具備してなることを特徴とする速度制御装置として構成されることにより，上記複数のステッピングモータを減速させて停止させる減速制御（スローダウン制御）する場合は，減速パターン等の速度制御データのデータサイズを軽量化することが可能となり，上記速度制御データを記憶するメモリ等の記憶装置を縮小化することができる。ＣＰＵ等の制御処理の負担も軽減され得る。

ところで，カラー複写機等の画像形成装置に設けられた複数の感光体ドラムのドラム径には，加工精度上の問題によりある程度の誤差があるが，上記ドラム径は略同一径に形成されている。そのため，上記複数のステッピングモータが，複数の感光体ドラムそれぞれを駆動させるものであれば，上記ステッピングモータの実用速度と上記設定速度との差が微差となるよう上記設定速度を設定することができる。従って，上記複数のステッピングモータそれぞれを個別制御する処理時間が短縮されるため，ＣＰＵ等の制御処理の負担がより軽減され得る。また，例えば，上記実用速度に加速される直前まで，同一の加速パターンを用いて速度制御を行うことができるため，上記加速パターン等の速度制御データがより軽量化される。

また，上記設定速度が，上記複数のステッピングモータのいずれかの実用速度であることが望ましい。これにより，上記設定速度と同じ実用速度のステッピングモータについては，上記実用速度補正パターン或いは上記設定速度補正パターンを用いた速度制御を行う必要がなくなるため，ＣＰＵ等の制御処理負担が軽減される。
また，上記速度制御装置は，複写機やプリンタ装置，特に，カラー複写機やカラープリンタ装置等の画像形成装置に好適に用いられる。

以上説明したように，本発明は，画像形成装置に設けられた複数の駆動系機器それぞれを駆動させる複数のステッピングモータを実用速度に加速させ，或いは，上記実用速度で回転する上記複数のステッピングモータを減速させて停止させる場合に，上記実用速度に近い所定の設定速度までは，上記各ステッピングモータに共通して用いられる共通加速パターンに基づいて加速制御（スローアップ制御）し，上記実用速度に近い所定の設定速度から停止するまでは共通減速パターンに基づき減速制御（スローダウン制御）を行うため，上記加速／減速制御に用られる加速パターン，減速パターン等の速度制御データのデータサイズを軽量化することが可能となり，この結果，上記速度制御データを記憶するメモリ等の記憶装置を縮小化することができる。
また，上記設定速度に加速されるまで，或いは，上記設定速度から減速されて停止するまでは，上記全てのステッピングモータに対し同一の制御がなされるため，ＣＰＵ等の制御処理の負担が軽減される。

以下添付図面を参照しながら，本発明の実施の形態について説明し，本発明の理解に供する。尚，以下の実施の形態は，本発明を具体化した一例であって，本発明の技術的範囲を限定する性格のものではない。
ここに，図１は本発明の実施の形態に係る速度制御装置Ｘの概略構成を示すブロック図，図２は上記速度制御装置Ｘにおいて実行される速度制御処理の手順の一例を説明するフローチャート，図３は上記速度制御装置Ｘにおいて実行される共通加速周波数情報書込処理の手順の一例を説明するフローチャート，図４はパターンメモリに格納された共通加速パターン及び実用速度補正パターンを示すパターンテーブル，図５は上記速度制御装置Ｘが適用される画像形成装置の一例であるカラープリンタの断面図である。

ここで，図１のブロック図及び図５の断面図を用いて，本発明の実施の形態に係る速度制御装置Ｘの概略構成について説明する。以下において，上記速度制御装置Ｘは，画像形成装置の一例であるカラープリンタＡに適用されるものとして説明するが，特にこれに限定されることはなく，例えば，モノクロ複写機やカラー複写機等にも適用され得るものである。
ここに，上記カラープリンタＡの断面図を図５に示す。図５に示すように，上記カラープリンタＡは，イエロー，マゼンタ，シアン，ブラックの各色の現像剤を記録紙に転写する画像形成部５０ｙ，５０ｍ，５０ｃ，５０ｂを備えたタンデム方式のカラープリンタである。図中の５１は上記画像形成部に設けられた感光体ドラム，５２は転写ベルト，５３は転写ローラ，５４は定着装置，５７は給紙カセット，５６は給紙ローラ，５５は排紙ローラである。尚，上記カラープリンタＡの基本的構成については周知であるため，ここではその説明を省略する。

図１に示すように，上記速度制御部Ｘは，上記カラープリンタＡの上記画像形成部５０ｙ，５０ｍ，５０ｃ，５０ｂに設けられたそれぞれの感光体ドラム５１（駆動系機器に相当）を駆動させる複数のステッピングモータＭｙ，Ｍｍ，Ｍｃ，Ｍｂ（以下，「モータ」と略す）を予め定められた複数の周波数情報からなる加速パターンに基づいて加速させるものであって，上記加速パターンを構成する共通加速パターン及び実用速度補正パターン等を記憶する不揮発性メモリ等のパターンメモリ２（共通加速パターン記憶手段，実用速度補正パターン記憶手段），外部からのデータを入力（受信）する外部インターフェース（Ｉ／Ｆ）６，カウンタ３，ＡＳＩＣ４，及び，上記各部を統括的に制御する速度制御部１等を備えて構成される。

上記パターンメモリ２には，上記モータＭｙ，Ｍｍ，Ｍｃ，Ｍｂに共通して用いられる共通加速パターンであって，上記モータＭｙ，Ｍｍ，Ｍｃ，Ｍｂを実用回転速度に近い予め定められた設定速度ｖに加速させるための共通加速パターン４１（図４）が記憶される。また，上記設定速度ｖで回転する上記モータＭｙ，Ｍｍ，Ｍｃ，Ｍｂを上記各モータそれぞれの実用回転速度に加速或いは減速させる複数の実用速度補正パターン４２〜４５（図４）が記憶される。これらの共通加速パターン４１及び補正パターン４２〜４５は，図４に示すようにテーブル化されたパターンデータ４０として記憶される。尚，上記パターンメモリ２は，上記各パターンを記憶させるためだけに新たに設けられたものであってもよいが，いうまでもなく，本速度制御装置Ｘの速度制御に使用する種々のデータ等を記憶するメモリ等の記憶装置の一部領域を利用するものであってもよい。また，本実施形態では，上記共通加速パターンとしてｎ個の共通加速周波数情報ｆｓ₁〜ｆｓ_nを含む共通加速パターン４１を用い，上記モータＭｙの補正パターンとしてｍ個の補正周波数情報ｆｙ₁〜ｆｙ_mを含む補正パターン４２を用い，更に，上記モータＭｍ，Ｍｃ，Ｍｂの補正パターンとしてｍ個の補正周波数情報ｆｍ₁〜ｆｍ_m，ｍ個の補正周波数情報ｆｃ₁〜ｆｃ_mの，ｍ個の補正周波数情報ｆｂ₁〜ｆｂ_mを含む補正パターン４３，４４，４５を用いて説明する。ここに，上記共通加速周波数情報ｆｓ_nは上記各モータを上記設定速度ｖで回転させるための周波数情報である。また，上記各補正周波数情報ｆｙ_m，ｆｍ_m，ｆｃ_m，ｆｂ_mはそれぞれ，上記各モータを実用速度で回転させるための周波数情報である。

上記ＡＳＩＣ４は，上記各モータＭｙ，Ｍｍ，Ｍｃ，Ｍｂを駆動させるための駆動パルス信号を生成して上記各モータそれぞれに出力するＰＬＬ発信回路等からなるパルス信号出力回路Ｙ，Ｍ，Ｃ，Ｂを有するパルス信号出力手段の一例であり，その他に，バッファメモリ５及び不図示の内部カウンタ等が備えられている。上記速度制御部１から上記バッファメモリに所定の周波数情報が書き込まれると，上記パルス信号出力回路により，上記書き込まれた周波数情報に応じた周波数を有する駆動パルス信号が生成されて各モータに出力される。
なお，本発明の実施形態としては，上記ＡＳＩＣ４内に，上記共通加速パターン４１等を記憶する上記パターンメモリ２が搭載された構成も考えられるが，好ましくない。上記ＡＳＩＣ４に上記パターンを記憶するためのメモリ等を搭載することにより，ＡＳＩＣ自体の単価，及び開発コストが高騰するためである。そのため，本実施形態例では，上記ＡＳＩＣ４の外部に上記パターンメモリ２が設けられた構成としている。

上記速度制御部１は，中央演算処理装置の一例である不図示のＣＰＵ，本速度制御装置Ｘで用いられる速度制御プログラムやデータ等が格納された不図示のＲＯＭ，演算作業領域として上記速度制御プログラムや所定のデータが展開されるＲＡＭ等により構成される。上記ＣＰＵによって上記プログラムに従った速度制御処理が実行されることにより上記速度制御部１が，パルス信号出力制御手段として機能する。尚，上記速度制御処理については，後段においてフローチャートを用いて詳しく説明する。

次に，図２及び図３のフローチャートを用いて，本速度制御装置Ｘの速度制御部１によって上記速度制御プログラムに従って実行される速度制御処理の手順の一例について説明する。図中のＳ１０，Ｓ２０，…は処理手順（ステップ）番号を示す。処理はステップＳ１０より開始される。

前記カラープリンタＡ（図５）にネットワーク等を介して所定の情報端末から印刷指示信号或いは印刷データが入力され，上記速度制御部１によりこの入力された上記印刷指示信号が検知されると（Ｓ１０），続いて，ステップＳ２０では，上記速度制御部１により，上記パターンデータ４０（図４）から上記共通加速パターン４１が読み出され，該共通加速パターン４１に含まれる複数の共通加速周波数情報（ｆｓ₁〜ｆｓ_n）が上記共通加速パターン４１のパターン（順序）に従って一定時間ｔ毎に上記ＡＳＩＣ４に順次出力されて，該ＡＳＩＣ４のバッファメモリ５に書き込まれる（共通加速周波数情報書込処理）。かかる処理が実行されることにより，上記ＡＳＩＣ４の上記各パルス信号出力回路Ｙ，Ｍ，Ｃ，Ｂでは，上記共通加速パターン，即ち，上記バッファメモリ５に順次書き込まれたｆｓ₁〜ｆｓ_nの共通加速周波数情報に応じた駆動パルス信号が上記各モータＭｙ，Ｍｍ，Ｍｃ，Ｍｂに一斉に出力され，これにより，上記各モータが上記設定速度ｖに達するまで同じように加速制御される。

上記ステップＳ２０の処理は，具体的には，図３のフローチャートに示すように，まず最初に，共通加速周波数情報ｆｓ_k（ｋ＝１，即ちｆｓ₁）が上記速度制御部１により上記ＡＳＩＣ４に出力されて上記バッファメモリ５に書き込まれる（Ｓ２１）。次に，上記各モータが上記設定速度ｖまで加速されたかを判断するため，出力された共通加速周波数情報ｆｓ_kがｆｓ_nであるかどうかが判断される（Ｓ２２）。現時点では出力された共通加速周波数情報はｆｓ₁であるため，上記ステップＳ２２の判断は“Ｎｏ側”に進む。その後，上記カウンタ３において上記一定時間ｔがカウントされると（Ｓ２３），続いて，次順の共通加速周波数情報ｆｓ_k+1（ｋ＝２，即ちｆｓ₂）が上記共通加速パターン４１から抽出される（Ｓ２４）。その後，処理は上記ステップＳ２１に戻り，共通加速周波数情報ｆｓ₂が出力される（Ｓ２１）。このように，ステップＳ２１〜Ｓ２４の処理が繰り返し実行された結果，上記ステップＳ２２において，出力された共通加速周波数情報ｆｓ_kがｆｓ_nに達したと判断されると，即ち，上記各モータが上記設定速度ｖまで加速されたと判断されると，上記ステップＳ２０の処理は終了する。

上記ステップＳ２０の処理が終了すると，続いて，ステップＳ３０では，上記速度制御部１により，上記パターンデータ４０から実用速度補正パターン４２〜４５が読み出され，上記各実用速度補正パターンに含まれる上記補正周波数情報が上記各実用速度補正パターンのパターン（順序）に従って一定時間ｔ毎に上記ＡＳＩＣ４に順次出力されて，該ＡＳＩＣ４のバッファメモリ５に書き込まれる（補正周波数情報書込処理）。この際，上記各モータに対応するパルス信号出力回路によって，各モータそれぞれの補正周波数情報が認識され得るよう，上記補正周波数情報に各モータ別の識別情報が付加される。上記ステップＳ３０の処理がなされることで，上記各モータそれぞれに適用される上記補正周波数情報（ｆｙ₁〜ｆｙ_m等）が同時或いは並列的に上記バッファメモリ５に書き込まれる。これにより，上記各パルス信号出力回路では，上記バッファメモリ５に順次書き込まれたｆｙ₁〜ｆｙ_m，ｆｍ₁〜ｆｍ_m，ｆｃ₁〜ｆｃ_m，ｆｂ₁〜ｆｂ_mの補正周波数情報に応じた上記各モータそれぞれの駆動パルス信号が生成され，生成された該駆動パルス信号が上記各モータＭｙ，Ｍｍ，Ｍｃ，Ｍｂに出力される。即ち，上記実用速度補正パターンに応じた駆動パルス信号が上記各モータに出力される。これにより，上記各モータが上記設定速度ｖからそれぞれの実用回転速度まで加速制御される。

上記ステップＳ３０の処理は，上述のステップＳ２０の処理手順（Ｓ２１〜Ｓ２４）と同じように行われ，最終的に，出力された補正周波数情報（例えばｆｙ_k）が上記各モータの実用速度に対応した補正周波数情報（例えばｆｙ_m）に達したと判断されると，即ち，上記各モータが実用速度まで加速されたと判断されると，ステップＳ３０の処理は終了する。
その後，後述する印刷完了信号（Ｓ４０）が入力されない限り上記バッファメモリ５には周波数情報が書き込まれないため，上記各パルス信号出力回路では，上記バッファメモリ５に最後に書き込まれた補正周波数情報（ｆｙ_m，ｆｍ_m，ｆｃ_m，ｆｂ_m）に応じた駆動パルス信号，即ち，上記各モータを実用回転速度に維持するための駆動パルス信号が上記各モータに出力される。
このように，上記各モータが上記共通の設定速度ｖに加速されるまでは同一の共通加速パターン４１に基づき加速され，その後は，上記各モータに応じた実用速度補正パターン４２〜４５に基づき上記各モータの実用速度まで加速されるため，上記各モータを制御するためのパターンデータ４０のデータサイズを軽量化することが可能となる。これにより，上記パターンデータ４０を記憶するパターンメモリ２の容量を縮小化することができる。また，上記設定速度ｖに加速されるまでは上記各モータに共通の共通加速パターンによる共通の制御処理がなされるため，上記速度制御部１の処理の負担が軽減され得る。

続いて，ステップＳ４０で，上記速度制御部１により印刷完了信号の入力が検知されると，次に，上記各モータの減速処理が実行される。かかる減速処理は，上記各実用速度補正パターン４２〜４５と逆のパターン（順序）で上記ステップＳ４０の処理を実行し，上記共通加速パターンと逆のパターン（順序）で上記ステップＳ３０の処理を実行することにより達成される。この場合，上記共通加速パターンの逆パターンが共通減速パターンに相当し，上記各実用速度補正パターン４２〜４５の逆パターンが設定速度補正パターンに相当する。尚，上記減速処理の詳細については，上述のステップＳ３０，Ｓ４０の処理手順の説明を参照されたい。
尚，上述の実施形態では，各モータが一斉に上記設定速度ｖに到達（加速）するまでは共通加速パターンで加速され，各モータが一斉に上記設定速度ｖに到達（減速）された後は共通減速パターンで減速するものについて説明したが，上記各モータが上記設定速度ｖに完全に一致するまで待つ必要は必ずしもなく，上記設定速度ｖにある程度近い速度まで到達すれば，上記各モータそれぞれの実用速度補正パターン或いは設定速度補正パターンに基づく制御に移行するものであってもよい。

上述の実施の形態の説明では，上記各モータを設定速度ｖまで加速させ，その後，上記各モータそれぞれの実用速度補正パターンにより実用速度まで加速／減速させることについて述べた。ここで，上記設定速度ｖが上記４つのモータＭｙ，Ｍｍ，Ｍｃ，Ｍｂの内の一つ，例えばモータＭｙの実用速度に設定された場合について説明する。この場合，上記モータＭｙについては，上記設定速度ｖ或いはそれに近い速度に加速された後は上記実用速度補正パターンに基づく速度制御を行う必要がなく，また，減速制御する場合も，上記設定速度補正パターンに基づく速度制御を行う必要がなくなり，これにより，上記速度制御部１による加減速制御対象が減少するため，上記速度制御部１による制御処理負担が軽減される。
また，この場合，上記設定速度ｖは，上記各モータのうち，最も実用速度が低いものであることが望ましい。このように設定されておれば，例えばモータＭｙが上記設定速度ｖに加速された後は，他のモータＭｍ，Ｍｃ，Ｍｂをそれぞれ実用速度に加速制御すればよく，即ち，減速制御する必要がなくなる。このように，制御処理が単調となることによって，上記速度制御部１による制御処理負担が更に軽減される。
また，上記設定速度ｖは，上記各モータそれぞれの実用速度の平均値であってもよい。このように設定されることにより，上記設定速度ｖに達してからの上記各モータそれぞれの加速制御，或いは各モータの実用速度から上記設定速度ｖに達するまでの上記各モータそれぞれの減速制御が略均一化されるため，上記各モータを個別制御する時間が短縮され得る。

また，上述の実施の形態の説明では，上記速度制御装置Ｘが上記カラープリンタＡに用いられる複数の感光体ドラム５１（図５）に適用されるものとして述べてきたが，上記感光体ドラム５１に限られず，例えば，転写ローラ５３，定着装置５４に設けられた定着ローラ５４ａ，給紙カセット５７の記録紙を給紙搬送する給紙ローラ５６，排紙ローラ５５等の駆動系機器を駆動させるステッピングモータの速度を制御する場合にも適用可能である。このような駆動系機器を，設定速度に加速されるまで共通の加速パターンにより速度制御することにより，また，共通の減速パターンで減速させることにより，上記パターンメモリ２の容量を更に縮小化し，上記速度制御部１による処理負担が軽減される。

本発明の実施の形態に係る速度制御装置Ｘの概略構成を示すブロック図。上記速度制御装置Ｘにおいて実行される速度制御処理の手順の一例を説明するフローチャート。上記速度制御装置Ｘにおいて実行される共通加速周波数情報書込処理の手順の一例を説明するフローチャート。パターンメモリに格納された共通加速パターン及び実用速度補正パターンを示すパターンテーブル上記速度制御装置Ｘが適用される画像形成装置の一例であるカラープリンタの断面図。

符号の説明

Ｘ…速度制御装置
Ａ…カラープリンタ（画像形成装置の一例）
１…速度制御部
２…パターンメモリ
３…カウンタ
４…ＡＳＩＣ
５…バッファメモリ
６…外部インターフェース
５０…画像形成部
５１…感光体ドラム
５２…転写ベルト
５３…転写ローラ
５４…定着装置
５４ａ…定着ローラ
５５…排紙ローラ
５６…給紙ローラ
５７…給紙カセット

Claims

画像形成装置に設けられた複数の駆動系機器それぞれを駆動させる複数のステッピングモータを予め定められた複数の周波数情報からなる加速パターンに基づいて加速させる速度制御装置において，
上記複数のステッピングモータに共通して用いられる共通加速パターンであって，上記複数のステッピングモータを予め定められた設定速度或いはそれに近い速度に加速させるための共通加速パターンを記憶する共通加速パターン記憶手段と，
上記設定速度或いはそれに近い速度で回転する上記複数のステッピングモータを，上記複数のステッピングモータそれぞれの実用速度に加速或いは減速させる複数の実用速度補正パターンを記憶する実用速度補正パターン記憶手段と，
上記複数のステッピングモータを駆動させるための駆動パルス信号を生成して上記複数のステッピングモータの駆動部それぞれに出力するパルス信号出力手段と，
上記複数のステッピングモータが上記設定速度或いはそれに近い速度に加速されるまで，上記共通加速パターン記憶手段から読み出された上記共通加速パターンに応じた駆動パルス信号を上記パルス信号出力手段に出力させ，上記ステッピングモータが上記設定速度或いはそれに近い速度に加速されてから上記実用速度に達するまで，上記実用速度補正パターン記憶手段から読み出された上記実用速度補正パターンに応じた駆動パルス信号を上記パルス信号出力手段に出力させるパルス信号出力制御手段と，
を具備し，
上記複数のステッピングモータを上記設定速度或いはそれに近い速度まで上記共通加速パターンに従って徐々に加速させた後，各ステッピングモータをそれぞれのステッピングモータについて予め定められた実用速度補正パターンに従って徐々に実用回転速度まで変速する変速制御を行うことを特徴とする速度制御装置。
画像形成装置に設けられた複数の駆動系機器それぞれを駆動させる複数のステッピングモータを予め定められた複数の周波数情報からなる減速パターンに基づいて減速させる速度制御装置において，
上記複数のステッピングモータそれぞれの実用速度で回転する上記複数のステッピングモータを，予め設定された設定速度或いはそれに近い速度に減速或いは加速させる複数の設定速度補正パターンを記憶する設定速度補正パターン記憶手段と，
上記複数のステッピングモータに共通して用いられる共通減速パターンであって，上記複数のステッピングモータを減速させて停止させるための共通減速パターンを記憶する共通減速パターン記憶手段と，
上記複数のステッピングモータを駆動させるための駆動パルス信号を生成して上記複数のステッピングモータの駆動部それぞれに出力するパルス信号出力手段と，
上記複数のステッピングモータが上記設定速度或いはそれに近い速度に減速或いは加速されるまで，上記設定速度補正パターン記憶手段から読み出された上記設定速度補正パターンに応じた駆動パルス信号を上記パルス信号出力手段に出力させ，上記ステッピングモータが上記設定速度或いはそれに近い速度に減速或いは加速されてから停止するまで，上記共通減速パターン記憶手段から読み出された上記共通減速パターンに応じた駆動パルス信号を上記パルス信号出力手段に出力させるパルス信号出力制御手段と，
を具備してなることを特徴とする速度制御装置。
上記複数のステッピングモータが，複数の感光体ドラムそれぞれを駆動させるものである請求項１に記載の速度制御装置。
上記設定速度が，上記複数のステッピングモータのいずれかの実用速度である請求項１又は２に記載の速度制御装置。
上記請求項１〜４に記載の速度制御装置を備えてなる画像形成装置。