JP2002261108A - 保護パッケージ形成方法および保護パッケージ成形用モールド - Google Patents

保護パッケージ形成方法および保護パッケージ成形用モールド

Info

Publication number
JP2002261108A
JP2002261108A JP2001401896A JP2001401896A JP2002261108A JP 2002261108 A JP2002261108 A JP 2002261108A JP 2001401896 A JP2001401896 A JP 2001401896A JP 2001401896 A JP2001401896 A JP 2001401896A JP 2002261108 A JP2002261108 A JP 2002261108A
Authority
JP
Japan
Prior art keywords
mold
electronic circuit
protective package
package
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001401896A
Other languages
English (en)
Other versions
JP4109866B2 (ja
Inventor
Pierangelo Magni
マーニ ピエランジェロ
Andrea Cigada
チガダ アンドレア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JP2002261108A publication Critical patent/JP2002261108A/ja
Application granted granted Critical
Publication of JP4109866B2 publication Critical patent/JP4109866B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

(57)【要約】 【課題】 内部に収容される電子デバイスが損傷され
ず、歩留まりが向上された電子デバイス用保護パッケー
ジを提供すること。 【解決手段】 保護パッケージを形成する方法は、モー
ルド１０を使用するステップであって、モールドは、モ
ールドの内部に向かうラグを有するハーフ・モールド１
５を備え、ラグは、弾性変形可能であり、加圧接触によ
り電子回路１３の少なくとも一部分に接触する要素１７
を有する一端を備える、ステップと；樹脂をモールドに
注入して、保護パッケージが電子回路の少なくとも一部
分に位置合わせされた穴部を有するように樹脂をモール
ドに注入するステップと、を備えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子デバイスの保
護パッケージの形成方法に関し、特に、光学式圧力セン
サーまた類似物の電子デバイス用保護パッケージ形成方
法に関する。
【０００２】より具体的には、本発明は、半導体に集積
される電子回路用の、プラスチック材料からなる保護パ
ッケージを形成する方法であって、保護パッケージの外
部から少なくとも部分的に起動することができ、前記保
護パッケージにカプセル封止されることになる電子回路
を備える方法に関する。
【０００３】さらに、本発明は、保護パッケージの外部
から少なくとも部分的に起動することができる集積電子
回路を封止する、プラスチック製の前記保護パッケージ
を成形するためのモールドに関し、そのモールドは一方
が他方に重ね合わさるハーフ・モールドの対により形成
されており、集積回路を収める空間を作るものである。
【０００４】本発明は詳細には、少なくとも部分的に電
子デバイスにアクセスするための窓部を有するタイプの
集積電子回路用の、プラスチック製の保護パッケージを
形成する方法に関するが、それに限定されるものではな
く、以下、説明を簡略化するためだけに、この技術分野
を参照して記述する。
【０００５】
【従来の技術】周知のように、近年、光学式圧力センサ
ーを備えた半導体電子デバイスが益々重要になってお
り、そして使用されてきている。
【０００６】これらのタイプの電子デバイスには、電子
デバイスの起動部分、すなわち、センサーを備える部分
へのアクセスを可能とする窓部を有するパッケージを形
成する必要がある。
【０００７】図１に、上記タイプの電子デバイス用で、
第１の既知の方法によって形成されたパッケージ１の斜
視図を示す。たとえば、半導体材料からなる基板２から
始まり、半導体材料からなり、集積回路等の電子回路３
を備えるダイが形成される。かかるダイは、プラスチッ
ク材料からなるパッケージ４によってカプセル封止さ
れ、電子回路３の一部分が被覆されずに残される。たと
えば、オーバーモールド技術を用いて、基板２および被
覆させずに残す必要のある電子回路部分の周りに液体エ
ポキシ樹脂５が施されるようにパッケージ４を形成す
る。
【０００８】この第１の方法は、多くの点で有利である
が、欠点もいくつかある。実際、この方法では従来の成
形方法を用いて形成したものと同じ均整の取れた表面が
製造されない。さらに、完全にはこれらのパッケージの
寸法を点検することができず、また特に電子回路表面上
で、簡単には樹脂堆積プロセスを繰り返すことができな
い。
【０００９】また、第２の方法は、図２に図示されたパ
ッケージ断面図に示されているように、基板２上に載せ
るダム６を使用するものである。次いで、液体エポキシ
樹脂がダム、基板、電子回路周囲の間に施される。
【００１０】この解決法でも提示した目的に達するが、
欠点がいくつかある。実際、この場合でも製造サイクル
の間に電子回路上の樹脂の輪郭部を一定に維持すること
ができない。
【００１１】最近、同じく窓部付きのパッケージを製造
するための、標準的なモールド技術を用いる方法が取り
入れられている。
【００１２】図３には、ハーフ・モールド７ａとハーフ
・モールド７ｂとを備えたモールド７の断面図が示され
る。二つのハーフ・モールドは一方が他方に重ね合わさ
れており、電子デバイス３を収めるための空間７ｃが示
されている。この従来技術によると、上部ハーフ・モー
ルド７ｂは内部にばね付きクランプ８を備えており、そ
のばね付きクランプは、被覆されない電子回路部分にほ
ぼ対応する位置に置かれている。かかるばね付きクラン
プ８は、基本的に平行六面体であり、滑らせて上部ハー
フ・モールド７ｂの凹所に入れられる。ばね付きクラン
プ８が、ばねなどの弾性要素で押圧される。ハーフ・モ
ールド７ｂがハーフ・モールド７ａに重ね合わされる
と、ばね付きクランプ８が上が空となっているデバイス
表面に接触する。次いで、高温の溶融エポキシ樹脂がモ
ールドに注入され、プラスチック製のパッケージを形成
する。
【００１３】この方法は多くの観点で有利であるが、回
路操作に損傷を与えるという欠点もある。実際、注入時
に樹脂がモールドから溢れないようにするために、相互
連結時に二つのハーフ・モールドにかかる力を約１０−
３０トンとする。しかし、事実、電子回路３の損傷を避
けるためには、ばね付きクランプを電子回路に接触させ
る力を、１００キロより強くする必要はない。
【００１４】ばね付きクランプがあることで、部分的
に、フローティング・クランプが電子回路に接する際に
用いる力を変化させることができる。それにもかかわら
ず、金属クランプを回路の能動面に直接接触させること
で、図４に示すように回路の機能に損害を与えることが
ある。
【００１５】図５に示すように、クランプ表面上で電子
回路が傾いていると、さらなる欠点が生じる。実際、そ
の方法では、モールドへの注入ステップで、望まずして
樹脂が侵入し、支持材に対して完全には平行でない電子
回路表面が損傷される。
【００１６】ここで、二つのハーフ・モールドの結合時
に電子回路を損傷する可能性を減少するため、図６に示
すように、モールドおよびばね付きクランプをフィルム
・テープ９で被覆することが提案されている。それで
も、この方法では電子回路のわずかな不規則性しか修正
することができない。またフィルム・テープ９は、新た
な製造ステップの度に取り替えなければならず、それに
より製造コストが上昇する。
【００１７】さらに、ハーフ・モールド上にフィルム・
テープを一様に被着させることが非常に重要である。
【００１８】さらに、従来のモールド技術に使用される
モールドでは、同時に複数のパッケージを形成するため
に、隣接するキャビティを有する複数のモールドの形を
呈している。
【００１９】それゆえ、成形するデバイスの数だけ、ば
ね付きクランプをモールドに入れなければならない。こ
れらにすべて挿入することで、モールドへの注入ステッ
プに、樹脂の一部が可動部分どうし間の空間を充填する
可能性が増大し、それによってジャムが起こり、樹脂の
電子回路表面への堆積歩留まりが低下する。
【００２０】
【発明が解決しようとする課題】本発明の基礎となる技
術的課題は、先行技術による製造方法の欠点を克服する
ような特徴を呈する窓部付き保護パッケージの製造方法
を提供することである。
【００２１】
【課題を解決するための手段】本発明の基礎となる解決
手段は、ラグを備えたモールドを用いて電子デバイスの
保護パッケージを形成することである。また、かかるラ
グは、モールドが閉鎖されると集積回路表面にフィット
する弾性膜を備えていることが好ましい。特に、加圧流
体によって、膜が回路の方に押圧されて回路に加圧接触
させられる。そのようにして、絶縁材の注入ステップ
で、膜によってパッケージ内に窓部が形成される。
【００２２】かかる解決手段に基づいて、上記で指摘さ
れ、かつ、請求項１の特徴部分に開示されているタイプ
の方法、すなわち、モールド１０を使用するステップで
あって、前記モールドは、前記モールドの内部に向かう
ラグを有するハーフ・モールド１５を備え、前記ラグ
は、弾性変形可能であり、加圧接触により電子回路１３
の少なくとも一部分に接触する要素１７を有する一端を
備える、前記ステップと；樹脂をモールドに注入して、
前記保護パッケージが前記電子回路の前記少なくとも一
部分に位置合わせされた穴部を有するように樹脂を前記
モールドに注入するステップと；を備えることを特徴と
する保護パッケージ形成方法によって、技術的課題が解
決される。
【００２３】上記で指摘され、かつ、請求項５の特徴部
分に開示されているタイプのモールド、すなわち、一方
が他方に重ね合わされて集積電子回路を収めるための空
間１１を形成するハーフ・モールドの対１４，１５によ
って形成され、前記ハーフ・モールド１５がほぼ前記集
積電子回路１３の近傍に延出するラグを有し、前記ラグ
は、弾性変形可能でモールド成形中に前記集積電子回路
１３の少なくとも一部分と加圧接触される要素１７を備
えることを特徴とする保護パッケージ成形用モールドに
よって、技術的課題が解決される。
【００２４】本発明による方法の特徴および利点は、添
付の図面を参照して非限定的な実施の形態によって、形
成用のモールドについての以下の説明において明らかに
なる。
【００２５】
【発明の実施の形態】図７と図８に、窓部付きの保護パ
ッケージを得るための、本発明によって形成されたモー
ルドが参照番号１０で示されている。モールド１０に
は、樹脂などの絶縁材を注入するための、集積回路等の
電子回路１３を含む空間１１が示されている。
【００２６】従来のモールド成形技術においては複数の
パッケージを同時に形成するために、モールドが複数の
隣接するキャビティを有しているとしても、これらの図
では、一つのキャビティだけを画定するモールド一つの
みの垂直方向断面が示されている。
【００２７】収納空間１１内部において、リード・フレ
ーム１２、たとえば、金属リーフをプラスチック基板、
セラミック基板上に配置し、その上に、接触タイプある
いは、光学、圧力、指紋識別タイプ等の近接センサーを
備えた電子回路１３が固定される。
【００２８】以下の説明は、これらのタイプのセンサー
に関するものである。保護パッケージにカプセル封止し
ても、本発明を、パッケージの外部と直接連通する表面
部分を備えなければならない全ての電子部品に適用する
ことができることは、明らかである。
【００２９】基本的に、モールド１０には二つのハーフ
部分、すなわち、ハーフ・モールドである下部ハーフシ
ェル１４と、ハーフ・モールドである上部ハーフシェル
１５、を備えており、それらが閉じたときに電子回路１
３を収納するための空間１１が形成される。
【００３０】本発明に従い、上部ハーフ・モールド１５
はラグを有しており、そのラグが弾性変形可能な材料か
らなる要素１７から形成されており、電子回路１３に加
圧接触している。
【００３１】好ましい実施の形態において、上部ハーフ
・モールド１５が、ハーフ・モールド１５ａと、弾性変
形可能な材料からなる要素１７とでほぼ画定されるキャ
ビティ１６を有している。
【００３２】要素１７が薄膜等の弾性膜であることが有
利である。かかる膜１７がエラストマーからなることが
好ましい。
【００３３】一実施の形態において、膜１７はグラス形
状であり、モールド成形などによって得られる。前記膜
１７は円筒スカート部１７ａと底部１７ｂとを備えてい
る。
【００３４】少なくとも、円筒スカート部１７ａの一部
分がキャビティ１６の壁に対して維持されている。
【００３５】そのようにして、キャビティ１６は、開口
部１８を介してモールドの外部と連通している。
【００３６】二つのハーフ・モールド１４と１５とが共
にクランプされた後、開口部１８を介してキャビティ１
６に空気等の加圧流体が圧送注入される。そのようにし
て、膜の底部１７ｂが回路１３の表面に完全に当接し、
前記回路に加圧接触される。
【００３７】その後、エポキシ樹脂などの絶縁材を空間
１１に注入して、保護パッケージを形成するステップが
実行される。
【００３８】これに続いて、重合および樹脂硬化の様々
な熱力学的処理が行なわれる。
【００３９】ここで図９乃至図１２に、本発明によるプ
ラスチック製の保護パッケージの形成方法が示される。
【００４０】これらの図面全てにおいて、参照番号１２
で、ダイがマウントされている金属リード・フレームを
示す。かかるダイには電子回路１３が形成されている。
【００４１】電子回路１３は、たとえば、保護パッケー
ジの外部から起動されることが可能で、制御回路に接続
することができるセンサーを備える。電子回路は、外部
に電気接続するための薄い導体ワイヤー１９を介してピ
ンに接続される。
【００４２】リード・フレーム１２をモールド・キャビ
ティの底部、特に、下部ハーフ・モールド１４が作る中
空部に配置するとことが好ましい。
【００４３】また、リード・フレーム１２を収納空間１
１の中間に配置することもできる。
【００４４】本発明によると、リード・フレームを下部
ハーフ・モールド１４に載せた後、次いで上部ハーフ・
モールド１５を下部ハーフ・モールド１４に重ね合わせ
ることで、図１０に示すように、その二つのハーフ・モ
ールドどうし間に収納空間１１が得られる。
【００４５】本発明では保護パッケージを形成する材料
を注入するときに、従来技術で述べられているように、
二つのハーフ・モールドが共にクランプされるように、
これらのモールドに対して圧力が印加される。
【００４６】上部ハーフ・モールド１５が下部ハーフ・
モールド１４に固定された時、膜１７は電子回路１３に
接触しない。
【００４７】本発明によると、膜１７によって画定され
るモールド１０のキャビティ１６が、所定値の加圧流体
で充填される。
【００４８】次いで流体の圧力が適切な値に調節され
る。特に、キャビティ１６の内部における流体の加圧
は、プラスチック材料からなるパッケージ形成用のモー
ルドに樹脂が注入される際の圧力よりも高くする。その
ため、流体の圧力が６０Ｍｐａから７０Ｍｐａの範囲で
あるときに最良の結果が得られる。
【００４９】そのようにして、流体の圧力の膜１７への
印加によって、膜の底部１７ｂが、露出させておかなけ
ればならない回路１３の表面に加圧接触させられ、その
シールを樹脂の侵入から保護することができる。
【００５０】特に、底部１７ｂの表面が圧力によって押
圧されると、底部１７ｂの他方の面が電子回路１３に加
圧接触し、電子回路の縁全体が被覆されずに残る。その
ようにして、保護パッケージが回路１３の縁を完全に覆
うようにする。
【００５１】これらの図に示すように、電子回路１３の
側面もまた、膜１７で覆うことができる。このようにす
ると、本発明の保護パッケージは、膜１７のかかってい
ない回路１３の縁のみを被覆することになる。
【００５２】その後、保護パッケージの形成ステップが
実行される。
【００５３】たとえば、高温のエポキシ樹脂などの溶融
プラスチック材料が、注入開口部２０および適切なチャ
ネル（図示せず）を介して、ハーフ・モールド間に作ら
れたキャビティに加圧注入される。
【００５４】膜１７の存在によって、注入時に絶縁材が
流れ込むことへのバリアとなっている。次いで、仕上げ
保護パッケージに、電子回路１３に位置合わせされた窓
部や穴部が設けられる。
【００５５】最後に、本発明の方法は、金属パーツが電
子回路１３の起動部と直接接触することを避けるもので
ある。
【００５６】本発明による方法の、さらなる利点は、た
とえば、弾力性のある膜の存在によって、基板または集
積回路表面の平面性が不完全であることなどにより電子
回路１３の起こりうるミスアラインメントを克服するも
のである。
【００５７】さらに、本発明のモールドによって、従来
技術によって形成されるパッケージの数に比べて、より
多数のパッケージを形成することができ、許容範囲が改
善された製造プロセスを使用することができる。
【００５８】さらに、本発明のモールドによって、可動
機械パーツを全て取り除くことでモールドの形成を簡略
化することができる。
【００５９】有利なことに、本発明によるモールドおよ
び方法を用いることによって、電子回路への加圧接触の
強度を、製造時の時々に合わせることができ、それによ
り流体の圧力を調整することができる。
【図面の簡単な説明】
【図１】従来の電子デバイス用の保護パッケージを示す
概略斜視図である。
【図２】従来の電子デバイス用のパッケージを示す断面
図である。
【図３】従来技術による電子デバイスの保護パッケージ
用モールドの断面図を示す図である。
【図４】従来技術により形成された保護パッケージの一
具体例を示す図である。
【図５】他の操作条件における保護パッケージ用のモー
ルドを示す断面図である。
【図６】従来技術によるモールドを示す断面図である。
【図７】本発明による電子デバイスの保護パッケージ用
モールドを示す断面図である。
【図８】他の操作条件における本発明によるモールドを
示す断面図である。
【図９】本発明による保護パッケージを形成する一ステ
ップのモールドを示す図である。
【図１０】本発明による保護パッケージを形成する一ス
テップのモールドを示す図である。
【図１１】本発明による保護パッケージを形成する一ス
テップのモールドを示す図である。
【図１２】本発明による保護パッケージを形成する一ス
テップのモールドを示す図である。
【符号の説明】
１ パッケージ ２ 基板 ３ 電子回路 ４ パッケージ ５ 液体エポキシ樹脂 ６ ダム ７ モールド ７ａ，７ｂ ハーフ・モールド ７ｃ 空間 ８ ばね付きクランプ ９ フィルムテープ １０ モールド １１ 空間 １２ リード・フレーム １３ 集積電子回路 １４ 下部ハーフ・モールド（シェル） １５ 上部ハーフ・モールド（シェル） １６ キャビティ １７ 要素（膜） １７ａ 円筒スカート部 １７ｂ 底部 １８ 開口部 １９ ワイヤー ２０ 注入開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンドレア チガダ イタリア国，イ−20047 ミラノ，ブルゲ リオ，ビア ボルトゥルノ 80 Ｆターム(参考） 2F055 AA40 BB20 CC02 DD20 EE40 FF43 GG25 5F061 AA01 CA21 DA06

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体に集積される電子デバイス用の、
    プラスチック材料からなる保護パッケージを形成する方
    法であって、 前記電子デバイスは、保護パッケージの外部から少なく
    とも部分的に起動されることが可能で前記保護パッケー
    ジ内にカプセル封止される電子回路を備え、 前記方法は、 モールドを使用するステップであって、前記モールド
    は、前記モールドの内部に向かうラグを有するハーフ・
    モールドを備え、前記ラグは、弾性変形可能であり、加
    圧接触により前記電子回路の少なくとも一部分に接触す
    る要素を有する一端を備えるステップと、 樹脂をモールドに注入して、前記保護パッケージが前記
    電子回路の前記少なくとも一部分に位置合わせされた穴
    部を有するように樹脂を前記モールドに注入するステッ
    プと、 を含むことを特徴とする保護パッケージ形成方法。
  2. 【請求項２】 弾性変形可能な前記要素が前記電子回路
    に加圧押圧されることを特徴とする請求項１に記載の方
    法。
  3. 【請求項３】 弾性変形可能な前記要素を前記電子回路
    の少なくとも縁部分に加圧接触させることを特徴とする
    請求項２に記載の方法。
  4. 【請求項４】 弾性変形可能な前記要素を含むハーフ・
    モールド内に前記電子回路を配置するステップと、 弾性変形可能な前記要素の一表面に力を作用させて、前
    記要素の他方の面が前記電子回路の少なくとも一部分に
    押圧されるステップと、 を含むことを特徴とする請求項１〜３のいずれか一つに
    記載の方法。
  5. 【請求項５】 集積電子回路をカプセル封止するプラス
    チック製の保護パッケージを成形するためのモールドで
    あって、 前記集積電子回路は、前記保護パッケージの外部から少
    なくとも部分的に起動可能であり、前記モールドは、一
    方が他方に重ね合わされて前記集積電子回路を収めるた
    めの空間を形成するハーフ・モールドの対によって形成
    され、前記ハーフ・モールドがほぼ前記集積電子回路の
    近傍に延出するラグを有し、前記ラグは、弾性変形可能
    でモールド成形中に前記集積電子回路の少なくとも一部
    分と加圧接触される要素を備えることを特徴とする保護
    パッケージ成形用モールド。
  6. 【請求項６】 弾性変形可能な前記要素が膜であること
    を特徴とする請求項５に記載の保護パッケージ成形用モ
    ールド。
  7. 【請求項７】 第１の膜表面に沿った前記膜が前記集積
    電子回路に加圧接触されており、流体が前記第１の膜表
    面とは反対の面に作用して、前記集積電子回路に向かっ
    て前記膜に応力を加えることを特徴とする請求項５に記
    載の保護パッケージ成形用モールド。
JP2001401896A 2000-12-28 2001-12-28 保護パッケージ形成方法および保護パッケージ成形用モールド Expired - Fee Related JP4109866B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00830854A EP1220309A1 (en) 2000-12-28 2000-12-28 Manufacturing method of an electronic device package
EP00830854.6 2000-12-28

Publications (2)

Publication Number Publication Date
JP2002261108A true JP2002261108A (ja) 2002-09-13
JP4109866B2 JP4109866B2 (ja) 2008-07-02

Family

ID=8175608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001401896A Expired - Fee Related JP4109866B2 (ja) 2000-12-28 2001-12-28 保護パッケージ形成方法および保護パッケージ成形用モールド

Country Status (3)

Country Link
US (2) US6811738B2 (ja)
EP (1) EP1220309A1 (ja)
JP (1) JP4109866B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004087B1 (ko) * 2008-10-27 2010-12-27 한국생산기술연구원 레이저를 이용한 이방전도성필름 패키징 장치 및 방법
WO2014034021A1 (ja) * 2012-08-27 2014-03-06 株式会社デンソー センサパッケージおよびその製造方法
JP2016507164A (ja) * 2013-02-06 2016-03-07 ボッシュマン テクノロジーズ ビーヴイ 半導体ダイ封入又は実装方法及び対応する半導体ダイ封入又は実装装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR0108968B1 (pt) * 2000-03-03 2012-10-02 método para unir componentes compósitos e sistema para consertar componentes compósitos e para unir componentes.
CA2435575C (en) * 2001-01-25 2008-04-01 Quickstep Technologies Pty. Ltd. Composite and metal component production, forming and bonding system
US6860731B2 (en) * 2001-07-09 2005-03-01 Asm Technology Singapore Pte Ltd. Mold for encapsulating a semiconductor chip
NL1019042C2 (nl) * 2001-09-26 2003-03-27 Europ Semiconductor Assembly E Werkwijze voor het inkapselen van een chip en/of ander voorwerp.
NL1024248C2 (nl) * 2003-09-09 2005-03-10 Fico Bv Werkwijze en inrichting voor het met behulp van een flexibel drukelement omhullen van elektronische componenten.
NL1025300C2 (nl) * 2004-01-22 2005-07-25 Fico Bv Drager voor elektronische componenten en werkwijzen voor het omhullen en separeren van een elektronische component.
DE102005010311A1 (de) 2005-03-03 2006-09-14 Atmel Germany Gmbh Verfahren und Gießform zur Herstellung eines optischen Halbleitermoduls
KR101274263B1 (ko) 2005-03-22 2013-06-14 퀵스텝 테크놀로지즈 피티와이 리미티드 복합재료 튜브 생산
US20080211145A1 (en) * 2005-07-05 2008-09-04 Quickstep Technologies Pty Ltd Composite Component Production Using Fluid Density and Pressure
US7712213B2 (en) * 2005-12-02 2010-05-11 Aai Corporation Angular encapsulation of tandem stacked printed circuit boards
DE102006016173B4 (de) * 2006-04-06 2008-01-17 Rohwedder Ag Micro Technologies-Werk Bruchsal Spritzgieß- oder Spritzpresswerkzeug
JP2008066696A (ja) * 2006-08-10 2008-03-21 Denso Corp 半導体製造装置および半導体製造方法
EP2154713B1 (en) 2008-08-11 2013-01-02 Sensirion AG Method for manufacturing a sensor device with a stress relief layer
EP2224218B1 (en) * 2009-02-25 2018-11-28 Sensirion Automotive Solutions AG A sensor in a moulded package and a method for manufacturing the same
CN102218797A (zh) * 2010-04-16 2011-10-19 华硕电脑股份有限公司 电子装置机壳及其制作方法
US8646674B2 (en) 2010-05-11 2014-02-11 Ethicon Endo-Surgery, Inc. Methods and apparatus for delivering tissue treatment compositions to stapled tissue
US8701267B2 (en) 2010-11-05 2014-04-22 Authentec, Inc. Method of making a finger sensor package
WO2012090594A1 (ja) * 2010-12-27 2012-07-05 日産自動車株式会社 半導体モジュール、モールド装置及びモールド成形方法
US8729697B2 (en) * 2012-01-09 2014-05-20 Infineon Technologies Ag Sensor arrangement, a measurement circuit, chip-packages and a method for forming a sensor arrangement
US9269597B2 (en) * 2013-01-23 2016-02-23 Microchip Technology Incorporated Open cavity plastic package
US9219051B2 (en) * 2013-06-05 2015-12-22 Globalfoundries Inc. Laminate peripheral clamping to control microelectronic module BSM warpage
US9305894B2 (en) 2013-06-05 2016-04-05 Globalfoundries Inc. Constrained die adhesion cure process
JP6166654B2 (ja) * 2013-12-26 2017-07-19 矢崎総業株式会社 電子回路ユニットにおける外装ケースの成形方法
JP5971270B2 (ja) * 2014-02-27 2016-08-17 トヨタ自動車株式会社 半導体装置の製造方法および製造装置
NL2013191B1 (en) * 2014-07-15 2016-07-14 Sencio B V Integrated circuit package moulding method and mould.
CN104157936B (zh) * 2014-07-29 2016-07-20 西南交通大学 基于半模基片集成波导的电可调谐带通滤波器
NL2015091B1 (en) * 2015-07-06 2017-01-30 Besi Netherlands Bv Mould, moulding press and method for encapsulating electronic components mounted on a carrier using elastomeric micro-pillars.
CN110167736B (zh) 2016-12-02 2021-07-16 Mi一体化公司 用于注塑成型封装的装置和方法
EP3916772A4 (en) 2019-03-12 2023-04-05 Absolics Inc. PACKAGING SUBSTRATE AND SEMICONDUCTOR DEVICE WITH IT
CN113424304B (zh) 2019-03-12 2024-04-12 爱玻索立克公司 装载盒及对象基板的装载方法
CN113366628B (zh) * 2019-03-12 2022-09-30 爱玻索立克公司 封装基板及包括其的半导体装置
CN114678344A (zh) 2019-03-29 2022-06-28 爱玻索立克公司 半导体用封装玻璃基板、半导体封装基板及半导体装置
JP7104245B2 (ja) 2019-08-23 2022-07-20 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221278A (ja) * 1994-01-24 1995-08-18 Lg Semicon Co Ltd 固体撮像素子及びその製造方法
JPH1070146A (ja) * 1996-06-11 1998-03-10 Europ Semiconductor Assembly Eurasem Bv 集積半導体回路のカプセル封じ方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0259449A1 (en) * 1986-02-20 1988-03-16 Libbey-Owens-Ford Co. Seal construction for a mold structure for encapsulating glass with a gasket
SE461456B (sv) * 1988-06-23 1990-02-19 Ericsson Telefon Ab L M Formverktyg
US5275547A (en) * 1992-01-03 1994-01-04 Gencorp Inc. Mold assembly with flexible membrane
JPH05203522A (ja) * 1992-01-23 1993-08-10 Mitsubishi Electric Corp モールドパッケージ半導体圧力センサおよびその製造方法
WO1994016544A1 (en) * 1993-01-15 1994-07-21 Vilyam Lazarevich Sanderov Process for manufacturing integrated microcircuits
SE514116C2 (sv) * 1994-10-19 2001-01-08 Ericsson Telefon Ab L M Förfarande för framställning av en kapslad optokomponent, gjutform för kapsling av en optokomponent och tryckanordning för gjutform
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
KR960043135A (ko) * 1995-05-01 1996-12-23 엘리 웨이스 성형된 캡슐화 전자 구성요소 및 그의 제조 방법
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
US5956415A (en) * 1996-01-26 1999-09-21 Harris Corporation Enhanced security fingerprint sensor package and related methods
JPH1075040A (ja) * 1996-08-30 1998-03-17 Toshiba Chem Corp 樹脂被覆回路基板の製造方法
US5997798A (en) * 1997-06-27 1999-12-07 International Business Machines Corporation Biasing mold for integrated circuit chip assembly encapsulation
US5923959A (en) * 1997-07-23 1999-07-13 Micron Technology, Inc. Ball grid array (BGA) encapsulation mold
AU2001283400A1 (en) * 2000-08-17 2002-02-25 Authentec, Inc. Integrated circuit package including opening exposing portion of an ic

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221278A (ja) * 1994-01-24 1995-08-18 Lg Semicon Co Ltd 固体撮像素子及びその製造方法
JPH1070146A (ja) * 1996-06-11 1998-03-10 Europ Semiconductor Assembly Eurasem Bv 集積半導体回路のカプセル封じ方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004087B1 (ko) * 2008-10-27 2010-12-27 한국생산기술연구원 레이저를 이용한 이방전도성필름 패키징 장치 및 방법
WO2014034021A1 (ja) * 2012-08-27 2014-03-06 株式会社デンソー センサパッケージおよびその製造方法
JP2014062885A (ja) * 2012-08-27 2014-04-10 Denso Corp センサパッケージおよびその製造方法
JP2016507164A (ja) * 2013-02-06 2016-03-07 ボッシュマン テクノロジーズ ビーヴイ 半導体ダイ封入又は実装方法及び対応する半導体ダイ封入又は実装装置

Also Published As

Publication number Publication date
EP1220309A1 (en) 2002-07-03
JP4109866B2 (ja) 2008-07-02
US20020093120A1 (en) 2002-07-18
US20050085033A1 (en) 2005-04-21
US6811738B2 (en) 2004-11-02
US7238014B2 (en) 2007-07-03

Similar Documents

Publication Publication Date Title
JP2002261108A (ja) 保護パッケージ形成方法および保護パッケージ成形用モールド
EP1803539B1 (en) Resin encapsulation molding method of electronic part and resin encapsulation molding apparatus used therefor
JP4653285B2 (ja) 圧力センサを製造する方法
TWI279867B (en) Resin encapsulation molding method for semiconductor device
US6358773B1 (en) Method of making substrate for use in forming image sensor package
US20050199734A1 (en) Chip card
JP4518128B2 (ja) 電子回路装置の製造方法および電子回路装置
JP3491481B2 (ja) 半導体装置とその製造方法
US6254815B1 (en) Molded packaging method for a sensing die having a pressure sensing diaphragm
US20020070464A1 (en) Method for forming a protective package for electronic circuits
US6614100B1 (en) Lead frame for the installation of an integrated circuit in an injection-molded package
JP3456983B2 (ja) リードフレームおよび樹脂封止型半導体装置の製造方法
JP5870385B2 (ja) 成形金型および樹脂封止装置
US6804883B1 (en) Method for producing a pressure sensor
JP3129660B2 (ja) Ｓｏｎパッケージの樹脂封止方法及び樹脂封止装置
EP1211722A1 (en) Manufacturing method of electronic device package
JP2002321247A (ja) メモリーカードの製造方法
JPH0825860A (ja) 回路基板の一体成形方法
JP2008140807A (ja) 樹脂封止型半導体装置
US20020043703A1 (en) Injection mold for an optical semiconductor package and corresponding optical semiconductor package
KR19990029447A (ko) 반도체 장치 및 그 제조 방법
JP2668727B2 (ja) 箱型樹脂成形体成形用金型およびこの金型を用いた半導体装置の製造方法
JPH06244352A (ja) リードフレーム及び半導体装置の製造方法
JP2604054B2 (ja) 半導体装置の製造方法
JPH05218508A (ja) 光半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees