JP4109866B2 - 保護パッケージ形成方法および保護パッケージ成形用モールド - Google Patents
保護パッケージ形成方法および保護パッケージ成形用モールド Download PDFInfo
- Publication number
- JP4109866B2 JP4109866B2 JP2001401896A JP2001401896A JP4109866B2 JP 4109866 B2 JP4109866 B2 JP 4109866B2 JP 2001401896 A JP2001401896 A JP 2001401896A JP 2001401896 A JP2001401896 A JP 2001401896A JP 4109866 B2 JP4109866 B2 JP 4109866B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- mold
- protective package
- membrane
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Description
【０００１】
【発明の属する技術分野】
本発明は、電子デバイスの保護パッケージの形成方法に関し、特に、光学式圧力センサーまた類似物の電子デバイス用保護パッケージ形成方法に関する。
【０００２】
より具体的には、本発明は、半導体に集積される電子回路用の、プラスチック材料からなる保護パッケージを形成する方法であって、保護パッケージの外部から少なくとも部分的に起動することができ、前記保護パッケージにカプセル封止されることになる電子回路を備える方法に関する。
【０００３】
さらに、本発明は、保護パッケージの外部から少なくとも部分的に起動することができる集積電子回路を封止する、プラスチック製の前記保護パッケージを成形するためのモールドに関し、そのモールドは一方が他方に重ね合わさるハーフ・モールドの対により形成されており、集積回路を収める空間を作るものである。
【０００４】
本発明は詳細には、少なくとも部分的に電子デバイスにアクセスするための窓部を有するタイプの集積電子回路用の、プラスチック製の保護パッケージを形成する方法に関するが、それに限定されるものではなく、以下、説明を簡略化するためだけに、この技術分野を参照して記述する。
【０００５】
【従来の技術】
周知のように、近年、光学式圧力センサーを備えた半導体電子デバイスが益々重要になっており、そして使用されてきている。
【０００６】
これらのタイプの電子デバイスには、電子デバイスの起動部分、すなわち、センサーを備える部分へのアクセスを可能とする窓部を有するパッケージを形成する必要がある。
【０００７】
図１に、上記タイプの電子デバイス用で、第１の既知の方法によって形成されたパッケージ１の斜視図を示す。たとえば、半導体材料からなる基板２から始まり、半導体材料からなり、集積回路等の電子回路３を備えるダイが形成される。かかるダイは、プラスチック材料からなるパッケージ４によってカプセル封止され、電子回路３の一部分が被覆されずに残される。たとえば、オーバーモールド技術を用いて、基板２および被覆させずに残す必要のある電子回路部分の周りに液体エポキシ樹脂５が施されるようにパッケージ４を形成する。
【０００８】
この第１の方法は、多くの点で有利であるが、欠点もいくつかある。実際、この方法では従来の成形方法を用いて形成したものと同じ均整の取れた表面が製造されない。さらに、完全にはこれらのパッケージの寸法を点検することができず、また特に電子回路表面上で、簡単には樹脂堆積プロセスを繰り返すことができない。
【０００９】
また、第２の方法は、図２に図示されたパッケージ断面図に示されているように、基板２上に載せるダム６を使用するものである。次いで、液体エポキシ樹脂がダム、基板、電子回路周囲の間に施される。
【００１０】
この解決法でも提示した目的に達するが、欠点がいくつかある。実際、この場合でも製造サイクルの間に電子回路上の樹脂の輪郭部を一定に維持することができない。
【００１１】
最近、同じく窓部付きのパッケージを製造するための、標準的なモールド技術を用いる方法が取り入れられている。
【００１２】
図３には、ハーフ・モールド７ａとハーフ・モールド７ｂとを備えたモールド７の断面図が示される。二つのハーフ・モールドは一方が他方に重ね合わされており、電子デバイス３を収めるための空間７ｃが示されている。この従来技術によると、上部ハーフ・モールド７ｂは内部にばね付きクランプ８を備えており、そのばね付きクランプは、被覆されない電子回路部分にほぼ対応する位置に置かれている。かかるばね付きクランプ８は、基本的に平行六面体であり、滑らせて上部ハーフ・モールド７ｂの凹所に入れられる。ばね付きクランプ８が、ばねなどの弾性要素で押圧される。ハーフ・モールド７ｂがハーフ・モールド７ａに重ね合わされると、ばね付きクランプ８が上が空となっているデバイス表面に接触する。次いで、高温の溶融エポキシ樹脂がモールドに注入され、プラスチック製のパッケージを形成する。
【００１３】
この方法は多くの観点で有利であるが、回路操作に損傷を与えるという欠点もある。実際、注入時に樹脂がモールドから溢れないようにするために、相互連結時に二つのハーフ・モールドにかかる力を約１０−３０トンとする。しかし、事実、電子回路３の損傷を避けるためには、ばね付きクランプを電子回路に接触させる力を、１００キロより強くする必要はない。
【００１４】
ばね付きクランプがあることで、部分的に、フローティング・クランプが電子回路に接する際に用いる力を変化させることができる。それにもかかわらず、金属クランプを回路の能動面に直接接触させることで、図４に示すように回路の機能に損害を与えることがある。
【００１５】
図５に示すように、クランプ表面上で電子回路が傾いていると、さらなる欠点が生じる。実際、その方法では、モールドへの注入ステップで、望まずして樹脂が侵入し、支持材に対して完全には平行でない電子回路表面が損傷される。
【００１６】
ここで、二つのハーフ・モールドの結合時に電子回路を損傷する可能性を減少するため、図６に示すように、モールドおよびばね付きクランプをフィルム・テープ９で被覆することが提案されている。それでも、この方法では電子回路のわずかな不規則性しか修正することができない。またフィルム・テープ９は、新たな製造ステップの度に取り替えなければならず、それにより製造コストが上昇する。
【００１７】
さらに、ハーフ・モールド上にフィルム・テープを一様に被着させることが非常に重要である。
【００１８】
さらに、従来のモールド技術に使用されるモールドでは、同時に複数のパッケージを形成するために、隣接するキャビティを有する複数のモールドの形を呈している。
【００１９】
それゆえ、成形するデバイスの数だけ、ばね付きクランプをモールドに入れなければならない。これらにすべて挿入することで、モールドへの注入ステップに、樹脂の一部が可動部分どうし間の空間を充填する可能性が増大し、それによってジャムが起こり、樹脂の電子回路表面への堆積歩留まりが低下する。
【００２０】
【発明が解決しようとする課題】
本発明の基礎となる技術的課題は、先行技術による製造方法の欠点を克服するような特徴を呈する窓部付き保護パッケージの製造方法を提供することである。
【００２１】
【課題を解決するための手段】
本発明の基礎となる解決手段は、ラグを備えたモールドを用いて電子デバイスの保護パッケージを形成することである。また、かかるラグは、モールドが閉鎖されると集積回路表面にフィットする弾性膜を備えていることが好ましい。特に、加圧流体によって、膜が回路の方に押圧されて回路に加圧接触させられる。そのようにして、絶縁材の注入ステップで、膜によってパッケージ内に窓部が形成される。
【００２２】
かかる解決手段に基づいて、上記で指摘され、かつ、請求項１の特徴部分に開示されているタイプの方法、すなわち、モールド１０を使用するステップであって、前記モールドは、前記モールドの内部に向かうラグを有するハーフ・モールド１５を備え、前記ラグは、弾性変形可能であり、加圧接触により電子回路１３の少なくとも一部分に接触する要素１７を有する一端を備える、前記ステップと；樹脂をモールドに注入して、前記保護パッケージが前記電子回路の前記少なくとも一部分に位置合わせされた穴部を有するように樹脂を前記モールドに注入するステップと；を備え、前記要素は膜であり、該膜は、第１の膜表面に沿って前記集積電子回路に加圧接触されており、流体が前記第１の膜表面とは反対の面に作用して、前記集積電子回路に向かって前記膜に応力を加えることを特徴とする保護パッケージ形成方法によって、技術的課題が解決される。
【００２３】
上記で指摘され、かつ、請求項５の特徴部分に開示されているタイプのモールド、すなわち、一方が他方に重ね合わされて集積電子回路を収めるための空間１１を形成するハーフ・モールドの対１４，１５によって形成され、前記ハーフ・モールド１５がほぼ前記集積電子回路１３の近傍に延出するラグを有し、前記ラグは、弾性変形可能でモールド成形中に前記集積電子回路１３の少なくとも一部分と加圧接触される要素１７を備え、該要素は膜であり、該膜は、第１の膜表面に沿って前記集積電子回路に加圧接触されており、流体が前記第１の膜表面とは反対の面に作用して、前記集積電子回路に向かって前記膜に応力を加えることを特徴とする保護パッケージ成形用モールドによって、技術的課題が解決される。
【００２４】
本発明による方法の特徴および利点は、添付の図面を参照して非限定的な実施の形態によって、形成用のモールドについての以下の説明において明らかになる。
【００２５】
【発明の実施の形態】
図７と図８に、窓部付きの保護パッケージを得るための、本発明によって形成されたモールドが参照番号１０で示されている。モールド１０には、樹脂などの絶縁材を注入するための、集積回路等の電子回路１３を含む空間１１が示されている。
【００２６】
従来のモールド成形技術においては複数のパッケージを同時に形成するために、モールドが複数の隣接するキャビティを有しているとしても、これらの図では、一つのキャビティだけを画定するモールド一つのみの垂直方向断面が示されている。
【００２７】
収納空間１１内部において、リード・フレーム１２、たとえば、金属リーフをプラスチック基板、セラミック基板上に配置し、その上に、接触タイプあるいは、光学、圧力、指紋識別タイプ等の近接センサーを備えた電子回路１３が固定される。
【００２８】
以下の説明は、これらのタイプのセンサーに関するものである。保護パッケージにカプセル封止しても、本発明を、パッケージの外部と直接連通する表面部分を備えなければならない全ての電子部品に適用することができることは、明らかである。
【００２９】
基本的に、モールド１０には二つのハーフ部分、すなわち、ハーフ・モールドである下部ハーフシェル１４と、ハーフ・モールドである上部ハーフシェル１５、を備えており、それらが閉じたときに電子回路１３を収納するための空間１１が形成される。
【００３０】
本発明に従い、上部ハーフ・モールド１５はラグを有しており、そのラグが弾性変形可能な材料からなる要素１７から形成されており、電子回路１３に加圧接触している。
【００３１】
好ましい実施の形態において、上部ハーフ・モールド１５が、ハーフ・モールド１５ａと、弾性変形可能な材料からなる要素１７とでほぼ画定されるキャビティ１６を有している。
【００３２】
要素１７が薄膜等の弾性膜であることが有利である。かかる膜１７がエラストマーからなることが好ましい。
【００３３】
一実施の形態において、膜１７はグラス形状であり、モールド成形などによって得られる。前記膜１７は円筒スカート部１７ａと底部１７ｂとを備えている。
【００３４】
少なくとも、円筒スカート部１７ａの一部分がキャビティ１６の壁に対して維持されている。
【００３５】
そのようにして、キャビティ１６は、開口部１８を介してモールドの外部と連通している。
【００３６】
二つのハーフ・モールド１４と１５とが共にクランプされた後、開口部１８を介してキャビティ１６に空気等の加圧流体が圧送注入される。そのようにして、膜の底部１７ｂが回路１３の表面に完全に当接し、前記回路に加圧接触される。
【００３７】
その後、エポキシ樹脂などの絶縁材を空間１１に注入して、保護パッケージを形成するステップが実行される。
【００３８】
これに続いて、重合および樹脂硬化の様々な熱力学的処理が行なわれる。
【００３９】
ここで図９乃至図１２に、本発明によるプラスチック製の保護パッケージの形成方法が示される。
【００４０】
これらの図面全てにおいて、参照番号１２で、ダイがマウントされている金属リード・フレームを示す。かかるダイには電子回路１３が形成されている。
【００４１】
電子回路１３は、たとえば、保護パッケージの外部から起動されることが可能で、制御回路に接続することができるセンサーを備える。電子回路は、外部に電気接続するための薄い導体ワイヤー１９を介してピンに接続される。
【００４２】
リード・フレーム１２をモールド・キャビティの底部、特に、下部ハーフ・モールド１４が作る中空部に配置するとことが好ましい。
【００４３】
また、リード・フレーム１２を収納空間１１の中間に配置することもできる。
【００４４】
本発明によると、リード・フレームを下部ハーフ・モールド１４に載せた後、次いで上部ハーフ・モールド１５を下部ハーフ・モールド１４に重ね合わせることで、図１０に示すように、その二つのハーフ・モールドどうし間に収納空間１１が得られる。
【００４５】
本発明では保護パッケージを形成する材料を注入するときに、従来技術で述べられているように、二つのハーフ・モールドが共にクランプされるように、これらのモールドに対して圧力が印加される。
【００４６】
上部ハーフ・モールド１５が下部ハーフ・モールド１４に固定された時、膜１７は電子回路１３に接触しない。
【００４７】
本発明によると、膜１７によって画定されるモールド１０のキャビティ１６が、所定値の加圧流体で充填される。
【００４８】
次いで流体の圧力が適切な値に調節される。特に、キャビティ１６の内部における流体の加圧は、プラスチック材料からなるパッケージ形成用のモールドに樹脂が注入される際の圧力よりも高くする。そのため、流体の圧力が６０Ｍｐａから７０Ｍｐａの範囲であるときに最良の結果が得られる。
【００４９】
そのようにして、流体の圧力の膜１７への印加によって、膜の底部１７ｂが、露出させておかなければならない回路１３の表面に加圧接触させられ、そのシールを樹脂の侵入から保護することができる。
【００５０】
特に、底部１７ｂの表面が圧力によって押圧されると、底部１７ｂの他方の面が電子回路１３に加圧接触し、電子回路の縁全体が被覆されずに残る。そのようにして、保護パッケージが回路１３の縁を完全に覆うようにする。
【００５１】
これらの図に示すように、電子回路１３の側面もまた、膜１７で覆うことができる。このようにすると、本発明の保護パッケージは、膜１７のかかっていない回路１３の縁のみを被覆することになる。
【００５２】
その後、保護パッケージの形成ステップが実行される。
【００５３】
たとえば、高温のエポキシ樹脂などの溶融プラスチック材料が、注入開口部２０および適切なチャネル（図示せず）を介して、ハーフ・モールド間に作られたキャビティに加圧注入される。
【００５４】
膜１７の存在によって、注入時に絶縁材が流れ込むことへのバリアとなっている。次いで、仕上げ保護パッケージに、電子回路１３に位置合わせされた窓部や穴部が設けられる。
【００５５】
最後に、本発明の方法は、金属パーツが電子回路１３の起動部と直接接触することを避けるものである。
【００５６】
本発明による方法の、さらなる利点は、たとえば、弾力性のある膜の存在によって、基板または集積回路表面の平面性が不完全であることなどにより電子回路１３の起こりうるミスアラインメントを克服するものである。
【００５７】
さらに、本発明のモールドによって、従来技術によって形成されるパッケージの数に比べて、より多数のパッケージを形成することができ、許容範囲が改善された製造プロセスを使用することができる。
【００５８】
さらに、本発明のモールドによって、可動機械パーツを全て取り除くことでモールドの形成を簡略化することができる。
【００５９】
有利なことに、本発明によるモールドおよび方法を用いることによって、電子回路への加圧接触の強度を、製造時の時々に合わせることができ、それにより流体の圧力を調整することができる。
【図面の簡単な説明】
【図１】従来の電子デバイス用の保護パッケージを示す概略斜視図である。
【図２】従来の電子デバイス用のパッケージを示す断面図である。
【図３】従来技術による電子デバイスの保護パッケージ用モールドの断面図を示す図である。
【図４】従来技術により形成された保護パッケージの一具体例を示す図である。
【図５】他の操作条件における保護パッケージ用のモールドを示す断面図である。
【図６】従来技術によるモールドを示す断面図である。
【図７】本発明による電子デバイスの保護パッケージ用モールドを示す断面図である。
【図８】他の操作条件における本発明によるモールドを示す断面図である。
【図９】本発明による保護パッケージを形成する一ステップのモールドを示す図である。
【図１０】本発明による保護パッケージを形成する一ステップのモールドを示す図である。
【図１１】本発明による保護パッケージを形成する一ステップのモールドを示す図である。
【図１２】本発明による保護パッケージを形成する一ステップのモールドを示す図である。
【符号の説明】
１ パッケージ
２ 基板
３ 電子回路
４ パッケージ
５ 液体エポキシ樹脂
６ ダム
７ モールド
７ａ，７ｂ ハーフ・モールド
７ｃ 空間
８ ばね付きクランプ
９ フィルムテープ
１０ モールド
１１ 空間
１２ リード・フレーム
１３ 集積電子回路
１４ 下部ハーフ・モールド（シェル）
１５ 上部ハーフ・モールド（シェル）
１６ キャビティ
１７ 要素（膜）
１７ａ 円筒スカート部
１７ｂ 底部
１８ 開口部
１９ ワイヤー
２０ 注入開口部
【発明の属する技術分野】
本発明は、電子デバイスの保護パッケージの形成方法に関し、特に、光学式圧力センサーまた類似物の電子デバイス用保護パッケージ形成方法に関する。
【０００２】
より具体的には、本発明は、半導体に集積される電子回路用の、プラスチック材料からなる保護パッケージを形成する方法であって、保護パッケージの外部から少なくとも部分的に起動することができ、前記保護パッケージにカプセル封止されることになる電子回路を備える方法に関する。
【０００３】
さらに、本発明は、保護パッケージの外部から少なくとも部分的に起動することができる集積電子回路を封止する、プラスチック製の前記保護パッケージを成形するためのモールドに関し、そのモールドは一方が他方に重ね合わさるハーフ・モールドの対により形成されており、集積回路を収める空間を作るものである。
【０００４】
本発明は詳細には、少なくとも部分的に電子デバイスにアクセスするための窓部を有するタイプの集積電子回路用の、プラスチック製の保護パッケージを形成する方法に関するが、それに限定されるものではなく、以下、説明を簡略化するためだけに、この技術分野を参照して記述する。
【０００５】
【従来の技術】
周知のように、近年、光学式圧力センサーを備えた半導体電子デバイスが益々重要になっており、そして使用されてきている。
【０００６】
これらのタイプの電子デバイスには、電子デバイスの起動部分、すなわち、センサーを備える部分へのアクセスを可能とする窓部を有するパッケージを形成する必要がある。
【０００７】
図１に、上記タイプの電子デバイス用で、第１の既知の方法によって形成されたパッケージ１の斜視図を示す。たとえば、半導体材料からなる基板２から始まり、半導体材料からなり、集積回路等の電子回路３を備えるダイが形成される。かかるダイは、プラスチック材料からなるパッケージ４によってカプセル封止され、電子回路３の一部分が被覆されずに残される。たとえば、オーバーモールド技術を用いて、基板２および被覆させずに残す必要のある電子回路部分の周りに液体エポキシ樹脂５が施されるようにパッケージ４を形成する。
【０００８】
この第１の方法は、多くの点で有利であるが、欠点もいくつかある。実際、この方法では従来の成形方法を用いて形成したものと同じ均整の取れた表面が製造されない。さらに、完全にはこれらのパッケージの寸法を点検することができず、また特に電子回路表面上で、簡単には樹脂堆積プロセスを繰り返すことができない。
【０００９】
また、第２の方法は、図２に図示されたパッケージ断面図に示されているように、基板２上に載せるダム６を使用するものである。次いで、液体エポキシ樹脂がダム、基板、電子回路周囲の間に施される。
【００１０】
この解決法でも提示した目的に達するが、欠点がいくつかある。実際、この場合でも製造サイクルの間に電子回路上の樹脂の輪郭部を一定に維持することができない。
【００１１】
最近、同じく窓部付きのパッケージを製造するための、標準的なモールド技術を用いる方法が取り入れられている。
【００１２】
図３には、ハーフ・モールド７ａとハーフ・モールド７ｂとを備えたモールド７の断面図が示される。二つのハーフ・モールドは一方が他方に重ね合わされており、電子デバイス３を収めるための空間７ｃが示されている。この従来技術によると、上部ハーフ・モールド７ｂは内部にばね付きクランプ８を備えており、そのばね付きクランプは、被覆されない電子回路部分にほぼ対応する位置に置かれている。かかるばね付きクランプ８は、基本的に平行六面体であり、滑らせて上部ハーフ・モールド７ｂの凹所に入れられる。ばね付きクランプ８が、ばねなどの弾性要素で押圧される。ハーフ・モールド７ｂがハーフ・モールド７ａに重ね合わされると、ばね付きクランプ８が上が空となっているデバイス表面に接触する。次いで、高温の溶融エポキシ樹脂がモールドに注入され、プラスチック製のパッケージを形成する。
【００１３】
この方法は多くの観点で有利であるが、回路操作に損傷を与えるという欠点もある。実際、注入時に樹脂がモールドから溢れないようにするために、相互連結時に二つのハーフ・モールドにかかる力を約１０−３０トンとする。しかし、事実、電子回路３の損傷を避けるためには、ばね付きクランプを電子回路に接触させる力を、１００キロより強くする必要はない。
【００１４】
ばね付きクランプがあることで、部分的に、フローティング・クランプが電子回路に接する際に用いる力を変化させることができる。それにもかかわらず、金属クランプを回路の能動面に直接接触させることで、図４に示すように回路の機能に損害を与えることがある。
【００１５】
図５に示すように、クランプ表面上で電子回路が傾いていると、さらなる欠点が生じる。実際、その方法では、モールドへの注入ステップで、望まずして樹脂が侵入し、支持材に対して完全には平行でない電子回路表面が損傷される。
【００１６】
ここで、二つのハーフ・モールドの結合時に電子回路を損傷する可能性を減少するため、図６に示すように、モールドおよびばね付きクランプをフィルム・テープ９で被覆することが提案されている。それでも、この方法では電子回路のわずかな不規則性しか修正することができない。またフィルム・テープ９は、新たな製造ステップの度に取り替えなければならず、それにより製造コストが上昇する。
【００１７】
さらに、ハーフ・モールド上にフィルム・テープを一様に被着させることが非常に重要である。
【００１８】
さらに、従来のモールド技術に使用されるモールドでは、同時に複数のパッケージを形成するために、隣接するキャビティを有する複数のモールドの形を呈している。
【００１９】
それゆえ、成形するデバイスの数だけ、ばね付きクランプをモールドに入れなければならない。これらにすべて挿入することで、モールドへの注入ステップに、樹脂の一部が可動部分どうし間の空間を充填する可能性が増大し、それによってジャムが起こり、樹脂の電子回路表面への堆積歩留まりが低下する。
【００２０】
【発明が解決しようとする課題】
本発明の基礎となる技術的課題は、先行技術による製造方法の欠点を克服するような特徴を呈する窓部付き保護パッケージの製造方法を提供することである。
【００２１】
【課題を解決するための手段】
本発明の基礎となる解決手段は、ラグを備えたモールドを用いて電子デバイスの保護パッケージを形成することである。また、かかるラグは、モールドが閉鎖されると集積回路表面にフィットする弾性膜を備えていることが好ましい。特に、加圧流体によって、膜が回路の方に押圧されて回路に加圧接触させられる。そのようにして、絶縁材の注入ステップで、膜によってパッケージ内に窓部が形成される。
【００２２】
かかる解決手段に基づいて、上記で指摘され、かつ、請求項１の特徴部分に開示されているタイプの方法、すなわち、モールド１０を使用するステップであって、前記モールドは、前記モールドの内部に向かうラグを有するハーフ・モールド１５を備え、前記ラグは、弾性変形可能であり、加圧接触により電子回路１３の少なくとも一部分に接触する要素１７を有する一端を備える、前記ステップと；樹脂をモールドに注入して、前記保護パッケージが前記電子回路の前記少なくとも一部分に位置合わせされた穴部を有するように樹脂を前記モールドに注入するステップと；を備え、前記要素は膜であり、該膜は、第１の膜表面に沿って前記集積電子回路に加圧接触されており、流体が前記第１の膜表面とは反対の面に作用して、前記集積電子回路に向かって前記膜に応力を加えることを特徴とする保護パッケージ形成方法によって、技術的課題が解決される。
【００２３】
上記で指摘され、かつ、請求項５の特徴部分に開示されているタイプのモールド、すなわち、一方が他方に重ね合わされて集積電子回路を収めるための空間１１を形成するハーフ・モールドの対１４，１５によって形成され、前記ハーフ・モールド１５がほぼ前記集積電子回路１３の近傍に延出するラグを有し、前記ラグは、弾性変形可能でモールド成形中に前記集積電子回路１３の少なくとも一部分と加圧接触される要素１７を備え、該要素は膜であり、該膜は、第１の膜表面に沿って前記集積電子回路に加圧接触されており、流体が前記第１の膜表面とは反対の面に作用して、前記集積電子回路に向かって前記膜に応力を加えることを特徴とする保護パッケージ成形用モールドによって、技術的課題が解決される。
【００２４】
本発明による方法の特徴および利点は、添付の図面を参照して非限定的な実施の形態によって、形成用のモールドについての以下の説明において明らかになる。
【００２５】
【発明の実施の形態】
図７と図８に、窓部付きの保護パッケージを得るための、本発明によって形成されたモールドが参照番号１０で示されている。モールド１０には、樹脂などの絶縁材を注入するための、集積回路等の電子回路１３を含む空間１１が示されている。
【００２６】
従来のモールド成形技術においては複数のパッケージを同時に形成するために、モールドが複数の隣接するキャビティを有しているとしても、これらの図では、一つのキャビティだけを画定するモールド一つのみの垂直方向断面が示されている。
【００２７】
収納空間１１内部において、リード・フレーム１２、たとえば、金属リーフをプラスチック基板、セラミック基板上に配置し、その上に、接触タイプあるいは、光学、圧力、指紋識別タイプ等の近接センサーを備えた電子回路１３が固定される。
【００２８】
以下の説明は、これらのタイプのセンサーに関するものである。保護パッケージにカプセル封止しても、本発明を、パッケージの外部と直接連通する表面部分を備えなければならない全ての電子部品に適用することができることは、明らかである。
【００２９】
基本的に、モールド１０には二つのハーフ部分、すなわち、ハーフ・モールドである下部ハーフシェル１４と、ハーフ・モールドである上部ハーフシェル１５、を備えており、それらが閉じたときに電子回路１３を収納するための空間１１が形成される。
【００３０】
本発明に従い、上部ハーフ・モールド１５はラグを有しており、そのラグが弾性変形可能な材料からなる要素１７から形成されており、電子回路１３に加圧接触している。
【００３１】
好ましい実施の形態において、上部ハーフ・モールド１５が、ハーフ・モールド１５ａと、弾性変形可能な材料からなる要素１７とでほぼ画定されるキャビティ１６を有している。
【００３２】
要素１７が薄膜等の弾性膜であることが有利である。かかる膜１７がエラストマーからなることが好ましい。
【００３３】
一実施の形態において、膜１７はグラス形状であり、モールド成形などによって得られる。前記膜１７は円筒スカート部１７ａと底部１７ｂとを備えている。
【００３４】
少なくとも、円筒スカート部１７ａの一部分がキャビティ１６の壁に対して維持されている。
【００３５】
そのようにして、キャビティ１６は、開口部１８を介してモールドの外部と連通している。
【００３６】
二つのハーフ・モールド１４と１５とが共にクランプされた後、開口部１８を介してキャビティ１６に空気等の加圧流体が圧送注入される。そのようにして、膜の底部１７ｂが回路１３の表面に完全に当接し、前記回路に加圧接触される。
【００３７】
その後、エポキシ樹脂などの絶縁材を空間１１に注入して、保護パッケージを形成するステップが実行される。
【００３８】
これに続いて、重合および樹脂硬化の様々な熱力学的処理が行なわれる。
【００３９】
ここで図９乃至図１２に、本発明によるプラスチック製の保護パッケージの形成方法が示される。
【００４０】
これらの図面全てにおいて、参照番号１２で、ダイがマウントされている金属リード・フレームを示す。かかるダイには電子回路１３が形成されている。
【００４１】
電子回路１３は、たとえば、保護パッケージの外部から起動されることが可能で、制御回路に接続することができるセンサーを備える。電子回路は、外部に電気接続するための薄い導体ワイヤー１９を介してピンに接続される。
【００４２】
リード・フレーム１２をモールド・キャビティの底部、特に、下部ハーフ・モールド１４が作る中空部に配置するとことが好ましい。
【００４３】
また、リード・フレーム１２を収納空間１１の中間に配置することもできる。
【００４４】
本発明によると、リード・フレームを下部ハーフ・モールド１４に載せた後、次いで上部ハーフ・モールド１５を下部ハーフ・モールド１４に重ね合わせることで、図１０に示すように、その二つのハーフ・モールドどうし間に収納空間１１が得られる。
【００４５】
本発明では保護パッケージを形成する材料を注入するときに、従来技術で述べられているように、二つのハーフ・モールドが共にクランプされるように、これらのモールドに対して圧力が印加される。
【００４６】
上部ハーフ・モールド１５が下部ハーフ・モールド１４に固定された時、膜１７は電子回路１３に接触しない。
【００４７】
本発明によると、膜１７によって画定されるモールド１０のキャビティ１６が、所定値の加圧流体で充填される。
【００４８】
次いで流体の圧力が適切な値に調節される。特に、キャビティ１６の内部における流体の加圧は、プラスチック材料からなるパッケージ形成用のモールドに樹脂が注入される際の圧力よりも高くする。そのため、流体の圧力が６０Ｍｐａから７０Ｍｐａの範囲であるときに最良の結果が得られる。
【００４９】
そのようにして、流体の圧力の膜１７への印加によって、膜の底部１７ｂが、露出させておかなければならない回路１３の表面に加圧接触させられ、そのシールを樹脂の侵入から保護することができる。
【００５０】
特に、底部１７ｂの表面が圧力によって押圧されると、底部１７ｂの他方の面が電子回路１３に加圧接触し、電子回路の縁全体が被覆されずに残る。そのようにして、保護パッケージが回路１３の縁を完全に覆うようにする。
【００５１】
これらの図に示すように、電子回路１３の側面もまた、膜１７で覆うことができる。このようにすると、本発明の保護パッケージは、膜１７のかかっていない回路１３の縁のみを被覆することになる。
【００５２】
その後、保護パッケージの形成ステップが実行される。
【００５３】
たとえば、高温のエポキシ樹脂などの溶融プラスチック材料が、注入開口部２０および適切なチャネル（図示せず）を介して、ハーフ・モールド間に作られたキャビティに加圧注入される。
【００５４】
膜１７の存在によって、注入時に絶縁材が流れ込むことへのバリアとなっている。次いで、仕上げ保護パッケージに、電子回路１３に位置合わせされた窓部や穴部が設けられる。
【００５５】
最後に、本発明の方法は、金属パーツが電子回路１３の起動部と直接接触することを避けるものである。
【００５６】
本発明による方法の、さらなる利点は、たとえば、弾力性のある膜の存在によって、基板または集積回路表面の平面性が不完全であることなどにより電子回路１３の起こりうるミスアラインメントを克服するものである。
【００５７】
さらに、本発明のモールドによって、従来技術によって形成されるパッケージの数に比べて、より多数のパッケージを形成することができ、許容範囲が改善された製造プロセスを使用することができる。
【００５８】
さらに、本発明のモールドによって、可動機械パーツを全て取り除くことでモールドの形成を簡略化することができる。
【００５９】
有利なことに、本発明によるモールドおよび方法を用いることによって、電子回路への加圧接触の強度を、製造時の時々に合わせることができ、それにより流体の圧力を調整することができる。
【図面の簡単な説明】
【図１】従来の電子デバイス用の保護パッケージを示す概略斜視図である。
【図２】従来の電子デバイス用のパッケージを示す断面図である。
【図３】従来技術による電子デバイスの保護パッケージ用モールドの断面図を示す図である。
【図４】従来技術により形成された保護パッケージの一具体例を示す図である。
【図５】他の操作条件における保護パッケージ用のモールドを示す断面図である。
【図６】従来技術によるモールドを示す断面図である。
【図７】本発明による電子デバイスの保護パッケージ用モールドを示す断面図である。
【図８】他の操作条件における本発明によるモールドを示す断面図である。
【図９】本発明による保護パッケージを形成する一ステップのモールドを示す図である。
【図１０】本発明による保護パッケージを形成する一ステップのモールドを示す図である。
【図１１】本発明による保護パッケージを形成する一ステップのモールドを示す図である。
【図１２】本発明による保護パッケージを形成する一ステップのモールドを示す図である。
【符号の説明】
１ パッケージ
２ 基板
３ 電子回路
４ パッケージ
５ 液体エポキシ樹脂
６ ダム
７ モールド
７ａ，７ｂ ハーフ・モールド
７ｃ 空間
８ ばね付きクランプ
９ フィルムテープ
１０ モールド
１１ 空間
１２ リード・フレーム
１３ 集積電子回路
１４ 下部ハーフ・モールド（シェル）
１５ 上部ハーフ・モールド（シェル）
１６ キャビティ
１７ 要素（膜）
１７ａ 円筒スカート部
１７ｂ 底部
１８ 開口部
１９ ワイヤー
２０ 注入開口部
Claims (5)
- 半導体に集積される電子デバイス用の、プラスチック材料からなる保護パッケージを形成する方法であって、
前記電子デバイスは、保護パッケージの外部から少なくとも部分的に起動されることが可能で前記保護パッケージ内にカプセル封止される電子回路を備え、
前記方法は、
モールドを使用するステップであって、前記モールドは、前記モールドの内部に向かうラグを有するハーフ・モールドを備え、前記ラグは、弾性変形可能であり、加圧接触により前記電子回路の少なくとも一部分に接触する要素を有する一端を備えるステップと、
樹脂をモールドに注入して、前記保護パッケージが前記電子回路の前記少なくとも一部分に位置合わせされた穴部を有するように樹脂を前記モールドに注入するステップと、
を含み、
前記要素は膜であり、該膜は、第１の膜表面に沿って前記集積電子回路に加圧接触されており、流体が前記第１の膜表面とは反対の面に作用して、前記集積電子回路に向かって前記膜に応力を加える、
ことを特徴とする保護パッケージ形成方法。 - 弾性変形可能な前記要素が前記電子回路に加圧押圧されることを特徴とする請求項１に記載の方法。
- 弾性変形可能な前記要素を前記電子回路の少なくとも縁部分に加圧接触させることを特徴とする請求項２に記載の方法。
- 弾性変形可能な前記要素を含むハーフ・モールド内に前記電子回路を配置するステップと、
弾性変形可能な前記要素の一表面に力を作用させて、前記要素の他方の面が前記電子回路の少なくとも一部分に押圧されるステップと、
を含むことを特徴とする請求項１〜３のいずれか一つに記載の方法。 - 集積電子回路をカプセル封止するプラスチック製の保護パッケージを成形するためのモールドであって、
前記集積電子回路は、前記保護パッケージの外部から少なくとも部分的に起動可能であり、前記モールドは、一方が他方に重ね合わされて前記集積電子回路を収めるための空間を形成するハーフ・モールドの対によって形成され、前記ハーフ・モールドがほぼ前記集積電子回路の近傍に延出するラグを有し、前記ラグは、弾性変形可能でモールド成形中に前記集積電子回路の少なくとも一部分と加圧接触される要素を備え、該要素は膜であり、該膜は、第１の膜表面に沿って前記集積電子回路に加圧接触されており、流体が前記第１の膜表面とは反対の面に作用して、前記集積電子回路に向かって前記膜に応力を加える、
ことを特徴とする保護パッケージ成形用モールド。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00830854A EP1220309A1 (en) | 2000-12-28 | 2000-12-28 | Manufacturing method of an electronic device package |
| EP00830854.6 | 2000-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002261108A JP2002261108A (ja) | 2002-09-13 |
| JP4109866B2 true JP4109866B2 (ja) | 2008-07-02 |
Family
ID=8175608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001401896A Expired - Fee Related JP4109866B2 (ja) | 2000-12-28 | 2001-12-28 | 保護パッケージ形成方法および保護パッケージ成形用モールド |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6811738B2 (ja) |
| EP (1) | EP1220309A1 (ja) |
| JP (1) | JP4109866B2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100817938B1 (ko) * | 2000-03-03 | 2008-03-31 | 퀵스텝 테크놀로지즈 피티와이 리미티드 | 복합재 구성요소를 결합시키는 방법 및 구성요소들을 결합시키는 장치와 결합되는 다수의 구성요소와의 조합체 |
| KR100910653B1 (ko) * | 2001-01-25 | 2009-08-05 | 퀵스텝 테크놀로지즈 피티와이 리미티드 | 복합물과 금속 구성 요소의 제조, 성형 및 접합 시스템 |
| US6860731B2 (en) * | 2001-07-09 | 2005-03-01 | Asm Technology Singapore Pte Ltd. | Mold for encapsulating a semiconductor chip |
| NL1019042C2 (nl) * | 2001-09-26 | 2003-03-27 | Europ Semiconductor Assembly E | Werkwijze voor het inkapselen van een chip en/of ander voorwerp. |
| NL1024248C2 (nl) * | 2003-09-09 | 2005-03-10 | Fico Bv | Werkwijze en inrichting voor het met behulp van een flexibel drukelement omhullen van elektronische componenten. |
| NL1025300C2 (nl) * | 2004-01-22 | 2005-07-25 | Fico Bv | Drager voor elektronische componenten en werkwijzen voor het omhullen en separeren van een elektronische component. |
| DE102005010311A1 (de) * | 2005-03-03 | 2006-09-14 | Atmel Germany Gmbh | Verfahren und Gießform zur Herstellung eines optischen Halbleitermoduls |
| CA2601843C (en) | 2005-03-22 | 2013-11-26 | Quickstep Technologies Pty Ltd | Composite tube production |
| EP2368700B1 (en) * | 2005-07-05 | 2013-06-19 | Quickstep Technologies Pty, Ltd. | Production system comprising vibration means and pressurised gas supply for producing a composite component |
| US7712213B2 (en) * | 2005-12-02 | 2010-05-11 | Aai Corporation | Angular encapsulation of tandem stacked printed circuit boards |
| DE102006016173B4 (de) * | 2006-04-06 | 2008-01-17 | Rohwedder Ag Micro Technologies-Werk Bruchsal | Spritzgieß- oder Spritzpresswerkzeug |
| JP2008066696A (ja) * | 2006-08-10 | 2008-03-21 | Denso Corp | 半導体製造装置および半導体製造方法 |
| EP2154713B1 (en) * | 2008-08-11 | 2013-01-02 | Sensirion AG | Method for manufacturing a sensor device with a stress relief layer |
| KR101004087B1 (ko) * | 2008-10-27 | 2010-12-27 | 한국생산기술연구원 | 레이저를 이용한 이방전도성필름 패키징 장치 및 방법 |
| EP2224218B1 (en) * | 2009-02-25 | 2018-11-28 | Sensirion Automotive Solutions AG | A sensor in a moulded package and a method for manufacturing the same |
| CN102218797A (zh) * | 2010-04-16 | 2011-10-19 | 华硕电脑股份有限公司 | 电子装置机壳及其制作方法 |
| US8646674B2 (en) | 2010-05-11 | 2014-02-11 | Ethicon Endo-Surgery, Inc. | Methods and apparatus for delivering tissue treatment compositions to stapled tissue |
| US8701267B2 (en) * | 2010-11-05 | 2014-04-22 | Authentec, Inc. | Method of making a finger sensor package |
| CN103069556B (zh) * | 2010-12-27 | 2015-09-16 | 日产自动车株式会社 | 半导体模块、模制装置及模制成形方法 |
| US8729697B2 (en) * | 2012-01-09 | 2014-05-20 | Infineon Technologies Ag | Sensor arrangement, a measurement circuit, chip-packages and a method for forming a sensor arrangement |
| JP5708688B2 (ja) * | 2012-08-27 | 2015-04-30 | 株式会社デンソー | センサパッケージの製造方法 |
| US9269597B2 (en) * | 2013-01-23 | 2016-02-23 | Microchip Technology Incorporated | Open cavity plastic package |
| NL2010252C2 (en) * | 2013-02-06 | 2014-08-07 | Boschman Tech Bv | Semiconductor product processing method, including a semiconductor product encapsulation method and a semiconductor product carrier-mounting method, and corresponding semiconductor product processing apparatus. |
| US9219051B2 (en) * | 2013-06-05 | 2015-12-22 | Globalfoundries Inc. | Laminate peripheral clamping to control microelectronic module BSM warpage |
| US9305894B2 (en) | 2013-06-05 | 2016-04-05 | Globalfoundries Inc. | Constrained die adhesion cure process |
| JP6166654B2 (ja) * | 2013-12-26 | 2017-07-19 | 矢崎総業株式会社 | 電子回路ユニットにおける外装ケースの成形方法 |
| JP5971270B2 (ja) * | 2014-02-27 | 2016-08-17 | トヨタ自動車株式会社 | 半導体装置の製造方法および製造装置 |
| NL2013191B1 (en) * | 2014-07-15 | 2016-07-14 | Sencio B V | Integrated circuit package moulding method and mould. |
| CN104157936B (zh) * | 2014-07-29 | 2016-07-20 | 西南交通大学 | 基于半模基片集成波导的电可调谐带通滤波器 |
| NL2015091B1 (en) * | 2015-07-06 | 2017-01-30 | Besi Netherlands Bv | Mould, moulding press and method for encapsulating electronic components mounted on a carrier using elastomeric micro-pillars. |
| ES2908219T3 (es) | 2016-12-02 | 2022-04-28 | Mi Integration S E N C | Aparato y método para el encapsulado por moldeo por inyección |
| KR102396184B1 (ko) | 2019-03-12 | 2022-05-10 | 앱솔릭스 인코포레이티드 | 패키징 기판 및 이를 포함하는 반도체 장치 |
| CN113383413B (zh) | 2019-03-29 | 2022-04-08 | 爱玻索立克公司 | 半导体用封装玻璃基板、半导体用封装基板及半导体装置 |
| CN113366633B (zh) | 2019-08-23 | 2022-07-12 | 爱玻索立克公司 | 封装基板及包括其的半导体装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987004973A1 (en) * | 1986-02-20 | 1987-08-27 | Libbey-Owens-Ford Co. | Seal construction for a mold structure for encapsulating glass with a gasket |
| SE461456B (sv) * | 1988-06-23 | 1990-02-19 | Ericsson Telefon Ab L M | Formverktyg |
| US5275547A (en) * | 1992-01-03 | 1994-01-04 | Gencorp Inc. | Mold assembly with flexible membrane |
| JPH05203522A (ja) * | 1992-01-23 | 1993-08-10 | Mitsubishi Electric Corp | モールドパッケージ半導体圧力センサおよびその製造方法 |
| EP0637196A4 (en) * | 1993-01-15 | 1995-04-19 | Vilyam Lazarevich Sanderov | PROCESS FOR PRODUCING INTEGRATED MICROCIRCUITS. |
| KR970005706B1 (ko) * | 1994-01-24 | 1997-04-19 | 금성일렉트론 주식회사 | 고체촬상소자 및 그 제조방법 |
| SE514116C2 (sv) * | 1994-10-19 | 2001-01-08 | Ericsson Telefon Ab L M | Förfarande för framställning av en kapslad optokomponent, gjutform för kapsling av en optokomponent och tryckanordning för gjutform |
| US5929517A (en) * | 1994-12-29 | 1999-07-27 | Tessera, Inc. | Compliant integrated circuit package and method of fabricating the same |
| KR960043135A (ko) * | 1995-05-01 | 1996-12-23 | 엘리 웨이스 | 성형된 캡슐화 전자 구성요소 및 그의 제조 방법 |
| US5817545A (en) * | 1996-01-24 | 1998-10-06 | Cornell Research Foundation, Inc. | Pressurized underfill encapsulation of integrated circuits |
| US5956415A (en) * | 1996-01-26 | 1999-09-21 | Harris Corporation | Enhanced security fingerprint sensor package and related methods |
| NL1003315C2 (nl) * | 1996-06-11 | 1997-12-17 | Europ Semiconductor Assembly E | Werkwijze voor het inkapselen van een geïntegreerde halfgeleiderschake- ling. |
| JPH1075040A (ja) * | 1996-08-30 | 1998-03-17 | Toshiba Chem Corp | 樹脂被覆回路基板の製造方法 |
| US5997798A (en) * | 1997-06-27 | 1999-12-07 | International Business Machines Corporation | Biasing mold for integrated circuit chip assembly encapsulation |
| US5923959A (en) * | 1997-07-23 | 1999-07-13 | Micron Technology, Inc. | Ball grid array (BGA) encapsulation mold |
| EP1352425A2 (en) * | 2000-08-17 | 2003-10-15 | Authentec Inc. | Integrated circuit package including opening exposing portion of an ic |
-
2000
- 2000-12-28 EP EP00830854A patent/EP1220309A1/en not_active Withdrawn
-
2001
- 2001-12-26 US US10/036,335 patent/US6811738B2/en not_active Expired - Lifetime
- 2001-12-28 JP JP2001401896A patent/JP4109866B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-08 US US10/961,489 patent/US7238014B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020093120A1 (en) | 2002-07-18 |
| US20050085033A1 (en) | 2005-04-21 |
| JP2002261108A (ja) | 2002-09-13 |
| EP1220309A1 (en) | 2002-07-03 |
| US6811738B2 (en) | 2004-11-02 |
| US7238014B2 (en) | 2007-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4109866B2 (ja) | 保護パッケージ形成方法および保護パッケージ成形用モールド | |
| US7240847B2 (en) | Chip card | |
| US7604765B2 (en) | Electronic circuit device and manufacturing method of the same | |
| US6605331B1 (en) | Asymmetric transfer molding method and an asymmetric encapsulation made therefrom | |
| CN104969336A (zh) | 开口腔体塑料封装 | |
| JP3491481B2 (ja) | 半導体装置とその製造方法 | |
| US6254815B1 (en) | Molded packaging method for a sensing die having a pressure sensing diaphragm | |
| JPH0590319A (ja) | 半導体デバイスを封止する方法および装置 | |
| KR20010012976A (ko) | 반도체 장치의 제조 방법, 반도체 장치의 몰드 장치 및반도체 장치 | |
| KR20010053523A (ko) | 바이오메트릭 센서 및 그 제조 방법 | |
| JP5146711B2 (ja) | 樹脂封止品製造方法及びケース | |
| EP1211721A1 (en) | Improved electronic device package and corresponding manufacturing method | |
| US9021689B2 (en) | Method of making a dual port pressure sensor | |
| RU2201045C2 (ru) | Электрический прибор | |
| JP5870385B2 (ja) | 成形金型および樹脂封止装置 | |
| JP2003007951A (ja) | リードフレームおよび樹脂封止型半導体装置の製造方法 | |
| EP1211722A1 (en) | Manufacturing method of electronic device package | |
| JP4809717B2 (ja) | 樹脂封止型電子部品の製造方法および樹脂封止型電子部品 | |
| US9136399B2 (en) | Semiconductor package with gel filled cavity | |
| JP2008270688A (ja) | 自動車の電気電子モジュール | |
| WO2001020644A2 (en) | Method and apparatus for encapsulating semiconductor chips | |
| JP4731058B2 (ja) | 樹脂封止装置及び樹脂封止方法 | |
| KR100451382B1 (ko) | 플라스틱패키지의성형방법및그를성형하기위한반도체성형금형 | |
| JPH06244352A (ja) | リードフレーム及び半導体装置の製造方法 | |
| KR20230063930A (ko) | 전기적 연결이 필요한 인서트물의 인서트 몰딩을 위한 이동통신 단말기 케이스의 사출금형장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071213 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071218 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080118 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |