JP2002254434A - 半導体パッケージの封止樹脂体成形金型 - Google Patents

半導体パッケージの封止樹脂体成形金型

Info

Publication number
JP2002254434A
JP2002254434A JP2001054084A JP2001054084A JP2002254434A JP 2002254434 A JP2002254434 A JP 2002254434A JP 2001054084 A JP2001054084 A JP 2001054084A JP 2001054084 A JP2001054084 A JP 2001054084A JP 2002254434 A JP2002254434 A JP 2002254434A
Authority
JP
Japan
Prior art keywords
resin body
mold
semiconductor package
sealing resin
molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001054084A
Other languages
English (en)
Inventor
Shuichi Sawamoto
修一 澤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2001054084A priority Critical patent/JP2002254434A/ja
Publication of JP2002254434A publication Critical patent/JP2002254434A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

(57)【要約】 【課題】 封止樹脂体の成形時に配線基板の撓みを抑制
して信頼性の高いＬＧＡ半導体パッケージを効率的に製
造する。 【解決手段】 封止樹脂体９を成形するキャビティ１４
内に装着された半導体パッケージ中間体８の配線基板２
の主面を支持するキャビティ構成面に、外部接続ランド
４の厚みとほぼ等しい高さを有するとともに各外部接続
ランド４間にそれぞれ位置されて主面を支持する多数個
の基板受け凸部１７が形成されてなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線基板の第１の
主面に半導体素子を搭載するとともに第２の主面に外部
接続端子を構成する多数個のランドを格子状に配列して
形成し、第１の主面上に封止樹脂体を成形して半導体素
子を封止してなるグリッドアレィ型半導体パッケージの
製造工程に用いられる封止樹脂体の成形金型に関する。
【０００２】
【従来の技術】半導体装置には、電子機器の小型軽量化
の要求に応じて外部端子を二次元的に配置して実装効率
の向上を図るようにした種々の表面実装型半導体パッケ
ージが提供されている。表面実装型半導体パッケージ
は、一般にセラミックや樹脂製の配線基板の一方主面に
半導体素子を搭載するとともに、配線基板の他方主面に
半導体素子の入出力端子や回路パターンとスルーホール
接続された多数個の外部端子を設けてなる。表面実装型
パッケージは、搭載した半導体素子を絶縁樹脂によって
封装することにより、絶縁を保持するとともに機械的保
護を図るように構成される。
【０００３】表面実装型半導体パッケージは、外部端子
を半導体素子の搭載領域に対応した配線基板の裏面に設
けることによって全体がいわゆるチップサイズに構成さ
れるとともに端子ピッチも充分に保持され、多ピン集積
回路用に好適に用いられる。また、表面実装型半導体パ
ッケージは、マザー基板等に対して直接実装が可能であ
るとともに多層化の対応も容易に図られる。表面実装型
半導体パッケージとしては、例えば半導体素子を実装し
た配線基板の底面に外部端子を構成する多数個のピン端
子を格子（グリッド）状に配列してなるＰＧＡ（ｐｉｎ
ｇｒｉｄ ａｒｒａｙ）半導体パッケージや、グリッ
ド配列される外部端子が半田ボールによって構成された
ＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）半導体パッ
ケージ等が提供されている。
【０００４】また、表面実装型半導体パッケージには、
図２に示したＬＧＡ（ｌａｎｄ ｇｒｉｄ ａｒｒａ
ｙ）半導体パッケージ１も提供されている。ＬＧＡ半導
体パッケージ１は、第１の主面に半導体素子３をベア実
装する配線基板２の第２の主面に、多数個の外部接続ラ
ンド４がグリッド配列されて形成されている。配線基板
２には、第１の主面に半導体素子の実装領域を囲んで多
数個のボンディングランド５が形成されるとともに、第
２の主面の外部接続ランド４に対応して各ボンディング
ランド５から第１の主面の全体に分散されるように接続
パターンが形成されている。配線基板２は、第１の主面
の各接続パターンと第２の主面の外部接続ランド４とが
それぞれスルーホール配線されることによって互いに導
通されてなる。
【０００５】ＬＧＡ半導体パッケージ１においては、半
導体素子３の上面に形成したボンディングパッド６と配
線基板２のボンディングランド５とがそれぞれボンディ
ングワイヤ７によって接続されてなる。ＬＧＡ半導体パ
ッケージ１形成工程においては、配線基板２上に複数個
の半導体素子３をダイボンディリング工程にて第１の主
面に貼付け、ワイヤボンディング工程を行った後に、こ
の中間体８に対して図３に示した成形金型５０によって
封装樹脂体９の成形が行われる。
【０００６】成形金型５０は、固定金型５１と、この固
定金型５１に対して接離自在な可動金型５２とによって
封装樹脂体９を成形するキャビティ５３を構成してな
る。成形金型５０には、固定金型５１のキャビティ半体
５３ａ内に配線基板２が支持されて中間体８が装着され
る。成形金型５０は、この状態で固定金型５１と可動金
型５２との型締め動作が行われるとともに、キャビティ
５３内に材料樹脂が射出充填される。成形金型５０は、
所定時間の経過後に固定金型５１と可動金型５２との型
開き動作が行われて、配線基板２の第１の主面上に半導
体素子３を封装する封装樹脂体９が成形される。そし
て、ダイシング工程にて、所定の大きさに切り分けら
れ、ＬＧＡ半導体パッケージ１が形成される。
【０００７】
【発明が解決しようとする課題】ところで、ＬＧＡ半導
体パッケージ１においては、多数個の外部接続ランド４
が形成されることによって配線基板２の第２の主面が凹
凸面を構成しており、この状態で成形金型５０により封
装樹脂体９の成形が行われる。ＬＧＡ半導体パッケージ
１は、封装樹脂体９の成形時に、キャビティ５３内に射
出される材料樹脂の充填圧によって配線基板２が固定金
型５１のキャビティ構成面５１ａに強く押し付けられ
る。
【０００８】ＬＧＡ半導体パッケージ１は、上述したよ
うにキャビティ構成面５１ａに支持される配線基板２の
第２の主面が外部接続ランド４を形成することによって
凹凸面となっているために、材料樹脂の充填圧によって
配線基板２が撓んで図２矢印で示すように内部に引張り
力が生じる。ＬＧＡ半導体パッケージ１においては、配
線基板２の撓みによって同図に示すように半導体素子３
にクラックＫや一部の破損等が発生するといった問題が
あった。また、ＬＧＡ半導体パッケージ１においては、
配線基板２の撓みによってボンディングランド５やボン
ディングパッド６とボンディングワイヤ７との接合部位
の剥離或いは接合強度の劣化といった問題も発生する。
【０００９】ＬＧＡ半導体パッケージ１においては、上
述した問題によって製品歩留りが悪くなっており、精度
の高い製品検査が必要であった。ＬＧＡ半導体パッケー
ジ１は、封装樹脂体９によって封装された構造であるた
めに外観検査による良否の判定が困難であり、例えば赤
外線検査装置や導通検査器等を用いた検査が行われるた
めに効率が悪いといった問題があった。
【００１０】本発明は、上述した従来の問題点を解決し
て、封止樹脂体の成形時に配線基板の撓みを抑制して信
頼性の高いＬＧＡ半導体パッケージを効率的に製造する
半導体パッケージの封止樹脂体成形金型を提供すること
を目的としたものである。
【００１１】
【課題を解決するための手段】上述した目的を達成する
本発明にかかる半導体パッケージの封止樹脂体成形金型
は、第１の主面に半導体素子を搭載するとともに第２の
主面に外部接続端子を構成する多数個の外部接続ランド
を格子状に配列して形成した配線基板の第１の主面上に
半導体素子を封止する封止樹脂体を成形する。封止樹脂
体成形金型は、封止樹脂体を成形するキャビティ内に装
着された半導体パッケージ中間体の配線基板の第２の主
面を支持するキャビティ構成面に、外部接続ランドの厚
みとほぼ等しい高さを有するとともに各外部接続ランド
間にそれぞれ位置されて第２の主面を支持する多数個の
基板受け凸部が形成されてなる。
【００１２】また、封止樹脂体成形金型は、多数個の基
板受け凸部が、金型本体に対して着脱自在に組み付けら
れてキャビティを構成するコマ金型に形成されてなる。
さらに、封止樹脂体成形金型は、コマ金型が固定金型側
に組み付けられてなる。
【００１３】以上のように構成された本発明にかかる半
導体パッケージの封止樹脂体成形金型によれば、半導体
パッケージ中間体が配線基板の第２の主面をキャビティ
構成面に支持されてキャビティ内に装着される。封止樹
脂体成形金型によれば、配線基板の第２の主面が多数個
の外部接続ランドが形成されることにより凹凸面として
構成されるが、各基板受け凸部が各外部接続ランド間に
位置されることで配線基板の第２の主面をキャビティ構
成面に対して全体として略平坦面を以って支持するよう
にする。したがって、封止樹脂体成形金型によれば、キ
ャビティ内に射出される材料樹脂の充填圧による配線基
板の撓み現象を抑制する。封止樹脂体成形金型によれ
ば、半導体素子におけるクラックや破損等の発生を低減
し、ボンディングランドやボンディングパッドとボンデ
ィングワイヤとの接合部位の剥離或いは接合強度の劣化
を低減して信頼性の高い半導体パッケージが効率的に製
造されるようにする。
【００１４】封止樹脂体成形金型によれば、外部接続ラ
ンド数の仕様を異にする半導体パッケージについても、
金型全体の交換操作を不要としてコマ金型の交換で対応
が可能であり生産効率の向上とともに製作費用の低減が
図られるようになる。また、封止樹脂体成形金型によれ
ば、基板受け凸部の摩耗等による補修等についても容易
に対応が可能である。
【００１５】
【発明の実施の形態】以下、本発明について、図面に示
した実施の形態を参照して詳細に説明する。実施の形態
として図１に示した封止樹脂体成形金型１０も、上述し
た従来の封止樹脂体成形金型５０と同様に、ＬＧＡ半導
体パッケージ１の中間体８が装着されて半導体素子３を
搭載した配線基板２の第１の主面上にエポキシ樹脂等を
素材として封止樹脂体９を成形する。なお、封止樹脂体
成形金型は、上述したとおりのＬＧＡ半導体パッケージ
１を製造することから、このＬＧＡ半導体パッケージ１
自体の詳細な説明については省略する。
【００１６】封止樹脂体成形金型１０は、固定金型１１
と、この固定金型１１に対して図示しない駆動機構によ
って接離動作される可動金型１２と、固定金型１１内に
組み付けられたコマ金型１３とを備える。封止樹脂体成
形金型１０は、固定金型１１に対して可動金型１２がパ
ーティング面Ｌにおいて型締めされた状態において、同
図に示すようにコマ金型１３とともに封装樹脂体９を成
形するキャビティ１４を構成してなる。封止樹脂体成形
金型１０は、コマ金型１３及びその付帯構造について特
徴を有し、その他の基本的な構成を従来の封止樹脂体成
形金型５０や一般的な成形金型と同様とする。
【００１７】固定金型１１には、キャビティ半体１４ａ
を構成する凹部１１ａが形成されており、この凹部１１
ａの底面に詳細を後述するコマ金型１３が図示しない複
数個の結合ボルト等によって一体化されて組み付けられ
る。すなわち、固定金型１１には、キャビティ半体１４
ａとコマ金型１３の組付部とを構成する凹部１１ａが形
成されている。固定金型１１は、詳細を省略するが各結
合ボルトを外部から操作可能な構造となっており、成形
機の金型取付盤から全体を取り外すことなくコマ金型１
３のみを着脱自在とする。
【００１８】固定金型１１には、一端が成形機側の樹脂
供給部に接続された材料樹脂供給孔１５が設けられてい
る。材料樹脂供給孔１５には、先端部に、キャビティ１
４内に溶融状態とされた材料樹脂を射出充填するゲート
１５ａが設けられている。固定金型１１には、詳細を省
略するがキャビティ１４内にＬＧＡ半導体パッケージ中
間体８を位置決めして装着するための位置決め機構が設
けられている。位置決め機構は、例えばキャビティ半体
１４ａに突出する位置決め凸部と中間体８の配線基板２
に形成した位置決め溝等によって構成される。
【００１９】なお、封止樹脂体成形金型１０は、一般に
スブルーブッシュ等の部材も設けられて樹脂射出部が構
成されるが、従来周知の構成であることから詳細につい
て説明を省略する。また、樹脂射出部については、ゲー
ト位置等の条件によって可動金型１２側に設けられるこ
ともあることは勿論である。さらに、ゲート１５ａにつ
いては、材料樹脂の特性、成形条件、外観条件等によっ
て適宜設計され、トンネルゲート等のように自動切断機
能が付されるものであってもよい。
【００２０】可動金型１２には、キャビティ半体１４ｂ
を構成する凹部１２ａが形成されている。固定金型１１
と可動金型１２は、それぞれの凹部１１ａ、１２ａとに
よりキャビティ１４を構成するが、矩形空間のように単
純な形状である場合にはいずれか一方に所定の形状の凹
部を形成し、他方がこの凹部を閉塞する平面であっても
よい。固定金型１１には、この場合コマ金型１３を組み
付ける組付凹部を形成する。
【００２１】コマ金型１３は、平面形状をキャビティ１
４の断面形状と等しく形成され、上述したように固定金
型１１の凹部１１ａの底部に着脱自在に組み合わされて
キャビティ半体１４ａの底部を構成する。コマ金型１３
は、その上面に多数個の基板受け凸部１７が一体に突設
されている。各基板受け凸部１７は、配線基板２の第２
の主面に形成された各外部接続ランド４間に構成される
各空間部の大きさとほぼ等しい外形を有するとともに各
空間部のピッチと等しいピッチを以って形成されてい
る。各基板受け凸部１７は、各外部接続ランド４の厚み
とほぼ等しい高さを有しており、それぞれの上面が同一
面を構成して基板受け面１８を構成する。
【００２２】封止樹脂体成形金型１０は、例えば封止樹
脂体９の形状は同一であるが外部接続ランド４の数やピ
ッチ或いは厚み等の仕様を異にしたＬＧＡ半導体パッケ
ージ１も製造可能である。すなわち、封止樹脂体成形金
型１０は、上述したように固定金型１１に対してコマ金
型１３が着脱自在に組み合わされるように構成したこと
により、基板受け凸部１７を異にした他のコマ金型１３
に交換される。封止樹脂体成形金型１０は、コマ金型１
３の交換操作の対応によって、成形機に対する全体交換
の操作と比較して作業効率を大幅に向上させるとともに
金型費用が大幅に低減されるようにする。封止樹脂体成
形金型１０においては、例えば多数回のショットによっ
て基板受け凸部１７が損耗等した場合にもその対応が極
めて簡易に行われる。
【００２３】以上のように構成された封止樹脂体成形金
型１０には、固定金型１１に対して可動金型１２が上方
に移動された型開き動作状態で、キャビティ半体１４ａ
内にＬＧＡ半導体パッケージ中間体８が供給される。封
止樹脂体成形金型１０は、コマ金型１３の基板受け面１
８上に配線基板２の第２の主面を支持して中間体８を装
着する。封止樹脂体成形金型１０においては、コマ金型
１３の各基板受け凸部１７がそれぞれ配線基板２の外部
接続ランド４間に構成された空間部内に位置して第２の
主面の底面を支持する。したがって、封止樹脂体成形金
型１０は、配線基板２の第２の主面を支持する基板支持
面１８が、コマ金型１３の各基板受け凸部１７と各外部
接続ランド４とが共同して全体として略平坦面を構成す
る。
【００２４】封止樹脂体成形金型１０においては、可動
金型１２が移動動作されてパーティングラインＬにおい
て固定金型１１に対して型締めされる。封止樹脂体成形
金型１０においては、樹脂射出部から供給された材料樹
脂が材料樹脂供給孔１５からゲート１５ａを介してキャ
ビティ１４内に射出充填される。封止樹脂体成形金型１
０においては、材料樹脂が固化する間、固定金型１１と
可動金型１２との型締め状態を保持する。封止樹脂体成
形金型１０は、キャビティ１４内で材料樹脂が固化して
配線基板２上に半導体素子３を封止する封止樹脂体９を
成形する。
【００２５】ＬＧＡ半導体パッケージ中間体８は、キャ
ビティ１４内に射出充填される材料樹脂の充填圧によっ
て配線基板２が基板支持面１８に強く押し付けられる。
封止樹脂体成形金型１０は、上述したように基板支持面
１８がコマ金型１３の各基板受け凸部１７と各外部接続
ランド４とが共同して全体として略平坦面を構成して配
線基板２の第２の主面を支持する。したがって、封止樹
脂体成形金型１０は、材料樹脂の充填圧がキャビティ１
４内に装着した中間体８に負荷されるが、配線基板２の
第２の主面を実質的に平坦化された基板支持面１８によ
って均一に支持することで、配線基板２に大きな撓みを
生じさせないようにする。
【００２６】封止樹脂体成形金型１０は、所定の固化時
間が経過すると固定金型１１に対して可動金型１２が型
開き動作される。封止樹脂体成形金型１０は、これによ
って中間体８の配線基板２上に半導体素子３を封止する
封止樹脂体９が成形されてなるＬＧＡ半導体パッケージ
１をキャビティ１４内から取り出される。
【００２７】ＬＧＡ半導体パッケージ１は、上述した封
止樹脂体成形金型１０によって配線基板２に大きな撓み
が生じること無く封止樹脂体９を成形されることで、半
導体素子３にクラックや破損等の発生或いはボンディン
グランド５やボンディングパッド６とボンディングワイ
ヤ７との接合部位の剥離や接合強度の劣化等の発生が低
減され信頼性の向上が大幅に図られて歩留りよく製造さ
れる。ＬＧＡ半導体パッケージ１は、半導体素子３の内
部歪みも低減されて電気的特性の安定化が図られて製造
される。
【００２８】上述した封止樹脂体成形金型１０において
は、基板受け凸部１７を一体に形成したコマ金型１３を
固定金型１１に組み込んで構成したが、固定金型１１の
キャビティ構成面に一体に形成してもよいことは勿論で
ある。また、封止樹脂体成形金型１０においては、固定
金型１１側にＬＧＡ半導体パッケージ中間体８を装着す
るようにしたが、必要によっては可動金型１２側に装着
するようにしてもよいことは勿論である。
【００２９】
【発明の効果】以上詳細に説明したように、本発明にか
かる半導体パッケージの封止樹脂体成形金型によれば、
各基板受け凸部が各外部接続ランド間に位置されて凹凸
面として構成される配線基板の第２の主面をキャビティ
構成面に対して全体として略平坦面を以って支持するこ
とから、キャビティ内に射出される材料樹脂の充填圧が
負荷されても配線基板の撓み現象を抑制する。したがっ
て、封止樹脂体成形金型によれば、半導体素子にクラッ
クや破損等の発生或いはボンディングランドやボンディ
ングパッドとボンディングワイヤとの接合部位の剥離や
接合強度の劣化等の発生を低減して信頼性の高い半導体
パッケージを効率的に製造する。
【００３０】また、封止樹脂体成形金型によれば、外部
接続ランド数の仕様を異にする半導体パッケージについ
ても、金型全体の交換操作を不要としてコマ金型の交換
で対応可能とすることで生産効率の向上とともに製作費
用の低減が図られるようにする。さらに、封止樹脂体成
形金型によれば、基板受け凸部の摩耗等による補修等に
ついても容易に対応を可能とする。
【図面の簡単な説明】
【図１】本発明の実施の形態として示す半導体パッケー
ジの封止樹脂体成形金型の要部縦断面図である。
【図２】ＬＧＡ半導体パッケージの構成を説明する縦断
面図である。
【図３】従来の半導体パッケージの封止樹脂体成形金型
の要部縦断面図である。
【符号の説明】
１ ＬＧＡ半導体パッケージ ２ 配線基板 ３ 半導体素子 ４ 外部接続ランド ５ ボンディングランド ６ ボンディングパッド ７ ボンディングワイヤ ８ 半導体パッケージ中間体 ９ 封装樹脂体 １０ 封止樹脂体成形金型 １１ 固定金型 １２ 可動金型 １３ コマ金型 １４ キャビティ １５ 材料樹脂供給孔 １７ 基板受け凸部 １８ 基板受け面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｂ２９Ｌ 9:00 Ｂ２９Ｌ 9:00 31:34 31:34

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 配線基板の第１の主面に半導体素子を搭
    載するとともに第２の主面に外部接続端子を構成する多
    数個の外部接続ランドを格子状に配列して形成し、前記
    第１の主面上に成形した封止樹脂体によって前記半導体
    素子を封止してなる半導体パッケージの前記封止樹脂体
    を成形する成形金型において、 前記封止樹脂体を成形するキャビティ内に装着された半
    導体パッケージ中間体の配線基板の第２の主面を支持す
    るキャビティ構成面に、前記外部接続ランドの厚みとほ
    ぼ等しい高さを有するとともに各外部接続ランド間にそ
    れぞれ位置されて前記第２の主面を支持する多数個の基
    板受け凸部が形成されたことを特徴とする半導体パッケ
    ージの封止樹脂体成形金型。
  2. 【請求項２】 前記多数個の基板受け凸部が、金型本体
    に対して着脱自在に組み付けられてキャビティを構成す
    るコマ金型に形成されることを特徴とする請求項１に記
    載の半導体パッケージの封止樹脂体成形金型。
  3. 【請求項３】 前記コマ金型が固定金型側に組み付けら
    れることを特徴とする請求項２に記載の半導体パッケー
    ジの封止樹脂体成形金型。
JP2001054084A 2001-02-28 2001-02-28 半導体パッケージの封止樹脂体成形金型 Pending JP2002254434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001054084A JP2002254434A (ja) 2001-02-28 2001-02-28 半導体パッケージの封止樹脂体成形金型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001054084A JP2002254434A (ja) 2001-02-28 2001-02-28 半導体パッケージの封止樹脂体成形金型

Publications (1)

Publication Number Publication Date
JP2002254434A true JP2002254434A (ja) 2002-09-11

Family

ID=18914467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001054084A Pending JP2002254434A (ja) 2001-02-28 2001-02-28 半導体パッケージの封止樹脂体成形金型

Country Status (1)

Country Link
JP (1) JP2002254434A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286716U (ja) * 1988-12-22 1990-07-10
JPH07169786A (ja) * 1993-12-15 1995-07-04 Sony Corp 樹脂封止型半導体装置及びその製造方法並びに樹脂封止用成形金型
JPH08174649A (ja) * 1994-12-21 1996-07-09 Ikeda Bussan Co Ltd 車両用ガラス繊維製品の製造方法
JPH08335597A (ja) * 1995-06-06 1996-12-17 Fujitsu Ltd 半導体装置の製造方法及び半導体装置製造用金型
JPH09201826A (ja) * 1996-01-26 1997-08-05 Chubu Kogyo Kk 樹脂製成形型とその製造装置
JPH10116845A (ja) * 1996-10-08 1998-05-06 Mitsui High Tec Inc Ｂｇａ型半導体装置の製造方法
JPH10258445A (ja) * 1997-03-19 1998-09-29 Oki Electric Ind Co Ltd 半導体装置の樹脂封止用金型
JP2000280280A (ja) * 1999-03-30 2000-10-10 Meio Kasei:Kk 電子回路コネクタ端子のインサート成形方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286716U (ja) * 1988-12-22 1990-07-10
JPH07169786A (ja) * 1993-12-15 1995-07-04 Sony Corp 樹脂封止型半導体装置及びその製造方法並びに樹脂封止用成形金型
JPH08174649A (ja) * 1994-12-21 1996-07-09 Ikeda Bussan Co Ltd 車両用ガラス繊維製品の製造方法
JPH08335597A (ja) * 1995-06-06 1996-12-17 Fujitsu Ltd 半導体装置の製造方法及び半導体装置製造用金型
JPH09201826A (ja) * 1996-01-26 1997-08-05 Chubu Kogyo Kk 樹脂製成形型とその製造装置
JPH10116845A (ja) * 1996-10-08 1998-05-06 Mitsui High Tec Inc Ｂｇａ型半導体装置の製造方法
JPH10258445A (ja) * 1997-03-19 1998-09-29 Oki Electric Ind Co Ltd 半導体装置の樹脂封止用金型
JP2000280280A (ja) * 1999-03-30 2000-10-10 Meio Kasei:Kk 電子回路コネクタ端子のインサート成形方法

Similar Documents

Publication Publication Date Title
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US7893547B2 (en) Semiconductor package with a support structure and fabrication method thereof
KR101131353B1 (ko) 반도체 장치
US20080230887A1 (en) Semiconductor package and the method of making the same
JPH07147379A (ja) 半導体装置及びその製造方法
JP2000323623A (ja) 半導体装置
US6677665B2 (en) Dual-die integrated circuit package
JP2000068397A (ja) 半導体装置用パッケージ及びその製造方法
US6967128B2 (en) Semiconductor device and method of manufacturing the same
JPH07183318A (ja) 電子回路装置及びその製造方法
US7084003B2 (en) Method for manufacturing semiconductor device packages
JP2002254434A (ja) 半導体パッケージの封止樹脂体成形金型
JP2006073600A (ja) 半導体装置およびその製造方法
JP2006313801A (ja) 配線基板およびモールド金型
JP2898694B2 (ja) 半導体装置の製造方法
JP4840305B2 (ja) 半導体装置の製造方法
KR0176111B1 (ko) 반도체 칩 패키지를 성형하는 제조금형 구조 및 이형핀 배치방법
JP2007095964A (ja) 半導体装置の製造方法
KR100198031B1 (ko) Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조
KR100196494B1 (ko) Bga 반도체패키지용 몰드금형의 pcb 클램프장치
JPH05267531A (ja) 樹脂封止型半導体装置とその製造方法
KR200234174Y1 (ko) Bga 반도체패키지의 패키지성형 몰드금형 구조
JP2003218290A (ja) 樹脂封止型半導体装置
JP2000124237A (ja) 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101102