JPH10116845A - Ｂｇａ型半導体装置の製造方法 - Google Patents
Ｂｇａ型半導体装置の製造方法Info
- Publication number
- JPH10116845A JPH10116845A JP26758296A JP26758296A JPH10116845A JP H10116845 A JPH10116845 A JP H10116845A JP 26758296 A JP26758296 A JP 26758296A JP 26758296 A JP26758296 A JP 26758296A JP H10116845 A JPH10116845 A JP H10116845A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- insulating film
- mold
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 量産性が高く、信頼性の高いコーティング方
法を提供する。 【解決手段】 本発明の第１のＢＧＡ型半導体装置の製
造方法の特徴は、周縁端部に複数のボンディングパッド
を有する半導体チップと、配線パターンを具備するとと
もに、前記配線パターンに接続され、突出して外部との
電気的接続を行う複数の半田ボールを具備してなる絶縁
性フィルムとで構成され、半導体チップの機能面側に、
絶縁性部材を介して前記絶縁性フィルムを貼着するとと
もに、前記半導体チップの周縁部に形成された複数のボ
ンディングパッドに前記配線パターンを接続したＢＧＡ
型半導体装置の製造方法において、モールド金型２０を
使用して樹脂封止することにより、前記半導体チップ１
０の表面および前記配線パターンとの接続部をコーティ
ング膜１３で被覆するモールド工程を含むことを特徴と
する。
法を提供する。 【解決手段】 本発明の第１のＢＧＡ型半導体装置の製
造方法の特徴は、周縁端部に複数のボンディングパッド
を有する半導体チップと、配線パターンを具備するとと
もに、前記配線パターンに接続され、突出して外部との
電気的接続を行う複数の半田ボールを具備してなる絶縁
性フィルムとで構成され、半導体チップの機能面側に、
絶縁性部材を介して前記絶縁性フィルムを貼着するとと
もに、前記半導体チップの周縁部に形成された複数のボ
ンディングパッドに前記配線パターンを接続したＢＧＡ
型半導体装置の製造方法において、モールド金型２０を
使用して樹脂封止することにより、前記半導体チップ１
０の表面および前記配線パターンとの接続部をコーティ
ング膜１３で被覆するモールド工程を含むことを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ型半導体装
置の製造方法に係り、特に、半導体チップの被覆方法に
関する。
置の製造方法に係り、特に、半導体チップの被覆方法に
関する。
【０００２】
【従来技術とその問題点】電気、電子部品の高性能化に
伴い半導体装置の高集積化および高密度化が強く望まれ
ており、これに対応して、多ピン用の半導体装置のパッ
ケージ構造は、チップの二辺にボンディングパッドを有
する構造から、四辺のすべてにボンディングパッドを有
する構造へと変化してきた。
伴い半導体装置の高集積化および高密度化が強く望まれ
ており、これに対応して、多ピン用の半導体装置のパッ
ケージ構造は、チップの二辺にボンディングパッドを有
する構造から、四辺のすべてにボンディングパッドを有
する構造へと変化してきた。
【０００３】さらに、多ピン化対策として、例えば、Ｕ
ＳＰ５１４８２６５では、半導体チップの表面（機能面
側）にエラストマ層を介して、配線パターンを形成した
絶縁性フィルムを配置し、さらに絶縁性フィルムの表面
に複数の半田ボールを格子状に配置したＢＧＡ（ボール
グリッドアレイ）と指称される半導体装置が提案されて
いる。
ＳＰ５１４８２６５では、半導体チップの表面（機能面
側）にエラストマ層を介して、配線パターンを形成した
絶縁性フィルムを配置し、さらに絶縁性フィルムの表面
に複数の半田ボールを格子状に配置したＢＧＡ（ボール
グリッドアレイ）と指称される半導体装置が提案されて
いる。
【０００４】このＢＧＡ型半導体装置における半導体チ
ップのボンディングパッドと配線パターンの接続部分
は、外部との不要な電気的接触を防止するために、ポッ
ティング方式によってシリコン系樹脂などの絶縁性コー
ティング材で被覆されている。
ップのボンディングパッドと配線パターンの接続部分
は、外部との不要な電気的接触を防止するために、ポッ
ティング方式によってシリコン系樹脂などの絶縁性コー
ティング材で被覆されている。
【０００５】ところでこのＢＧＡ型半導体装置は、複数
の配線パターンを格子状に形成した、１枚の絶縁フィル
ムをもとに形成されるため、複数のチップを実装し、被
覆工程完了後に、個別製品とするための分断作業を行う
という方法がとられている。従来は、裏面に半田ボール
が突出せしめられ、表面に配線パターンを具備した絶縁
性フィルムを、半導体チップの表面に貼着すると共に、
コーティング材をポッティングして硬化させる。そして
この後、シリコンウェハーを切断するのに用いられる回
転砥石を利用して分断作業を行っていた。
の配線パターンを格子状に形成した、１枚の絶縁フィル
ムをもとに形成されるため、複数のチップを実装し、被
覆工程完了後に、個別製品とするための分断作業を行う
という方法がとられている。従来は、裏面に半田ボール
が突出せしめられ、表面に配線パターンを具備した絶縁
性フィルムを、半導体チップの表面に貼着すると共に、
コーティング材をポッティングして硬化させる。そして
この後、シリコンウェハーを切断するのに用いられる回
転砥石を利用して分断作業を行っていた。
【０００６】
【発明が解決しようとする課題】しかしながら、この分
断方法では、分断装置が高価であるだけでなく、回転刃
による分断作業時に、コーティング材の微粉が飛散する
ために、分断後に洗浄工程が必要であった。さらに、こ
こで用いられるコーティング材は、弾性を有するため
に、洗浄によっても微粉が充分に洗い流されないという
問題もあった。
断方法では、分断装置が高価であるだけでなく、回転刃
による分断作業時に、コーティング材の微粉が飛散する
ために、分断後に洗浄工程が必要であった。さらに、こ
こで用いられるコーティング材は、弾性を有するため
に、洗浄によっても微粉が充分に洗い流されないという
問題もあった。
【０００７】また、ポッティング方式による被覆では被
覆材が被覆領域外に流れてしまい、微小な隙間に被覆残
しが発生してしまうという問題があった。
覆材が被覆領域外に流れてしまい、微小な隙間に被覆残
しが発生してしまうという問題があった。
【０００８】また、半導体チップ１つ毎にポッティング
を行っているため、量産性に乏しく、被覆位置精度も悪
いという問題がある。
を行っているため、量産性に乏しく、被覆位置精度も悪
いという問題がある。
【０００９】本発明は、前記実情に鑑みてなされたもの
で、量産性が高く、信頼性の高いコーティング方法を提
供することを目的とする。
で、量産性が高く、信頼性の高いコーティング方法を提
供することを目的とする。
【００１０】
【課題を解決するための手段】そこで本明の第１のＢＧ
Ａ型半導体装置の製造方法の特徴は、周縁端部に複数の
ボンディングパッドを有する半導体チップと、配線パタ
ーンを具備するとともに、前記配線パターンに接続さ
れ、突出して外部との電気的接続を行う複数の半田ボー
ルを具備してなる絶縁性フィルムとで構成され、半導体
チップの機能面側に、絶縁性部材を介して前記絶縁性フ
ィルムを貼着するとともに、前記半導体チップの周縁部
に形成された複数のボンディングパッドに前記配線パタ
ーンを接続したＢＧＡ型半導体装置の製造方法におい
て、モールド金型を使用し樹脂封止することによって前
記半導体チップの表面および前記配線パターンとの接続
部をコーティング膜で被覆するモールド工程を含むこと
にある。
Ａ型半導体装置の製造方法の特徴は、周縁端部に複数の
ボンディングパッドを有する半導体チップと、配線パタ
ーンを具備するとともに、前記配線パターンに接続さ
れ、突出して外部との電気的接続を行う複数の半田ボー
ルを具備してなる絶縁性フィルムとで構成され、半導体
チップの機能面側に、絶縁性部材を介して前記絶縁性フ
ィルムを貼着するとともに、前記半導体チップの周縁部
に形成された複数のボンディングパッドに前記配線パタ
ーンを接続したＢＧＡ型半導体装置の製造方法におい
て、モールド金型を使用し樹脂封止することによって前
記半導体チップの表面および前記配線パターンとの接続
部をコーティング膜で被覆するモールド工程を含むこと
にある。
【００１１】望ましくは、前記モールド工程は、前記半
導体チップの存在位置に対応して、前記半導体チップと
同等の開口面積および高さを有する開口部を複数個具備
してなる枠体を準備し、前記開口部内に前記半導体チッ
プがそれぞれ配置せしめられるように、前記枠体を前記
絶縁性フィルムに固定する工程と、前記枠体を、前記モ
ールド金型の下金型と上金型との間に装着する工程と、
この開口部と前記半導体チップとの間に、絶縁性のコー
ティング材を加圧充填することにより、前記配線パター
ンと前記半導体チップのボンディングパッドの接続部位
をコーティング膜で被覆する被覆工程とを含むようにし
たことを特徴とする。
導体チップの存在位置に対応して、前記半導体チップと
同等の開口面積および高さを有する開口部を複数個具備
してなる枠体を準備し、前記開口部内に前記半導体チッ
プがそれぞれ配置せしめられるように、前記枠体を前記
絶縁性フィルムに固定する工程と、前記枠体を、前記モ
ールド金型の下金型と上金型との間に装着する工程と、
この開口部と前記半導体チップとの間に、絶縁性のコー
ティング材を加圧充填することにより、前記配線パター
ンと前記半導体チップのボンディングパッドの接続部位
をコーティング膜で被覆する被覆工程とを含むようにし
たことを特徴とする。
【００１２】また望ましくは、前記被覆工程は、前記開
口部と前記半導体チップとの間の領域を下金型側から真
空吸引しつつ、前記コーティング材を充填する工程を含
むことを特徴とする。
口部と前記半導体チップとの間の領域を下金型側から真
空吸引しつつ、前記コーティング材を充填する工程を含
むことを特徴とする。
【００１３】本発明の方法によれば、コーティング膜の
形成に際し、モールド金型を使用し、多数個同時にコー
ティングを行うことができ、半導体チップ間には金型が
介在しており、しかも加圧しながら充填されるため、微
小な隙間への被覆残しもなく、信頼性の高い被覆が可能
となる。また量産性が著しく向上し、被覆位置精度も向
上する。また望ましくは、枠体を下金型と上金型との間
にはさみモールドすることにより、更に作業性が向上
に、低コスト化をはかることができる。また、下金型側
から真空吸引しながらコーティング材を充填することに
より、より効率良く充填することが可能となる。
形成に際し、モールド金型を使用し、多数個同時にコー
ティングを行うことができ、半導体チップ間には金型が
介在しており、しかも加圧しながら充填されるため、微
小な隙間への被覆残しもなく、信頼性の高い被覆が可能
となる。また量産性が著しく向上し、被覆位置精度も向
上する。また望ましくは、枠体を下金型と上金型との間
にはさみモールドすることにより、更に作業性が向上
に、低コスト化をはかることができる。また、下金型側
から真空吸引しながらコーティング材を充填することに
より、より効率良く充填することが可能となる。
【００１４】
【発明の実施の形態】以下、本発明の詳細について、図
面を参照しつつ詳細に説明する。本発明のＢＧＡ型半導
体装置の製造方法は、図１に概念図を示すように、半導
体チップ１０のサイズに符合する開口部Ｈを縦横に多数
個配列した金型２０を準備し、この開口部Ｈ内に半導体
チップ１０表面に配線パターンを具備した絶縁性フィル
ム１１を接続してなる実装体を設置し、封止用エラスト
マーなどのモールド樹脂Ｍを充填することにより、樹脂
封止を行うようにし、図２に示すような前記半導体チッ
プ１０のボンディングパッド１０Ｂと前記配線パターン
１６Ｓとの接続部位に、図３に示すようなモールド層１
３を形成したことを特徴とする。ここで２０Ｌは下型、
２０Ｈは上型、２０Ｐは射出成形用のプランジャー、１
２は半田ボール、１７は絶縁性エラストマーである。
面を参照しつつ詳細に説明する。本発明のＢＧＡ型半導
体装置の製造方法は、図１に概念図を示すように、半導
体チップ１０のサイズに符合する開口部Ｈを縦横に多数
個配列した金型２０を準備し、この開口部Ｈ内に半導体
チップ１０表面に配線パターンを具備した絶縁性フィル
ム１１を接続してなる実装体を設置し、封止用エラスト
マーなどのモールド樹脂Ｍを充填することにより、樹脂
封止を行うようにし、図２に示すような前記半導体チッ
プ１０のボンディングパッド１０Ｂと前記配線パターン
１６Ｓとの接続部位に、図３に示すようなモールド層１
３を形成したことを特徴とする。ここで２０Ｌは下型、
２０Ｈは上型、２０Ｐは射出成形用のプランジャー、１
２は半田ボール、１７は絶縁性エラストマーである。
【００１５】
【実施例】次に、この方法について工程図を参照しつつ
詳細に説明する。まず図４に示すようにポリイミドテー
プからなる絶縁性フィルム１１の表面に銅箔１５を貼着
し、さらにこの表面にフォトレジスト（図示せず）を塗
布しフォトリソグラフィーにより、パターニングし、銅
箔１５のパターンを形成する。
詳細に説明する。まず図４に示すようにポリイミドテー
プからなる絶縁性フィルム１１の表面に銅箔１５を貼着
し、さらにこの表面にフォトレジスト（図示せず）を塗
布しフォトリソグラフィーにより、パターニングし、銅
箔１５のパターンを形成する。
【００１６】この後さらにフォトレジストを塗布し、フ
ォトリソグラフィを行い、図５に示すようにレジストパ
ターンＲを形成する。なお、以下の図面では、１単位の
半分づつを示すが、この１単位が所定の間隔で多数配列
形成されている。
ォトリソグラフィを行い、図５に示すようにレジストパ
ターンＲを形成する。なお、以下の図面では、１単位の
半分づつを示すが、この１単位が所定の間隔で多数配列
形成されている。
【００１７】この後無電解金めっきにより図６に示すよ
うに、レジストパターンＲから露呈する銅箔１５の表面
に金めっき層１６を形成する。
うに、レジストパターンＲから露呈する銅箔１５の表面
に金めっき層１６を形成する。
【００１８】そして裏面側からフォトレジストを塗布
し、フォトリソグラフィを行い、これをマスクとして絶
縁性フィルム１１をエッチングし、図７に示すように配
線パターン先端の接続片（ビームリード）１６Ｓが形成
される周縁部領域と半田ボール１２との電気的接続領域
にウインドウＷおよびヴィアＶを形成する。
し、フォトリソグラフィを行い、これをマスクとして絶
縁性フィルム１１をエッチングし、図７に示すように配
線パターン先端の接続片（ビームリード）１６Ｓが形成
される周縁部領域と半田ボール１２との電気的接続領域
にウインドウＷおよびヴィアＶを形成する。
【００１９】そして図８に示すように、接続片形成部を
除くこのヴィアＶ内で、前記銅箔１５のパターンに接続
すると共に表面に突出するように半田ボール１２を形成
する。
除くこのヴィアＶ内で、前記銅箔１５のパターンに接続
すると共に表面に突出するように半田ボール１２を形成
する。
【００２０】そして図９に示すように銅エッチングを行
い、ウインドウ内に露呈する銅をエッチング除去する。
これにより、ウインドウＷの領域は接続片１６Ｓとして
の金パターンのみが存在し、フレキシブルな状態となっ
ている。そして中央部では銅箔のパターン１５と金メッ
キ層１６との２層構造となってこの接続片１６Ｓにそれ
ぞれ連設されており、配線パターンとして機能する。
い、ウインドウ内に露呈する銅をエッチング除去する。
これにより、ウインドウＷの領域は接続片１６Ｓとして
の金パターンのみが存在し、フレキシブルな状態となっ
ている。そして中央部では銅箔のパターン１５と金メッ
キ層１６との２層構造となってこの接続片１６Ｓにそれ
ぞれ連設されており、配線パターンとして機能する。
【００２１】さらに、図１０に示すようにこの絶縁性フ
ィルムの配線パターン形成面側に印刷法によって絶縁性
エラストマー（シリコンエラストマー）１７を塗布し、
ベーキングを行い硬化せしめる。
ィルムの配線パターン形成面側に印刷法によって絶縁性
エラストマー（シリコンエラストマー）１７を塗布し、
ベーキングを行い硬化せしめる。
【００２２】この後絶縁性エラストマー層１７上に接着
剤を塗布し、これを図１１に示すように、ダイシングの
なされた半導体チップ１０上に位置決めし、半導体チッ
プ１０の素子形成面側にこの絶縁性フィルム１１を固着
する。
剤を塗布し、これを図１１に示すように、ダイシングの
なされた半導体チップ１０上に位置決めし、半導体チッ
プ１０の素子形成面側にこの絶縁性フィルム１１を固着
する。
【００２３】この後図１２に示すように、ボンディング
ツールＢＴを用いて、半導体チップ１０の周縁部のボン
ディングパッドに、接続片を熱圧着することにより、配
線パターンと半導体チップとの間の電気的接続を行う。
この時、金の接続片１６Ｓは薄いため、熱圧着と同時に
切断される。
ツールＢＴを用いて、半導体チップ１０の周縁部のボン
ディングパッドに、接続片を熱圧着することにより、配
線パターンと半導体チップとの間の電気的接続を行う。
この時、金の接続片１６Ｓは薄いため、熱圧着と同時に
切断される。
【００２４】そして図１３に示すように、絶縁性フィル
ム１１のウインドウＷを覆うように感光性のフィルム３
０を貼着する。そしてこれに微孔ｏを形成する。
ム１１のウインドウＷを覆うように感光性のフィルム３
０を貼着する。そしてこれに微孔ｏを形成する。
【００２５】この後、図１４(a)および(b)に示すように
（図１４(a)は図１４(b)のａ−ａ断面図）、半田ボール
形成領域が載置される領域に複数個の凹部２１を形成し
てなる下金型２０Ｌを用意するとともに、半導体チップ
の存在位置に対応して、前記半導体チップと同等の開口
面積および高さを有する開口部Ｈを複数個具備してなる
枠体２２を用意する。そしてこの開口部内に半導体チッ
プがそれぞれ配置せしめられるように、この枠体２２
に、前記半導体チップに接続された前記絶縁性フィルム
を固定し、これを下金型２０Ｌ上に載置し、さらに、上
金型２０Ｕを設置する。
（図１４(a)は図１４(b)のａ−ａ断面図）、半田ボール
形成領域が載置される領域に複数個の凹部２１を形成し
てなる下金型２０Ｌを用意するとともに、半導体チップ
の存在位置に対応して、前記半導体チップと同等の開口
面積および高さを有する開口部Ｈを複数個具備してなる
枠体２２を用意する。そしてこの開口部内に半導体チッ
プがそれぞれ配置せしめられるように、この枠体２２
に、前記半導体チップに接続された前記絶縁性フィルム
を固定し、これを下金型２０Ｌ上に載置し、さらに、上
金型２０Ｕを設置する。
【００２６】そして、この開口部と前記半導体チップと
の間に、絶縁性のコーティング材Ｍを充填する。２５は
コーティング材の充填孔である。この状態で、図１５に
示すように加圧することにより、前記半導体チップの前
記配線パターンとボンディングパッドの接続部位をコー
ティング材で被覆する。このとき、フィルムに形成され
た微孔ｏを介して下金型２０Ｌ側から真空吸引しつつ、
コーティング材を充填することにより、良好にコーティ
ング材が充填される。
の間に、絶縁性のコーティング材Ｍを充填する。２５は
コーティング材の充填孔である。この状態で、図１５に
示すように加圧することにより、前記半導体チップの前
記配線パターンとボンディングパッドの接続部位をコー
ティング材で被覆する。このとき、フィルムに形成され
た微孔ｏを介して下金型２０Ｌ側から真空吸引しつつ、
コーティング材を充填することにより、良好にコーティ
ング材が充填される。
【００２７】最後に、図１６に示すように、コーティン
グが完了し、金型を除去した後、フィルムを除去するか
または熱処理により密着せしめ、枠体の開口部と同じ形
状のパンチを用いて加圧することにより、絶縁性フィル
ム１１をカットして、個別に分断し、図１７に示すよう
に、コーティング材で被覆保護された半導体装置が完成
する。
グが完了し、金型を除去した後、フィルムを除去するか
または熱処理により密着せしめ、枠体の開口部と同じ形
状のパンチを用いて加圧することにより、絶縁性フィル
ム１１をカットして、個別に分断し、図１７に示すよう
に、コーティング材で被覆保護された半導体装置が完成
する。
【００２８】本発明実施例の方法によれば、モールド金
型を用いてコーティング材をモールドするようにしてい
るため、緻密で高品質のコーティングがなされ、ダイシ
ングマシンや洗浄装置を使用する必要が無く、製造コス
トが低減され、さらには、コーティング材の微粉の飛散
もないため、不純物の付着による信頼性の低下という問
題もない。
型を用いてコーティング材をモールドするようにしてい
るため、緻密で高品質のコーティングがなされ、ダイシ
ングマシンや洗浄装置を使用する必要が無く、製造コス
トが低減され、さらには、コーティング材の微粉の飛散
もないため、不純物の付着による信頼性の低下という問
題もない。
【００２９】また、前記実施例では、半田ボールを形成
した絶縁性フィルム（ＴＡＢ基板）を、半導体チップに
ボンディングするようにしたが、ボンディングおよびコ
ーティングが終了した後に、半田ボールを形成するよう
にしてもよい。本発明の第２の実施例として、この例に
ついて図１８乃至図３１の工程断面図を参照しつつ説明
する。
した絶縁性フィルム（ＴＡＢ基板）を、半導体チップに
ボンディングするようにしたが、ボンディングおよびコ
ーティングが終了した後に、半田ボールを形成するよう
にしてもよい。本発明の第２の実施例として、この例に
ついて図１８乃至図３１の工程断面図を参照しつつ説明
する。
【００３０】図１８乃至図２１に示にすように、接続片
（ビームリード）が形成される周縁部領域と半田ボール
１２との電気的接続領域に、ウインドウＷおよびヴィア
Ｖを形成する工程までは、前記第１の実施例の図４乃至
図７に示した工程と同様に形成する。
（ビームリード）が形成される周縁部領域と半田ボール
１２との電気的接続領域に、ウインドウＷおよびヴィア
Ｖを形成する工程までは、前記第１の実施例の図４乃至
図７に示した工程と同様に形成する。
【００３１】そして、図２２に示すようにウインドウＷ
内に露呈する銅箔のパターン１５をエッチング除去す
る。このとき、ヴィアＶはレジスト（図示せず）等で被
覆保護しておく。
内に露呈する銅箔のパターン１５をエッチング除去す
る。このとき、ヴィアＶはレジスト（図示せず）等で被
覆保護しておく。
【００３２】この後、図２３に示すようにこの絶縁性フ
ィルムの配線パターン形成面側に印刷法によって絶縁性
エラストマー（シリコンエラストマー）１７を塗布し、
ベーキングを行い硬化せしめる。
ィルムの配線パターン形成面側に印刷法によって絶縁性
エラストマー（シリコンエラストマー）１７を塗布し、
ベーキングを行い硬化せしめる。
【００３３】この後絶縁性エラストマー層１７上に接着
剤を塗布したのち、これを図２４に示すように、ダイシ
ングのなされた半導体チップ１０上に位置決めし、半導
体チップ１０の素子形成面側にこの絶縁性フィルム１１
を固着する。
剤を塗布したのち、これを図２４に示すように、ダイシ
ングのなされた半導体チップ１０上に位置決めし、半導
体チップ１０の素子形成面側にこの絶縁性フィルム１１
を固着する。
【００３４】この後図２５に示すように、ボンディング
ツールＢＴを用いて、半導体チップ１０の周縁部のボン
ディングパッドに、接続片を熱圧着することにより、配
線パターンと半導体チップとの間の電気的接続を行う。
この時、金の接続片１６Ｓは薄いため、熱圧着と同時に
切断される。そして、図２６に示すように、この後絶縁
性フィルム１１上に感光性のフィルム３０を貼着する。
この後、半導体チップを搭載した絶縁性フィルム１１に
前記第１の実施例と同様にして枠体２２を取り付け、図
２７に示すように、モールド金型に設置し、前記第１の
実施例と同様にコーティングを行う。ここではまだ半田
ボールが形成されていないため、下金型の凹部は不要で
ある。他は第１の実施例とまったく同様に行えばよい、
このようにしてモールドを行い、接続片とボンディング
パッドとの接続領域をコーティング材１３で被覆する。
ツールＢＴを用いて、半導体チップ１０の周縁部のボン
ディングパッドに、接続片を熱圧着することにより、配
線パターンと半導体チップとの間の電気的接続を行う。
この時、金の接続片１６Ｓは薄いため、熱圧着と同時に
切断される。そして、図２６に示すように、この後絶縁
性フィルム１１上に感光性のフィルム３０を貼着する。
この後、半導体チップを搭載した絶縁性フィルム１１に
前記第１の実施例と同様にして枠体２２を取り付け、図
２７に示すように、モールド金型に設置し、前記第１の
実施例と同様にコーティングを行う。ここではまだ半田
ボールが形成されていないため、下金型の凹部は不要で
ある。他は第１の実施例とまったく同様に行えばよい、
このようにしてモールドを行い、接続片とボンディング
パッドとの接続領域をコーティング材１３で被覆する。
【００３５】この後図２８に示すようにフォトリソグラ
フィを行い、感光性のフィルムを感光せしめ、図２９に
示すように、半田ボール形成領域にホールｈを形成す
る。そして、図３０に示すように、このホールｈ内に露
呈する銅箔１５にフラックスを印刷し、Ｐｂ１０％、Ｓ
ｎ９０％の半田からなる直径０．７mmの半田ボール１２
を供給し、３２０℃１０秒間（ピーク温度維持時間）の
加熱工程を経て、表面を銅パターン１５に固着する。そ
して必要に応じて、イソプロピルアルコール（ＩＰＡ）
に浸漬して超音波洗浄を行い、余剰のフラックスを除去
する。最後に、感光性のフィルムを除去するかまたは熱
処理により密着せしめ、更に必要に応じて半田ボール表
面にパラジウムなどの貴金属メッキ等を行い、図３１に
示すように配線パターンと半導体チップとの接続部が良
好に被覆保護されたＢＧＡ型半導体装置が完成する。
フィを行い、感光性のフィルムを感光せしめ、図２９に
示すように、半田ボール形成領域にホールｈを形成す
る。そして、図３０に示すように、このホールｈ内に露
呈する銅箔１５にフラックスを印刷し、Ｐｂ１０％、Ｓ
ｎ９０％の半田からなる直径０．７mmの半田ボール１２
を供給し、３２０℃１０秒間（ピーク温度維持時間）の
加熱工程を経て、表面を銅パターン１５に固着する。そ
して必要に応じて、イソプロピルアルコール（ＩＰＡ）
に浸漬して超音波洗浄を行い、余剰のフラックスを除去
する。最後に、感光性のフィルムを除去するかまたは熱
処理により密着せしめ、更に必要に応じて半田ボール表
面にパラジウムなどの貴金属メッキ等を行い、図３１に
示すように配線パターンと半導体チップとの接続部が良
好に被覆保護されたＢＧＡ型半導体装置が完成する。
【００３６】ここで、半田ボール１２は、格子状をなす
ように全面に形成され、また半導体チップ１０の裏面は
ベア状態となっている。このようにして低コストで信頼
性の高い半導体装置が形成される。なお、この方法では
感光性のフィルムを貼着してるため、金型との剥離性が
向上する。
ように全面に形成され、また半導体チップ１０の裏面は
ベア状態となっている。このようにして低コストで信頼
性の高い半導体装置が形成される。なお、この方法では
感光性のフィルムを貼着してるため、金型との剥離性が
向上する。
【００３７】次に本発明の第３の実施例として、前記第
２の実施例において感光性のフィルムを貼着することな
く、半導体チップを下金型側にくるようにし、絶縁性フ
ィルムに形成されたウインドウＷからモールド樹脂を充
填するようにしてもよい。
２の実施例において感光性のフィルムを貼着することな
く、半導体チップを下金型側にくるようにし、絶縁性フ
ィルムに形成されたウインドウＷからモールド樹脂を充
填するようにしてもよい。
【００３８】すなわち、この方法では、図２５に示した
ボンディング工程までは前記第２の実施例とまったく同
様に形成するが、接続片と半導体チップをボンディング
により接続した後、この図３２に示す絶縁性フィルム１
１に前記第１および第２の実施例と同様にして枠体２２
を取り付ける。
ボンディング工程までは前記第２の実施例とまったく同
様に形成するが、接続片と半導体チップをボンディング
により接続した後、この図３２に示す絶縁性フィルム１
１に前記第１および第２の実施例と同様にして枠体２２
を取り付ける。
【００３９】そして、図３３に示すように、モールド金
型２０に設置し、絶縁性フィルムのウィインドウＷを樹
脂の充填口として、前記第１の実施例と同様にコーティ
ングを行う。ここではまだ半田ボールが形成されていな
いため、下金型の凹部は不要である。他は第１の実施例
とまったく同様に行えばよい、このようにしてモールド
を行い、図３４に示すように接続片とボンディングパッ
ドとの接続領域をコーティング材１３で被覆する。
型２０に設置し、絶縁性フィルムのウィインドウＷを樹
脂の充填口として、前記第１の実施例と同様にコーティ
ングを行う。ここではまだ半田ボールが形成されていな
いため、下金型の凹部は不要である。他は第１の実施例
とまったく同様に行えばよい、このようにしてモールド
を行い、図３４に示すように接続片とボンディングパッ
ドとの接続領域をコーティング材１３で被覆する。
【００４０】このようにして配線パターンと半導体チッ
プとの接続部が良好に被覆保護されたＢＧＡ型半導体装
置が完成する。
プとの接続部が良好に被覆保護されたＢＧＡ型半導体装
置が完成する。
【００４１】なお、ヴィアホールの孔ピッチや孔径は、
適宜変形可能であり、例えば格子ピッチが１mmであれ
ば、孔径は０．５５mm、格子ピッチが１．５mmであれ
ば、孔径は０．７５mmというふうに適宜変更可能であ
る。
適宜変形可能であり、例えば格子ピッチが１mmであれ
ば、孔径は０．５５mm、格子ピッチが１．５mmであれ
ば、孔径は０．７５mmというふうに適宜変更可能であ
る。
【００４２】さらに半田ボールの組成についても適宜選
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
【００４３】
【発明の効果】以上説明したように本発明によれば、モ
ールド金型を用いてコーティング材をモールドするよう
にしているため、高価な分断装置や洗浄装置を使用する
必要が無く、製造コストが低減され、さらには、コーテ
ィング材の微粉の飛散もないため、不純物の付着による
信頼性の低下という問題もない。
ールド金型を用いてコーティング材をモールドするよう
にしているため、高価な分断装置や洗浄装置を使用する
必要が無く、製造コストが低減され、さらには、コーテ
ィング材の微粉の飛散もないため、不純物の付着による
信頼性の低下という問題もない。
【図１】本発明を示す概念図
【図２】本発明の半導体装置の製造工程図
【図３】本発明の半導体装置の製造工程図
【図４】本発明の第１の実施例の半導体装置の製造工程
図
図
【図５】本発明の第１の実施例の半導体装置の製造工程
図
図
【図６】本発明の第１の実施例の半導体装置の製造工程
図
図
【図７】本発明の第１の実施例の半導体装置の製造工程
図
図
【図８】本発明の第１の実施例の半導体装置の製造工程
図
図
【図９】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図１０】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１１】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１２】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１３】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１４】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１５】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１６】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１７】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１８】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１９】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２０】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２１】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２２】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２３】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２４】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２５】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２６】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２７】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２８】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２９】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図３０】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図３１】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図３２】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
【図３３】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
【図３４】本発明の第３の実施例の半導体装置の製造工
程を示す図
程を示す図
１０ 半導体チップ １１ 絶縁性フィルム １２ 半田ボール １３ コーティング材 １５ 銅箔 １６ 金メッキ層 １６Ｓ 接続片 ２０Ｕ 上金型 ２０Ｌ 下金型 ２２ 枠体 Ｈ 開口部
Claims (3)
- 【請求項１】 周縁端部に複数のボンディングパッドを
有する半導体チップと、 配線パターンを具備するとともに、前記配線パターンに
接続され、突出して外部との電気的接続を行う複数の半
田ボールを具備してなる絶縁性フィルムとで構成され、
半導体チップの機能面側に、絶縁性部材を介して前記絶
縁性フィルムを貼着するとともに、前記半導体チップの
周縁部に形成された複数のボンディングパッドに前記配
線パターンを接続したＢＧＡ型半導体装置の製造方法に
おいて、 モールド金型を使用し樹脂封止することによって、前記
半導体チップの表面および前記配線パターンとの接続部
をコーティング膜で被覆するモールド工程を含むことを
特徴とするＢＧＡ型半導体装置の製造方法。 - 【請求項２】 前記モールド工程は、 前記半導体チップの存在位置に対応して、前記半導体チ
ップと同等の開口面積および高さを有する開口部を複数
個具備してなる枠体を準備し、前記開口部内に前記半導
体チップがそれぞれ配置せしめられるように、前記枠体
を前記絶縁性フィルムに固定する工程と、 前記枠体を、前記モールド金型の下金型と上金型との間
に装着する工程と、 この開口部と前記半導体チップとの間に、絶縁性のコー
ティング材を加圧充填することにより、前記配線パター
ンと前記半導体チップのボンディングパッドの接続部位
をコーティング膜で被覆する被覆工程とを含むようにし
たことを特徴とする請求項１記載のＢＧＡ型半導体装置
の製造方法。 - 【請求項３】 前記被覆工程は、前記開口部と前記半導
体チップとの間の領域を下金型側から真空吸引しつつ、
前記コーティング材を充填する工程を含むことを特徴と
する請求項２記載のＢＧＡ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26758296A JP3359824B2 (ja) | 1996-10-08 | 1996-10-08 | Ｂｇａ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26758296A JP3359824B2 (ja) | 1996-10-08 | 1996-10-08 | Ｂｇａ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116845A true JPH10116845A (ja) | 1998-05-06 |
| JP3359824B2 JP3359824B2 (ja) | 2002-12-24 |
Family
ID=17446780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26758296A Expired - Fee Related JP3359824B2 (ja) | 1996-10-08 | 1996-10-08 | Ｂｇａ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3359824B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002254434A (ja) * | 2001-02-28 | 2002-09-11 | Mitsumi Electric Co Ltd | 半導体パッケージの封止樹脂体成形金型 |
| US6867068B2 (en) | 1996-10-17 | 2005-03-15 | Seiko Epson Corporation | Semiconductor device, method of making the same, circuit board, and film carrier tape |
| KR100977729B1 (ko) * | 2008-04-11 | 2010-08-24 | 김인하 | 전자부품 테스트용 접촉기 |
-
1996
- 1996-10-08 JP JP26758296A patent/JP3359824B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867068B2 (en) | 1996-10-17 | 2005-03-15 | Seiko Epson Corporation | Semiconductor device, method of making the same, circuit board, and film carrier tape |
| JP2002254434A (ja) * | 2001-02-28 | 2002-09-11 | Mitsumi Electric Co Ltd | 半導体パッケージの封止樹脂体成形金型 |
| KR100977729B1 (ko) * | 2008-04-11 | 2010-08-24 | 김인하 | 전자부품 테스트용 접촉기 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3359824B2 (ja) | 2002-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US8105856B2 (en) | Method of manufacturing semiconductor device with wiring on side surface thereof | |
| KR100924510B1 (ko) | 반도체장치, 그 제조방법 및 전자기기 | |
| KR100985809B1 (ko) | 반도체 장치의 제조 방법 | |
| US7198969B1 (en) | Semiconductor chip assemblies, methods of making same and components for same | |
| KR970002140B1 (ko) | 반도체 소자, 패키지 방법, 및 리드테이프 | |
| KR101615789B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH10163405A (ja) | 集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法 | |
| JPH1154649A (ja) | 半導体装置およびその製造方法 | |
| JP2664259B2 (ja) | 半導体装置パッケージ及びその製造方法 | |
| US7170153B2 (en) | Semiconductor device and its manufacturing method | |
| US20050218495A1 (en) | Microelectronic assembly having encapsulated wire bonding leads | |
| JP2004071898A (ja) | 回路装置およびその製造方法 | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| JP3732378B2 (ja) | 半導体装置の製造方法 | |
| JP3359824B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3280243B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3522403B2 (ja) | 半導体装置 | |
| JP3192096B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| JP3381833B2 (ja) | Ｂｇａ型半導体装置およびその製造方法 | |
| JPH09270435A (ja) | 半導体装置の製造方法 | |
| JPH09219463A (ja) | 半導体装置 | |
| JP2005522028A (ja) | 半導体デバイスのパッケージング・システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20071011 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20091011 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20101011 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |