JP2002246332A - 配線の形成方法、トランジスタの製造方法、並びにトランジスタおよび集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 形成すべき配線が細い場合や配線同士の間隔
が狭い場合でも、断線や短絡が生じないように配線を精
度良く形成する。 【解決手段】 半導体基板１０１上に給電用導電性膜１
１８を形成する。第１のフォトリソグラフィを行って、
配線領域に第１開口を有する第１マスクレジスト１１９
を形成し、第１の電解メッキを行って、その第１開口内
に第１配線層１２２，１２３を形成する。熱処理を行っ
て、第１マスクレジスト１１９をフォトリソグラフィ用
の溶剤に対して不溶化する。第２のフォトリソグラフィ
を行って、第１マスクレジスト１１９の第１開口に重な
る領域に第２開口を有する第２マスクレジスト１２６を
形成し、第２の電解メッキを行って、その第２開口内に
第２配線層１３１，１３２を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は配線の形成方法に
関し、より詳しくは、トランジスタや集積回路のための
配線の形成方法に関する。また、この発明はトランジス
タの製造方法に関する。また、この発明はそのような製
造方法により作製されるトランジスタおよび集積回路に
関する。

【０００２】

【従来の技術】ミリ波帯やマイクロ波帯の高周波信号を
扱う半導体装置では、配線の抵抗成分を低減して高周波
信号の伝送損失を低減する観点から、配線として低抵抗
な金（Ａｕ）、銅（Ｃｕ）等の金属からなる厚膜配線が
広く用いられている。

【０００３】そのような配線は、例えば次のような方法
により形成されている（特開平３−２１１７３２号公
報）。すなわち、図１３（ａ）に示すように、基板３０
１上にフォトレジストを塗布し、露光、現像を行って、
配線を形成すべき領域（以下「配線領域」という。）に
対応した開口３１０を有する保護レジスト３０２を形成
する。次に、基板３０１上の全域に、チタン（Ｔｉ）、
白金（Ｐｔ）、金（Ａｕ）の順に金属膜を蒸着法あるい
はスパッタ法により堆積して、１００〜２００ｎｍ程度
の厚さの給電用導電性膜３０３を形成する。次に、図１
３（ｂ）に示すように、基板３０１上の全域に厚膜レジ
スト３０４を塗布した上、配線領域に対応した開口３１
１を有する絶縁膜３０５を形成する。次に、図１３
（ｃ）に示すように、絶縁膜３０５をマスクとして異方
性ドライエッチングを行って、厚膜レジスト３０４に開
口３１２を設ける。絶縁膜３０５をマスクとしている理
由は、開口３１２の寸法精度をできるだけ高めるためで
ある。次に、この開口３１２を有する厚膜レジスト３０
４をメッキ用マスクとし、導線性膜３０３を陰電極とし
て電解メッキを行うことにより厚膜レジスト３０４の開
口３１２内に金属を析出させて配線電極３０６を形成す
る。この後、図１３（ｄ）に示すように、絶縁膜３０５
と厚膜レジスト３０４を除去する。さらに、配線電極３
０６をマスクとして導電性膜３０３に対してイオンミリ
ングを行って、導電性膜３０３のうち配線電極３０６の
外側に露出している部分を除去する。最後に、酸素アッ
シングを行って保護レジスト３０２を除去する。

【０００４】

【発明が解決しようとする課題】ところで、素子を高性
能化、微細化するためには、配線をより微細な寸法に加
工し、かつ配線同士を近接させる必要がある。

【０００５】しかし、上記方法では、厚膜レジスト（メ
ッキ用マスク）３０４の厚みを、形成すべき配線３０６
の厚さより厚く設定しなければならない。このため、形
成すべき配線３０６が細い場合は、レジスト３０４の厚
みと開口３１２の幅（図１３における横方向の幅）との
比（アスペクト比）が大きくなる。この結果、開口３１
２が均一な寸法に形成されず、配線３０６が断線する場
合がある。また、形成すべき配線３０６同士の間隔が狭
い場合、レジスト３０４の厚みとレジスト３０４の幅
（図１３における横方向の幅）との比（アスペクト比）
が大きくなる。この結果、レジスト３０４が均一な寸法
に形成されなかったり、形成されてもストレスにより変
形や割れが生じたりして、隣り合う配線３０６同士が電
気的に短絡する場合がある。この結果、作製されるトラ
ンジスタや集積回路の歩留りが低下する。

【０００６】そこで、この発明の目的は、形成すべき配
線が細い場合や配線同士の間隔が狭い場合でも、断線や
短絡が生じないように配線を精度良く形成できる配線の
形成方法を提供することにある。

【０００７】また、この発明の目的は、配線を精度良く
形成でき、歩留りを高めることができるトランジスタの
製造方法を提供することにある。

【０００８】また、この発明の目的は、歩留り良く作製
され、高周波における性能が高いトランジスタおよび集
積回路を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、この発明の配線の形成方法は、半導体基板上に給電
用導電性膜を形成する工程と、第１のフォトリソグラフ
ィを行って、上記導電性膜上に、配線領域に対応した第
１開口を有する第１マスクレジストを形成する工程と、
上記導電性膜を陰極として第１の電解メッキを行って、
上記第１開口内に金属を析出させて第１配線層を形成す
る工程と、熱処理を行って、上記第１マスクレジストを
硬化させてフォトリソグラフィ用の溶剤に対して不溶化
する工程と、第２のフォトリソグラフィを行って、上記
第１マスクレジストの第１開口に少なくとも一部が重な
る領域に第２開口を有する第２マスクレジストを形成す
る工程と、上記導電性膜を陰極として第２の電解メッキ
を行って、上記第２マスクレジストの第２開口内に金属
を析出させて第２配線層を形成する工程を有することを
特徴とする。

【００１０】なお、「配線領域」とは、配線を形成すべ
き領域、または配線が既に形成された領域を意味する。

【００１１】この発明の配線の形成方法では、第１マス
クレジストの第１開口と上記第２マスクレジストの第２
開口とが少なくとも一部重なっているので、第１開口内
に形成される第１配線層と第２開口内に形成される第２
配線層とがオーバラップした状態となり、上記基板上に
残された導電性膜と併せて配線を構成する。この発明で
は、２回のフォトリソグラフィと２回の電解メッキで配
線を形成しているので、所定の厚みの配線を形成する場
合、従来（１回のフォトリソグラフィと１回の電解メッ
キで配線を形成する場合）に比して、各フォトリソグラ
フィでのマスクレジストの厚みを薄くすることができ
る。この結果、各フォトリソグラフィでレジストの厚み
と開口の幅との比（アスペクト比）や、レジストの厚み
とレジストの幅との比（アスペクト比）を小さくするこ
とができる。したがって、形成すべき配線が細い場合や
配線同士の間隔が狭い場合でも、配線を精度良く形成で
き、配線の断線や隣り合う配線同士の間の短絡を防止で
きる。

【００１２】一実施形態の配線の形成方法は、さらに、
剥離剤を用いて上記各マスクレジストを除去する工程
と、上記導電性膜のうち配線領域以外の領域に存する部
分を除去する工程を有することを特徴とする。

【００１３】この一実施形態の配線の形成方法によれ
ば、上記基板上に残された導電性膜、第１配線層および
第２配線層からなる配線同士が電気的に分離される。

【００１４】一実施形態の配線の形成方法は、上記第１
マスクレジストをネガ型のレジスト材料で形成して、上
記第１の配線層形成後第２フォトリソグラフィ前の熱処
理工程を省略したことを特徴とする。

【００１５】この一実施形態の配線の形成方法では、第
１マスクレジストをネガ型のレジスト材料で形成してい
るので、第２のフォトリソグラフィにおける露光時に第
１マスクレジストの第１開口近傍部分が露光されたとし
ても、第２のフォトリソグラフィにおける現像時に第１
マスクレジストのその部分が溶解することはない。した
がって、上記第１の配線層形成後第２のフォトリソグラ
フィ前の熱処理工程を省略しても支障がなく、それによ
って配線形成のためのプロセスを簡素化できる。なお、
第２マスクレジストの材料は、ポジ型とネガ型のいずれ
のレジスト材料であっても良い。

【００１６】一実施形態の配線の形成方法は、上記第２
マスクレジストの第２開口を定める境界の少なくとも一
部が、上記第１マスクレジストの第１開口が占める領域
内にあることを特徴とする。

【００１７】この一実施形態の配線の形成方法によれ
ば、第２配線層のレイアウトの自由度が大きくなる。

【００１８】一実施形態の配線の形成方法は、上記第２
マスクレジストの第２開口を定める境界の少なくとも一
部が、上記第１マスクレジストの第１開口が占める領域
外にあることを特徴とする。

【００１９】この一実施形態の配線の形成方法によれ
ば、第２配線層のレイアウトの自由度が大きくなる。

【００２０】一実施形態の配線の形成方法は、上記第１
マスクレジストの厚みを薄くする一方、上記第２マスク
レジストの厚みを厚くしたことを特徴とする。

【００２１】この一実施形態の配線の形成方法では、第
１マスクレジストの厚みを薄くしているので、第１のフ
ォトリソグラフィでアスペクト比をさらに小さくするこ
とができる。したがって、形成すべき配線が細い場合や
配線同士の間隔が狭い場合でも、第１配線層を精度良く
形成できる。なお、上記第２マスクレジストの厚みを厚
くしているため、第２のフォトリソグラフィでのアスペ
クト比が相対的に大きくなる（ただし、それでも従来の
アスペクト比よりは小さい。）。しかし、上述のよう
に、第２配線層のレイアウトの自由度が大きくなってい
るので、第２配線層の幅を若干広げたり、第２配線層同
士の間隔を若干広げることができる。これにより、第２
配線層の断線や隣り合う第２配線層同士の間の短絡を防
止できる。

【００２２】この発明のトランジスタの製造方法は、オ
ーミック接合電極、ショットキー接合電極の少なくとも
一方を有するトランジスタを作製するトランジスタの製
造方法であって、半導体基板上に上記オーミック接合電
極、ショットキー接合電極の少なくとも一方を形成した
後、請求項１乃至５のいずれか一つに記載の配線の形成
方法を用いて、上記オーミック接合電極またはショット
キー接合電極と外部端子とをつなぐ配線を形成すること
を特徴とする。

【００２３】この発明のトランジスタの製造方法によれ
ば、トランジスタの配線を精度良く形成でき、配線の断
線や隣り合う配線同士の間の短絡を防止できる。したが
って、トランジスタの歩留りが高まる。

【００２４】また、この発明のトランジスタの製造方法
は、エミッタオーミック接合電極とベースオーミック接
合電極を有するヘテロ接合バイポーラ型のトランジスタ
を作製するトランジスタの製造方法であって、半導体基
板上に上記エミッタオーミック接合電極とベースオーミ
ック接合電極を形成した後、請求項１乃至５のいずれか
一つに記載の配線の形成方法を用いて上記エミッタオー
ミック接合電極、ベースオーミック接合電極と外部端子
とをつなぐエミッタ配線、ベース配線を形成するととも
に、上記エミッタ配線またはベース配線の第１配線層の
境界位置よりも第２配線層の境界位置を、他方の配線に
対向する領域でその他方の配線に対して離間させること
を特徴とする。

【００２５】この発明のトランジスタの製造方法によれ
ば、エミッタ配線の第２配線層とベース配線の第２配線
層との間の距離が広がるので、隣り合う配線同士の間の
短絡を防止でき、さらにトランジスタの歩留りを高める
ことができる。

【００２６】一実施形態のトランジスタの製造方法は、
上記ベース配線の第１配線層の境界位置よりも第２配線
層の境界位置を、エミッタ配線に対向する領域でそのエ
ミッタ配線に対して離間させる一方、上記エミッタ配線
の第１配線層の境界位置よりも第２配線層の境界位置
を、ベース配線に対向する領域でそのベース配線に対し
て接近させることを特徴とする。

【００２７】この一実施形態のトランジスタの製造方法
によれば、エミッタ配線の第２配線層とベース配線の第
２配線層との間の距離を短くすることなく、エミッタ配
線の幅を広げることができる。したがって、エミッタ配
線の抵抗を低減することができ、トランジスタの高周波
における性能を高めることができる。

【００２８】この発明のトランジスタは、請求項６乃至
８のいずれか一つに記載のトランジスタの製造方法を用
いて製造されたことを特徴とする。

【００２９】この発明のトランジスタは、歩留り良く作
製され、また、高周波における性能が高いものとなる。

【００３０】この集積回路は、請求項１乃至５のいずれ
か一つに記載の配線の形成方法を用いて製造されたこと
を特徴とする。

【００３１】この発明の集積回路は、歩留り良く作製さ
れ、また、高周波における性能が高いものとなる。

【００３２】この発明の集積回路は、請求項６乃至８の
いずれか一つに記載のトランジスタの製造方法を用いて
製造されたことを特徴とする。

【００３３】この発明の集積回路は、歩留り良く作製さ
れ、また、高周波における性能が高いものとなる。

【００３４】

【発明の実施の形態】以下、この発明を、図面を参照し
ながら実施の形態により詳細に説明する。

【００３５】（第１実施形態）図１〜図９を参照して、
第１実施形態の、エミッタオーミック接合電極とベース
オーミック接合電極を有するヘテロ接合バイポーラトラ
ンジスタの製造方法、およびそのようなヘテロ接合バイ
ポーラトランジスタを含む集積回路の製造方法を説明す
る。

【００３６】まず、図１の断面図に示すように、ヘテロ
接合バイポーラトランジスタのオーミック電極までを形
成する。具体的には、ＧａＡｓよりなる半絶縁性基板１
０１上に、厚さ１．０μｍのｎ型ＧａＡｓサブコレクタ
層１０２と、厚さ０．８μｍのｎ型ＧａＡｓコレクタ層
１０３と、厚さ０．１μｍのｐ型ＧａＡｓベース層１０
４と、このベース層側よりｎ型ＡｌＧａＡｓ、ｎ型Ｇａ
Ａｓ、ｎ型ＩｎＧａＡｓを順次積層してなる合計厚さ
０．４μｍのエミッタ層１０５とを、この順にエピタキ
シャル成長してなるウエハを用意する。上記各エピタキ
シャル層に対し順次フォトレジストマスクを形成し、順
次エッチングを行って、エミッタ層１０５からなり所定
パターンを有するエミッタメサ部と、ベース層１０４お
よびコレクタ層１０３からなりエミッタメサ部よりも広
いパターンを有するベースメサ部と、サブコレクタ層１
０２からなりベースメサ部よりも広いパターンを有する
コレクタメサ部とを形成する。なお、各材料層と同じ符
号を用いて、エミッタメサ部を符号１０５、ベースメサ
部を符号１０４，１０３、コレクタメサ部を符号１０２
で表すものとする。エミッタメサ部１０５、ベースメサ
部１０４，１０３、コレクタメサ部１０２の境界は、そ
れぞれエミッタメサ段差１１１、ベースメサ段差１１
０、コレクタメサ段差１０９で定められている。

【００３７】次に、エミッタメサ部１０５の表面、ベー
スメサ部１０４の表面、サブコレクタ層１０２の表面
に、それぞれエミッタオーミック電極１０６、一対のベ
ースオーミック電極１０７、一対のコレクタオーミック
電極１０８を形成する。

【００３８】図２の平面図に示すように、エミッタメサ
部１０５およびその表面のエミッタオーミック電極１０
６のパターンは、一方向（図２における縦方向）に細長
い矩形状のものとされている。ベースメサ部１０４のパ
ターンはエミッタメサ部１０５のパターンよりも幅広の
矩形状のものとされ、さらに、コレクタメサ部１０２の
パターンはベースメサ部１０４よりも幅広の矩形状のも
のとされている。ベースオーミック電極１０７のパター
ンは、ベースメサ部１０４のうちエミッタメサ部１０５
の両側にはみ出した部分の表面を、それぞれエミッタオ
ーミック電極１０６と平行に延びる細長い矩形状のもの
とされている。コレクタオーミック電極１０８のパター
ンは、サブコレクタ層１０２のうちベースメサ部１０４
の両側にはみ出した部分の表面を、それぞれベースオー
ミック電極１０７と平行に延びる幅広の矩形状のものと
されている。

【００３９】この後、エミッタオーミック電極１０６、
ベースオーミック電極１０７と素子周辺の外部端子（図
示せず）とをつなぐエミッタ配線、ベース配線を、以下
の手順で形成する。

【００４０】まず、基板１０１上にフォトレジストを塗
布し、露光、現像、２００℃で１０分の熱処理を行うこ
とで、図３中に示すように、保護レジスト１１７を形成
する。この保護レジスト１１７のパターンは、エミッタ
オーミック電極１０６、ベースオーミック電極１０７上
にそれぞれ開口１１６ａ，１１６ｂを有し、残りの領域
全域を被覆するものである。熱処理の過程で、保護レジ
スト１１７は、粘性が低下して丸みを帯びた断面形状に
なり、ベースメサ段差１１０、コレクタメサ段差１０９
を滑らかに確実に被覆する。なお、図２中に示すよう
に、保護レジスト１１７の開口１１６ａ，１１６ｂは、
エミッタオーミック電極１０６、ベースオーミック電極
１０７の長辺方向の実質的に全長にわたって延びてい
る。

【００４１】続いて図３中に示すように、この上に全域
に、蒸着法またはスパッタ法によりチタン、金を順次蒸
着して、厚さ１００ｎｍ〜２００ｎｍの給電用導電性膜
１１８を形成する。このとき保護レジスト１１７が熱処
理によって丸みを帯びた形状となっているので、導電性
薄膜１１８が断線することなく全面を均一に被覆するこ
とができる。

【００４２】次に、導電性薄膜１１８上にフォトレジス
トを塗布し、露光、現像を含む第１のフォトリソグラフ
ィを行って、図４に示すように、エミッタ配線領域、ベ
ース配線領域に対応した第１開口１２０ａ，１２０ｂを
有する厚さ２．０μｍの第１マスクレジスト１１９を形
成する。この例では、第１マスクレジスト１１９の材料
としてポジ型のフォトレジストを用いるものとする。

【００４３】次に、導電性膜１１８を陰極として第１の
電解メッキを行って、第１開口１２０ａ，１２０ｂ内に
それぞれ厚さ１．５μｍの金を析出させて第１配線層１
２２，１２３を形成する。第１配線層１２２はエミッタ
配線の一部をなし、第１配線層１２３はベース配線の一
部をなす。

【００４４】次に、１９０℃で１０分の熱処理を行っ
て、図５に示すように、第１マスクレジスト１１９を硬
化させて、フォトリソグラフィ用の溶剤（特に現像剤）
に対して不溶化する。なお、この熱処理の過程で、第１
マスクレジスト１１９は、粘性が低下して丸みを帯びた
断面形状になる。

【００４５】次に、この上にフォトレジストを塗布し、
露光、現像を含む第２のフォトリソグラフィを行って、
エミッタ配線領域、ベース配線領域に対応した第２開口
１２５ａ，１２５ｂを有する厚さ４μｍの第２マスクレ
ジスト１２６を形成する。この例では、第２マスクレジ
スト１２６の材料はポジ型、ネガ型のいずれであっても
良い。

【００４６】この例では、第２マスクレジスト１２６の
第２開口１２５ａ，１２５ｂは、それぞれ第１マスクレ
ジスト１１９の第１開口１２０ａ，１２０ｂに一部が重
なるパターンになっている。詳しくは、エミッタ配線領
域では、第２マスクレジスト１２６の第２開口１２５ａ
を定める境界１２７は第１マスクレジスト１１９の第１
開口１２０ａが占める領域外にある。また、ベース配線
領域では、第２マスクレジスト１２６の第２開口１２５
ｂを定める境界のうちエミッタ配線側の部分１２８ｉ
が、第１マスクレジスト１１９の第１開口１２０ｂが占
める領域内にある。一方、第２マスクレジスト１２６の
第２開口１２５ｂを定める境界のうち反対側の部分１２
８ｏが、第１マスクレジスト１１９の第１開口１２０ｂ
が占める領域外にある。

【００４７】次に、図６に示すように、導電性膜１１８
を陰極として第２の電解メッキを行って、第２マスクレ
ジスト１２６の第２開口１２５ａ，１２５ｂ内にそれぞ
れ厚さ３．５μｍの金を析出させて第２配線層１３１，
１３２を形成する。第２マスクレジスト１２６の第２開
口１２５ａ，１２５ｂと第１マスクレジスト１１９の第
１開口１２０ａ，１２０ｂとがそれぞれ一部重なってい
るので、第２配線層１３１，１３２はそれぞれ第１配線
層１２２，１２３とオーバラップした状態になる。した
がって、第２配線層１３１は第１配線層１２２と導通し
てエミッタ配線１５１の一部をなし、第２配線層１３２
は第１配線層１２３と導通してベース配線１５２の一部
をなす。

【００４８】次に、図７に示すように、第２マスクレジ
スト１２６及び不溶化した第１マスクレジスト１１９
を、例えば剥離用の溶剤によって溶解して除去する。な
お、第２マスクレジスト１２６及び不溶化した第１マス
クレジスト１１９の除去は、酸素を含むプラズマによる
アッシング（灰化）によって行うこともできる。

【００４９】次に、図８に示すように、溶液を用いたウ
エットエッチング又はドライエッチングを行って、導電
性膜１１８のうち配線領域以外の領域に存する部分（図
７中に斜線を施して示す不要な部分）１３３を除去す
る。これにより、基板１０１上に残された導電性膜１１
８ａ、第１配線層１２２、第２配線層１３１からなるエ
ミッタ配線１５１と、基板１０１上に残された導電性膜
１１８ｂ、第１配線層１２３、第２配線層１３２からな
るベース配線１５２とを互いに電気的に分離する。

【００５０】このとき、導電性膜１１８を構成する金層
のエッチング時には、電解メッキで析出した第１配線層
１２２，１２３、第２配線層１３１，１３２をもエッチ
ングすることになるが、金層の厚みはそれらの配線層の
厚みよりも十分に薄いので、それらの配線層の形状は殆
ど変化しない。一方、導電性膜１１８を構成するチタン
層のエッチング時には、実質上マスクとなる第１配線層
１２２，１２３の端部のところからチタン層に幾分サイ
ドエッチングが生じて、導電性膜１１８の幅が細くな
る。しかし、エッチングの終点を適切に管理することに
よって、そのサイドエッチングの量を抑えることができ
る。

【００５１】また、この導電性膜１１８のエッチング時
に、保護レジスト１１７（図７中に示す）は、半導体基
板１０１やこの半導体基板１０１上に既に形成されてい
るメサ部１０５，１０４，１０３，１０２、オーミック
電極１０６，１０７，１０８などを保護して、それらが
損傷を受けるのを防ぐ。したがって、マスクとなる第１
配線層１２２，１２３の幅（つまり第１開口１２０ａ，
１２０ｂの幅）をそれぞれ保護レジスト１１７の開口１
１６ａ，１１６ｂ（図２、図３参照）の幅よりも広くし
て、導電性膜１１８のエッチングが必ず保護レジスト１
１７上でなされるようにするのが望ましい。前述のよう
に導電性膜１１８にサイドエッチングが生ずることを考
慮すると、そのサイドエッチングが保護レジスト１１７
の開口１１６ａ，１１６ｂまで及ばないように、第１開
口１２０ａ，１２０ｂの幅をそれぞれ保護レジスト１１
７の開口１１６ａ，１１６ｂ（図２、図３参照）の幅よ
りも片側０．２μｍ以上、より好ましくは片側０．４μ
ｍ以上広げておくのが好ましい。

【００５２】最後に、保護レジスト１１７を、例えば剥
離用の溶剤によって溶解して除去する。なお、保護レジ
スト１１７の除去は、酸素を含むプラズマによるアッシ
ング（灰化）によって行うこともできる。

【００５３】このようにして、エミッタオーミック電極
１０６、ベースオーミック電極１０７と素子周辺の外部
端子（図示せず）とをつなぐエミッタ配線１５１、ベー
ス配線１５２を形成する。

【００５４】以上の工程により、エミッタ配線１５１、
ベース配線１５２の最終的な厚みは、実質上、第１配線
層１２２，１２３の厚み１．５μｍと第２配線層１３
１，１３２の厚み３．５μｍとの合計５．０μｍとな
る。

【００５５】この製造方法では、２回のフォトリソグラ
フィと２回の電解メッキでエミッタ配線１５１、ベース
配線１５２を形成しているので、所定の厚みの配線を形
成する場合、従来（１回のフォトリソグラフィと１回の
電解メッキで配線を形成する場合）に比して、各フォト
リソグラフィでのマスクレジスト１１９，１２６の厚み
を薄くすることができる。すなわち、従来の製造方法で
は厚み５．０μｍの配線を形成する場合、マスクレジス
トの厚みは５．０μｍ以上であることが必要とされる。
これに対して、この製造方法では、第１マスクレジスト
１１９の厚みは２．０μｍ、第２マスクレジスト１２６
の厚みは４．０μｍであり、ともに５．０μｍよりも薄
い。この結果、各フォトリソグラフィでレジスト１１
９，１２６の厚みと開口１２０ａ，１２０ｂ；１２５
ａ，１２５ｂの幅との比（アスペクト比）や、レジスト
１１９，１２６の厚みとレジスト１１９，１２６の幅１
３５との比（アスペクト比）を小さくすることができ
る。したがって、形成すべき配線１５１，１５２が細い
場合や配線１５１，１５２同士の間隔が狭い場合でも、
配線１５１，１５２を精度良く形成できる。この結果、
配線１５１，１５２の断線や隣り合う配線１５１，１５
２同士の間の短絡を防止できる。

【００５６】特に、この実施形態では、図５によって良
く分かるように、第１マスクレジスト１１９の厚みを薄
くする一方、第２マスクレジスト１２６の厚みを厚くし
ている。第１マスクレジスト１１９の厚みを薄くしてい
るので、第１のフォトリソグラフィでアスペクト比をさ
らに小さくすることができる。したがって、形成すべき
配線１５１，１５２が細い場合や配線１５１，１５２同
士の間隔が狭い場合でも、第１配線層１２２，１２３を
精度良く形成できる。また、第１マスクレジストの開口
１２０ａを大きくしながらも、ベースメサ部１０４のう
ちエミッタメサ部１０５の側方へはみ出した部分（これ
を「外部ベース部分」と呼ぶ。）の表面に、保護レジス
ト１１７の開口１１６ａ，１１６ｂ（図２、図３参照）
や第１マスクレジスト１１９の第１開口１２０ａ，１２
０ｂ（図４参照）を、それらの間に位置合わせ誤差を加
味して配置できる。

【００５７】なお、第２マスクレジスト１２６の厚みを
厚くしているため、第２のフォトリソグラフィでのアス
ペクト比が相対的に大きくなる（ただし、それでも従来
のアスペクト比よりは小さい。）が、第２配線層１３
１，１３２のレイアウトの自由度が大きくなっているの
で、第２配線層１３１，１３２の幅を若干広げたり、第
２配線層１３１，１３２同士の間隔を若干広げることが
できる。これにより、第２配線層１３１，１３２の断線
や隣り合う第２配線層１３１，１３２同士の間の短絡を
防止できる。

【００５８】この例では、エミッタ配線領域では、第２
マスクレジスト１２６の第２開口１２５ａを定める境界
１２７（図５参照）は第１マスクレジスト１１９の第１
開口１２０ａが占める領域外にあり、第１配線層１２２
の幅よりも第２配線層１３１の幅が広くなっている。し
たがって、全体としてエミッタ配線１５１の幅１３６を
広げることができ、エミッタ配線１５１の抵抗を低減で
きる。

【００５９】また、ベース配線領域では、第２マスクレ
ジスト１２６の第２開口１２５ｂを定める境界のうちエ
ミッタ配線側の部分１２８ｉ（図５参照）が、第１マス
クレジスト１１９の第１開口１２０ｂが占める領域内に
ある。したがって、エミッタ配線１５１の一部をなす第
２配線層１３１とベース配線１５２の一部をなす第２配
線層１３２との間の間隔を広げることができる。したが
って、上記のようにエミッタ配線１５１の第２配線層１
３１の幅を広げた場合でも、エミッタ配線１５１とベー
ス配線１５２との間の短絡や静電容量増大を防止でき
る。

【００６０】さらに、第２マスクレジスト１２６の第２
開口１２５ｂを定める境界のうちエミッタ配線側の部分
１２８ｉを、エミッタ配線１５１の第２配線層１３１の
幅を広げた分（寸法）以上に第１開口１２０ｂの内側に
位置させれば、第２マスクレジスト１２６のうちエミッ
タ配線とベース配線の間に相当する部分の幅１３５を、
第１マスクレジスト１１９の幅より広げることができ
る。そのようにした場合、第２マスクレジスト１２６の
厚さを厚くした場合でも第２マスクレジスト１２６を精
度良く形成できる。この結果、配線１５１，１５２の断
線や隣り合う配線１５１，１５２同士の間の短絡をさら
に有効に防止できる。

【００６１】一方、第２マスクレジスト１２６の第２開
口１２５ｂを定める境界のうち反対側の部分１２８ｏ
が、第１マスクレジスト１１９の第１開口１２０ｂが占
める領域外にある。したがって、ベース配線１５２の一
部をなす第２配線層１３２の幅を広げて、全体としてベ
ース配線１５２の幅を広げることができ、ベース配線１
５２の抵抗を低減できる。

【００６２】図９は、このようにして作製されたヘテロ
接合バイポーラトランジスタから素子周辺部へ延びるエ
ミッタ配線１５１、ベース配線１５２の平面パターンレ
イアウトを示している。この図９では、メサ段差１１
１，１１０，１０９、オーミック電極１０６，１０７等
のエミッタ配線１５１、ベース配線１５２に隠れた部分
は破線で示されている。

【００６３】エミッタ配線１５１は、エミッタオーミッ
ク電極１０６の長手方向に関して実質上全領域を覆い、
エミッタメサ部１０５の幅よりも広い一定の幅で図９に
おける上方向に連続して延びて、素子周辺部１４２に至
っている。ベース配線１５２は、各ベースオーミック電
極１０７の長手方向に関して実質上全領域を覆い、それ
ぞれベースメサ部１０４上からコレクタオーミック電極
１０８上までの一定の幅で図９における下方向に連続し
て延びて、素子周辺部１４３に至っている。エミッタ配
線１５１のうちメサ段差１１０，１０９を越える部分１
５１ａ、ベース配線１５２のうちメサ段差１１０，１０
８，１０９を越える部分１５２ａは、それぞれ下地から
浮いたエアブリッジ構造となっている。

【００６４】なお、コレクタオーミック電極につながる
配線は、図示を省略されている。

【００６５】素子周辺部１４２，１４３では、エミッタ
配線１５１、ベース配線１５２の幅を広げて、そのまま
ヘテロ接合バイポーラトランジスタ（素子）をパッケー
ジに実装する際のワイヤボンド接続部、またはフリップ
チップ実装用バンプの形成部として用いることができ
る。

【００６６】あるいは、エミッタ配線１５１、ベース配
線１５２を素子周辺部１４２，１４３から延長して集積
回路の配線へ接続しても良い。これにより、このヘテロ
接合バイポーラトランジスタを、その性能を劣化させる
ことなく、集積回路の要素として用いることができる。

【００６７】知られているように、ヘテロ接合バイポー
ラトランジスタの高周波における性能を高めるために
は、エミッタ幅（エミッタメサ部の幅）１３７と外部ベ
ース幅（外部ベース部分の幅）１３８（図８参照）を狭
く設定すべきである。この理由は、第１に、エミッタ幅
１３７が狭いほど、エミッタメサ部１０５の直下の真性
トランジスタ部分に対してベースオーミック電極１０７
を近接でき、ベース抵抗を低減できるからである。第２
に、外部ベース幅１３８が狭いほど、寄生ベースコレク
タ容量を低減でき、高周波における性能を向上できるか
らである。

【００６８】この実施形態では、素子の性能を高めるた
めにエミッタ幅１３７を１．５μｍ、外部ベース幅１３
８を２μｍに設定したが、心配されたエミッタ配線１５
１、ベース配線１５２の断線や、エミッタ配線１５１と
ベース配線１５２との間の短絡が生じることはなく、素
子の歩留りが低下することはなかった。なお、従来の製
造方法では、エミッタオーミック電極１０６上、ベース
オーミック電極１０７上の配線形状の精度が良くないた
め、配線の断線や配線同士の間の短絡が生じて、素子の
歩留りを低下させることになる。

【００６９】なお、図３中に示した保護レジスト１１７
を形成する際の熱処理工程は、後の工程の熱処理で保護
レジスト１１７に変形や発泡を生じさせないために必要
とされる。したがって、保護レジスト１１７を形成する
際の熱処理の温度は、後の熱処理の温度と同じか又はそ
れよりも高いのが好ましい。

【００７０】この実施形態では、保護レジスト１１７の
材料として、ノボラックを主体としたポジレジストを使
用した。このレジストは、熱処理の高温時に軟化し、丸
みを帯びるので、給電用導電性膜１０４を全面で断線す
ることなく形成できる。

【００７１】また、第１マスクレジスト１１９を不溶化
するための熱処理工程は、第２のフォトリソグラフィ工
程におけるレジスト材料の塗布時、露光、現像時に、第
１マスクレジスト１１９が溶解しないようにするために
必要とされる。つまり、第１マスクレジスト１１９をフ
ォトリソグラフィ用の溶剤に対して不溶化しておくこと
によって、第２マスクレジスト１２６の第２開口１２５
ａ，１２５ｂ内に第１マスクレジスト１１９が露出して
も、第１マスクレジスト１１９がフォトリソグラフィ用
の溶剤に溶けるのを防止できる。これにより配線の精度
を高めることができる。特に、この実施形態では、エミ
ッタ配線１５１の第１配線層１２２の幅よりも第２配線
層１３１の幅を広くするために第２マスクレジスト１２
６の第２開口１２５ａを定める境界１２７（図５参照）
を第１マスクレジスト１１９の第１開口１２０ａが占め
る領域外に設定しているので、第１マスクレジスト１１
９を不溶化している意義が大きい。

【００７２】第１マスクレジスト１１９を不溶化するた
めの熱処理工程では、その熱処理のせいで保護レジスト
１１７が変形、発泡して、給電用導電性膜１１８に亀裂
が生じるおそれがある。そのため、保護レジスト１１７
が変形、発泡しないよう、第１マスクレジスト１１９を
不溶化するための熱処理の温度を、保護レジスト１１７
を形成した際の熱処理の温度よりも低く設定するのが好
ましい。

【００７３】この実施形態では、第１マスクレジスト１
１９の材料として保護レジスト１１７の材料と同じノボ
ラックを主体としたポジレジストを使用したため、熱処
理の過程で第１マスクレジスト１１９が軟化し、丸みを
帯びるとともに、熱処理後に、フォトリソグラフィ用の
溶剤への溶解性が減少することとなった。

【００７４】また、第２の電解メッキ工程によって第２
配線層１３１，１３２を析出させた後、熱処理を行って
第２マスクレジスト１２６を不溶化し、更に、第３のマ
スクレジストを形成し、第３の電解メッキを行うといっ
た具合に、本発明の工程を繰り返すことで配線の厚みを
更に厚くすることも可能である。

【００７５】本発明は、微細なエミッタオーミック電
極、あるいはベースオーミック電極に接続する配線の形
成を主とした発明であるため、上述のＧａＡｓ基板上に
形成したＡｌＧａＡｓ／ＧａＡｓ系のヘテロ接合バイポ
ーラトランジスタに限らず、全てのヘテロ接合バイポー
ラトランジスタに適用が可能である。

【００７６】例えば、ＧａＡｓ基板上であっても、エミ
ッタ層の一部にＧａＩｎＰ、ＡｌＧａＩｎＰ、ＧａＩｎ
ＡｓＰ等、Ｉｎや燐を含む材料を用いる場合もある。

【００７７】また、ベース層にＡｌＧａＡｓ、ＩｎＧａ
Ａｓ、あるいはそのＡｌやＩｎの組成を傾斜（グレーデ
ィッド）したものを用いる場合もある。

【００７８】また、ベース層とコレクタ層の組成をかえ
て、エミッタベース間とベースコレクタ間との両方をヘ
テロ接合にする場合もある。

【００７９】ＧａＡｓ基板以外では、ＩｎＰ基板上で、
エピタキシャル層にＩｎＧａＡｓ、ＩｎＡｌＡｓや、Ｉ
ｎＰ等を主として用いることも可能である。

【００８０】あるいは、ＧａＮ、ＡｌＧａＮ等の窒化物
系の材料、Ｓｉ、ＳｉＧｅ等の材料を用いることも可能
である。

【００８１】また、電解メッキにより析出させる金属と
しては金（Ａｕ）の例を示したが、銅（Ｃｕ）等、その
他の金属を析出させても良い。

【００８２】また、上記製造方法中では、露出した半導
体表面部分を被覆する絶縁膜の形成については説明をし
ていない。しかし、実際には、工程中も含めて必要以上
の半導体表面の露出を避けることが好ましい場合が多
く、必要に応じて各工程の間で絶縁膜を形成することが
好ましい。その場合は、絶縁膜を部分的にエッチングし
て、電極などの各材料が相互に接するコンタクトホール
を形成する。

【００８３】（第２実施形態）第１実施形態の説明に用
いたのと同じ図を参照しながら、第２実施形態のヘテロ
接合バイポーラトランジスタの製造方法について説明す
る。

【００８４】図１に示したメサ部１０５，１０４，１０
３，１０２の形成工程から図３に示した給電用導電性膜
１１８の形成工程までは、第１実施形態と同様に進め
る。

【００８５】次に、導電性薄膜１１８上にフォトレジス
トを塗布し、露光、現像を含む第１のフォトリソグラフ
ィを行って、図４に示すように、エミッタ配線領域、ベ
ース配線領域に対応した第１開口１２０ａ，１２０ｂを
有する厚さ２．０μｍの第１マスクレジスト１１９を形
成する。この例では、第１マスクレジスト１１９の材料
としてネガ型のフォトレジストを用いるものとする。

【００８６】次に、導電性膜１１８を陰極として第１の
電解メッキを行って、第１開口１２０ａ，１２０ｂ内に
それぞれ厚さ１．５μｍの金を析出させて第１配線層１
２２，１２３を形成する。第１配線層１２２はエミッタ
配線の一部をなし、第１配線層１２３はベース配線の一
部をなす。

【００８７】次に、第１実施形態で行った第１の配線層
形成後第２のフォトリソグラフィ前の熱処理工程を省略
して、この上にフォトレジストを塗布し、露光、現像を
含む第２のフォトリソグラフィを行って、エミッタ配線
領域、ベース配線領域に対応した第２開口１２５ａ，１
２５ｂを有する厚さ４μｍの第２マスクレジスト１２６
を形成する。この例では、第２マスクレジスト１２６の
材料はポジ型、ネガ型のいずれであっても良い。

【００８８】この第２実施形態では、第１マスクレジス
ト１１９の材料としてネガ型のフォトレジストを用いて
いるので、第２のフォトリソグラフィにおける露光時に
第１マスクレジスト１１９の第１開口１２０ａ，１２０
ｂ近傍部分が露光されたとしても、第２のフォトリソグ
ラフィにおける現像時に第１マスクレジスト１１９のそ
の部分が溶解することはない。したがって、上記熱処理
工程を省略しても支障がなく、それによって配線形成の
ためのプロセスを簡素化できる。

【００８９】次に、図６に示すように、導電性膜１１８
を陰極として第２の電解メッキを行って、第２開口１２
５ａ，１２５ｂ内にそれぞれ厚さ３．５μｍの金を析出
させて第２配線層１３１，１３２を形成する。

【００９０】以降の工程は、第１実施形態と同様に進め
て、ヘテロ接合バイポーラトランジスタを作製する。

【００９１】この第２実施形態によれば、第１実施形態
と同様の作用効果を奏することができる。すなわち、２
回のフォトリソグラフィと２回の電解メッキでエミッタ
配線１５１、ベース配線１５２を形成しているので、所
定の厚みの配線を形成する場合、従来（１回のフォトリ
ソグラフィと１回の電解メッキで配線を形成する場合）
に比して、各フォトリソグラフィでのマスクレジスト１
１９，１２６の厚みを薄くすることができる。この結
果、各フォトリソグラフィでレジスト１１９，１２６の
厚みと開口１２０ａ，１２０ｂ；１２５ａ，１２５ｂの
幅との比（アスペクト比）や、レジスト１１９，１２６
の厚みとレジスト１１９，１２６の幅１３５との比（ア
スペクト比）を小さくすることができる。したがって、
形成すべき配線１５１，１５２が細い場合や配線１５
１，１５２同士の間隔が狭い場合でも、配線１５１，１
５２を精度良く形成できる。この結果、配線１５１，１
５２の断線や隣り合う配線１５１，１５２同士の間の短
絡を防止できる。したがって、エミッタ幅１３７と外部
ベース幅１３８が狭く設定された高性能のヘテロ接合バ
イポーラトランジスタを、歩留りを低下させることなく
作製することができる。

【００９２】（第３実施形態）図１０〜図１２を参照し
て、第３実施形態の電界効果トランジスタの製造方法、
およびそのような電界効果トランジスタを含む集積回路
の製造方法を説明する。

【００９３】まず、図１０の断面図に示すように、Ｇａ
Ａｓよりなる半絶縁性基板２０１上に、厚さ０．０５μ
ｍのｎ型ＧａＡｓ層チャンネル層２０２をエピタキシャ
ル成長し、フォトリソグラフィおよびエッチングを行っ
て、チャンネル層２０２からなるメサ部を形成する。な
お、このメサ部をチャンネル層と同じ符号２０２で表す
ものとする。

【００９４】次に、この上にオーミック接合を形成する
ための材料を蒸着し、熱処理を行って、メサ部２０２の
表面上で互いに離間した領域にソースオーミック電極２
０３、ドレインオーミック電極２０５を形成する。さら
に、ショットキー接合を形成するための材料を蒸着し、
ソースオーミック電極２０３とドレインオーミック電極
２０５との間の領域に、公知の手法によって断面略Ｔ字
状のショットキーゲート電極２０４を形成する。

【００９５】次に、ソースオーミック電極２０３、ショ
ットキーゲート電極２０４、ドレインオーミック電極２
０５と素子周辺の外部端子（図示せず）へをつなぐソー
ス配線、ゲート配線、ドレイン配線を、以下の手順で形
成する。なお、各工程での作製条件は、第１実施形態の
対応する工程のものと同じである。

【００９６】まず、図１０中に示すように、保護レジス
ト２１７を形成する。この保護レジスト２１７のパター
ンは、ソースオーミック電極２０３、ショットキーゲー
ト電極２０４、ドレインオーミック電極２０５上にそれ
ぞれ開口２１６ａ，２１６ｂ，２１６ｃを有し、残りの
領域全域を被覆するものである。保護レジスト２１７
は、丸みを帯びた断面形状を有し、メサ段差２０９を滑
らかに確実に被覆する。

【００９７】続いて、この上に全域に、給電用導電性膜
２１８を形成する。このとき保護レジスト２１７が丸み
を帯びた形状となっているので、導電性薄膜２１８が断
線することなく全面を均一に被覆することができる。

【００９８】次に、図１１に示すように、第１のフォト
リソグラフィを行って、導電性膜２１８上に、ソース配
線領域、ゲート配線領域、ドレイン配線領域に対応した
第１開口２２０ａ，２２０ｂ，２２０ｃを有する厚さ
２．０μｍの第１マスクレジスト２１９を形成する。こ
の例では、第１マスクレジスト２１９の材料としてポジ
型のフォトレジストを用いるものとする。

【００９９】次に、導電性膜２１８を陰極として第１の
電解メッキを行って、第１開口２２０ａ，２２０ｂ，２
２０ｃ内にそれぞれ厚さ１．５μｍの金を析出させて第
１配線層２２１，２２２，２２３を形成する。第１配線
層２２１ソース配線の一部をなし、第１配線層２２２は
ゲート配線の一部をなし、第１配線層２２３はドレイン
配線の一部をなす。

【０１００】次に、熱処理を行って、図１１中に示すよ
うに、第１マスクレジスト２１９を硬化させて、フォト
リソグラフィ用の溶剤（特に現像剤）に対して不溶化す
る。なお、この熱処理の過程で、第１マスクレジスト２
１９は、粘性が低下して丸みを帯びた断面形状になる。

【０１０１】次に、第２のフォトリソグラフィを行っ
て、ソース配線領域、ゲート配線領域、ドレイン配線領
域に対応した第２開口２２５ａ，２２５ｂ，２２５ｃを
有する厚さ４μｍの第２マスクレジスト２２６を形成す
る。この例では、第２マスクレジスト２２６の材料はポ
ジ型、ネガ型のいずれであっても良い。

【０１０２】この例では、第２マスクレジスト２２６の
第２開口２２５ａ，２２５ｂ，２２５ｃは、それぞれ第
１マスクレジスト２１９の第１開口２２０ａ，２２０
ｂ，２２０ｃに一部が重なるパターンになっている。詳
しくは、ゲート配線領域では、第２マスクレジスト２２
６の第２開口２２５ｂを定める境界は第１マスクレジス
ト２１９の第１開口２２０ｂが占める領域外にある。ま
た、ソース配線領域、ドレイン配線領域では、それぞれ
第２マスクレジスト２２６の第２開口２２５ａ，２２５
ｃを定める境界のうちゲート配線側の部分２２５ｉが、
第１マスクレジスト２１９の第１開口２２０ａ，２２０
ｃが占める領域内にある。一方、第２マスクレジスト２
２６の第２開口２２５ａ，２２５ｃを定める境界のうち
反対側の部分２２５ｉが、第１マスクレジスト２１９の
第１開口２２０ａ，２２０ｃが占める領域外にある。

【０１０３】次に、導電性膜２１８を陰極として第２の
電解メッキを行って、第２マスクレジスト２２６の第２
開口２２５ａ，２２５ｂ，２２５ｃ内にそれぞれ厚さ
３．５μｍの金を析出させて第２配線層２３１，２３
２，２３３を形成する。第２マスクレジスト２２６の第
２開口２２５ａ，２２５ｂ，２２５ｃと第１マスクレジ
スト２１９の第１開口２２０ａ，２２０ｂ，２２０ｃと
がそれぞれ一部重なっているので、第２配線層２３１，
２３２，２３３はそれぞれ第１配線層２２１，２２２，
２２３とオーバラップした状態になる。したがって、第
２配線層２３１は第１配線層２２１と導通してソース配
線２５１の一部をなし、第２配線層２３２は第１配線層
２２２と導通してゲート配線２５２の一部をなし、第２
配線層２３３は第１配線層２２３と導通してドレイン配
線２５３の一部をなす。

【０１０４】次に、図１２に示すように、第２マスクレ
ジスト２２６及び不溶化した第１マスクレジスト２１９
を、例えば剥離用の溶剤によって溶解して、または酸素
を含むプラズマによるアッシング（灰化）によって除去
する。

【０１０５】次に、溶液を用いたウエットエッチング又
はドライエッチングを行って、導電性膜２１８のうち配
線領域以外の領域に存する部分を除去する。これによ
り、基板２０１上に残された導電性膜２１８ａ、第１配
線層２２１、第２配線層２３１からなるソース配線２５
１と、基板１０１上に残された導電性膜２１８ｂ、第１
配線層２２２、第２配線層２３２からなるゲート配線２
５２と、基板１０１上に残された導電性膜２１８ｃ、第
１配線層２２３、第２配線層２３３からなるドレイン配
線２５３とを互いに電気的に分離する。

【０１０６】最後に、保護レジスト２１７を、例えば剥
離用の溶剤によって溶解して、または酸素を含むプラズ
マによるアッシング（灰化）によって除去する。

【０１０７】このようにして、ソースオーミック電極２
０３、ショットキーゲート電極２０４、ドレインオーミ
ック電極２０５と素子周辺の外部端子（図示せず）をつ
なぐソース配線２５１、ゲート配線２５２、ドレイン配
線２５３を形成して、電界効果トランジスタを作製す
る。

【０１０８】以上の工程により、ソース配線２５１、ゲ
ート配線２５２、ドレイン配線２５３の最終的な厚み
は、実質上第１実施形態と同様に、第１配線層２２１，
２２２，２２３の厚み１．５μｍと第２配線層２３１，
２３２，２３３の厚み３．５μｍとの合計５．０μｍと
なる。

【０１０９】この製造方法では、２回のフォトリソグラ
フィと２回の電解メッキでソース配線２５１、ゲート配
線２５２、ドレイン配線２５３を形成しているので、所
定の厚みの配線を形成する場合、従来（１回のフォトリ
ソグラフィと１回の電解メッキで配線を形成する場合）
に比して、各フォトリソグラフィでのマスクレジスト２
１９，２２６の厚みを薄くすることができる。この結
果、各フォトリソグラフィでレジスト２１９，２２６の
厚みと開口２２０ａ，１２０ｂ，２２０ｃ；２２５ａ，
２２５ｂ，２２５ｃの幅との比（アスペクト比）や、レ
ジスト２１９，２２６の厚みとレジスト２１９，２２６
の幅との比（アスペクト比）を小さくすることができ
る。したがって、形成すべき配線２５１，２５２，２５
３が細い場合や配線２５１，２５２，２５３同士の間隔
が狭い場合でも、配線２５１，２５２，２５３を精度良
く形成できる。この結果、配線２５１，２５２，２５３
の断線や隣り合う配線２５１，２５２，２５３同士の間
の短絡を防止できる。

【０１１０】また、この実施形態では、第１実施形態と
同様に、第１マスクレジスト２１９の厚みを薄くする一
方、第２マスクレジスト２２６の厚みを厚くしている。
第１マスクレジスト２１９の厚みを薄くしているので、
第１のフォトリソグラフィでアスペクト比をさらに小さ
くすることができる。したがって、形成すべき配線２５
１，２５２，２５３が細い場合や配線２５１，２５２，
２５３同士の間隔が狭い場合でも、第１配線層２２１，
２２２，２２３を精度良く形成できる。

【０１１１】なお、第２マスクレジスト２２６の厚みを
厚くしているため、第２のフォトリソグラフィでのアス
ペクト比が相対的に大きくなる（ただし、それでも従来
のアスペクト比よりは小さい。）が、第２配線層２３
１，２３２，２３３のレイアウトの自由度が大きくなっ
ているので、第２配線層２３１，２３２，２３３の幅を
若干広げたり、第２配線層２３１，２３２，２３３同士
の間隔を若干広げることができる。これにより、第２配
線層２３１，２３２，２３３の断線や隣り合う第２配線
層２３１，２３２，２３３同士の間の短絡を防止でき
る。

【０１１２】この例では、ゲート配線領域では、第２マ
スクレジスト２２６の第２開口２２５ｂを定める境界２
２７（図１１参照）は第１マスクレジスト２１９の第１
開口２２０ｂが占める領域外にあり、第１配線層２２２
の幅よりも第２配線層２３２の幅が広くなっている。し
たがって、全体としてゲート配線配線２５２の幅を広げ
ることができ、ゲート配線２５２の抵抗を低減できる。

【０１１３】また、ソース配線領域、ドレイン配線配線
では、第２マスクレジスト２２６の第２開口２２５ａ，
２２５ｃを定める境界のうちゲート配線側の部分２２５
ｉが、第１マスクレジスト２１９の第１開口２２０ａ，
２２０ｃが占める領域内にある。したがって、ゲート配
線２５２の一部をなす第２配線層２３２とソース配線２
５１、ドレイン配線２５３の一部をなす第２配線層２３
１，２３３との間の間隔を広げることができる。したが
って、上記のようにゲート配線２５２の第２配線層２３
２の幅を広げた場合でも、ゲート配線２５２とソース配
線２５１、ドレイン配線２５３との間の短絡や静電容量
増大を防止できる。

【０１１４】知られているように、電界効果トランジス
タの高周波における性能を高めるためには、ゲート長２
３７を短くするとともにソースオーミック電極２０３、
ドレインオーミック電極２０５とショットキーゲート電
極２０４との間の距離２３８を短くすべきである。

【０１１５】この実施形態では、素子の性能を高めるた
めに、図１２中に示すゲート長２３７を０．１μｍ、ソ
ースオーミック電極２０３、ドレインオーミック電極２
０５とショットキーゲート電極２０４との間の距離２３
８を１μｍに設定した。また、平面的には、ソース配線
２５１、ゲート配線２５２、ドレイン配線２５３は、そ
れぞれソースオーミック電極２０３、ショットキーゲー
ト電極２０４、ドレインオーミック電極２０５の長手方
向に関して実質上全領域を覆い、それぞれ下地のオーミ
ック電極の幅よりも広い一定の幅で連続して素子周辺部
まで延在するものとした。しかし、心配されたソース配
線２５１、ゲート配線２５２、ドレイン配線２５３の断
線や、それらの配線２５１，２５２，２５３の間の短絡
が生じることはなく、素子の歩留りが低下することはな
かった。なお、従来の製造方法では、ソースオーミック
電極２０３上、ショットキーゲート電極２０４上、ドレ
インオーミック電極２０５上の配線形状の精度が良くな
いため、配線の断線や配線同士の間の短絡が生じて、素
子の歩留りを低下させることになる。

【０１１６】また、第１実施形態と同様に、素子周辺部
では、ソース配線２５１、ゲート配線２５２、ドレイン
配線２５３の幅を広げて、電界効果トランジスタ（素
子）をパッケージに実装する際のワイヤボンド接続部、
またはフリップチップ実装用バンプの形成部として用い
ることができる。

【０１１７】あるいは、ソース配線２５１、ゲート配線
２５２、ドレイン配線２５３を素子周辺部から延長して
集積回路の配線へ接続しても良い。これにより、この電
界効果トランジスタを、その性能を劣化させることな
く、集積回路の要素として用いることができる。

【０１１８】また、第１マスクレジスト２１９の材料と
してネガ型のフォトレジストを用いることによって、第
２実施形態と同様に、第１の配線層形成後第２のフォト
リソグラフィ前の熱処理工程（第１マスクレジスト２１
９をフォトリソグラフィ用の溶剤に対して不溶化するた
めの熱処理工程）を省略することができる。それによ
り、配線形成のためのプロセスを簡素化できる。

【０１１９】この実施形態では、ＧａＡｓチャンネルに
よるショットキー接合型のゲート電極を有する電界効果
トランジスタを製造する例を示したが、これに限られる
ものではない。この発明は、チャンネル層、あるいはシ
ョットキー電極が接する半導体層の近傍にヘテロ接合を
有するヘテロ接合型の電界効果トランジスタや、チャン
ネルとゲート電極の間に絶縁膜を用いた構造の電界効果
トランジスタを製造する場合にも同様に適用することが
できる。

【０１２０】

【発明の効果】以上より明らかなように、この発明の配
線の形成方法によれば、形成すべき配線が細い場合や配
線同士の間隔が狭い場合でも、断線や短絡が生じないよ
うに配線を精度良く形成できる。

【０１２１】また、この発明のトランジスタの製造方法
によれば、配線を精度良く形成でき、トランジスタの歩
留りを高めることができる。

【０１２２】また、この発明のトランジスタおよび集積
回路は、歩留り良く作製され、高周波における性能が高
いものとなる。

【図面の簡単な説明】

【図１】 この発明の第１実施形態のヘテロ接合バイポ
ーラトランジスタの製造方法における、メサ部とオーミ
ック電極の形成工程を示す断面図である。

【図２】 図１のものを上方から見たところを示す平面
図である。

【図３】 上記製造方法における保護レジストと給電用
導電性膜の形成工程を示す断面図である。

【図４】 上記製造方法における第１マスクレジストと
第１配線層の形成工程を示す断面図である。

【図５】 上記製造方法における第２マスクレジストの
形成工程を示す断面図である。

【図６】 上記製造方法における第２配線層の形成工程
を示す断面図である。

【図７】 上記製造方法におけるマスクレジストと導電
性膜の除去工程を示す断面図である。

【図８】 上記製造方法によって形成された配線を示す
断面図である。

【図９】 上記製造方法によって形成された配線を示す
平面図である。

【図１０】 この発明の第２実施形態の電界効果トラン
ジスタの製造方法における、メサ部、オーミック電極、
保護レジスト、給電用導電性膜の形成工程を示す断面図
である。

【図１１】 上記製造方法における第１マスクレジス
ト、第１配線層、第２マスクレジスト、第２配線層の形
成工程を示す断面図である。

【図１２】 上記製造方法によって形成された配線を示
す断面図である。

【図１３】 従来の配線の形成方法を説明する図であ
る。

【符号の説明】

１０１，２０１ 半導体基板 １１８，２１８ 給電用導電性膜 １１９，２１９ 第１マスクレジスト １２０ａ，１２０ｂ，２２０ａ，２２０ｂ，２２０ｃ
第１開口 １２２，１２３ 第１配線層 １２６，２２６ 第２マスクレジスト １２５ａ，１２５ｂ，２２５ａ，２２５ｂ，２２５ｃ
第２開口 １３１，１３２，２３１，２３２，２３３ 第２配線層 １５１ エミッタ配線 １５２ ベース配線 ２５１ ソース配線 ２５２ ゲート配線 ２５３ ドレイン配線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/331 Ｈ０１Ｌ 29/80 Ｆ 21/338 29/812 Ｆターム(参考） 4M104 AA05 AA07 BB14 CC01 CC03 DD34 DD37 DD52 DD64 DD65 FF03 FF07 GG06 GG11 HH14 HH20 5F003 AP02 AP03 BA92 BE90 BF06 BH01 BH08 BH16 BH18 BH99 BM02 BM03 BP94 BZ03 5F033 GG02 HH11 HH13 HH18 JJ01 JJ11 JJ13 JJ18 KK01 MM05 MM08 MM13 PP15 PP19 PP27 QQ37 RR30 XX24 XX31 5F102 GB01 GC01 GD01 GJ05 GL05 GS04 GV01 GV03 GV05 GV06 HC01 HC15 HC30

Claims (12)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に給電用導電性膜を形成す
   る工程と、 第１のフォトリソグラフィを行って、上記導電性膜上
   に、配線領域に対応した第１開口を有する第１マスクレ
   ジストを形成する工程と、 上記導電性膜を陰極として第１の電解メッキを行って、
   上記第１開口内に金属を析出させて第１配線層を形成す
   る工程と、 熱処理を行って、上記第１マスクレジストを硬化させて
   フォトリソグラフィ用の溶剤に対して不溶化する工程
   と、 第２のフォトリソグラフィを行って、上記第１マスクレ
   ジストの第１開口に少なくとも一部が重なる領域に第２
   開口を有する第２マスクレジストを形成する工程と、 上記導電性膜を陰極として第２の電解メッキを行って、
   上記第２マスクレジストの第２開口内に金属を析出させ
   て第２配線層を形成する工程を有することを特徴とする
   配線の形成方法。
2. 【請求項２】 請求項１に記載の配線の形成方法におい
   て、 剥離剤を用いて上記各マスクレジストを除去する工程
   と、 上記導電性膜のうち配線領域以外の領域に存する部分を
   除去する工程を有することを特徴とする配線の形成方
   法。
3. 【請求項３】 請求項１または２に記載の配線の形成方
   法において、 上記第１マスクレジストをネガ型のレジスト材料で形成
   して、上記第１の配線層形成後第２フォトリソグラフィ
   前の熱処理工程を省略したことを特徴とする配線の形成
   方法。
4. 【請求項４】 請求項１、２または３に記載の配線の形
   成方法において、 上記第２マスクレジストの第２開口を定める境界の少な
   くとも一部が、上記第１マスクレジストの第１開口が占
   める領域内にあることを特徴とする配線の形成方法。
5. 【請求項５】 請求項１乃至４のいずれか一つに記載の
   配線の形成方法において、 上記第２マスクレジストの第２開口を定める境界の少な
   くとも一部が、上記第１マスクレジストの第１開口が占
   める領域外にあることを特徴とする配線の形成方法。
6. 【請求項６】 請求項１乃至５のいずれか一つに記載の
   配線の形成方法において、 上記第１マスクレジストの厚みを薄くする一方、上記第
   ２マスクレジストの厚みを厚くしたことを特徴とする配
   線の形成方法。
7. 【請求項７】 オーミック接合電極、ショットキー接合
   電極の少なくとも一方を有するトランジスタを作製する
   トランジスタの製造方法であって、 半導体基板上に上記オーミック接合電極、ショットキー
   接合電極の少なくとも一方を形成した後、請求項１乃至
   ６のいずれか一つに記載の配線の形成方法を用いて、上
   記オーミック接合電極またはショットキー接合電極と外
   部端子とをつなぐ配線を形成することを特徴とするトラ
   ンジスタの製造方法。
8. 【請求項８】 エミッタオーミック接合電極とベースオ
   ーミック接合電極を有するヘテロ接合バイポーラ型のト
   ランジスタを作製するトランジスタの製造方法であっ
   て、 半導体基板上に上記エミッタオーミック接合電極とベー
   スオーミック接合電極を形成した後、請求項１乃至６の
   いずれか一つに記載の配線の形成方法を用いて上記エミ
   ッタオーミック接合電極、ベースオーミック接合電極と
   外部端子とをつなぐエミッタ配線、ベース配線を形成す
   るとともに、 上記エミッタ配線またはベース配線の第１配線層の境界
   位置よりも第２配線層の境界位置を、他方の配線に対向
   する領域でその他方の配線に対して離間させることを特
   徴とするトランジスタの製造方法。
9. 【請求項９】 請求項８に記載のトランジスタの製造方
   法において、 上記ベース配線の第１配線層の境界位置よりも第２配線
   層の境界位置を、エミッタ配線に対向する領域でそのエ
   ミッタ配線に対して離間させる一方、上記エミッタ配線
   の第１配線層の境界位置よりも第２配線層の境界位置
   を、ベース配線に対向する領域でそのベース配線に対し
   て接近させることを特徴とするトランジスタの製造方
   法。
10. 【請求項１０】 請求項７乃至９のいずれか一つに記載
    のトランジスタの製造方法を用いて製造されたことを特
    徴とするトランジスタ。
11. 【請求項１１】 請求項１乃至６のいずれか一つに記載
    の配線の形成方法を用いて製造されたことを特徴とする
    集積回路。
12. 【請求項１２】 請求項７乃至９のいずれか一つに記載
    のトランジスタの製造方法を用いて製造されたことを特
    徴とする集積回路。