JP2002231879A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002231879A
JP2002231879A JP2001022972A JP2001022972A JP2002231879A JP 2002231879 A JP2002231879 A JP 2002231879A JP 2001022972 A JP2001022972 A JP 2001022972A JP 2001022972 A JP2001022972 A JP 2001022972A JP 2002231879 A JP2002231879 A JP 2002231879A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
wiring board
electrode
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001022972A
Other languages
English (en)
Inventor
Kenji Maeda
健児 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001022972A priority Critical patent/JP2002231879A/ja
Publication of JP2002231879A publication Critical patent/JP2002231879A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 第１の半導体素子を配線基板に接着した後、
第２の半導体素子を第１の半導体素子上に接着していた
ため、第１の半導体素子と配線基板が反った状態で第２
の半導体素子を接着する必要があり、第２の半導体素子
を第１の半導体素子に確実に接着することが困難であっ
た。 【解決手段】 第１の半導体素子２０と第２の半導体素
子２２とを接着剤２５によって接着した後に、第１の半
導体素子と配線基板とを接着剤２５により接着し、第１
の半導体素子２０の電極、第２の半導体素子２２の電極
と配線基板２６の電極部とを金属細線２７によって電気
的に接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体素子
を積層して配線基板に搭載した半導体装置の製造方法に
関するものであり、特に、半導体素子どうしを接着した
後に、それらの半導体素子の積層体を配線基板に搭載す
る半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来から、携帯機器を中心に電子機器の
小型化が進展し、半導体素子の実装構造体の小型化が要
望されてきた。そこで、複数の半導体素子を積層して立
体的な半導体装置として構成することにより、実装面積
が小さい半導体装置が実用化されている。
【０００３】以下、従来の半導体装置の製造方法につい
て図面を参照しながら説明する。
【０００４】図５は従来の半導体装置の製造方法を示す
図である。
【０００５】図５（ａ）に示すように、図示しない第１
の半導体ウェハーの裏面を研削して所要の厚みに加工し
た後、第１の半導体ウェハーに形成された複数の第１の
半導体素子どうしの境界部をブレードによって切断して
分割し、第１の半導体素子１の裏面を配線基板２上に第
１の接着剤３を介して接着する。
【０００６】次に図５（ｂ）に示すように、図示しない
第２の半導体ウェハーの裏面を研削して所要の厚みに加
工した後、ブレードを用いて複数の第２の半導体素子ど
うしの境界部を切断して分割し、第２の半導体素子４の
裏面を第１の半導体素子１の電極形成面に第２の接着剤
５を介して接着する。
【０００７】次に図５（ｃ）に示すように、第１の半導
体素子１の電極および第２の半導体素子４の電極と配線
基板２の電極部とを金やアルミニウム等からなる金属細
線６により電気的に接続する。
【０００８】次に図５（ｄ）に示すように、配線基板２
に配置された第１の半導体素子１、第２の半導体素子４
および金属細線６を封止樹脂７によって封止し、配線基
板２の裏面電極に半田ボール等からなる外部端子８を形
成する。その後、半導体装置単位ごとの配線基板２の境
界部を切断して分割する。
【０００９】次に、別の従来例について図面を用いて説
明する。
【００１０】図６および図７は、２枚の半導体ウェハー
の裏面どうしを接着した後に半導体素子のサイズに分割
した積層体を配線基板に搭載する半導体装置の製造工程
を示す図である。
【００１１】まず図６（ａ）に示すように、複数の第１
の半導体素子９が形成された第１の半導体ウェハー１０
および複数の第２の半導体素子１１が形成された第２の
半導体ウェハー１２を用意する。
【００１２】次に図６（ｂ）に示すように、第１の半導
体ウェハー１０および第２の半導体ウェハー１２の裏面
どうしを接着剤１３を介して接着する。
【００１３】次に図６（ｃ）に示すように、第１の半導
体ウェハー１０の電極にバンプ１４を形成した後、半導
体素子どうしの境界部をブレードを用いて切断して半導
体素子ごとに分割する。ここで、それぞれの半導体ウェ
ハーに形成された半導体素子のサイズおよび形状は同一
であるので、その裏面どうしが接着された半導体ウェハ
ーをブレードを用いて一括して切断している。
【００１４】次に図７（ａ）に示すように、第１の半導
体素子９の電極に形成されたバンプ１４と配線基板１５
の電極部とを電気的に接続する。バンプ１４と配線基板
１５の電極部との電気的接続は、あらかじめ配線基板１
５上に図示しない樹脂を塗布しておき、その樹脂上にバ
ンプ１４が形成された第１の半導体素子９を塔載して加
圧することで、バンプ１４を配線基板１５の電極部に接
続している。
【００１５】そして、第２の半導体素子１１の電極と配
線基板１５の電極部とを金属細線１６で電気的に接続す
る。その後、配線基板１５の上面に複数個存在する第１
の半導体素子９と第２の半導体素子１１が積層した積層
体を全て封止樹脂１７によって封止した後、半導体装置
ごとの境界部１８をブレードによって切断して個々の半
導体装置に分割する。
【００１６】次に図７（ｂ）に示すように、配線基板１
５の裏面電極に半田等からなる外部端子１９を形成す
る。
【００１７】
【発明が解決しようとする課題】しかしながら従来の半
導体装置の製造方法は、以下の点が課題となる。
【００１８】まず第１に、図５に示したように、第１の
半導体素子の配線基板への接着工程において、接着剤の
硬化時に第１の半導体素子および配線基板の熱膨張係数
が異なることが要因となって、第１の半導体素子および
配線基板がともに反ってしまう。特に、近年の半導体装
置の小型化に伴って、半導体素子の厚みが２００[μｍ]
以下の場合は、半導体素子の剛性が極度に低下し、第１
の半導体素子および配線基板の反り量が大きくなる。
【００１９】図８は、図５に示した従来の半導体装置の
製造方法によって第１の半導体素子を配線基板に塔載し
て接着剤を硬化させた時の状態を示す断面図である。
【００２０】図８に示すように、第１の半導体素子１を
配線基板２に搭載して接着すると、両者が接着された状
態で反ってしまう。しかしながら、第１の半導体素子１
の上面に搭載する第２の半導体素子は平坦であるので、
第１の半導体素子と第２の半導体素子とを接着面全面に
わたって確実に接着することは困難である。
【００２１】第２に、図６および図７に示したように、
２枚の半導体ウェハーを半導体素子ごとに切断する前
に、２枚の半導体ウェハーの裏面どうしを接着し、ブレ
ードによって接着した２枚の半導体ウェハーを切断して
半導体素子ごとに分離するために、２枚の半導体ウェハ
ーそれぞれに形成される半導体素子は同一サイズ、同一
形状であることが必要である。
【００２２】したがって、積層する半導体素子に外形上
の寸法の大小で制約を設けることは、半導体装置を設計
する上で著しく応用範囲を限定することとなる。
【００２３】本発明は前記従来の課題を解決するもので
あり、２枚の半導体ウェハーを半導体素子どうしの境界
部で切断して個別の半導体素子を用意した後、それぞれ
の半導体素子を接着した積層体を配線基板に搭載するこ
とで、多様なサイズ、形状の半導体素子の組合せに対応
し、また、製造工程において配線基板および半導体素子
の反りを抑制し、安定した半導体素子どうしの接着を達
成する半導体装置の製造方法を提供することを目的とす
る。
【００２４】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の半導体装置の製造方法は、第１の半
導体ウェハーに形成された第１の半導体素子どうしの境
界部を切断して個別の第１の半導体素子を用意する工程
と、第２の半導体ウェハーに形成された第２の半導体素
子どうしの境界部を切断して個別の第２の半導体素子を
用意する工程と、前記第１の半導体素子の回路形成面と
前記第２の半導体素子の裏面とを接着して半導体素子の
積層体を形成する工程と、前記積層体を構成する前記第
１の半導体素子の裏面と配線基板の電極部形成面とを接
着する工程と、前記第１の半導体素子の電極、前記第２
の半導体素子の電極と前記配線基板の電極部とを金属細
線で電気的に接続する工程とからなる。
【００２５】また、第１の半導体ウェハーの電極にバン
プを形成する工程と、前記第１の半導体ウェハーに形成
された第１の半導体素子どうしの境界部を切断して個別
の第１の半導体素子を用意する工程と、第２の半導体ウ
ェハーに形成された第２の半導体素子どうしの境界部を
切断して個別の第２の半導体素子を用意する工程と、前
記第１の半導体素子の裏面と前記第２の半導体素子の裏
面とを接着して半導体素子の積層体を形成する工程と、
前記積層体を構成する前記第１の半導体素子の電極に形
成されたバンプと配線基板の第１の電極部とを電気的に
接続する工程と、前記第２の半導体素子の電極と前記配
線基板の第２の電極部とを金属細線で電気的に接続する
工程とからなる。
【００２６】また、個別の第１の半導体素子のサイズは
個別の第２の半導体素子のサイズと異なる。
【００２７】また、半導体素子の積層体の剛性よりも配
線基板の剛性は小さい。
【００２８】前記構成の通り、本発明の半導体装置の製
造方法は、配線基板に半導体素子を接着する前に、２個
の個別の半導体素子を接着して構成した半導体素子の積
層体を配線基板に塔載することで、配線基板と第１の半
導体素子とを接着する接着剤の硬化時に配線基板が反ろ
うとする応力に対して積層体が対抗し、反りが発生する
ことなく確実に半導体素子どうしを接着することができ
る。
【００２９】また、第１の半導体素子の電極と配線基板
の電極部とをバンプによって電気的に接続することによ
って配線長を短くすることができるので、高周波デバイ
ス等に応用した場合に、信号電送の遅延を防止すること
ができる。
【００３０】また、個別の第１の半導体素子のサイズは
個別の第２の半導体素子のサイズと異なっていてもよ
く、従来のように半導体ウェハーを接着した後に半導体
素子を形成する場合のような、サイズおよび形状が同一
の半導体素子の組合せに限定されなくてもよい。
【００３１】また、第１の半導体素子の剛性または第２
の半導体素子の剛性は配線基板の剛性よりも小さくても
よく、第１の半導体素子と第２の半導体素子とが接着し
て構成された半導体素子の積層体の高い剛性によって、
配線基板の反りを抑制しながら半導体素子の積層体を安
定して配線基板に接着することができる。
【００３２】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法の一実施形態を図面を用いて説明する。
【００３３】まず、本発明の半導体装置の製造方法の第
１の実施形態について説明する。
【００３４】図１は本実施形態の半導体装置の製造方法
に用いる半導体ウェハーの平面図である。
【００３５】図１（ａ）に示すように、複数の第１の半
導体素子２０が形成された第１の半導体ウェハー２１を
用意する。
【００３６】また図１（ｂ）に示すように、複数の第２
の半導体素子２２が形成された第２の半導体ウェハー２
３を用意する。
【００３７】ここで、第１の半導体ウェハー２１内およ
び第２の半導体ウェハー２３内の実線は、半導体素子ど
うしの境界部２４を表しており、それぞれの半導体素子
のサイズおよび形状は同一であっても異なっていてもよ
く、特に限定されない。なお、本実施形態では第１の半
導体素子２０が第２の半導体素子２２よりも大きい。
【００３８】まず、第１の半導体ウェハー２１に形成さ
れた第１の半導体素子２０どうしの境界部２４、第２の
半導体ウェハー２３の第２の半導体素子２２どうしの境
界部２４をブレードにより切断してそれぞれ個別の半導
体素子に分離する。
【００３９】図２は本実施形態の半導体装置の製造方法
の各工程を示した断面図である。
【００４０】図２（ａ）に示すように、第１の半導体素
子２０の電極形成面のうち電極を除く部分と第２の半導
体素子２２の裏面とを接着剤２５を介して接着する。な
お、接着剤２５は本実施形態では、硬化温度が１００〜
２００[℃]のエポキシ樹脂からなる熱硬化性樹脂を用い
ているが、硬化温度が２５０〜４００[℃]のポリイミド
樹脂からなる熱可塑性樹脂でもよい。
【００４１】ここで、第１の半導体素子２０の裏面と第
２の半導体素子２２の裏面とを接着した半導体素子の積
層体の剛性は、第１の半導体素子２０のみの剛性または
第２の半導体素子２２のみの剛性よりも大きい。また、
半導体素子の積層体の剛性は配線基板の剛性よりも大き
い。
【００４２】次に図２（ｂ）に示すように、半導体素子
の積層体を構成する第１の半導体素子２０の裏面と配線
基板２６の電極形成部とを位置合わせした後、接着剤２
５を介して接着する。
【００４３】なお、本実施形態では、配線基板２６と第
１の半導体素子２０とを接着する接着剤２５の材料は、
図２（ａ）で示した２個の半導体素子の裏面どうしを接
着するための接着剤２５と同一のものを用いるが、双方
のいずれにも熱可塑性樹脂を用いる場合は、配線基板２
６上における接着時に、積層体の半導体素子どうしの接
着力を弱めないために、半導体素子どうしを接着する熱
可塑性樹脂の硬化温度を、第１の半導体素子２０と配線
基板２６とを接着する熱可塑性樹脂の硬化温度よりも高
く設定することが必要である。また、本実施形態では配
線基板２６の材料はガラスエポキシ等の樹脂であるが、
セラミックであってもよい。
【００４４】このように、第１の半導体素子２０の裏面
と第２の半導体素子２２の裏面とを接着して構成した積
層体の剛性は、第１の半導体素子２０のみの剛性よりも
大きくなるので、半導体素子の積層体と配線基板との接
着時における熱膨張率の相違に起因した配線基板の反り
の影響を受けることなく、半導体素子どうしの安定した
接着を確保しながら配線基板の反りを平坦に矯正し、半
導体素子と配線基板との安定した接着を確保できる。
【００４５】次に図２（ｃ）に示すように、第１の半導
体素子２０の電極および第２の半導体素子２２の電極と
配線基板２６の電極部とを、例えば金またはアルミニウ
ムの金属細線２７により電気的に接続する。本実施形態
では、第１の半導体素子２０の電極、第２の半導体素子
２２の電極と金属細線２７により接続される配線基板２
６の電極部はそれぞれ異なるが、配線基板２６上の同一
の電極部と第１の半導体素子２０の電極、第２の半導体
素子２２の電極とを金属細線２７により電気的に接続し
てもよい。
【００４６】また本実施形態では、第１の半導体素子２
０の電極と配線基板２６の電極部とを金属細線２７によ
って電気的に接続した後に、第２の半導体素子２２の電
極と配線基板２６の電極部とを金属細線２７によって電
気的に接続しているが、それぞれの半導体素子の電極に
接続する金属細線２７が互いに接触することがなけれ
ば、金属細線２７を接続する電極および電極部の順序に
ついては、特に限定されるものではない。
【００４７】次に図２（ｄ）に示すように、第１の半導
体素子２０、第２の半導体素子２２および金属細線２７
を、硬化温度が１５０〜２００[℃]のエポキシ樹脂から
なる熱硬化性の封止樹脂２８によって封止する。なお、
封止樹脂２８の材料はエポキシ樹脂に限定されるもので
はなく、熱硬化性の樹脂であればよい。
【００４８】そして、ガラスエポキシまたはセラミック
からなる配線基板２６の裏面電極に半田ボール等の外部
端子２９を設け、半導体装置ごとに配線基板２６をブレ
ードを用いて個別に切断して分割する。なお、配線基板
２６の分割は外部端子２９を設ける前に行ってもよい。
【００４９】本実施形態では２個の半導体素子を積層し
て配線基板２６に塔載したが、３個以上の半導体素子を
接着した後に、配線基板２６に塔載してもよい。
【００５０】以上、本実施形態の半導体装置の製造方法
は、それぞれの半導体ウェハーを切断して個別の半導体
素子を形成した後に半導体素子どうしを接着するので、
異なるサイズ、形状の半導体素子どうしでも組み合わせ
て接着することができ、多様な半導体素子のサイズ、形
状を組み合わせた半導体素子の積層体を配線基板に搭載
することが可能になる。
【００５１】また、第１の半導体素子を配線基板に搭載
する前に２個の半導体素子を積層して接着した後に、半
導体素子の積層体を配線基板に接着するので、半導体素
子どうしを確実に接着した状態で配線基板に搭載、接着
することができ、半導体素子の積層体の高い剛性を利用
して配線基板との接着時に発生する反りを矯正すること
が可能となり、安定性の高い半導体素子と配線基板との
接着状態を確保できる。
【００５２】次に、半導体装置の製造方法の第２の実施
形態について説明する。
【００５３】前記した半導体装置の製造方法と同一の内
容については省略し、共通の構成要件には共通の符号を
付す。
【００５４】図３は本実施形態の半導体装置の製造方法
の各工程の平面図である。
【００５５】まず図３（ａ）に示すように、複数の第１
の半導体素子３０が形成された第１の半導体ウェハー３
１の電極に図示しないバンプを形成した後、第１の半導
体素子３０どうしの境界部３２をブレードで切断する。
なお、第１の半導体素子３０どうしの境界部３２をブレ
ードで切断して分離した後に、個別の第１の半導体素子
３０の電極にバンプを形成してもよい。
【００５６】次に図３（ｂ）に示すように、複数の第２
の半導体素子３３が形成された第２の半導体ウェハー３
４に形成された第２の半導体素子３３どうしの境界部３
２をブレードにより切断し、個別の第２の半導体素子３
３を用意する。
【００５７】次に図４（ａ）に示すように、その電極に
バンプ３５が形成された第１の半導体ウェハー３１を切
断して分離し、第１の半導体素子３０を用意する。
【００５８】次に図４（ｂ）に示すように、バンプ３５
が形成された第１の半導体素子３０の裏面に、図３
（ｂ）で示した第２の半導体ウェハー３４を切断して分
離した第２の半導体素子３３の裏面を接着剤３６を介し
て接着する。なお、本実施形態では第１の半導体素子３
０が第２の半導体素子３３よりも平面方向で大きいが、
これらの２つの半導体素子の大小関係は限定されるもの
ではなく、第２の半導体素子３３が第１の半導体素子３
０よりも大きくてもよい。また、接着剤３６の材料は、
本実施形態では硬化温度が１００〜２００[℃]の例えば
エポキシからなる熱硬化性樹脂を用いているが、硬化温
度が２５０〜４００[℃]の例えばポリイミドからなる熱
可塑性樹脂でもよい。
【００５９】次に図４（ｃ）に示すように、第１の半導
体素子３０の電極形成面または配線基板３７の電極部形
成面に液状の接着剤３８を塗布して、第１の半導体素子
３０の電極形成面と配線基板３７の電極部形成面とを接
着するとともに、第１の半導体素子３０の電極形成面に
形成されたバンプ３５と配線基板３７の電極部とを電気
的に接続する。そして、第２の半導体素子３３の電極と
配線基板３７の電極部とを金やアルミニウムなどの金属
からなる金属細線３９によって電気的に接続する。な
お、接着剤３８の材料は、接着剤３６と同一のものを用
いるが、双方のいずれにも熱可塑性樹脂を用いる場合
は、配線基板３７上における接着時に、２個の積層した
半導体素子どうしの接着力を弱めないために、２個の半
導体素子どうしを接着する熱可塑性樹脂の硬化温度を、
第１の半導体素子３０と配線基板３７とを接着する熱可
塑性樹脂の硬化温度よりも高く設定することが必要であ
る。また、バンプ３５と配線基板３７の電極部との電気
的接続は、第２の半導体素子３３の上面からヒータを備
えた圧着ツールによって加重しながら加熱することによ
って行う。
【００６０】また、本実施形態では配線基板３７の材料
はガラスエポキシ等の樹脂であるが、セラミックであっ
てもよい。
【００６１】次に図４（ｄ）に示すように、第１の半導
体素子３０、第２の半導体素子３３および金属細線３９
を配線基板３７の上面部において封止樹脂４０によって
封止した後、配線基板３７を半導体装置ごとにブレード
を用いて切断して分割する。なお、配線基板３７の分割
は、２個の積層した半導体素子を配線基板３７に搭載す
る前に行ってもよい。
【００６２】以上、本実施形態の半導体装置の製造方法
は、それぞれの半導体ウェハーを切断して個別の半導体
素子を形成した後に半導体素子どうしを接着するので、
異なるサイズ、形状の半導体素子どうしでも組み合わせ
て接着することができ、多様な半導体素子サイズ、形状
を組み合わせた半導体素子の積層体を配線基板に搭載す
ることが可能になる。
【００６３】また、第１の半導体素子を配線基板に搭載
する前に２個の半導体素子を積層して接着した後に、半
導体素子の積層体を配線基板に接着するので、半導体素
子どうしを確実に接着した状態で配線基板に搭載、接着
し、半導体素子の積層体の高い剛性を利用して配線基板
との接着時に発生する反りを矯正することが可能とな
り、第１の半導体素子の電極に形成されたバンプと配線
基板の電極部との安定した電気的接続を確保することが
できる。
【００６４】さらに、本実施形態のようにバンプを介し
て第１の半導体素子と配線基板とを電気的に接続するこ
とにより、第１の半導体素子の電極と配線基板の電極部
との配線長が短くなって、高周波デバイス等に応用した
場合に信号遅延を防止することが可能となる。
【００６５】
【発明の効果】以上、本発明の半導体装置の製造方法に
より、配線基板に半導体素子を塔載して接着する前に、
２個の半導体素子どうしを接着し、その半導体素子の積
層体を配線基板に塔載、接着することで、半導体素子ど
うしの安定した接着を確保できる。
【００６６】また、半導体素子と配線基板とを接着時に
発生する熱膨張係数の相違に起因した配線基板の反りに
対して、半導体素子の積層体の高い剛性が対抗すること
で配線基板の反りを矯正し、半導体素子と配線基板また
は半導体素子の電極に形成されたバンプと配線基板の電
極部との安定した電気的接続を確保することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置の製造方法を
示す平面図
【図２】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図３】本発明の一実施形態の半導体装置の製造方法を
示す平面図
【図４】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図５】従来の半導体装置の製造方法を示す断面図
【図６】従来の半導体装置の製造方法を示す図
【図７】従来の半導体装置の製造方法を示す断面図
【図８】従来の半導体装置の製造方法を示す断面図
【符号の説明】
１ 第１の半導体素子 ２ 配線基板 ３ 第１の接着剤 ４ 第２の半導体素子 ５ 第２の接着剤 ６ 金属細線 ７ 封止樹脂 ８ 外部端子 ９ 第１の半導体素子 １０ 第１の半導体ウェハー １１ 第２の半導体素子 １２ 第２の半導体ウェハー １３ 接着剤 １４ バンプ １５ 配線基板 １６ 金属細線 １７ 封止樹脂 １８ 境界部 １９ 外部端子 ２０ 第１の半導体素子 ２１ 第１の半導体ウェハー ２２ 第２の半導体素子 ２３ 第２の半導体ウェハー ２４ 境界部 ２５ 接着剤 ２６ 配線基板 ２７ 金属細線 ２８ 封止樹脂 ２９ 外部端子 ３０ 第１の半導体素子 ３１ 第１の半導体ウェハー ３２ 境界部 ３３ 第２の半導体素子 ３４ 第２の半導体ウェハー ３５ バンプ ３６ 接着剤 ３７ 配線基板 ３８ 接着剤 ３９ 金属細線 ４０ 封止樹脂
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 第１の半導体ウェハーに形成された第１
    の半導体素子どうしの境界部を切断して個別の第１の半
    導体素子を用意する工程と、第２の半導体ウェハーに形
    成された第２の半導体素子どうしの境界部を切断して個
    別の第２の半導体素子を用意する工程と、前記第１の半
    導体素子の回路形成面と前記第２の半導体素子の裏面と
    を接着して半導体素子の積層体を形成する工程と、前記
    積層体を構成する前記第１の半導体素子の裏面と配線基
    板の電極部形成面とを接着する工程と、前記第１の半導
    体素子の電極、前記第２の半導体素子の電極と前記配線
    基板の電極部とを金属細線で電気的に接続する工程とか
    らなることを特徴とする半導体装置の製造方法。
  2. 【請求項２】 第１の半導体ウェハーの電極にバンプを
    形成する工程と、前記第１の半導体ウェハーに形成され
    た第１の半導体素子どうしの境界部を切断して個別の第
    １の半導体素子を用意する工程と、第２の半導体ウェハ
    ーに形成された第２の半導体素子どうしの境界部を切断
    して個別の第２の半導体素子を用意する工程と、前記第
    １の半導体素子の裏面と前記第２の半導体素子の裏面と
    を接着して半導体素子の積層体を形成する工程と、前記
    積層体を構成する前記第１の半導体素子の電極に形成さ
    れたバンプと配線基板の第１の電極部とを電気的に接続
    する工程と、前記第２の半導体素子の電極と前記配線基
    板の第２の電極部とを金属細線で電気的に接続する工程
    とからなることを特徴とする半導体装置の製造方法。
  3. 【請求項３】 個別の第１の半導体素子のサイズは個別
    の第２の半導体素子のサイズと異なることを特徴とする
    請求項１または請求項２に記載の半導体装置の製造方
    法。
  4. 【請求項４】 半導体素子の積層体の剛性よりも配線基
    板の剛性は小さいことを特徴とする請求項１または請求
    項２に記載の半導体装置の製造方法。
JP2001022972A 2001-01-31 2001-01-31 半導体装置の製造方法 Pending JP2002231879A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001022972A JP2002231879A (ja) 2001-01-31 2001-01-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001022972A JP2002231879A (ja) 2001-01-31 2001-01-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002231879A true JP2002231879A (ja) 2002-08-16

Family

ID=18888310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001022972A Pending JP2002231879A (ja) 2001-01-31 2001-01-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002231879A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191053A (ja) * 2003-12-24 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
WO2006046299A1 (ja) * 2004-10-29 2006-05-04 Spansion Llc マルチチップパッケージおよびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191053A (ja) * 2003-12-24 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
TWI381459B (zh) * 2003-12-24 2013-01-01 Renesas Electronics Corp Semiconductor device and manufacturing method thereof
WO2006046299A1 (ja) * 2004-10-29 2006-05-04 Spansion Llc マルチチップパッケージおよびその製造方法
JPWO2006046299A1 (ja) * 2004-10-29 2008-05-22 スパンション エルエルシー マルチチップパッケージおよびその製造方法

Similar Documents

Publication Publication Date Title
US9704788B2 (en) Power overlay structure and method of making same
JP4409455B2 (ja) 半導体装置の製造方法
JP2002289769A (ja) 積層型半導体装置およびその製造方法
JP5543086B2 (ja) 半導体装置及びその製造方法
JP2010251347A (ja) 半導体装置の製造方法
JP2002368190A (ja) 半導体装置およびその製造方法
JP2000269411A (ja) 半導体装置及びその製造方法
JPH0794553A (ja) 半導体装置およびその製造方法
JP2011003715A (ja) 半導体装置
JP2021048195A (ja) 半導体装置及び半導体装置の製造方法
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2002270720A (ja) 半導体装置およびその製造方法
JP4626445B2 (ja) 半導体パッケージの製造方法
JP2014203868A (ja) 半導体装置及び半導体装置の製造方法
JP2002231879A (ja) 半導体装置の製造方法
JP3419398B2 (ja) 半導体装置の製造方法
JP2002252309A (ja) 半導体チップのパッケージ構造及びパッケージ方法
JP2012015446A (ja) 半導体装置の製造方法
JP3132458B2 (ja) 半導体装置の実装構造及び実装方法
JP2012099693A (ja) 半導体装置の製造方法
JP2002170848A (ja) 回路基板
JP2002299547A (ja) 積層型半導体装置およびその製造方法
JP2012089579A (ja) 半導体装置の製造方法
JPH0936119A (ja) 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット
JP2003234451A (ja) 半導体装置およびその製造方法