JP2002217274A

JP2002217274A - 半導体装置の作製方法

Info

Publication number: JP2002217274A
Application number: JP2001010850A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2001-01-18
Filing date: 2001-01-18
Publication date: 2002-08-02

Abstract

(57)【要約】【課題】半導体装置の作製工程において、大面積基板を
搬送したりカセットに保持させたりする際、基板は相当
量反る。この反りは、特に縦型バッチ処理装置におい
て、処理能力の低下につながる。すなわち、この反りの
ため前記カセットに収納された基板の間隔を広めに作製
しなければならないので、カセットに収納できる基板の
数が減る。【解決手段】基板のカセット２０６の中央付近に、基板
を持つための保持部２０３を設け、基板２０１の反りを
減少させる。ロボットアーム２０４は、カセット２０６
と干渉しないようにフォーク状の形状を成している。あ
るいは、基板のカセット２１２の中央付近に、基板を持
つための保持部２０９を設け、基板２０７の反りを減少
させる。ロボットアーム２１０は、カセット２１２と干
渉しないようにフォーク状の形状を成している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、大面積基板を搬送
する装置を用いて半導体装置を作製する方法に関する。
あるいは、大面積基板を搬送により収納し熱処理を行う
装置を用いて半導体装置を作製する方法に関する。前記
装置には、移載機、縦型バッチ処理装置等がある。縦型
バッチ処理装置には、縦型熱処理装置などがある。

【０００２】

【従来技術】一般に、半導体装置の製造工程には、熱処
理工程が欠かせない。前記熱処理工程には、半導体膜の
熱酸化工程や半導体膜の結晶化工程や水素化工程などが
ある。本熱処理工程によく用いられるのが、縦型バッチ
処理装置である。半導体装置の製造工程に用いられる縦
型バッチ処理装置は、半導体膜が成膜された基板を鉛直
方向に複数並べた状態で処理を行うため、そのような名
称で呼ばれる。前記鉛直方向は、正確に重力の向きと一
致していなくてもかまわない。見た目に明らかに鉛直方
向から斜めに傾いているものも考案されている。複数に
並んだ前記基板はある間隔で隣接しており、通常この間
隔はどの基板間でも同様に設計される。この場合、基板
の垂線は鉛直方向に一致し、前記基板の上方から複数に
並べられた基板を見たとき全ての基板が重なって見え
る。同様の装置で横型バッチ処理装置と呼ばれるものが
あるが、本装置は基板を水平方向に複数並べて処理を行
うものである。この場合、基板の垂線は水平方向に一致
する。

【０００３】半導体装置の製造工程に好んで縦型バッチ
処理装置が用いられるのは、フットプリントの大きさが
横型のものと比較して抑えられるからである。一般に、
クリーンルームの単位面積あたりの値段は非常に高く、
そのため僅かでもフットプリントの小さな装置がコスト
ダウンに必要である。また、縦型のものの方が不純物を
熱処理室に混入させにくいという特長もある。

【０００４】基板を収納するものとして、基板を保持す
るための突起物を有するカセットをよく用いる。基板に
不純物が入らないように、上記カセットは石英製のもの
がよく用いられる。縦型パッチ処理装置に基板を収納す
るためのカセットは、通常石英製であり、石英ボートと
呼ばれる。

【０００５】基板を石英ボートから出し入れするため
に、一般にロボットによる搬送方法が採られる。すなわ
ち、ロボットアームに基板を載せ１枚１枚石英ボートに
搬出入する方法が一般に採られる。なお、上記石英ボー
トに代表されるように基板を収納するものを本明細書中
では、カセットと呼称することとする。カセットが用い
られる装置には、例えば、移載機や、縦型バッチ処理装
置や、縦型熱処理装置や、基板の洗浄装置などがある。

【０００６】縦型熱処理装置の概観について、図４を用
いて説明する。不純物混入を防ぐため、基板が熱処理さ
れる部屋は石英チューブ２１８で形成されており、その
まわりにヒーターユニット２１９が配置される。ヒータ
ユニットは、基板を所望の温度に昇温させることができ
る。石英チューブ２１８の下には、基板を収納するため
の石英ボート２２０があり、その下には石英テーブル２
２１が配置される。

【０００７】石英ボート２２０には基板を支えるための
複数の突起物が形成されており、これらの突起物に基板
を保持させることで、複数の基板を石英ボートに収納す
ることができる。石英ボート２２０の下には石英テーブ
ル２２１が設けてあり、通常、石英チューブ内で、温度
が一様でない部分に配置される。基板を石英ボート２２
０に収納した後、ボートエレベータユニット２２２によ
り、石英ボート２２０を上方に移動させ、石英チューブ
に格納する。最上部まで石英ボートが移動すると、石英
チューブ内が密封される。これにより、加熱領域の雰囲
気を制御できる。また、石英チューブを高圧容器２２３
にて覆うことにより、石英チューブ内の圧力を制御する
ことが可能となる。

【０００８】

【発明が解決しようとする課題】ガラス基板上に形成さ
れた半導体装置の量産工場で用いられるガラス基板の大
きさは、例えば各々一辺の長さが３００×４００mmであ
り、あるいは６００×７２０mmであり、厚さは０.３〜
１.１mm程度である。前記ガラス基板の厚さは、基板の
軽量化やコスト削減の要請から薄くなる傾向にあり、こ
れからの標準的な厚さは、０.４〜０.８mm程度になると
考えられている。よって、このような非常に薄い大面積
の基板をロボットアームに載せ搬送するには、基板の反
りを考慮に入れた装置の設計を行わねばならない。実
際、大面積の基板をロボットアームを用いて搬送すると
き、基板が大きくたわむ様子が見て取れる。よって、基
板を石英ボートに収納する際は、基板間距離をある程度
大きく採らなければ、隣合う基板同士が接触することに
なる。しかしながら、あまりに基板間距離を大きくとる
と、クリーンルームの天井の高さがあまりにも高くなる
か、縦型バッチ処理装置の一度に処理できる基板枚数が
あまりに少なくなるかのどちらかとなる。いずれにせよ
これらの問題はコスト高につながる。特に、縦型熱処理
装置の場合、一回の処理のコストが非常に高いことか
ら、処理能力の向上は、多大なコスト削減につながる。
本発明は、基板間距離をより縮めることにより、装置に
収納できる基板枚数を増やすのに必要な技術を提供す
る。

【０００９】

【課題を解決するための手段】本発明は、ロボットアー
ムの形状や、基板が収納されるカセットの形状を工夫す
ることで、上記課題を解決する。本発明を、図１を用い
て説明する。一般に基板１０１をロボットアーム１０２
で保持した場合、基板の自重により反りが生じる。この
反りの量をt1とする。（図１(a)）また、基板１０１と
同様の基板１０３を、石英ボート１０４に収納すると、
やはり基板の自重により反りが生じる。この反りの量を
t2とする。（図１(b)）このとき、基板１０３は突起物
１０５により保持される。また、ロボットアームの厚み
をt3とする。

【００１０】ここで、基板を上方から順に石英ボートに
収納する場合を考える。基板の表面にゴミが付着する影
響を考えると、基板を上方から収納する方が好ましい。
もし、基板を下方から収納すると、収納しようとしてい
る基板から、前記基板の直下にあるすでに収納された基
板へゴミが落ちる可能性がでる。ゴミは半導体の工程に
おいて歩留まりを低下させる原因となるので、このよう
な事態は好ましくない。

【００１１】基板を上方から順に石英ボートに収納する
場合は、図１(c)に相当し、直前に収納された基板と次
に収納しようとする基板の中央部分が、基板の反りによ
り非常に近づいてしまうので、基板間の距離を基板の反
りが無い場合以上に広くとる必要が生じる。石英ボート
１０４に基板を最大数入れたときの隣接する基板間の距
離をｄとすると、基板を上方から順番に収納する場合、
基板間距離は、ｄ−（t1+t2）となる。図１(d)に基板間
距離ｄを示した。ここで、基板間距離ｄは通常一定値で
あるが、異なる基板間距離が存在する場合は、それらの
最小値で定義する。よって、ｄ＞t1+t2…（１）でなければならなくなる。

【００１２】一般に、基板が大面積になればなるほど、
また、基板が薄くなればなるほど、t1+t2はより大きく
なるので、条件式（１）はより制限の大きなものとな
る。現在、量産現場で使用されるガラス基板のサイズは
各々一辺の長さが６００×７２０mm程度、厚さは０.４
〜０.８mm程度であることから、例えば、サイズは前記
のものを用い、厚さ０.７mmのものを用いた場合、t1＝
５mm、t2＝１０mm程度となる。基板の厚さが０.５mm程
度となると、さらにt1とt2とが大きくなるので、基板の
反りの問題はさらに深刻となる。これらの値は、ロボッ
トアームの幅や石英ボートの突起物１０５の長さに大き
く依存するが、前記ロボットアームの幅を１００mm程
度、石英ボートの突起物１０５の長さを数mmから数十mm
程度とした場合とした。このとき条件式（１）はｄ＞１
５mmとなる。機械の動作上、基板を搬出入する際に、ロ
ボットアームの上下に余裕が無くてはならない。基板を
石英ボートの上方より順に搬入する場合、前記ロボット
アーム上の基板の上に必要な余裕の分をＤ１、前記ロボ
ットアーム上の基板の下に必要な余裕の分をＤ２、とす
る。Ｄ１は通常、基板をロボットアームにてカセットに
搬入する際に、前記基板とその直上にある障害物（通常
はカセットに収められている基板）との距離を指す。ま
た、Ｄ２は通常、基板をロボットアームにてカセットに
搬入する際に、基板と該基板の直下に位置するカセット
の突起物との距離を指す。

【００１３】Ｄ１、Ｄ２は共に少なくとも５mm程度はあ
る方がよいので、基板間距離ｄは１５+５+５＝２５mm以
上とした方がよい。Ｄ１、Ｄ２はロボットの動作精度に
大きく依存するので、精度が高くなればなるほど、その
値は小さくできる。本発明の主旨から、Ｄ１、Ｄ２はで
きるだけ小さい方が好ましいことは言うまでもない。す
なわち、条件式（１）はさらに制限が付いて、ｄ＞t1+t2+Ｄ１+Ｄ２…（２）となる。

【００１４】本発明は、t1とt2とをほとんど０にするこ
とで、搬送に余裕を持たせ、カセットに於ける基板間距
離をできるだけ小さくする技術を提供する。基板がカセ
ットに収納されているときの基板の反りt2をほとんど０
にするためには、カセットの中央辺りに基板を保持する
ものがあればよい。基板の中央において、基板を保持す
ることは、基板に傷をつける危険性があり、あまり好ま
しくないように思えるが、実際の半導体の製造工程にお
いては、大面積基板は多面取りされるので、基板の中央
には半導体素子が作製されないことが多い。よって、本
方法を採っても半導体装置の作製工程において歩留まり
を低下させることはない。

【００１５】カセットの中央に基板を保持するものがあ
るので、ロボットアームも前記カセットに合わせた形状
にする必要がある。大面積基板を保持するロボットアー
ムは、通常突起部が２本のフォークのような形状を成し
ており、本形状により安定に基板を搬送できるようにな
っている。ロボットアームとカセットの関係を図２(a)
を用いて説明する。図２は側面図である。ロボットアー
ム２０４は、基板をカセット２０６に収納する際、カセ
ットの中央部分に設けられた大面積基板の保持部２０３
と干渉しないように、フォーク状に作られている。フォ
ークの本数は通常２本であるが、基板の反りt1を小さく
するために、３本以上にしてもよい。図２において、ロ
ボットアーム２０４が２箇所に示してあるのは、ロボッ
トアームを成すフォークの２本を示す。あるいはフォー
クの１本１本の面積を広くとり、基板の反りt1を小さく
してもよい。基板は保持部２０３と突起物２０５にて保
持される。これにより、t1をほとんど０にすることがで
きる。

【００１６】本発明は基板が多面取りであるときには、
ある程度基板の傷を気にしないで適用出来る。もし大面
積基板を３分割するのであれば、大面積基板２０７を中
央の２カ所に設けた基板保持部２０９で支える構成をと
ってもよい。この場合を、図２(b)に示す。図２は側面
図である。基板を搬送するロボットアーム２１０は、３
本の突起物をもつ構成にするとより基板の反りが抑制で
きるので好ましい。図２において、ロボットアーム２１
０が３箇所に示してあるのは、ロボットアームを成すフ
ォークの３本を示す。カセット２１２にある突起物２１
１と、保持部２０９により基板が保持される。このため
基板の反りが抑えられる。

【００１７】基板のカセットへの搬出入の余裕を多く確
保するためには、保持部２０９の厚さが薄ければ薄いほ
どよい。保持部２０９の厚さは、保持部の本数が多くな
ればなるほど保持部１つ当たりにかかる重量が小さくで
きるので、より薄いものが作製可能となる。

【００１８】縦型バッチ処理装置の中で、特に縦型熱処
理装置を使用する場合、熱処理により被処理物が雰囲気
と反応し変質することがあるので、前記熱処理は減圧下
で行われると好ましい。減圧の条件は、加熱の効率や、
変質の防止効果を考えると、１０〜１００００Paの範囲
が適当である。その他、プラズマ処理装置などにも本発
明が適用できるが、プラズマ処理装置は減圧手段を有し
ており、減圧手段を有する縦型バッチ処理装置にも本発
明が適用できる。

【００１９】また、本発明は基板を裏表逆にすることも
可能である。すなわち、ロボットアームで基板に触れる
部分を半導体素子の形成領域以外とし、搬送すれば、基
板を裏表逆にしても問題なく搬送できる。基板を裏にす
る利点は、例えば、基板の上にゴミが乗った場合でも、
該ゴミは基板の裏面に付くので、半導体工程の歩留まり
を低下させる原因が減ることにある。基板を裏表逆にし
ての搬送を可能とするロボットアームを図３に示す。ロ
ボットアーム２１３には、基板を保持するための突起物
２１４が設けてあり、該突起物が基板に触れる箇所に
は、半導体素子の形成領域がこないようにする。例え
ば、そのような領域は基板の中央部分や、基板の縁の近
くなどがある。図３の下部に基板の例を示す。基板２１
５は、半導体素子の形成領域２１６とそれ以外の領域２
１７で構成され、前記それ以外の領域２１７に突起物２
１４が触れるようにすればよい。

【００２０】図５に本発明のカセット２２４とロボット
アーム２２５を示す。前記カセット２２４には、基板の
縁の部分以外を保持する保持部２２６が設けてあり、こ
の部分には基板の素子領域がこないように作られてい
る。保持部２２６には、点状や線状の突起物を設け基板
を保持してもよい。ロボットアーム２２５はフォーク状
となっており、基板をカセットに搬入もしくは搬出する
際には保持部２２６とロボットアーム２２５とが干渉し
ないように設計されている。

【００２１】本発明の本質は、基板の４角以外の部分に
て基板を保持させることで基板の反りを抑え、基板の収
納能力を高めることにある。前記基板の４角以外の部分
とは、例えば図６に示した基板２２７において、領域２
２８のことを指す。領域２２８にて基板を分断すれば、
前記領域２２８に多少の傷がついても構わない。あるい
は、図６に示した基板２２９において、領域２３０のこ
とを指す。基板２２９の場合は、基板を少なくとも３分
割する場合である。基板を領域２３０にて分断すれば、
前記領域２３０に多少の傷が付いても構わない。領域２
２８や領域２３０のような領域を、本明細書中では、基
板の中央もしくはその周辺領域と呼称することとする。
基板の中央もしくはその周辺領域とは、基板の４角と該
領域を保持すれば、従来の基板保持方法よりも基板の反
りを抑制できる領域を指す。

【００２２】基板の透明性が必要ないような半導体素子
の場合は、基板の裏における多少の傷は問題ないため、
基板の裏のどの部分に触れても構わないことはいうまで
もない。あるいは基板の保持部が基板に傷を付けにくい
材質であれば、基板の裏のどの部分に保持部が触れても
構わない。しかしながら、基板の裏面を上方にした状態
で基板搬送をする場合は、ロボットアームと基板が接触
する部分には、素子領域がこないようにする。

【００２３】以下に本発明を列挙する。本発明は、ロボ
ットアームにより複数の基板をカセットに搬送し、鉛直
方向に前記複数の基板を隣接させる工程を有する半導体
装置の作製方法において、前記基板の中央もしくはその
周辺が前記カセットに保持される工程を有することを特
徴とする半導体装置の作製方法である。

【００２４】本発明の他の構成は、ロボットアームによ
り複数の基板をカセットに搬送し、鉛直方向に前記複数
の基板を隣接させ、前記複数の基板を熱処理する工程を
有する半導体装置の作製方法において、前記基板の中央
もしくはその周辺が前記カセットに保持される工程を有
することを特徴とする半導体装置の作製方法である。

【００２５】上記発明において、前記熱処理は減圧下に
て行われると、雰囲気と被処理物の反応が抑えられ熱処
理による被処理物の変質が抑えられるので好ましい。熱
処理時の適当な圧力範囲は、１０〜１００００Paであ
る。前述の範囲は、加熱効率と反応の抑制の目的で決定
した。また、前記熱処理には例えば半導体薄膜のＳＰＣ
工程や半導体薄膜における不純物のゲッタリング工程等
がある。

【００２６】上記発明において、前記基板は、前記基板
の各々一辺のサイズが３００×４００mm以上であり、す
なわち１２００００mm²以上であり、前記基板の厚さが
0.3〜1.1mmであると本発明を適用するのに適当である。
前記基板の厚さが0.4〜0.8mmであると本発明を適用する
のに好ましい。

【００２７】

【発明の実施の形態】（実施形態１）本実施形態では、
本発明の縦型バッチ処理装置を、ＴＦＴの半導体層（能
動層）となる半導体膜の結晶化に使用する場合について
図７を用いて説明する。

【００２８】まず、基板１０上に２００nm厚の窒化酸素
シリコン膜でなる下地膜１１と膜厚５５nmの非晶質半導
体膜（本実施形態ではアモルファスシリコン膜）１２を
形成する。この工程は、下地膜およびアモルファスシリ
コン膜は大気解放しないで連続的に形成してもかまわな
い。

【００２９】次に重量換算で１０ppmの金属元素（本実
施形態ではニッケル）を含む水溶液（酢酸ニッケル水溶
液）をスピンコート法で塗布して、金属元素含有層１３
をアモルファスシリコン膜１２上に形成する。ここで使
用可能な金属元素としては、ニッケル以外にパラジウム
（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃ
ｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）といった
元素がある。

【００３０】また、本実施形態ではスピンコート法でニ
ッケルを添加する方法を示したが、蒸着法やスパッタ法
といった方法で金属元素を添加してもよい。（図７の
(A)）

【００３１】次に、金属元素の添加された半導体膜が成
膜された基板を、搬送用のロボットにより、石英ボート
に搬入し、収納する。搬送用のロボットは、セラミック
製の厚さ１０mmのロボットアームを持つとする。このと
き、Ｄ１＝１５mm、Ｄ２＝５mmとすると、t1とt2とがほ
とんど０であることから、条件式（２）より基板間距離
ｄを２０mmとする。Ｄ１の値がＤ２よりも１０mm多いの
は、保持部の厚さの分である。保持部は１０mm厚とし
た。基板は６０枚収納可能な石英ボートに収納される。
例えば基板が全数収納された石英ボートの中ほどから基
板を厚さ１０mmのロボットアームにて搬出する際、基板
間隔は２０mmであるから、、１０mmの余裕があり比較的
楽に搬出が出来る。

【００３２】石英ボート２２０に基板を収納後、ボート
エレベータユニット２２２で石英ボート２２０を上方に
移動させ、基板を石英チューブ２１８内に格納する。熱
処理による半導体膜の酸化を防止するため石英チューブ
２１８内を窒素雰囲気とし、加熱を開始する。例えば、
まず、４００〜５００℃で１時間程度の加熱処理を行
い、膜中に含有される水素を脱離させたのち、５００〜
６５０℃で４〜１２時間の加熱処理を行ってアモルファ
スシリコンの結晶化を行い、結晶質シリコン膜１４を得
る。（図７の(B)）（実施形態２）

【００３３】実施形態２では、実施形態１で作製した結
晶質シリコン膜から、金属元素を除去する方法を示す。
この方法は、一般にゲッタリング工程と呼ばれる。

【００３４】結晶質シリコン膜１４の上に、酸化シリコ
ン膜でなるマスクとして絶縁膜１６を２００nm厚で形成
し、開口部１５を形成する。（図７の(C)）この開口部
１５から露出した結晶質シリコン膜１４に対して、周期
表の１５族に属する元素（本実施形態ではリン）を添加
する工程を行う。この工程により、１×１０¹⁹〜１×１
０²⁰atoms/cm³の濃度でリンを含むゲッタリング領域１
７が形成される。リンの添加の方法は、例えばドーピン
グ法で行えばよい。（図７の(D)）

【００３５】熱処理のできる縦型バッチ処理装置に、リ
ンが添加された結晶質シリコン膜を搬入し、石英チュー
ブに格納する。搬入方法は、実施形態１に記載した方法
でよい。次いで、石英チューブ内をロータリーポンプ、
メカニカルブースターポンプで真空引きし、高い純度
（窒素中に含まれるＣＨ₄、ＣＯ、ＣＯ₂、Ｈ₂、Ｈ₂Ｏ及
びＯ₂の濃度が１ppb以下である）の窒素を５l／minで流
して、石英チューブ内の圧力を１３．３〜２６．７Paに
保ち、酸素濃度が５ppm以下（本実施形態では２ppm以
下）の窒素雰囲気を作る。この窒素雰囲気中で４５０℃
〜６５０℃、４〜２４時間の加熱処理工程を行う。な
お、本実施形態においては、窒素雰囲気としたが、酸素
濃度が５ppm以下にできれば雰囲気は、酸素を含まない
気体、例えばヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アル
ゴン（Ａｒ）といった不活性気体でもよい。また、熱に
よる分解で堆積したり、半導体膜と反応しないような気
体、例えば水素（Ｈ₂）でもよい。

【００３６】この加熱処理工程により結晶質シリコン膜
１４中のニッケルが矢印の方向に移動し、リンのゲッタ
リング作用によって、ゲッタリング領域１７に捕獲され
る。即ち、結晶質シリコン膜１４中からニッケルが除去
され、結晶質シリコン膜１４に含まれるニッケルの濃度
は１×１０¹⁷ atoms/cm³以下、好ましくは１×１０¹⁶at
oms/cm³以下にまで低減することができる。（図７の
(E)）

【００３７】以上のようにして形成された結晶質シリコ
ン膜１４は、結晶化を助長する金属元素を用い、さらに
結晶化のあとに、金属元素をリンのゲッタリング作用に
より除去しており、結晶質シリコン膜１４中に残存する
金属元素の濃度を低減しているため、良好な結晶質シリ
コン膜を得ることができる。

【実施例】（実施例１）本実施例では、本発明の基板の
移載方法を用いた移載機の例を示す。図８に、沿って実
施例を説明する。

【００３８】図８において、中央に位置するのが、基板
搬送のためのロボットアーム２３５である。回転手段に
より、向きを変えることができ、また伸縮も可能であ
る。ロボットアーム２３５は、まず、図示しない基板が
収納されているカセット２３１の最下部の基板より、基
板が収納されていないカセット２３２の最上部の位置へ
搬送を行う。次に、基板が収納されているカセット２３
１の最下部の基板を、カセット２３２に移す。このと
き、先の作業においてカセット２３２に収納された基板
のすぐ下の部分に基板を移す。これらの一連の動作を繰
り返すことで、カセット２３１に収納されている基板
を、カセット２３２にすべて移動させることができる。
この規則に従うことで、基板上にゴミが乗る確率が減
る。しかしながら、クリーン度の高い部屋にて本作業を
行う場合は、前記規則の順番と異なる順にて搬送しても
構わない。なお、カセット２３１において、保持部２３
３により、収納された基板の反りを抑えることができ
る。また、カセット２３２において、保持部２３４によ
り、収納された基板の反りを抑えることができる。

【００３９】（実施例２）本実施例では、基板間の距離
を比較的狭くした方が工業的によい結果が出る例を示
す。具体的には、半導体装置の作製工程の熱処理の工程
において、半導体装置のゲート電極と配線のコンタクト
抵抗の値が、前記熱処理を行う縦型バッチ処理装置の基
板間距離が狭い場合と広い場合で異なり、狭い場合の方
が抵抗値が下がり、また抵抗値のばらつきも減った例を
示す。

【００４０】本実施例では、TFTを作製する工程は省
き、TaNとWの積層膜をゲート電極として使用し、ゲート
配線にAl-Ndを用いた場合のコンタクトチェーン抵抗の
違いを実験的に調べた例を示す。

【００４１】まず、石英基板の片面に、TaNを３０nm成
膜し、続いて連続的にWを３７０nm成膜した。成膜前に
は、前記石英基板の洗浄を十分に行った。具体的には、
純水による洗浄と、メガソニックによる洗浄を行った。

【００４２】その後、コンタクトチェーンを形成する目
的で、TaNとWの積層膜をパターニングし、更に熱アニー
ルを行った。前記熱アニールは、半導体装置の作製工程
においては、例えば活性層にドーピングされたドーパン
トの活性化工程や、TFTのチャネル領域に於ける不純物
のゲッタリング工程などで行われる。このような熱アニ
ールの工程には、一般に縦型バッチ処理装置がよく用い
られる。前記活性化工程や、ゲッタリング工程における
熱アニールの適正温度は、４５０〜６００度程度であっ
た。

【００４３】本実験で用いた縦型バッチ処理装置の概観
を図９に示す。実験用の基板は、石英チューブ２３６に
囲まれた石英ボート２３７中に収納される。熱処理中の
隣接する基板の間隔を変えて実験を行うため、図９中の
アドレス１〜２０、２３から６０には洗浄された石英基
板を配置し、アドレス２１と２２、６８と７６にTaNとW
の積層膜が成膜された基板を配置した。これにより、ア
ドレス２１と２２に配置された基板は基板間隔の狭い場
合の実験に用い、アドレス６８と７６に配置された基板
は、基板間隔の広い場合の実験に用いた。アドレス２１
と２２の基板間距離は５mm、アドレス６８と７６の基板
間距離は５０mmであった。本実施例では、６００度の窒
素雰囲気、大気圧下で４時間の熱アニールをした。石英
チューブ２３６中を窒素雰囲気にするためにバルブ２３
９を介して真空ポンプ２４０より石英チューブ内を真空
引きしながら、ガス供給管２３８より窒素を供給する。
このとき、窒素は、ガス供給管２３８より毎分５０００
ｃｍ³流した。熱処理中は、石英チューブ内の雰囲気に
おいて、酸素濃度は１５ppm程度であった。

【００４４】その後、Al-Ndを成膜し、さらにパターニ
ングにより、コンタクトチェーンを形成した。コンタク
トチェーンの段数は５０段とした。コンタクトチェーン
抵抗を測定した結果を、図１０に示す。アドレス２１に
配置された基板のコンタクトチェーン抵抗は、数十Ωの
辺りで非常にばらつきが小さくまとまっているのに対
し、アドレス６８に配置された基板のコンタクトチェー
ン抵抗は、数十Ωから百Ω近くまでの範囲で大きくばら
ついた。この結果から、熱処理中の基板間距離の短い方
がコンタクト抵抗のバラツキを抑えられることが言え
る。すなわち、基板間距離を短くすることが、半導体装
置の特性の向上にもつながることが本実験から示され
た。このような結果が出た原因は、Wの酸化の影響では
ないかと推測している。基板間の距離を密にしたこと
で、Wの酸化の効率が悪くなり特性の変質が抑えられた
と考えると本現象を説明できる。酸素量を少なく抑える
方法は、他に石英チューブ内を真空引きし、圧力を１０
〜１００００Paに保つとよい。このとき、石英チューブ
内の雰囲気は窒素であると好ましい。

【００４５】（実施例３）本実施例ではアクティブマト
リクス基板の作製方法について図１１〜１５を用いて説
明する。

【００４６】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板３００を用いる。なお、基板
３００としては、石英基板やシリコン基板、金属基板ま
たはステンレス基板の表面に絶縁膜を形成したものを用
いても良い。また、本実施例の処理温度に耐えうる耐熱
性が有するプラスチック基板を用いてもよい。

【００４７】次いで、基板３００上に酸化珪素膜、窒化
珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地
膜３０１を形成する。本実施例では下地膜３０１として
２層構造を用いるが、前記絶縁膜の単層膜または２層以
上積層させた構造を用いても良い。下地膜３０１の一層
目としては、プラズマＣＶＤ法を用い、ＳｉＨ₄、Ｎ
Ｈ₃、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化珪
素膜３０１ａを１０〜２００nm（好ましくは５０〜１０
０nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒
化珪素膜３０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、
Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜
３０１のニ層目としては、プラズマＣＶＤ法を用い、Ｓ
ｉＨ₄、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化
珪素膜３０１ｂを５０〜２００ｎｍ（好ましくは１００
〜１５０nm）の厚さに積層形成する。本実施例では、膜
厚１００ｎｍの酸化窒化珪素膜４０１ｂ（組成比Ｓｉ＝
３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成し
た。

【００４８】次いで、下地膜上に半導体膜３０２を形成
する。半導体膜３０２は、非晶質構造を有する半導体膜
を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラ
ズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは
３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に
限定はないが、好ましくは珪素または珪素ゲルマニウム
（ＳｉＧｅ）合金などで形成すると良い。続いて、公知
の結晶化処理（レーザー結晶化法、熱結晶化法、または
ニッケルなどの触媒を用いた熱結晶化法等）を行って得
られた結晶質半導体膜を所望の形状にパターニングして
形成する。半導体層４０２〜４０６を形成する。本実施
例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪
素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜
上に保持させた。この非晶質珪素膜に脱水素化（５００
℃、１時間）を行った後、加熱処理（５５０℃、４時
間）を行ない、結晶質珪素膜を形成した。前記脱水素化
及び、加熱処理は、本発明が特徴とする縦型バッチ処理
装置を用いればよい。以下、熱処理工程が幾つかある
が、それらの工程のいずれも本発明が特徴とする縦型バ
ッチ処理装置を用いればよい。また、基板の移載の際に
用いる移載機も、本発明が特徴とするものを用いればよ
い。そして、この結晶質珪素膜をフォトリソグラフィ法
を用いたパターニング処理によって、半導体層４０２〜
４０６を形成した。

【００４９】また、半導体膜の結晶化にレーザ結晶化法
を適用する場合には、パルス発振型または連続発光型の
エキシマレーザやＹＡＧレーザ、ＹＶＯ₄レーザ等を用
いることができる。これらのレーザを用いる場合には、
レーザ発振器から放射されたレーザビームを光学系で線
状に集光し半導体膜に照射する方法を用いると良い。結
晶化の条件は実施者が適宣選択するものであるが、エキ
シマレーザを用いる場合はパルス発振周波数３００Ｈｚ
とし、レーザーエネルギー密度を１００〜８００mJ/cm²
(代表的には２００〜７００mJ/cm²)とする。また、ＹＡ
Ｇレーザを用いる場合にはその第２高調波を用いパルス
発振周波数１〜３００Ｈｚとし、レーザーエネルギー密
度を３００〜１０００mJ/cm²(代表的には３５０〜８０
０mJ/cm²)とすると良い。そして幅１００〜１０００μ
ｍ、例えば４００μｍで線状に集光したレーザビームを
基板全面に渡って照射し、この時の線状レーザビームの
重ね合わせ率（オーバーラップ率）を５０〜９８％とし
て行ってもよい。

【００５０】半導体層４０２〜４０６を形成した後、Ｔ
ＦＴのしきい値を制御するために微量な不純物元素（ボ
ロンまたはリン）のドーピングを行なってもよい。

【００５１】次いで、半導体層４０２〜４０６を覆うゲ
ート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝
７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜
は酸化窒化珪素膜に限定されるものでなく、他の珪素を
含む絶縁膜を単層または積層構造として用いても良い。

【００５２】また、酸化珪素膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）
とＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜
４００℃とし、高周波（１３．５６MHz）電力密度０．
５〜０．８W/cm²で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後４００
〜５００℃の熱アニールによりゲート絶縁膜として良好
な特性を得ることができる。

【００５３】次いで、図１１（Ｂ）に示すように、ゲー
ト絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電
膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４
０９とを積層形成する。本実施例では、膜厚３０ｎｍの
ＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎ
ｍのＷ膜からなる第２の導電膜４０９を積層形成した。
ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜
は、Ｗのターゲットを用いたスパッタ法で形成した。そ
の他に６フッ化タングステン（ＷＦ₆）を用いる熱ＣＶ
Ｄ法で形成することもできる。いずれにしてもゲート電
極として使用するためには低抵抗化を図る必要があり、
Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望まし
い。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図る
ことができるが、Ｗ膜中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。従って、本実
施例では、高純度のＷ（純度９９．９９９９％）のター
ゲットを用いたスパッタ法で、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してＷ膜を形成
することにより、抵抗率９〜２０μΩｃｍを実現するこ
とができた。

【００５４】なお、本実施例では、第１の導電膜４０８
をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定
されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、
Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした結晶質珪素
膜に代表される半導体膜を用いてもよい。また、ＡｇＰ
ｄＣｕ合金を用いてもよい。また、第１の導電膜をタン
タル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組
み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形
成し、第２の導電膜をＷ膜とする組み合わせ、第１の導
電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電
膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タン
タル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とす
る組み合わせとしてもよい。

【００５５】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク４１０〜４１５を形成し、電極及び
配線を形成するための第１のエッチング処理を行なう。
第１のエッチング処理では第１及び第２のエッチング条
件で行なう。本実施例では第１のエッチング条件とし
て、ＩＣＰ（Inductively Coupled Plasma：誘導結合型
プラズマ）エッチング法を用い、エッチング用ガスにＣ
Ｆ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２
５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル
型の電極に５００WのＲＦ（13.56MHz）電力を投入して
プラズマを生成してエッチングを行った。ここでは、松
下電器産業（株）製のＩＣＰを用いたドライエッチング
装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側
（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力
を投入し、実質的に負の自己バイアス電圧を印加する。
この第１のエッチング条件によりＷ膜をエッチングして
第１の導電層の端部をテーパー形状とする。

【００５６】この後、レジストからなるマスク４１０〜
４１５を除去せずに第２のエッチング条件に変え、エッ
チング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス
流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコ
イル型の電極に５００WのＲＦ（13.56MHz）電力を投入
してプラズマを生成して約３０秒程度のエッチングを行
った。基板側（試料ステージ）にも２０WのＲＦ（13.56
MHz）電力を投入し、実質的に負の自己バイアス電圧を
印加する。ＣＦ₄とＣｌ₂を混合した第２のエッチング条
件ではＷ膜及びＴａＮ膜とも同程度にエッチングされ
る。なお、ゲート絶縁膜上に残渣を残すことなくエッチ
ングするためには、１０〜２０％程度の割合でエッチン
グ時間を増加させると良い。

【００５７】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°となる。こうして、第
１のエッチング処理により第１の導電層と第２の導電層
から成る第１の形状の導電層４１７〜４２２（第１の導
電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２
２ｂ）を形成する。４１６はゲート絶縁膜であり、第１
の形状の導電層４１７〜４２２で覆われない領域は２０
〜５０nm程度エッチングされ薄くなった領域が形成され
る。

【００５８】そして、レジストからなるマスクを除去せ
ずに第１のドーピング処理を行い、半導体層にｎ型を付
与する不純物元素を添加する。（図１２（Ａ））ドーピ
ング処理はイオンドープ法、若しくはイオン注入法で行
なえば良い。イオンドープ法の条件はドーズ量を１×１
０¹³〜５×１０¹⁵／ｃｍ²とし、加速電圧を６０〜１０
０ｋｅＶとして行なう。本実施例ではドーズ量を１．５
×１０¹⁵／ｃｍ²とし、加速電圧を８０ｋｅＶとして行
った。ｎ型を付与する不純物元素として１５族に属する
元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用い
るが、ここではリン（Ｐ）を用いた。この場合、導電層
４１７〜４２１がｎ型を付与する不純物元素に対するマ
スクとなり、自己整合的に第１の高濃度不純物領域３０
６〜３１０が形成される。第１の高濃度不純物領域３０
６〜３１０には１×１０²⁰〜１×１０²¹／ｃｍ³の濃度
範囲でｎ型を付与する不純物元素を添加する。

【００５９】次いで、レジストからなるマスクを除去せ
ずに第２のエッチング処理を行なう。ここでは、エッチ
ングガスにＣＦ₄とＣｌ₂とＯ₂とを用い、Ｗ膜を選択的
にエッチングする。この時、第２のエッチング処理によ
り第２の導電層４２８ｂ〜４３３ｂを形成する。一方、
第１の導電層４１７ａ〜４２２ａは、ほとんどエッチン
グされず、第２の形状の導電層４２８〜４３３を形成す
る。

【００６０】次いで、レジストからなるマスクを除去せ
ずに、図１２（Ｂ）に示すように、第２のドーピング処
理を行なう。この場合、第１のドーピング処理よりもド
ーズ量を下げて、７０〜１２０ｋｅＶの高い加速電圧
で、ｎ型を付与する不純物元素を導入する。本実施例で
はドーズ量を１．５×１０¹⁴／ｃｍ²とし、加速電圧を
９０ｋｅＶとして行なった。第２のドーピング処理は第
２の形状の導電層４２８〜４３３をマスクとして用い、
第２の導電層４２８ｂ〜４３３ｂの下方における半導体
層にも不純物元素が導入され、新たに第２の高濃度不純
物領域４２３ａ〜４２７ａおよび低濃度不純物領域４２
３ｂ〜４２７ｂが形成される。

【００６１】次いで、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク４３４ａおよび４
３４ｂを形成して、図１２（Ｃ）に示すように、第３の
エッチング処理を行なう。エッチング用ガスにＳＦ₆お
よびＣｌ₂とを用い、ガス流量比を５０／１０（ｓｃｃ
ｍ）とし、１．３Ｐａの圧力でコイル型の電極に５００
ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマ
を生成し、約３０秒のエッチング処理を行なう。基板側
（資料ステージ）には１０ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入し、実質的には不の自己バイアス電圧を
印加する。こうして、前記大３のエッチング処理によ
り、ｐチャネル型ＴＦＴおよび画素部のＴＦＴ（画素Ｔ
ＦＴ）のＴａＮ膜をエッチングして、第３の形状の導電
層４３５〜４３８を形成する。

【００６２】次いで、レジストからなるマスクを除去し
た後、第２の形状の導電層４２８、４３０および第２の
形状の導電層４３５〜４３８をマスクとして用い、ゲー
ト絶縁膜４１６を選択的に除去して絶縁層４３９〜４４
４を形成する。（図１３（Ａ））

【００６３】次いで、新たにレジストからなるマスク４
４５ａ〜４４５ｃを形成して第３のドーピング処理を行
なう。この第３のドーピング処理により、ｐチャネル型
ＴＦＴの活性層となる半導体層に前記一導電型とは逆の
導電型を付与する不純物元素が添加された不純物領域４
４６、４４７を形成する。第２の導電層４３５ａ、４３
８ａを不純物元素に対するマスクとして用い、ｐ型を付
与する不純物元素を添加して自己整合的に不純物領域を
形成する。本実施例では、不純物領域４４６、４４７は
ジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成す
る。（図１３（Ｂ））この第３のドーピング処理の際に
は、ｎチャネル型ＴＦＴを形成する半導体層はレジスト
からなるマスク４４５ａ〜４４５ｃで覆われている。第
１のドーピング処理及び第２のドーピング処理によっ
て、不純物領域４４６、４４７にはそれぞれ異なる濃度
でリンが添加されているが、そのいずれの領域において
もｐ型を付与する不純物元素の濃度を２×１０²⁰〜２×
１０²¹／ｃｍ³となるようにドーピング処理することに
より、ｐチャネル型ＴＦＴのソース領域およびドレイン
領域として機能するために何ら問題は生じない。本実施
例では、ｐチャネル型ＴＦＴの活性層となる半導体層の
一部が露呈しているため、不純物元素（ボロン）を添加
しやすい利点を有している。

【００６４】以上までの工程で、それぞれの半導体層に
不純物領域が形成される。

【００６５】次いで、レジストからなるマスク４４５ａ
〜４４５ｃを除去して第１の層間絶縁膜４６１を形成す
る。この第１の層間絶縁膜４６１としては、プラズマＣ
ＶＤ法またはスパッタ法を用い、厚さを１００〜２００
ｎｍとして珪素を含む絶縁膜で形成する。本実施例で
は、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化
珪素膜を形成した。もちろん、第１の層間絶縁膜４６１
は酸化窒化珪素膜に限定されるものでなく、他の珪素を
含む絶縁膜を単層または積層構造として用いても良い。

【００６６】次いで、図１３（Ｃ）に示すように、加熱
処理を行なって、半導体層の結晶性の回復、それぞれの
半導体層に添加された不純物元素の活性化を行なう。こ
の加熱処理はファーネスアニール炉を用いる熱アニール
法で行なう。熱アニール法としては、酸素濃度が１ｐｐ
ｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で
４００〜７００℃、代表的には５００〜５５０℃で行え
ばよく、本実施例では５５０℃、４時間の熱処理で活性
化処理を行った。なお、熱アニール法の他に、レーザア
ニール法、またはラピッドサーマルアニール法（ＲＴＡ
法）を適用することができる。

【００６７】なお、本実施例では、上記活性化処理と同
時に、結晶化の際に触媒として使用したニッケルが高濃
度のリンを含む不純物領域４２３ａ、４２５ａ、４２６
ａ、４４６ａ、４４７ａを結晶化する。そのため、前記
不純物領域に前記金属元素がゲッタリングされ、主にチ
ャネル形成領域となる半導体層中のニッケル濃度が低減
される。このようにして作製したチャネル形成領域を有
するＴＦＴはオフ電流値が下がり、結晶性が良いことか
ら高い電界効果移動度が得られ、良好な特性を達成する
ことができる。

【００６８】また、第１の層間絶縁膜を形成する前に加
熱処理を行なっても良い。ただし、用いた配線材料が熱
に弱い場合には、本実施例のように配線等を保護するた
め層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化
珪素膜）を形成した後で加熱処理を行なうことが好まし
い。

【００６９】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜５５０℃で１〜１２時間の熱処理を行な
い、半導体層を水素化する工程を行なう。本実施例では
水素を約３％の含む窒素雰囲気中で４１０℃、１時間の
熱処理を行った。この工程は層間絶縁膜に含まれる水素
により半導体層のダングリングボンドを終端する工程で
ある。水素化の他の手段として、プラズマ水素化（プラ
ズマにより励起された水素を用いる）を行なっても良
い。

【００７０】また、加熱処理としてレーザアニール法を
用いる場合には、上記水素化を行った後、エキシマレー
ザやＹＡＧレーザ等のレーザビームを照射することが望
ましい。

【００７１】次いで、第１の層間絶縁膜４６１上に無機
絶縁膜材料または有機絶縁物材料から成る第２の層間絶
縁膜４６２を形成する。本実施例では、膜厚１．６μｍ
のアクリル樹脂膜を形成したが、粘度が１０〜１０００
ｃｐ、好ましくは４０〜２００ｃｐのものを用い、表面
に凸凹が形成されるものを用いた。

【００７２】本実施例では、鏡面反射を防ぐため、表面
に凸凹が形成される第２の層間絶縁膜を形成することに
よって画素電極の表面に凸凹を形成した。また、画素電
極の表面に凹凸を持たせて光散乱性を図るため、画素電
極の下方の領域に凸部を形成してもよい。その場合、凸
部の形成は、ＴＦＴの形成と同じフォトマスクで行なう
ことができるため、工程数の増加なく形成することがで
きる。なお、この凸部は配線及びＴＦＴ部以外の画素部
領域の基板上に適宜設ければよい。こうして、凸部を覆
う絶縁膜の表面に形成された凸凹に沿って画素電極の表
面に凸凹が形成される。

【００７３】また、第２の層間絶縁膜４６２として表面
が平坦化する膜を用いてもよい。その場合は、画素電極
を形成した後、公知のサンドブラスト法やエッチング法
等の工程を追加して表面を凹凸化させて、鏡面反射を防
ぎ、反射光を散乱させることによって白色度を増加させ
ることが好ましい。

【００７４】そして、駆動回路５０６において、各不純
物領域とそれぞれ電気的に接続する配線４６３〜４６７
を形成する。なお、これらの配線は、膜厚５０ｎｍのＴ
ｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金
膜）との積層膜をパターニングして形成する。

【００７５】また、画素部５０７においては、画素電極
４７０、ゲート配線４６９、接続電極４６８を形成す
る。（図１４）この接続電極４６８によりソース配線
（４４３ｂと４４９の積層）は、画素ＴＦＴと電気的な
接続が形成される。また、ゲート配線４６９は、画素Ｔ
ＦＴのゲート電極と電気的な接続が形成される。また、
画素電極４７０は、画素ＴＦＴのドレイン領域４４２と
電気的な接続が形成され、さらに保持容量を形成する一
方の電極として機能する半導体層４５８と電気的な接続
が形成される。また、画素電極４７０としては、Ａｌま
たはＡｇを主成分とする膜、またはそれらの積層膜等の
反射性の優れた材料を用いることが望ましい。

【００７６】以上の様にして、ｎチャネル型ＴＦＴ５０
１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、
及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６
と、画素ＴＦＴ５０４、保持容量５０５とを有する画素
部５０７を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。

【００７７】駆動回路５０６のｎチャネル型ＴＦＴ５０
１はチャネル形成領域４２３ｃ、ゲート電極の一部を構
成する第１の導電層４２８ａと重なる低濃度不純物領域
４２３ｂ（ＧＯＬＤ領域）、とソース領域またはドレイ
ン領域として機能する高濃度不純物領域４２３ａを有し
ている。このｎチャネル型ＴＦＴ５０１と電極４６６で
接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５
０２にはチャネル形成領域４４６ｄ、ゲート電極の外側
に形成される不純物領域４４６ｂ、４４６ｃ、ソース領
域またはドレイン領域として機能する高濃度不純物領域
４４６ａを有している。また、ｎチャネル型ＴＦＴ５０
３にはチャネル形成領域４２５ｃ、ゲート電極の一部を
構成する第１の導電層４３０ａと重なる低濃度不純物領
域４２５ｂ（ＧＯＬＤ領域）、とソース領域またはドレ
イン領域として機能する高濃度不純物領域４２５ａを有
している。

【００７８】画素部の画素ＴＦＴ５０４にはチャネル形
成領域４２６ｃ、ゲート電極の外側に形成される低濃度
不純物領域４２６ｂ（ＬＤＤ領域）とソース領域または
ドレイン領域として機能する高濃度不純物領域４２６ａ
を有している。また、保持容量５０５の一方の電極とし
て機能する半導体層４４７ａ、４４７ｂには、それぞれ
ｐ型を付与する不純物元素が添加されている。保持容量
５０５は、絶縁膜４４４を誘電体として、電極（４３８
ａと４３８ｂの積層）と、半導体層４４７ａ〜４４７ｃ
とで形成している。

【００７９】また、本実施例の画素構造は、ブラックマ
トリクスを用いることなく、画素電極間の隙間が遮光さ
れるように、画素電極の端部をソース配線と重なるよう
に配置形成する。

【００８０】また、本実施例で作製するアクティブマト
リクス基板の画素部の上面図を図１５に示す。なお、図
１１〜図１４に対応する部分には同じ符号を用いてい
る。図１４中の鎖線Ａ−Ａ’は図１５中の鎖線Ａ―Ａ’
で切断した断面図に対応している。また、図１４中の鎖
線Ｂ−Ｂ’は図１５中の鎖線Ｂ―Ｂ’で切断した断面図
に対応している。

【００８１】（実施例４）本実施例では、実施例３で作
製したアクティブマトリクス基板から、反射型液晶表示
装置を作製する工程を以下に説明する。説明には図１６
を用いる。

【００８２】まず、実施例３に従い、図１４の状態のア
クティブマトリクス基板を得た後、図１４のアクティブ
マトリクス基板上、少なくとも画素電極４７０上に配向
膜５６７を形成しラビング処理を行なう。なお、本実施
例では配向膜５６７を形成する前に、アクリル樹脂膜等
の有機樹脂膜をパターニングすることによって基板間隔
を保持するための柱状のスペーサ５７２を所望の位置に
形成した。また、柱状のスペーサに代えて、球状のスペ
ーサを基板全面に散布してもよい。

【００８３】次いで、対向基板５６９を用意する。次い
で、対向基板５６９上に着色層５７０、５７１、平坦化
膜５７３を形成する。赤色の着色層５７０と青色の着色
層５７２とを重ねて、遮光部を形成する。また、赤色の
着色層と緑色の着色層とを一部重ねて、遮光部を形成し
てもよい。

【００８４】本実施例では、実施例３に示す基板を用い
ている。従って、実施例３の画素部の上面図を示す図１
５では、少なくともゲート配線４６９と画素電極４７０
の間隙と、ゲート配線４６９と接続電極４６８の間隙
と、接続電極４６８と画素電極４７０の間隙を遮光する
必要がある。本実施例では、それらの遮光すべき位置に
着色層の積層からなる遮光部が重なるように各着色層を
配置して、対向基板を貼り合わせた。

【００８５】このように、ブラックマスク等の遮光層を
形成することなく、各画素間の隙間を着色層の積層から
なる遮光部で遮光することによって工程数の低減を可能
とした。

【００８６】次いで、平坦化膜５７３上に透明導電膜か
らなる対向電極５７６を少なくとも画素部に形成し、対
向基板の全面に配向膜５７４を形成し、ラビング処理を
施した。

【００８７】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材５６８
で貼り合わせる。シール材５６８にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って２枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料５７５を注入し、封止剤（図示せ
ず）によって完全に封止する。液晶材料５７５には公知
の液晶材料を用いれば良い。このようにして図１６に示
す反射型液晶表示装置が完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、対向基板のみに偏光板（図示
しない）を貼りつけた。そして、公知の技術を用いてＦ
ＰＣを貼りつけた。

【００８８】以上のようにして作製される液晶表示パネ
ルは各種電子機器の表示部として用いることができる。

【００８９】また、本実施例は実施例１乃至３と自由に
組み合わせることが可能である。

【００９０】（実施例５）本実施例では、本発明を用い
て発光装置を作製した例について説明する。発光装置と
は、電場を加えることで発生するルミネッセンスが得ら
れる有機化合物を含む層（発光素子）を光源とする装置
である。有機化合物における発光には、一重項励起状態
から基底状態に戻る際の発光（蛍光）と三重項励起状態
から基底状態に戻る際の発光（リン光）がある。なお、
図１７は本実施例の発光装置の断面図である。

【００９１】図１７において、基板７００上に設けられ
たスイッチングＴＦＴ６０３は図１７のｎチャネル型Ｔ
ＦＴ５０３を用いて形成される。したがって、構造の説
明はｎチャネル型ＴＦＴ５０３の説明を参照すれば良
い。

【００９２】なお、本実施例ではチャネル形成領域が二
つ形成されるダブルゲート構造としているが、チャネル
形成領域が一つ形成されるシングルゲート構造もしくは
三つ形成されるトリプルゲート構造であっても良い。

【００９３】基板７００上に設けられた駆動回路は図１
７のＣＭＯＳ回路を用いて形成される。従って、構造の
説明はｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ
５０２の説明を参照すれば良い。なお、本実施例ではシ
ングルゲート構造としているが、ダブルゲート構造もし
くはトリプルゲート構造であっても良い。

【００９４】また、配線７０１、７０３はＣＭＯＳ回路
のソース配線、７０２はドレイン配線として機能する。
また、配線７０４はソース配線７０８とスイッチングＴ
ＦＴのソース領域とを電気的に接続する配線として機能
し、配線７０５はドレイン配線７０９とスイッチングＴ
ＦＴのドレイン領域とを電気的に接続する配線として機
能する。

【００９５】なお、電流制御ＴＦＴ６０４は図１７のｐ
チャネル型ＴＦＴ５０２を用いて形成される。従って、
構造の説明はｐチャネル型ＴＦＴ５０２の説明を参照す
れば良い。なお、本実施例ではシングルゲート構造とし
ているが、ダブルゲート構造もしくはトリプルゲート構
造であっても良い。

【００９６】また、配線７０６は電流制御ＴＦＴのソー
ス配線（電流供給線に相当する）であり、７０７は電流
制御ＴＦＴの画素電極７１０上に重ねることで画素電極
７１０と電気的に接続する電極である。

【００９７】なお、７１０は、透明導電膜からなる画素
電極（発光素子の陽極）である。透明導電膜としては、
酸化インジウムと酸化スズとの化合物、酸化インジウム
と酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化
インジウムを用いることができる。また、前記透明導電
膜にガリウムを添加したものを用いても良い。画素電極
７１０は、上記配線を形成する前に平坦な層間絶縁膜７
１１上に形成する。本実施例においては、樹脂からなる
平坦化膜７１１を用いてＴＦＴによる段差を平坦化する
ことは非常に重要である。後に形成される発光層は非常
に薄いため、段差が存在することによって発光不良を起
こす場合がある。従って、発光層をできるだけ平坦面に
形成しうるように画素電極を形成する前に平坦化してお
くことが望ましい。

【００９８】配線７０１〜７０７を形成後、図１７に示
すようにバンク７１２を形成する。バンク７１２は１０
０〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜
をパターニングして形成すれば良い。

【００９９】なお、バンク７１２は絶縁膜であるため、
成膜時における素子の静電破壊には注意が必要である。
本実施例ではバンク７１２の材料となる絶縁膜中にカー
ボン粒子や金属粒子を添加して抵抗率を下げ、静電気の
発生を抑制する。この際、抵抗率は１×１０⁶〜１×１
０¹²Ωｍ（好ましくは１×１０⁸〜１×１０¹⁰Ωｍ）と
なるようにカーボン粒子や金属粒子の添加量を調節すれ
ば良い。

【０１００】画素電極７１０の上には発光層７１３が形
成される。なお、図１７では一画素しか図示していない
が、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色
に対応した発光層を作り分けている。また、本実施例で
は蒸着法により低分子系有機発光材料を形成している。
具体的には、正孔注入層として２０ｎｍ厚の銅フタロシ
アニン（ＣｕＰｃ）膜を設け、その上に発光層として７
０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体
（Ａｌｑ₃）膜を設けた積層構造としている。Ａｌｑ₃に
キナクリドン、ペリレンもしくはＤＣＭ１といった蛍光
色素を添加することで発光色を制御することができる。

【０１０１】但し、以上の例は発光層として用いること
のできる有機発光材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせて発光層（発光及びそのための
キャリアの移動を行わせるための層）を形成すれば良
い。例えば、本実施例では低分子系有機発光材料を発光
層として用いる例を示したが、高分子系有機発光材料を
用いても良い。また、電荷輸送層や電荷注入層として炭
化珪素等の無機材料を用いることも可能である。これら
の有機発光材料や無機材料は公知の材料を用いることが
できる。

【０１０２】次に、発光層７１３の上には導電膜からな
る陰極７１４が設けられる。本実施例の場合、導電膜と
してアルミニウムとリチウムとの合金膜を用いる。勿
論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）
を用いても良い。陰極材料としては、周期表の１族もし
くは２族に属する元素からなる導電膜もしくはそれらの
元素を添加した導電膜を用いれば良い。

【０１０３】この陰極７１４まで形成された時点で発光
素子７１５が完成する。なお、ここでいう発光素子７１
５は、画素電極（陽極）７１０、発光層７１３及び陰極
７１４で形成されたダイオードを指す。

【０１０４】発光素子７１５を完全に覆うようにしてパ
ッシベーション膜７１６を設けることは有効である。パ
ッシベーション膜７１６としては、炭素膜、窒化珪素膜
もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁
膜を単層もしくは組み合わせた積層で用いる。

【０１０５】この際、カバレッジの良い膜をパッシベー
ション膜として用いることが好ましく、炭素膜、特にＤ
ＬＣ（ダイヤモンドライクカーボン）膜を用いることは
有効である。ＤＬＣ膜は室温から１００℃以下の温度範
囲で成膜可能であるため、耐熱性の低い発光層７１３の
上方にも容易に成膜することができる。また、ＤＬＣ膜
は酸素に対するブロッキング効果が高く、発光層７１３
の酸化を抑制することが可能である。そのため、この後
に続く封止工程を行う間に発光層７１３が酸化するとい
った問題を防止できる。

【０１０６】さらに、パッシベーション膜７１６上に封
止材７１７を設け、カバー材７１８を貼り合わせる。封
止材７１７としては紫外線硬化樹脂を用いれば良く、内
部に吸湿効果を有する物質もしくは酸化防止効果を有す
る物質を設けることは有効である。また、本実施例にお
いてカバー材７１８はガラス基板や石英基板やプラスチ
ック基板（プラスチックフィルムも含む）の両面に炭素
膜（好ましくはダイヤモンドライクカーボン膜）を形成
したものを用いる。

【０１０７】こうして図１７に示すような構造の発光装
置が完成する。なお、バンク７１２を形成した後、パッ
シベーション膜７１６を形成するまでの工程をマルチチ
ャンバー方式（またはインライン方式）の成膜装置を用
いて、大気解放せずに連続的に処理することは有効であ
る。また、さらに発展させてカバー材７１８を貼り合わ
せる工程までを大気解放せずに連続的に処理することも
可能である。

【０１０８】こうして、プラスチック基板を母体とする
絶縁体５０１上にｎチャネル型ＴＦＴ６０１、６０２、
スイッチングＴＦＴ（ｎチャネル型ＴＦＴ）６０３およ
び電流制御ＴＦＴ（ｎチャネル型ＴＦＴ）６０４が形成
される。ここまでの製造工程で必要としたマスク数は、
一般的なアクティブマトリクス型発光装置よりも少な
い。

【０１０９】即ち、ＴＦＴの製造工程が大幅に簡略化さ
れており、歩留まりの向上および製造コストの低減が実
現できる。

【０１１０】さらに、図１７を用いて説明したように、
ゲート電極に絶縁膜を介して重なる不純物領域を設ける
ことによりホットキャリア効果に起因する劣化に強いｎ
チャネル型ＴＦＴを形成することができる。そのため、
信頼性の高い発光装置を実現できる。

【０１１１】また、本実施例では画素部と駆動回路の構
成のみ示しているが、本実施例の製造工程に従えば、そ
の他にも信号分割回路、Ｄ／Ａコンバータ、オペアン
プ、γ補正回路などの論理回路を同一の絶縁体上に形成
可能であり、さらにはメモリやマイクロプロセッサをも
形成しうる。

【０１１２】さらに、発光素子を保護するための封止
（または封入）工程まで行った後の本実施例の発光装置
について図１８を用いて説明する。なお、必要に応じて
図１７で用いた符号を引用する。

【０１１３】図１８（Ａ）は、発光素子の封止までを行
った状態を示す上面図、図１８（Ｂ）は図１８（Ａ）を
Ｃ−Ｃ’で切断した断面図である。点線で示された８０
１はソース側駆動回路、８０６は画素部、８０７はゲー
ト側駆動回路である。また、９０１はカバー材、９０２
は第１シール材、９０３は第２シール材であり、第１シ
ール材９０２で囲まれた内側には封止材９０７が設けら
れる。

【０１１４】なお、９０４はソース側駆動回路８０１及
びゲート側駆動回路８０７に入力される信号を伝送する
ための配線であり、外部入力端子となるＦＰＣ（フレキ
シブルプリントサーキット）９０５からビデオ信号やク
ロック信号を受け取る。なお、ここではＦＰＣしか図示
されていないが、このＦＰＣにはプリント配線基盤（Ｐ
ＷＢ）が取り付けられていても良い。本明細書における
発光装置には、発光装置本体だけでなく、それにＦＰＣ
もしくはＰＷＢが取り付けられた状態をも含むものとす
る。

【０１１５】次に、断面構造について図１８（Ｂ）を用
いて説明する。基板７００の上方には画素部８０６、ゲ
ート側駆動回路８０７が形成されており、画素部８０６
は電流制御ＴＦＴ６０４とそのドレインに電気的に接続
された画素電極７１０を含む複数の画素により形成され
る。また、ゲート側駆動回路８０７はｎチャネル型ＴＦ
Ｔ６０１とｐチャネル型ＴＦＴ６０２とを組み合わせた
ＣＭＯＳ回路（図１４参照）を用いて形成される。

【０１１６】画素電極７１０は発光素子の陽極として機
能する。また、画素電極７１０の両端にはバンク７１２
が形成され、画素電極７１０上には発光層７１３および
発光素子の陰極７１４が形成される。

【０１１７】陰極７１４は全画素に共通の配線としても
機能し、接続配線９０４を経由してＦＰＣ９０５に電気
的に接続されている。さらに、画素部８０６及びゲート
側駆動回路８０７に含まれる素子は全て陰極７１４およ
びパッシベーション膜５６７で覆われている。

【０１１８】また、第１シール材９０２によりカバー材
９０１が貼り合わされている。なお、カバー材９０１と
発光素子との間隔を確保するために樹脂膜からなるスペ
ーサを設けても良い。そして、第１シール材９０２の内
側には封止材９０７が充填されている。なお、第１シー
ル材９０２、封止材９０７としてはエポキシ系樹脂を用
いるのが好ましい。また、第１シール材９０２はできる
だけ水分や酸素を透過しない材料であることが望まし
い。さらに、封止材９０７の内部に吸湿効果をもつ物質
や酸化防止効果をもつ物質を含有させても良い。

【０１１９】発光素子を覆うようにして設けられた封止
材９０７はカバー材９０１を接着するための接着剤とし
ても機能する。また、本実施例ではカバー材９０１を構
成するプラスチック基板９０１aの材料としてＦＲＰ（F
iberglass-Reinforced Plastics）、ＰＶＦ（ポリビニ
ルフロライド）、マイラー、ポリエステルまたはアクリ
ルを用いることができる。

【０１２０】また、封止材９０７を用いてカバー材９０
１を接着した後、封止材９０７の側面（露呈面）を覆う
ように第２シール材９０３を設ける。第２シール材９０
３は第１シール材９０２と同じ材料を用いることができ
る。

【０１２１】以上のような構造で発光素子を封止材９０
７に封入することにより、発光素子を外部から完全に遮
断することができ、外部から水分や酸素等の発光層の酸
化による劣化を促す物質が侵入することを防ぐことがで
きる。従って、信頼性の高い発光装置が得られる。

【０１２２】なお、本実施例は実施例１乃至４と自由に
組み合わせることが可能である。

【０１２３】（実施例６）本発明を適用して、様々な電
気光学装置（アクティブマトリクス型液晶表示装置、ア
クティブマトリクス型発光装置、アクティブマトリクス
型ＥＣ表示装置）を作製することができる。即ち、それ
ら電気光学装置を表示部に組み込んだ電子機器全てに本
発明を実施できる。

【０１２４】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター、ヘッドマウント
ディスプレイ（ゴーグル型ディスプレイ）、カーナビゲ
ーション、カーステレオ、パーソナルコンピュータ、携
帯情報端末（モバイルコンピュータ、携帯電話または電
子書籍等）などが挙げられる。それらの一例を図１９、
図２０及び図２１に示す。

【０１２５】図１９（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を表示部２
００３に適用することができる。

【０１２６】図１９（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２に適用することが
できる。

【０１２７】図１９（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５に適用
できる。

【０１２８】図１９（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明は表示部２３０２に適用することが
できる。

【０１２９】図１９（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレイヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレイヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行なうことができる。本発明は表示部２４０２に適
用することができる。

【０１３０】図１９（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本発
明を表示部２５０２に適用することができる。

【０１３１】図２０（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶表
示装置２８０８やその他の駆動回路に適用することがで
きる。

【０１３２】図２０（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶表示装置２８０８やその他
の駆動回路に適用することができる。

【０１３３】なお、図２０（Ｃ）は、図２０（Ａ）及び
図２０（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図２０（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【０１３４】また、図２０（Ｄ）は、図２０（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図２０（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【０１３５】ただし、図２０に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及び発光装置での適用例は
図示していない。

【０１３６】図２１（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本発明を表示部２９０４に適用することがで
きる。

【０１３７】図２１（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３に適用す
ることができる。

【０１３８】図２１（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０１３９】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜５のどのよ
うな組み合わせからなる構成を用いても実現することが
できる。

【０１４０】

【発明の効果】本発明を適応することで、単位体積当た
りに収納できる基板数が増えるので、生産性が上がる。
本発明は縦型バッチ処理装置に適用すると特に有効であ
り、また、前記処理内容が熱処理に関係するものであれ
ば、多大なコストダウンに寄与するものである。さら
に、本発明を半導体装置の作製工程に適用すれば、特性
の向上にもつながる。

【図面の簡単な説明】

【図１】基板の反りを示す側面図。

【図２】本発明の実施の一例を示す側面図。

【図３】本発明の実施の一例を示す立体図。

【図４】縦型バッチ処理装置を示す側面図。

【図５】本発明の実施の一例を示す立体図。

【図６】本発明の実施の一例を示す立体図。

【図７】半導体装置の作製工程の一例を示す側面図。

【図８】本発明の移載機の一例を示す立体図。

【図９】縦型バッチ処理装置を示す側面図。

【図１０】本発明の効果を示すグラフ。

【図１１】半導体装置の作製工程の一例を示す側面
図。

【図１２】半導体装置の作製工程の一例を示す側面
図。

【図１３】半導体装置の作製工程の一例を示す側面
図。

【図１４】半導体装置の作製工程の一例を示す側面
図。

【図１５】半導体装置の作製工程の一例を示す上面
図。

【図１６】半導体装置の作製工程の一例を示す側面
図。

【図１７】発光装置の構造の一例を示す側面図。

【図１８】発光装置の構造の一例を示す上面図及び側
面図。

【図１９】半導体装置の一例を示す図。

【図２０】半導体装置の一例を示す図。

【図２１】半導体装置の一例を示す図。

【符号の説明】

１０１基板１０２ロボットアーム１０３基板１０４石英ボート１０５突起物２０１基板２０２基板２０３保持部２０４ロボットアーム２０５突起部２０６カセット２０７基板２０８基板２０９保持部２１０ロボットアーム２１１突起部２１２カセット２１３ロボットアーム２１４突起部２１５基板２１６半導体素子の形成領域２１７半導体素子の形成領域以外の領域２１８石英チューブ２１９ヒーターユニット２２０石英ボート２２１石英テーブル２２２ボートエレベータユニット２２３高圧容器２２４カセット２２５ロボットアーム２２６保持部２２７基板２２８領域２２９基板２３０領域２３１カセット２３２カセット２３３保持部２３４保持部２３５ロボットアーム２３６石英チューブ２３７石英ボート２３８ガス供給管２３９バルブ２４０真空ポンプ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/31 Ｈ０１Ｌ 21/31 Ｅ 21/324 21/324 Ｑ

Claims

【特許請求の範囲】

【請求項１】ロボットアームにより複数の基板をカセッ
トに搬送し、鉛直方向に前記複数の基板を隣接させる工
程を有する半導体装置の作製方法において、前記基板の
中央もしくはその周辺が前記カセットに保持される工程
を有することを特徴とする半導体装置の作製方法。
【請求項２】請求項１に記載の前記基板の面積は１２０
０００mm²以上であり、前記基板の厚さは0.3〜1.1mmで
あることを特徴とする半導体装置の作製方法。
【請求項３】請求項１に記載の前記基板の各々の一辺の
サイズは３００×４００mm以上であり、前記基板の厚さ
は0.3〜1.1mmであることを特徴とする半導体装置の作製
方法。
【請求項４】請求項１に記載の前記基板の面積は１２０
０００mm²以上であり、前記基板の厚さは0.4〜0.8mmで
あることを特徴とする半導体装置の作製方法。
【請求項５】請求項１に記載の前記基板の各々の一辺の
サイズは３００×４００mm以上であり、前記基板の厚さ
は0.4〜0.8mmであることを特徴とする半導体装置の作製
方法。
【請求項６】ロボットアームにより複数の基板をカセッ
トに搬送し、鉛直方向に前記複数の基板を隣接させ、前
記複数の基板を熱処理する工程を有する半導体装置の作
製方法において、前記基板の中央もしくはその周辺が前
記カセットに保持される工程を有することを特徴とする
半導体装置の作製方法。
【請求項７】請求項６に記載の前記基板の面積は１２０
０００mm²以上であり、前記基板の厚さは0.3〜1.1mmで
あることを特徴とする半導体装置の作製方法。
【請求項８】請求項６に記載の前記基板の各々の一辺の
サイズは３００×４００mm以上であり、前記基板の厚さ
は0.3〜1.1mmであることを特徴とする半導体装置の作製
方法。
【請求項９】請求項６に記載の前記基板の面積は１２０
０００mm²以上であり、前記基板の厚さは0.4〜0.8mmで
あることを特徴とする半導体装置の作製方法。
【請求項１０】請求項６に記載の前記基板の各々の一辺
のサイズは３００×４００mm以上であり、前記基板の厚
さは0.4〜0.8mmであることを特徴とする半導体装置の作
製方法。
【請求項１１】請求項６乃至１０のいずれか一項におい
て、前記熱処理は半導体薄膜のＳＰＣ工程であることを
特徴とする半導体装置の作製方法。
【請求項１２】請求項６乃至１０のいずれか一項におい
て、前記熱処理は半導体薄膜における不純物のゲッタリ
ング工程であることを特徴とする半導体装置の作製方
法。
【請求項１３】請求項６乃至１２のいずれか一項におい
て、前記熱処理は減圧下で行われることを特徴とする半
導体装置の作製方法。
【請求項１４】請求項６乃至１２のいずれか一項におい
て、前記熱処理は圧力１０〜１００００Paの減圧下で行
われることを特徴とする半導体装置の作製方法。
【請求項１５】請求項１乃至１４のいずれか一項におい
て、前記半導体装置は、液晶表示装置または発光装置で
あることを特徴とする半導体装置の作製方法。
【請求項１６】請求項１乃至１４のいずれか一項におい
て、前記半導体装置は、携帯電話、ビデオカメラ、デジ
タルカメラ、プロジェクタ、ゴーグル型ディスプレイ、
パーソナルコンピュータ、DVDプレイヤー、電子書籍、
または携帯型情報端末であることを特徴とする半導体装
置の作製方法。