JP2002198924A - ステレオ副搬送波およびｒｄｓ搬送波取得回路 - Google Patents

ステレオ副搬送波およびｒｄｓ搬送波取得回路

Info

Publication number
JP2002198924A
JP2002198924A JP2001325840A JP2001325840A JP2002198924A JP 2002198924 A JP2002198924 A JP 2002198924A JP 2001325840 A JP2001325840 A JP 2001325840A JP 2001325840 A JP2001325840 A JP 2001325840A JP 2002198924 A JP2002198924 A JP 2002198924A
Authority
JP
Japan
Prior art keywords
signal
phase detector
carrier
frequency
stereo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001325840A
Other languages
English (en)
Inventor
Guenter Hildebrandt
ギュンター、ヒルデブラント
Gertjan Groot Hulze
ゲリット、ヤン、グロート、フルツェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2002198924A publication Critical patent/JP2002198924A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
    • H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
    • H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
    • H04H40/54—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving generating subcarriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1646—Circuits adapted for the reception of stereophonic signals
    • H04B1/1653—Detection of the presence of stereo signals and pilot signal regeneration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H2201/00—Aspects of broadcast communication
    • H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
    • H04H2201/13—Aspects of broadcast communication characterised by the type of broadcast system radio data system/radio broadcast data system [RDS/RBDS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

(57)【要約】 【課題】 簡単な構成により、２つの電圧制御発振器の
相互影響を排除する。 【解決手段】 復調ＦＭ信号のステレオ／ＲＤＳ信号を
復号する３８ｋＨｚステレオ副搬送波と５７ｋＨｚＲＤ
Ｓ搬送波取得回路は、ループフィルタを含むフェーズ・
ロックド・ループ、電圧制御発振器、参照周波数参照信
号受信用第１位相検出器、ＦＭ信号受信用第２位相検出
器を備え、発振器の出力信号はデバイダにより分割され
た両検出器に各々接続され、１９ｋＨｚ周波数信号は第
２検出器へ帰還され、発振器の出力はデバイダにより３
８ｋＨｚのステレオ副搬送波と５７ｋＨｚのＲＤＳ搬送
波に分離・供給され、回路起動時のみ活性化する周波数
制御回路が第１検出器へ供給される２つの信号を比較し
て参照周波数近傍の所定周波数領域で発振器を制御し、
所定周波数領域到達後は制御回路が不活性化され第１検
出器の出力がループフィルタに接続され、復調ＦＭ信号
が１９ｋＨｚパイロットを含むなら第２検出器出力はル
ープフィルタに接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ステレオ副搬送
波およびＲＤＳ（Radio Data System）搬送波取得回路
に係り、特に復調されたＦＭ信号の中に含まれる復調さ
れたＦＭ信号および／またはＲＤＳ信号を復号するため
の、３８ｋＨｚステレオ副搬送波と５７ｋＨｚＲＤＳ搬
送波取得回路に関する。
【０００２】
【従来の技術】ステレオＦＭ信号は、１９ｋＨＺの周波
数のパイロット信号を含んでいる。ステレオ信号Ｌ−Ｒ
の側波帯は、２３ｋＨｚおよび５３ｋＨｚの周波数領域
に隣接している。この信号を復調するためには、３８ｋ
Ｈｚの周波数が利得されるべきであり、この周波数は一
般的にはステレオ副搬送波を意味している。このステレ
オ副搬送波は１９ｋＨｚのパイロット周波数から引き出
されている。ＲＤＳ情報はこのＦＭ信号の中で追加的に
送信され、５７ｋＨｚのＲＤＳ搬送波はこの信号上で変
調されている。
【０００３】
【発明が解決しようとする課題】ＦＭ信号が受信機端末
で復調された後に、このＦＭ信号は上述されたスペクト
ラムを有する。その結果、３８ｋＨｚのステレオ副搬送
波はステレオ信号を再取得するために生成されるべきで
あり、５７ｋＨｚのＲＤＳ搬送波はＲＤＳ情報を再取得
するために生成されるべきである。この技術分野の現在
の状況から公知の原理においては、これら２つの搬送波
（搬送波と副搬送波）を取得するために、別個の回路配
置が一般的には提供されている。３８ｋＨｚのステレオ
副搬送波を取得するために、位相制御ループが主に提供
されている。さらに、水晶発振器またはこれに類するも
のが、ＲＤＳ搬送波を取得するために提供されている。
２つの搬送波を取得するために２つの個別のＰＬＬを用
いることも可能であるが、これは多数の回路技術の構成
要素を含んでおり、通常の結晶で提供され、かつ、互い
に同一の周波数の影響で動作するという付加的な欠点を
有している。
【０００４】この発明は、上述した冒頭の段落に記載さ
れたようなタイプの回路構成であって、可能な限り簡単
な構成を有し、２つの電圧制御発振器の相互影響を排除
する回路構成を提供することを目的としている。
【０００５】
【課題を解決するための手段】この発明によれば、回路
配置が、ループフィルタを備えるフェーズ・ロックド・
ループ（以下、ＰＬＬ―Phase Locked Loop―と略記す
る。）と、電圧制御発振器と、参照周波数を有する参照
信号を受信する第１の位相検出器と、ＦＭ信号を受信す
る第２の位相検出器と、を備え、前記電圧制御発振器の
出力信号はデバイダの手段により分割された形式の両方
の位相検出器にそれぞれ接続され、この信号は１９ｋＨ
ｚの周波数を有する前記第２の位相検出器へと帰還され
る構成を備えるものであって、前記電圧制御発振器の出
力信号が分割されて３８ｋＨｚのステレオ副搬送波と５
７ｋＨｚのＲＤＳ搬送波とを供給することによってデバ
イダが分離され、前記回路配置の起動のみに基づいて活
性化する周波数制御回路が前記第１の位相検出器へと供
給される２つの信号を比較して前記参照信号の前記参照
周波数の周囲の所定の周波数領域において電圧制御発振
器を制御し、前記所定の周波数領域に到達した後は、周
波数制御回路が不活性化されて前記第１の位相検出器の
出力信号が前記ループフィルタに接続されて、もしも復
調ＦＭ信号が１９ｋＨｚのパイロットを含むべきである
ならば、前記第２の位相検出器の出力信号は前記ループ
フィルタに接続されていることにより、上記目的が解決
されることになる。
【０００６】この発明による回路構成の基本的なアスペ
クトは、ＲＤＳ搬送波がパイロット以外のＦＭ信号内で
再取得されることができる間に、ただ１つのループフィ
ルタと１つの電圧制御発振器が、５７ｋＨｚのＲＤＳ搬
送波と同様に、３８ｋＨｚの周波数のステレオ副搬送波
を取得するために用いられている。電圧制御発振器は複
数のデバイダによって分割された相対的に高い周波数で
動作している。上述した周波数は、この下方分割の手段
により利得を与えられる。電圧制御発振器の相互の影響
は、このようにして排除される。ＲＤＳ搬送波を取得す
るために分割された独立複数の水晶を要求することはな
い。
【０００７】２つの位相検出器がスイッチングが行なわ
れる間に設けられている。このスイッチングは、ステレ
オ副搬送波およびＲＤＳ搬送波が得られるＦＭ信号がパ
イロットを有しているか否か、換言すれば、ステレオ信
号が実際に含まれているか否か、に依存している。
【０００８】この回路構成の起動の場合には、周波数制
御回路は、まず活性化されて、下方分割された参照信号
と、電圧制御発振器の下方分割された出力信号とを比較
し、参照信号の参照周波数近傍の周波数が所定の周波数
領域に制御されるように、電圧制御発振器を制御する。
【０００９】これが達成されるや否や、このＰＬＬは不
活性化され、第１の位相検出器は活性化される。前記電
圧制御発振器の下方分割された（down-divided）出力信
号と同様に下方分割された参照信号は、第１の位相検出
器に供給される。この動作のモードでは、ＰＬＬは、こ
れが参照信号の下方分割された周波数でこれ自身を調整
するかのようなやり方で動作する。この動作のモードで
は、既に数ヘルツ（Ｈｚ）の正確さで、発振器の周波数
は予め調整されている。
【００１０】引き続いてパイロットが検出されたとき
に、第２の位相検出器が活性化され、前記電圧制御発振
器の下方分割された出力信号とＦＭ信号における１９ｋ
Ｈｚの周波数でのパイロットとを比較する。この動作の
モードでは、このＰＬＬはそれ自身でＦＭ信号内のパイ
ロットの実際の周波数へと非常に正確に調整する。
【００１１】この発明に係る回路配置のこの３つのステ
ップの動作モードにおいては、起動時に基づいて公称周
波数で予め正しく正確に調節されているので、ＰＬＬは
非常に狭い帯域を有するであろうし、これが効果を上げ
てしまった後のみにこれは要求されたパイロットキャリ
ア周波数での固定であり、そのキャリア周波数は既にそ
の後に電圧制御発振器の動作周波数に非常に近くなると
いう長所を有する。したがって、ＰＬＬの帯域は、非常
に狭くなる。このことは、言い換えると、ＰＬＬがある
とき、それはまたパイロットの小さな振幅で、固定され
る長所を有することである。
【００１２】要するに、ステレオ副搬送波とＲＤＳ搬送
波の両方が、この発明による回路構成の手段によって取
得され、この発明の回路構成は、１つのＰＬＬとしたが
って１つの電圧制御発振器とを備えている。このＰＬＬ
の狭い帯域が原因となって、最適な動作が達成される。
それにもかかわらず、この固定は動作の３つのモードに
より保証される。
【００１３】もしもこのＰＬＬが、第２の位相検出器の
出力信号がループフィルタの入力に帰還されるような第
３の動作モードで固定されるべきでないならば、この回
路構成は、請求項２に定義されているように、再び第２
の動作モードにリセットされ、この動作モードでは、第
１の位相検出器の出力信号はループフィルタに接続され
ている。この動作モードにおいては、ＰＬＬは参照周波
数で再び固定される。
【００１４】請求項４に定義されているようなこの発明
の更なる実施態様によれば、パイロット検出器が用いら
れ、第２の位相検出器の２つの入力信号を取り扱ってい
る。この回路配置の実施態様は、第２の位相検出器の２
つの入力信号を直接パイロット検出のために用いること
ができるので、少ない数の回路構成要素を含むことにな
る。
【００１５】電圧制御発振器の動作周波数は有利な値に
選択されているので、また、特にこの値が高周波数領域
にあるので、請求項５に定義されているように、複数の
デバイダは、第２の位相検出器の入力信号と同様に、ス
テレオ副搬送波、ＲＤＳ搬送波を取得するためにこれら
のデバイダが用いられ得るように提供される。したがっ
て、これらのデバイダは、複数の割当てられた仕事を同
時に実行することができる。
【００１６】この発明の更なる実施態様によれば、請求
項６に定義されているように、電圧制御発振器が１０．
９４４ＭＨｚの公称周波数を有利に有していても良い。
したがって、第１の位相検出器の入力信号は、３４８５
により分割することにより、デバイダの手段によってこ
の周波数から有利にかつ容易に取得されることができ
る。
【００１７】この発明の更なる実施態様によれば、請求
項７に定義されているように、参照信号は７５．３７８
／２４ＭＨｚの参照周波数を有している。７５．３６８
ＭＨｚは、２７２により分割することにより、２０．５
ＭＨｚの発振周波数から有利に取得することができる。
【００１８】第１または第２の位相検出器の出力信号が
ループフィルタの入力へと帰還されている、この発明に
よる回路構成の第２および第３の動作モードにおいて
は、このＰＬＬが不活性化されるべきである。このこと
は、請求項９に定義されたようなこの発明の更なる実施
態様にしたがって、周波数制御回路がこの場合スイッチ
オフされることにより有利に達成される。
【００１９】この発明のこれらのまたは他のアスペクト
は、以下に説明する実施形態に基づいて説明上も明らか
であり、図示のものからも明瞭になるであろう。
【００２０】
【発明の実施の形態】図面は、唯一の図１が３８ｋＨｚ
ステレオ副搬送波と５７ＲＤＳ搬送波を取得するための
この発明による回路配置のブロック構成図を示してい
る。
【００２１】この回路配置は、図１ではＭＰＸとして示
されている復調ＦＭ信号を受信している。ベースバンド
において、この信号は、およそ１５ｋＨｚ以上のステレ
オ合計信号Ｌ＋Ｒを備えており、ここで、Ｌは左チャン
ネルであり、Ｒは右チャンネルである。およそ１９ｋＨ
ｚで、この信号は、ステレオ信号が含まれるように信号
で知らせるパイロットを備えている。異なる信号Ｌ−Ｒ
の２つの側波帯は、２３ｋＨｚから５３ｋＨｚの間に存
在している。これらの側波帯は、３８ｋＨｚの近傍に存
在している。この異なる信号を復調するために、３８ｋ
Ｈｚの周波数を有するステレオ副搬送波が、受信機端末
では求められている。
【００２２】ＲＤＳ情報は、信号内で追加的に送信され
ていても良く、この文字ＲＤＳは無線データシステム
（Radio Data System ）の頭文字である。このＲＤＳ情
報は、５７ｋＨｚの周波数でのＲＤＳ搬送波において変
調されている。
【００２３】この発明による回路配置は、３８ｋＨｚの
ステレオ副搬送波と５７ｋＨｚのＲＤＳ搬送波を取得す
ることができるべきである。この目的を達するため、こ
の発明にしたがった回路配置のブロック図は、ループフ
ィルタ１と、それに続く制御可能な発振器２と、を備え
るＰＬＬを含んでいる。この制御可能な発振器２は、１
０．９４４ＭＨｚの公称周波数で動作している。
【００２４】この回路配置はさらに、第１の、デジタル
位相検出器３と、第２の、線形位相検出器４と、を備え
ている。２つの位相検出器の出力信号は、スイッチ５を
介して、ループフィルタ１の入力を交互に切換え可能に
している。参照電位は、スイッチ５を介してループフィ
ルタ１入力に接続することができる。
【００２５】スイッチ５の位置に依存して、ＰＬＬは第
１の位相検出器３または第２の位相検出器４のいずれか
と共に動作する。この第３の動作モードでは、ＶＣＯは
２つの位相検出器３および４の何れによっても制御され
ない。
【００２６】電圧制御発振器２の出力信号は、３４８５
の自然数によって信号を分割するデバイダ６を介して供
給されている。このデバイダ６の出力信号は、第１の、
デジタル位相検出器３の入力へと供給されている。２４
ＭＨｚによって分割された７５．３６８ＭＨｚである参
照周波数を有する参照信号は、この位相検出器３の第２
の入力へ供給されている。その除数２４は、デバイダ７
によって実現されている。図中でｆｅｘｔにより示され
る外部信号は、７５．３６８ＭＨｚの周波数を有し、例
えば、除数２７２によって分割することにより２０．５
ＭＨｚの動作周波数で水晶発振器から取得するようにし
ても良い。
【００２７】この回路構成は、さらに、その入力が、第
１の位相検出器としてのデジタル位相検出器３と同一の
入力信号を一緒に入力する周波数制御回路８を備えてい
る。周波数制御回路の出力信号は、電圧制御発振器２に
接続されている。
【００２８】電圧制御発振器２の出力信号は、さらに、
デバイダ９，デバイダ１０およびデバイダ１１を介し
て、第２の、線形位相検出器４の一方の入力に加えられ
ているが、デバイダ９は除数９６で動作し、デバイダ１
０は除数３で動作し、デバイダ１１は除数２で動作する
ものである。図中、ＭＰＸで示される復調されたＦＭ信
号は、この位相検出器４の他の入力に加えられている。
【００２９】デバイダ９の出力信号は、除数２で動作す
るデバイダ１２に加えられている。制御可能な発振器の
１０．９４４ＭＨｚの公称動作周波数に基づいて、デバ
イダ１２は、およそ５７ｋＨｚの信号を出力として供給
し、この信号は再び取得されたＲＤＳ搬送波として提供
されている。相当するやり方において、かつ、分割割合
に基づいて、デバイダ１０は３８ｋＨｚの周波数のステ
レオ副搬送波を供給している。
【００３０】第２の、線形位相検出器４に加えられる２
つの入力信号はまた、その動作モードがここでは説明さ
れていないパイロット検出器１３へと加えられる。ＦＭ
ステレオ信号ＭＰＸと１９ｋＨｚの周波数を有するデバ
イダ１１の出力信号とを比較することによって、パイロ
ット検出器は、信号ＭＰＸがパイロットを含むか否かと
いう重ね合わせの方法により決定することができる。こ
のパイロット検出器１３は、対応する信号Ｐを出力して
いる。
【００３１】ここで、この回路配置の動作モードについ
て以下に説明する。
【００３２】この回路配置の起動に基づいて、例えば、
この回路配置のために電流または電圧の供給が活性化さ
れた後に、この発明にしたがって、電圧制御発振器２が
１０．９４４ＭＨｚの公称動作周波数の前後で動作する
ことは、当初から保障されている。この位置で、電圧制
御発振器２は、周波数制御回路８のみによって制御され
ている。この周波数制御回路は、デバイダ７によって供
給された、参照信号の周波数を伴う電圧制御発振器２の
下方分割された動作周波数を比較している。この参照周
波数は、電圧制御発振器が１０．９４４ＭＨｚの公称動
作周波数で、周波数制御回路８によって調整されるよう
に選択されている。
【００３３】電圧制御発振器２がこの動作周波数に達し
たときに、スイッチ５は位置IIに設定され、周波数制御
回路８は同時に不活性化される。その結果として、位相
検出器３、ループフィルタ１および電圧制御発振器２
は、ＰＬＬとして動作する。ここで、電圧制御発振器２
はこのＰＬＬで、参照信号および周波数と位相のそれぞ
れを含むその参照周波数にまさに調整されて、この参照
信号は位相検出器３の第２の入力へと加えられている。
【００３４】この動作モードにおいては、回路配置はす
でに５７ｋＨｚのまさに丁度ＲＤＳ搬送波を供給可能に
なっており、その周波数は、ＭＰＸ信号で変調されたか
もしれないＲＤＳ情報を復調するのに充分である。
【００３５】ここで、パイロット検出器１３は、ＭＰＸ
信号がパイロットを含むステレオ信号であるか否かを引
き続いて決定している。これが真実であるや否や、およ
び、パイロット検出器が相当する信号Ｐを供給するや否
や、電子スイッチ５は位置IIIに設定される。ここで、
ＰＬＬが活性化され、このＰＬＬは第２の線形位相検出
器４、ループフィルタ１および電圧制御発振器２を備え
ることになる。このＰＬＬはここで、ＭＰＸ信号におけ
るパイロットの周波数で固定される。したがってデバイ
ダ１０は３８ｋＨｚの副搬送波を供給し、この副搬送波
はその周波数および位相に関してＭＰＸ信号のパイロッ
トに正しく比例するように調整される。
【００３６】図中には示されていない、ステレオデコー
ダは、このようにしてこのステレオ副搬送波の手段を用
いて上述したステレオ信号を復調することができる。
【００３７】連続する動作の場合、このＰＬＬはスイッ
チが位置IIIにある動作モードにおいて固定を解除して
も良い。この場合、スイッチ５は再び位置IIIに設定さ
れるのでＰＬＬおよび電圧制御発振器の動作周波数は、
およそ公称周波数を維持し、参照周波数に依存するのみ
となる。その後パイロットが再び検出されるや否や、ス
イッチ５は位置IIIにリセットされる。
【００３８】この回路配置の本質的な長所は、スイッチ
５が位置IIにあるときに、電圧制御発振器が既に正しく
安定して公称動作周波数に設定されていることである。
したがって、ＰＬＬは切換えスイッチ５が位置IIIとな
ったときに容易に固定することができると共に、これに
より非常に狭い帯域を有することもできる。これは、Ｐ
ＬＬがまたパイロットの小さな振幅で確実に固定される
という長所をも有している。
【００３９】さらに、２つの搬送波信号、すなわち５７
ｋＨｚのＲＤＳ搬送波と３８ｋＨｚステレオ副搬送波
は、ただ１つのＰＬＬまたはより精密には、ただ１つの
電圧制御発振器２のみを備えるこの発明に係る回路配置
の手段によって、取得されている。
【００４０】もしもそれがパイロットを有する正確なス
テレオ信号であるならば、ＰＬＬはＭＰＸ信号の周波数
で非常に正確に固定されるので、回路配置により供給さ
れる３８ｋＨｚおよび５７ｋＨｚの信号は、非常に正確
にこれらの公称周波数を有している。ＭＰＸ信号はパイ
ロットを含まない単一の信号であっても良い。叙述した
動作モードにしたがって、回路５は、パイロットが検出
されていないので、この場合、位置IIのままで放置され
る。回路配置のこの動作モードにおいては、３８ｋＨｚ
の周波数でのステレオ副搬送波は求められていないが、
ＭＰＸ信号はＲＤＳ信号を含んでいても良いので、５７
ｋＨｚの周波数のＲＤＳ搬送波は求められている。しか
しながら、この周波数は可能な水晶発振による精密な参
照信号から引き出されたものであるので、その周波数が
この動作モードにおいて充分に精確に保持されることに
なる。さらにまたこの特別な動作モードにおいて、この
発明による回路配置は、これにより十分な周波数の安定
性を有するＲＤＳ搬送波を供給している。
【００４１】
【発明の効果】以上、詳細に説明したように、この発明
によるステレオ副搬送波およびＲＤＳ搬送波取得回路に
よれば、上述した冒頭の段落に記載されたようなタイプ
の回路構成であって、可能な限り簡単な構成を有し、２
つの電圧制御発振器の相互影響を排除する回路構成を提
供することができる。
【図面の簡単な説明】
【図１】この発明の実施形態に従った回路配置であり、
３８ｋＨｚステレオ副搬送波と５７ＲＤＳ搬送波を取得
するためのステレオ副搬送波およびＲＤＳ搬送波取得回
路の構成を示すブロック構成図である。
【符号の説明】
１ ループフィルタ ２ 電圧制御発振器 ３ 第１の位相検出器 ４ 第２の位相検出器 ５ 電子スイッチ ６ デバイダ ８ 周波数制御回路 ９ デバイダ １０ デバイダ １１ デバイダ １２ デバイダ １３ パイロット検出器
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 ゲリット、ヤン、グロート、フルツェ オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ Ｆターム(参考） 5K061 AA16 BB06 CC16 CC45 5K068 AA03 BA07 CB04 CC04 CC05 CC11 DA15

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】復調されたＦＭ信号に含まれるステレオ信
    号、および／または、復調されたＦＭ信号に含まれるＲ
    ＤＳ信号を復号するための、３８ｋＨｚステレオ副搬送
    波および５７ｋＨｚＲＤＳ搬送波を取得する回路配置で
    あって、 前記回路配置は、ループフィルタを備えるフェーズ・ロ
    ックド・ループと、電圧制御発振器と、参照周波数を有
    する参照信号を受信する第１の位相検出器と、ＦＭ信号
    を受信する第２の位相検出器と、を備え、 前記電圧制御発振器の出力信号はデバイダの手段により
    分割された形式の両方の位相検出器にそれぞれ接続さ
    れ、この信号は１９ｋＨｚの周波数を有する前記第２の
    位相検出器へと帰還され、 前記電圧制御発振器の出力信号が分割されて３８ｋＨｚ
    のステレオ副搬送波と５７ｋＨｚのＲＤＳ搬送波とを供
    給することによってデバイダが分離され、 前記回路配置の起動のみに基づいて活性化する周波数制
    御回路が前記第１の位相検出器へと供給される２つの信
    号を比較して前記参照信号の前記参照周波数の周囲の所
    定の周波数領域において電圧制御発振器を制御し、 前記所定の周波数領域に到達した後は、周波数制御回路
    が不活性化されて前記第１の位相検出器の出力信号が前
    記ループフィルタに接続され、 もしも復調ＦＭ信号が１９ｋＨｚのパイロットを含むべ
    きであるならば、前記第２の位相検出器の出力信号は前
    記ループフィルタに接続されていることを特徴とするス
    テレオ副搬送波およびＲＤＳ搬送波取得回路。
  2. 【請求項２】前記第２の位相検出器の出力が前記ループ
    フィルタに接続されているときの動作の間だけ前記フェ
    ーズ・ロックド・ループが解除されたとき、前記ループ
    フィルタの入力が前記第１の位相検出器の出力信号に再
    び接続されていることを特徴とする請求項１に記載のス
    テレオ副搬送波およびＲＤＳ搬送波取得回路。
  3. 【請求項３】制御ロジックの手段によって、および、前
    記ループフィルタの入力が起動時の参照電位に接続され
    ることによって、制御される電子スイッチが、前記所定
    の周波数領域に達した後には前記第１の位相検出器の出
    力に対して設けられ、もしもｙ復調されたＦＭ信号が１
    ９ｋＨｚのパイロットを含んでいるべきならば、引き続
    いて第２の位相検出器の出力に対して設けられているこ
    とを特徴とする請求項１に記載のステレオ副搬送波およ
    びＲＤＳ搬送波取得回路。
  4. 【請求項４】前記第２の位相検出器の量入力信号を比較
    するパイロット検出器が設けられていることを特徴とす
    る請求項１に記載のステレオ副搬送波およびＲＤＳ搬送
    波取得回路。
  5. 【請求項５】少なくとも１つのデバイダがステレオ副搬
    送波、ＲＤＳ搬送波、および／または前記電圧制御発振
    器の前記出力信号から引き出された前記第２の位相検出
    器の前記入力信号、を取得するために共通して用いられ
    ていることを特徴とする請求項１に記載のステレオ副搬
    送波およびＲＤＳ搬送波取得回路。
  6. 【請求項６】前記電圧制御発振器は１０．９４４ＭＨｚ
    の公称周波数を有し、前記電圧制御発振器の出力信号か
    ら引き出された前記第１の位相検出器の入力信号は、そ
    れに与えられた信号を３４８５によって分割するデバイ
    ダの手段によって利得を加えられていることを特徴とす
    る請求項１に記載のステレオ副搬送波およびＲＤＳ搬送
    波取得回路。
  7. 【請求項７】前記参照信号は、７５．３６８／２４ＭＨ
    ｚの参照周波数を有していることを特徴とする請求項１
    に記載のステレオ副搬送波およびＲＤＳ搬送波取得回
    路。
  8. 【請求項８】前記第１の位相検出器は、デジタル位相検
    出器であり、前記第２の位相検出器は、生計位相検出器
    であることを特徴とする請求項１に記載のステレオ副搬
    送波およびＲＤＳ搬送波取得回路。
  9. 【請求項９】前記周波数制御回路は、起動後に前記ルー
    プフィルタが前記第１の位相検出器に接続されたとき
    に、スイッチオフされることを特徴とする請求項１に記
    載のステレオ副搬送波およびＲＤＳ搬送波取得回路。
JP2001325840A 2000-10-24 2001-10-24 ステレオ副搬送波およびｒｄｓ搬送波取得回路 Withdrawn JP2002198924A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10052557A DE10052557A1 (de) 2000-10-24 2000-10-24 Schaltungsanordnung zur Gewinnung eines Stereohifsträgers und eines RDS-Trägers
DE10052557.1 2000-10-24

Publications (1)

Publication Number Publication Date
JP2002198924A true JP2002198924A (ja) 2002-07-12

Family

ID=7660792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001325840A Withdrawn JP2002198924A (ja) 2000-10-24 2001-10-24 ステレオ副搬送波およびｒｄｓ搬送波取得回路

Country Status (4)

Country Link
US (1) US6978026B2 (ja)
EP (1) EP1202604A2 (ja)
JP (1) JP2002198924A (ja)
DE (1) DE10052557A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7970342B1 (en) 2006-02-06 2011-06-28 Griffin Technology Inc. Digital music player accessory with digital communication capability
US8144878B2 (en) 2006-03-06 2012-03-27 Mediatek Inc. FM receiver and pilot detector thereof, and method for determining a type of a processed signal
US20120093206A1 (en) * 2010-10-18 2012-04-19 Qualcomm Incorporated Radio data system monophonic demodulation
CN105429651B (zh) * 2015-10-29 2018-02-13 北京中科汉天下电子技术有限公司 一种fm导频信号生成方法及电路
CN113132039B (zh) * 2021-06-16 2021-09-03 成都德芯数字科技股份有限公司 一种rds与fm导频信号载波及相位同步方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096360A (en) * 1975-09-27 1978-06-20 Victor Company Of Japan, Ltd. Multichannel record disc reproducing system
KR960007407B1 (ko) * 1993-03-12 1996-05-31 삼성전자주식회사 스테레오와 듀얼 음성인식 시스템
US5507024A (en) * 1994-05-16 1996-04-09 Allegro Microsystems, Inc. FM data-system radio receiver
US6694026B1 (en) * 1999-03-10 2004-02-17 Cirrus Logic, Inc. Digital stereo recovery circuitry and method for radio receivers

Also Published As

Publication number Publication date
EP1202604A2 (de) 2002-05-02
DE10052557A1 (de) 2002-04-25
US6978026B2 (en) 2005-12-20
US20020131603A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
KR100465956B1 (ko) 통신 장비의 대기 전류를 감소시키기 위한 방법 및 장치
CA1264827A (en) Frequency synthesizer
EP0526202B1 (en) Local oscillating frequency synthesizer for use in a TDMA system
KR960700578A (ko) 자동 주파수 제어 장치(Automatic Frequency Control Apparatus)
JPS627728B2 (ja)
US5029237A (en) Radio receiver frequency control system
US5793819A (en) Radio communication terminal station
JP2002198924A (ja) ステレオ副搬送波およびｒｄｓ搬送波取得回路
KR20010093099A (ko) 위상 동기 루프 주파수 생성 회로 및 그 회로를 사용하는수신기
JPS5924191Y2 (ja) シンセサイザ−受信機のａｆｃ回路
JP2553219B2 (ja) Ｒｆモジュレータ及びそれを内蔵するビデオカセットレコーダ
JP3052614B2 (ja) Ｐｌｌ選局装置
JP3053838B2 (ja) 映像中間周波回路
JPS5883446A (ja) 受信機
JP2897264B2 (ja) チューナ
JP2752850B2 (ja) 受信機
KR910001470B1 (ko) 위성방송 수신기 내장형 tv에서의 채널 동조회로
JP2811841B2 (ja) Ｐｌｌを用いた変調器
JPH06152458A (ja) Ｐｌｌ選局装置
JPH0345937B2 (ja)
JP2004064098A (ja) 自動周波数制御方式
KR19990070012A (ko) 알에프 변조기
JPS6387039A (ja) デイジタルｐｌｌ回路のロツク検出回路
JPH0638116A (ja) 位相同期ループ回路
JPS5881341A (ja) 受信機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041022

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070416

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070608