JP2002148627A - 液晶装置の製造装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】ラビング工程において発生する静電気を高速に
除去して、液晶基板の破壊及び特性シフトを防止する。 【解決手段】ラビングステージ８１上の液晶基板８２
は、ラビングロール８３によって擦られてラビング処理
される。このラビング処理時には、センサ８４によって
液晶基板８２の帯電量が検出される。除電器８７は、発
生したイオンを液晶基板８２に吹き付けることによって
液晶基板８２を除電する。この場合には、除電器８７
は、コントローラ８５に制御されて、センサ８４の検出
結果に基づくフィードバック制御によってイオン極性及
び発生量が制御される。これにより、液晶基板８２は、
リアルタイムで確実に除電され、静電破壊及び特性シフ
トの発生を回避することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ラビング工程にお
いて発生する静電気の除電を効率よく行うようにした液
晶装置の製造装置及びその製造方法に関する。

【０００２】

【従来の技術】液晶ライトバルブ等の液晶装置は、ガラ
ス基板、石英基板等の２枚の基板間に液晶を封入して構
成される。このような液晶装置は、一方の基板に、例え
ば薄膜トランジスタ（Thin Film Transistor、以下、Ｔ
ＦＴと称す）等の能動素子をマトリクス状に配置し、他
方の基板に対向電極を配置して、両基板間に封止した液
晶層の光学特性を画像信号に応じて変化させることで、
画像表示を可能にする。

【０００３】液晶層の光学特性は、液晶層に映像信号に
基づく電圧を印加して、液晶分子の配列を変化させるこ
とで制御する。電圧無印加時の液晶分子の配列を規定す
るために、一方の基板（アクティブマトリクス基板）及
び他方の基板（対向基板）の液晶層に接する面上に配向
膜を形成し、配向膜にラビング処理を施す。

【０００４】即ち、配向膜は、例えばポリイミド等の有
機膜を約数十ナノメーターの厚さで両基板の面上に形成
したものであり、配向膜によって液晶分子を基板面に沿
って配向処理することができる。更に、配向膜表面にラ
ビング処理を施すことで、配向膜を配向異方性の膜にし
て液晶分子の配列を規定するのである。

【０００５】具体的なラビング方法としては、先ず、ラ
ビング装置の載置台上にポリイミド膜を有する基板をポ
リイミド膜を上にして配置する。次に、ローラの周りに
ラビング布が取り付けられたラビングロールをポリイミ
ド膜と接するように配置し、ラビングロールを所定の方
向に移動させて、ポリイミド膜を擦ることにより、ラビ
ング処理された配向膜を形成する。

【０００６】ところで、液晶基板を均一にラビングする
ためには、ラビングロールを例えば１００〜１０００
（回転／分）等の高速度で回転させる必要がある。ま
た、ラビング材としては、耐久性、パイル系の均一性等
を考慮してレーヨン材質等が主流となっている。従っ
て、ラビング処理時には、液晶基板を低い導電性の材料
で高速に擦ることになり、静電気が発生しやすくなると
いう問題が生じる。

【０００７】特に、液晶基板に薄膜トランジスタ又は薄
膜ダイオード等の能動素子が形成されている場合には、
静電気によって絶縁層が静電破壊してしまうことがあ
り、また、素子特性がシフトしてしまうこともある。

【０００８】そこで、従来、ラビング工程では、イオナ
イザ等の除電器による除電が行われている。イオナイザ
は、正又は負のイオンを吹き付けることで、除電を行う
ものである。

【０００９】

【発明が解決しようとする課題】しかしながら、必ずし
も、液晶基板の帯電量及びそのイオン極性に対応したイ
オンの吹き付けを効率的に行うことができるとは限らな
いことから、除電能力が低く、静電気による不具合発生
を根本的に解決することができないという問題点があっ
た。

【００１０】なお、近年においては、ラビング環境を高
湿下に設定し、静電気の発生を低減する方法も提案され
ている。しかしながら、高湿下に装置部品が暴露される
ことから、装置信頼性が乏しく、また、環境維持のため
にエネルギーが浪費するという欠点がある。

【００１１】本発明はかかる問題点に鑑みてなされたも
のであって、装置を高湿下に置くことなく、帯電量及び
そのイオン極性に対応したイオンの吹き付けを可能とす
ることにより、除電能力を向上させて液晶装置の静電気
による不具合発生を防止することができる液晶装置の製
造装置及びその製造方法を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明に係る液晶装置の
製造装置は、ラビングステージ上に載置された液晶基板
の帯電状況を検出する検出手段と、前記検出手段の検出
結果に基づいて、前記液晶基板に対するラビング処理に
よって前記液晶基板に発生した静電気を除去する除電手
段とを具備したことを特徴とする。

【００１３】このような構成によれば、除電手段によっ
て、ラビング処理時に発生した液晶基板の静電気を除電
することができる。そして、検出手段が液晶基板の帯電
状況を検出することにより、除電手段による除電の効果
を把握することが可能である。

【００１４】前記検出手段としては、前記液晶基板に対
するラビング処理時に前記液晶基板の帯電状況をリアル
タイムで検出するものを採用し、また、前記除電手段
は、前記検出手段の検出結果に基づくフィードバック制
御によって単位時間当たりの除電能力が可変であること
を特徴とする。

【００１５】このような構成によれば、検出手段によっ
て、ラビング処理時の液晶基板の帯電状況がリアルタイ
ムで検出される。この検出結果に基づくフィードバック
制御によって、除電手段は単位時間当たりの除電能力を
可変させながら、液晶基板を短時間で除電する。

【００１６】本発明に係る液晶装置の製造装置は、ラビ
ングステージ上に載置された液晶基板の帯電状況を検出
する検出手段と、ラビングステージ上に載置された液晶
基板をラビング処理後にピンアップするピンアップ手段
と、前記検出手段の検出結果に基づいて、前記液晶基板
のピンアップ時に前記液晶基板に発生した静電気を除去
する除電手段とを具備したことを特徴とする。

【００１７】このような構成によれば、ピンアップ手段
によって、ラビング処理後の液晶基板はラビングステー
ジからピンアップされる。除電手段は、ピンアップ時に
発生した液晶基板の静電気を除電することができる。そ
して、検出手段が液晶基板の帯電状況を検出することに
より、除電手段による除電の効果を把握することが可能
である。

【００１８】前記検出手段としては、前記液晶基板のピ
ンアップ時に前記液晶基板の帯電状況をリアルタイムで
検出するものを採用し、また、前記除電手段は、前記検
出手段の検出結果に基づくフィードバック制御によって
単位時間当たりの除電能力が可変であることを特徴とす
る。

【００１９】このような構成によれば、検出手段によっ
て、ピンアップ時の液晶基板の帯電状況がリアルタイム
で検出される。この検出結果に基づくフィードバック制
御によって、除電手段は単位時間当たりの除電能力を可
変させながら、液晶基板を短時間で除電する。

【００２０】本発明に係る液晶装置の製造装置は、前記
検出手段の検出結果に基づくフィードバック制御によっ
て前記ピンアップ手段を制御して、前記液晶基板のピン
アップ時の前記液晶基板の帯電量が所定量以下となる範
囲内で前記液晶基板を最高速にピンアップさせる制御手
段を更に具備したことを特徴とする。

【００２１】このような構成によれば、制御手段は、検
出手段の検出結果に基づくフィードバック制御によって
前記ピンアップ手段を制御し、ピンアップ時の液晶基板
の帯電量が所定量以下となる範囲内でピンアップを高速
化する。これにより、ラビング工程に要する時間を短縮
することができる。

【００２２】本発明に係る液晶装置の製造装置は、前記
検出手段の検出結果に基づいて前記ピンアップ手段によ
るピンアップ終了後の前記液晶基板の帯電量が所定量以
下になった場合に、前記ラビングステージから前記液晶
基板を除材する除材手段を更に具備したことを特徴とす
る。

【００２３】このような構成によれば、除電手段は、ピ
ンアップ終了後の液晶基板の帯電量が所定量以下になっ
た場合に、ラビングステージから液晶基板を除材する。
これにより、ピンアップ終了後には確実に静電気が除去
された液晶基板を得ることができる。

【００２４】本発明に係る液晶装置の製造装置は、ラビ
ングステージ上に載置された液晶基板の帯電状況を検出
する第１の検出手段と、前記第１の検出手段の検出結果
に基づいて、前記液晶基板に対するラビング処理によっ
て前記液晶基板に発生した静電気を除去する第１の除電
手段と、前記ラビングステージ上に載置された液晶基板
をラビング処理後にピンアップするピンアップ手段と、
前記ピンアップ処理時の前記液晶基板の帯電状況を検出
する第２の検出手段と、前記第２の検出手段の検出結果
に基づいて、前記液晶基板のピンアップ時に前記液晶基
板に発生した静電気を除去する第２の除電手段とを具備
したことを特徴とする。

【００２５】このような構成によれば、ラビング処理時
には、第１の検出手段の検出結果に基づくフィードバッ
ク制御によって、第１の除電手段が効率よく液晶基板の
除電を行う。ピンアップ手段によるラビング処理後のピ
ンアップ時には、第２の検出手段の検出結果に基づくフ
ィードバック制御によって、第２の除電手段が効率よく
液晶基板の除電を行う。

【００２６】前記除電手段は、前記液晶基板に生じた静
電気を除去するためのイオンを発生し、イオン極性及び
イオン発生量が前記検出手段の検出結果に基づいてフィ
ードバック制御されることを特徴とする。

【００２７】このような構成によれば、除電手段は、検
出手段の検出結果に基づいてイオン極性及びイオン発生
量がフィードバック制御され、液晶基板を高速に除電す
る。

【００２８】本発明に係る液晶装置の製造方法は、ラビ
ングステージ上に載置された液晶基板に対するラビング
処理時の前記液晶基板の帯電状況を検出する工程と、ラ
ビング処理時における液晶基板の帯電状況の検出結果に
基づいて、前記ラビング処理時における前記液晶基板の
静電気を除去する除電器の単位時間当たりの除電能力を
フィードバック制御する工程とを具備したことを特徴と
する。

【００２９】このような構成によれば、ラビング処理時
には、液晶基板の帯電状況が検出される。この検出結果
に基づいて、除電器の単位時間当たりの除電能力がフィ
ードバック制御される。これにより、除電に要する時間
が短縮されると共に、液晶基板の帯電量が低減される。

【００３０】本発明に係る液晶装置の製造方法は、ラビ
ング処理が終了した液晶基板をラビングステージからピ
ンアップするピンアップ工程と、前記ピンアップ工程途
中において、前記液晶基板の帯電状況を検出する工程
と、ピンアップ工程時における液晶基板の帯電状況の検
出結果に基づいて、前記ピンアップ工程開始後における
前記液晶基板の静電気を除去する除電器の単位時間当た
りの除電能力をフィードバック制御する工程とを具備し
たことを特徴とする。

【００３１】このような構成によれば、ラビング処理後
に液晶基板はピンアップされる。このピンアップ時に
は、液晶基板の帯電状況が検出される。この検出結果に
基づいて、除電器の単位時間当たりの除電能力がフィー
ドバック制御される。これにより、除電に要する時間が
短縮されると共に、液晶基板の帯電量が低減される。

【００３２】本発明に係る液晶装置の製造方法は、前記
ピンアップ工程終了後に前記液晶基板の帯電量が所定量
以下になった場合に前記液晶基板を前記ラビングステー
ジから除材する工程を更に具備したことを特徴とする。

【００３３】このような構成によれば、ピンアップ終了
後の液晶基板の帯電量が所定量以下になった場合に、ラ
ビングステージから液晶基板を除材する。これにより、
ピンアップ終了後には確実に静電気が除去された液晶基
板を得ることができる。

【００３４】本発明に係るコンピュータ読み取り可能な
記録媒体は、ラビングステージ上に載置された液晶基板
に対するラビング処理時の前記液晶基板の帯電状況を検
出する手順と、ラビング処理時における液晶基板の帯電
状況の検出結果に基づいて、前記ラビング処理時におけ
る前記液晶基板の静電気を除去する除電器の単位時間当
たりの除電能力をフィードバック制御する手順とをコン
ピュータに実行させるための除電プログラムを記録した
ものであり、このような構成によれば、記録媒体に記録
されている除電プログラムを読み取ってコンピュータに
実行させることにより、ラビング処理時には、液晶基板
の帯電状況が検出され、この検出結果に基づいて、除電
器の単位時間当たりの除電能力がフィードバック制御さ
れる。これにより、除電に要する時間が短縮されると共
に、液晶基板の帯電量が低減される。

【００３５】本発明に係るコンピュータ読み取り可能な
記録媒体は、ラビング処理が終了した液晶基板をラビン
グステージからピンアップするピンアップ手順と、前記
ピンアップ手順途中において、前記液晶基板の帯電状況
を検出する手順と、ピンアップ手順時における液晶基板
の帯電状況の検出結果に基づいて、前記ピンアップ手順
開始後における前記液晶基板の静電気を除去する除電器
の単位時間当たりの除電能力をフィードバック制御する
手順とをコンピュータに実行させるための除電プログラ
ムを記録したものである。

【００３６】このような構成によれば、記録媒体に記録
されている除電プログラムを読み取ってコンピュータに
実行させることにより、ラビング処理後に液晶基板はピ
ンアップされ、ピンアップ時に、液晶基板の帯電状況が
検出される。この検出結果に基づいて、除電器の単位時
間当たりの除電能力がフィードバック制御される。これ
により、除電に要する時間が短縮されると共に、液晶基
板の帯電量が低減される。

【００３７】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。図１は本発明の第１
の実施の形態に係る液晶装置の製造装置を示す説明図で
ある。図２は液晶装置の画素領域を構成する複数の画素
における各種素子、配線等の等価回路図である。図３は
ＴＦＴ基板等の素子基板をその上に形成された各構成要
素と共に対向基板側から見た平面図であり、図４は素子
基板と対向基板とを貼り合わせて液晶を封入する組立工
程終了後の液晶装置を、図３のＨ−Ｈ'線の位置で切断
して示す断面図である。また、図５は液晶装置を詳細に
示す断面図である。図６はパネル組立工程を示すフロー
チャートである。図７は除電器及びセンサの配置を説明
するための説明図である。

【００３８】先ず、図２乃至図５を参照して、液晶パネ
ルの構造について説明する。

【００３９】液晶パネルは、図３及び図４に示すよう
に、ＴＦＴ基板等の素子基板１０と対向基板２０との間
に液晶５０を封入して構成される。素子基板１０上には
画素を構成する画素電極等がマトリクス状に配置され
る。図２は画素を構成する素子基板１０上の素子の等価
回路を示している。

【００４０】図２に示すように、画素領域においては、
複数本の走査線３ａと複数本のデータ線６ａとが交差す
るように配線され、走査線３ａとデータ線６ａとで区画
された領域に画素電極９ａがマトリクス状に配置され
る。そして、走査線３ａとデータ線６ａの各交差部分に
対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素
電極９ａが接続される。

【００４１】ＴＦＴ３０は走査線３ａのＯＮ信号によっ
てオンとなり、これにより、データ線６ａに供給された
画像信号が画素電極９ａに供給される。この画素電極９
ａと対向基板２０に設けられた対向電極２１との間の電
圧が液晶５０に印加される。また、画素電極９ａと並列
に蓄積容量７０が設けられており、蓄積容量７０によっ
て、画素電極９ａの電圧はソース電圧が印加された時間
よりも例えば３桁も長い時間の保持が可能となる。蓄積
容量７０によって、電圧保持特性が改善され、コントラ
スト比の高い画像表示が可能となる。

【００４２】図５は、一つの画素に着目した液晶パネル
の模式的断面図である。

【００４３】ガラスや石英等の素子基板１０には、ＬＤ
Ｄ構造をなすＴＦＴ３０が設けられている。ＴＦＴ３０
は、チャネル領域１ａ、ソース領域１ｄ、ドレイン領域
１ｅが形成された半導体層に絶縁膜２を介してゲート電
極をなす走査線３ａが設けられてなる。ＴＦＴ３０上に
は第１層間絶縁膜４を介してデータ線６ａが積層され、
データ線６ａはコンタクトホール５を介してソース領域
１ｄに電気的に接続される。データ線６ａ上には第２層
間絶縁膜７を介して画素電極９ａが積層され、画素電極
９ａはコンタクトホール８を介してドレイン領域１ｅに
電気的に接続される。

【００４４】走査線３ａ（ゲート電極）にＯＮ信号が供
給されることで、チャネル領域１ａが導通状態となり、
ソース領域１ｄとドレイン領域１ｅとが接続されて、デ
ータ線６ａに供給された画像信号が画素電極９ａに与え
られる。

【００４５】また、半導体層にはドレイン領域１ｅから
延びる蓄積容量電極１ｆが形成されている。蓄積容量電
極１ｆは、誘電体膜である絶縁膜２を介して容量線３ｂ
が対向配置され、これにより蓄積容量７０を構成してい
る。画素電極９ａ上にはポリイミド系の高分子樹脂から
なる配向膜１６が積層され、図１の装置によって所定方
向にラビング処理されている。

【００４６】一方、対向基板２０には、ＴＦＴアレイ基
板のデータ線６ａ、走査線３ａ及びＴＦＴ３０の形成領
域に対向する領域、即ち各画素の非表示領域において第
１遮光膜２３が設けられている。この第１遮光膜２３に
よって、対向基板２０側からの入射光がＴＦＴ３０のチ
ャネル領域１ａ、ソース領域１ｄ及びドレイン領域１ｅ
に入射することが防止される。第１遮光膜２３上に、対
向電極（共通電極）２１が基板２０全面に亘って形成さ
れている。対向電極２１上にポリイミド系の高分子樹脂
からなる配向膜２２が積層され、図１の装置と同様の装
置によって所定方向にラビング処理されている。

【００４７】そして、素子基板１０と対向基板２０との
間に液晶５０が封入されている。これにより、ＴＦＴ３
０は所定のタイミングでデータ線６ａから供給される画
像信号を画層電極９ａに書き込む。書き込まれた画素電
極９ａと対向電極２１との電位差に応じて液晶５０の分
子集合の配向や秩序が変化して、光を変調し、階調表示
を可能にする。

【００４８】図３及び図４に示すように、対向基板２０
には表示領域を区画する額縁としての第２遮光膜４２が
設けられている。第２遮光膜４２は例えば第１遮光膜２
３と同一又は異なる遮光性材料によって形成されてい
る。

【００４９】第２遮光膜４２の外側の領域に液晶を封入
するシール材４１が、素子基板１０と対向基板２０間に
形成されている。シール材４１は対向基板２０の輪郭形
状に略一致するように配置され、素子基板１０と対向基
板２０を相互に固着する。シール材４１は、素子基板１
０の１辺の一部において欠落しており、貼り合わされた
素子基板１０及び対向基板２０相互の間隙に液晶５０を
注入するための液晶注入口７８を形成する。液晶注入口
７８より液晶が注入された後、封止材７９で封止され
る。

【００５０】素子基板１０のシール材４１の外側の領域
には、データ線駆動回路６１及び実装端子６２が素子基
板１０の一辺に沿って設けられており、この一辺に隣接
する２辺に沿って、走査線駆動回路６３が設けられてい
る。素子基板１０の残る一辺には、画面表示領域の両側
に設けられた走査線駆動回路６３間を接続するための複
数の配線６４が設けられている。また、対向基板２０の
コーナー部の少なくとも１箇所においては、素子基板１
０と対向基板２０との間を電気的に導通させるための導
通材６５が設けられている。

【００５１】次に、図６を参照してパネル組立工程につ
いて説明する。素子基板１０（ＴＦＴ基板）と対向基板
２０とは、別々に製造される。ステップＳ1 ，Ｓ6 で夫
々用意されたＴＦＴ基板及び対向基板２０に対して、次
のステップＳ2 ，Ｓ7 では、配向膜１６，２２となるポ
リイミド（ＰＩ）を塗布する。次に、ステップＳ3 ，Ｓ
8 において、素子基板１０表面の配向膜１６及び対向基
板２０表面の配向膜２２に対して、ラビング処理を施
す。

【００５２】次に、ステップＳ4 ，Ｓ9 において、洗浄
工程を行う。この洗浄工程は、ラビング処理によって生
じた塵埃を除去するためのものである。

【００５３】洗浄工程が終了すると、ステップＳ5 にお
いて、シール材４１、及び導通材６５（図２参照）を形
成する。シール材４１を形成した後、次に、ステップＳ
10で、素子基板１０と対向基板２０とを貼り合わせ、ス
テップＳ11でアライメントを施しながら圧着し、シール
材４１を硬化させる。最後に、ステップＳ12において、
シール材４１の一部に設けた切り欠きから液晶を封入
し、切り欠きを塞いで液晶を封止する。

【００５４】図１において、ラビング装置は、ラビング
ステージ８１及びラビングロール８３を有している。ラ
ビングステージ８１上には液晶基板８２が載置されるよ
うになっている。基板８２は、例えば、貼り合わせ前の
ポリイミド塗布後の素子基板１０（図５参照）である。
ラビングステージ８１とラビングロール８３とは相対的
に移動自在であり、図１では、例えば、ラビングステー
ジ８１がラビングロール８３に対して矢印にて示す水平
方向に相対的に移動することを示している。

【００５５】ラビングステージ８１の移動によって、液
晶基板８２はその表面に平行で、ラビングロール８３の
回転軸に略垂直な方向に移動自在である。液晶基板８２
の搬送路の上方に、ラビングロール８３が設けられてい
る。

【００５６】ラビングロール８３は、円柱形状に構成さ
れ、円中心を軸にして周方向に回動自在である。ラビン
グロール８３の周面には、例えばレーヨンで形成された
ラビング布８８が取り付けられている。ラビングステー
ジ８１及びラビングロール８３の少なくとも一方は垂直
方向にも移動自在であり、ラビングロール８３とラビン
グステージ８１とは、ラビング布８８による基板８２へ
のラビング圧が所定値になるように、垂直方向の位置決
めが行われている。

【００５７】ラビング時におけるラビングステージ８１
の上方の所定位置には、例えばイオナイザ等の除電器８
７が配設されている。除電器８７はラビングステージ８
１の移動又はラビングロール８３の移動に伴って移動さ
せてもよく、また、所定位置に固定させてもよい。除電
器８７は、コントローラ８５に制御されて、正又は負の
イオンを発生させて、ラビングステージ８１上の液晶基
板８２に吹き付けることができるようになっている。

【００５８】図１では、除電器８７を１つのみ示してい
るが、除電器８７を液晶基板８２上に複数設けてもよ
い。液晶基板８２が電気的に分割されていなければ、除
電器８７が１つであっても理論的には除電可能である
が、複数設けることによって、除電能力を向上させるこ
とができる。図７は４つの除電器８７を設けた場合の配
置例を示している。図７の例では、除電器をラビング時
における液晶基板８２位置の四方に配置している。

【００５９】本実施の形態においては、ラビング時にお
ける液晶基板８２の上方にはセンサ８４も配設されてい
る。図７では、センサ８４として２つのセンサを用いた
例を示しており、センサ８４は液晶基板８２の移動方向
の前後に配設されている。

【００６０】センサ８４は、液晶基板８２の静電気量
（帯電量）を検出して、検出結果をコントローラ８５に
出力する。コントローラ８５は、ＣＰＵ８６に制御され
て、センサ８４の検出結果に基づいて除電器８７が発生
するイオンのイオン極性及びイオン発生量を制御するよ
うになっている。ＣＰＵ８６は、コントローラ８５を制
御して、液晶基板８２に帯電している静電気を除去する
極性のイオンを発生させると共に、イオン発生量を帯電
量に応じて変化させるようになっている。

【００６１】なお、図示しないアンローダはラビングス
テージ８１からピンアップされた液晶基板８２を、ラビ
ングステージ８１から除材することができるようになっ
ている。

【００６２】次に、このように構成された実施の形態の
動作について図８及び図９のフローチャート並びに図１
０のグラフを参照して説明する。図８は図６中の「ラビ
ング」工程の具体的なフローを示しており、図９は図８
中の「イオン供給のフィードバック制御」工程を具体的
に示している。

【００６３】図６のステップＳ2 において配向膜となる
ポリイミドが塗布された基板８２は、図８のステップＳ
21においてラビングステージ８１上に載置して表面に吸
着させる。次に、ステップＳ22において、ラビングステ
ージ８１を上昇させて、ラビングロール８３の周面のラ
ビング布８８が液晶基板８２表面に所定の圧力で押圧す
るように、ラビングステージ８１の垂直位置を調整す
る。なお、ラビングロール８３を下降させることによっ
て、垂直位置の調整を行ってもよい。

【００６４】次に、液晶基板８２がラビングロール８３
の下方に位置するように、ラビングステージ８１（又は
ラビングロール８３）を水平方向に移動させる（ステッ
プＳ23）。そして、ステップＳ24でラビングロール８３
を回転させながら、ラビングステージ８１（又はラビン
グロール８３）を水平方向に移動させて、ラビング処理
を開始する（ステップＳ24）。

【００６５】ラビングロール８３が回転しながら、液晶
基板８２が水平方向に移動することで、ラビングロール
８３の周面のラビング布８８によって液晶基板８２の表
面の配向膜が擦られてラビング処理が行われる。液晶基
板８２は、ラビングロール８３表面のラビング布８８に
よって高速に擦られることにより帯電する。本実施の形
態においては、ＣＰＵ８６は、液晶基板８２の帯電を短
時間で除電するために、ラビング処理途中において、コ
ントローラ８５を制御して、イオン供給のフィードバッ
ク制御を行う（ステップＳ25）。

【００６６】即ち、図９のステップＳ31において、セン
サ８４は、液晶基板８２の帯電状況を検出する。センサ
８４からの検出結果はコントローラ８５に供給され、コ
ントローラ８５は、センサ８４の検出結果に応じて、除
電器８７を制御するためのイオン制御信号を出力する
（ステップＳ32）。除電器８７は、イオン制御信号に基
づいてイオンを発生して、液晶基板８２に吹き付ける。

【００６７】即ち、コントローラ８５は、液晶基板８２
の帯電極性と反対の極性のイオンを除電器８７に発生さ
せると共に、液晶基板８２の帯電量の増加に伴って発生
させるイオン量を増加させる。このフィードバック制御
によって、液晶基板８２の帯電量は、短時間に０近傍と
なる。

【００６８】図１０は横軸に時間をとり縦軸に帯電圧を
とって、５Ｖに帯電させた試料に対する除電に必要な時
間をフィードバック制御の有無毎に測定した結果を示し
ている（ラビング処理時のものではない）。図１０の三
角印はフィードバック制御を行わない場合の例であり、
丸印はフィードバック制御を行う場合の例である。図１
０に示すように、フィードバック制御を行った場合に
は、フィードバック制御を行わない場合に比して、除電
時間を著しく短縮することができることが分かる。

【００６９】イオン供給のフィードバック制御は、ラビ
ング処理の期間中継続して行われる。これにより、ラビ
ング処理の開始から終了時までの全期間において、液晶
基板８２の帯電量は極めて少なく、また、短時間に除電
される。従って、ラビング処理で生じる静電気によっ
て、液晶基板８２の絶縁層が静電破壊してしまうことを
防止することができ、また、素子特性がシフトしてしま
うこともない。

【００７０】ステップＳ26においてラビング処理が終了
すると、次に、ステップＳ27においてラビングステージ
８１を図示しないアンローダ側に移動させる。アンロー
ダは、ラビングステージ８１から液晶基板８２を除材す
る。この場合には、液晶基板８２が剥離帯電することを
防止するために、ステップＳ28において液晶基板８２を
１方向からピンアップする。また、ピンアップの速度を
充分に遅くすることによって、液晶基板８２が剥離帯電
することを防止する。

【００７１】このように本実施の形態においては、セン
サによってラビング処理時における液晶基板の帯電量を
検出し、検出結果に基づいて除電器のイオン極性及びイ
オン発生量をフィードバック制御していることから、液
晶基板の帯電量を著しく抑制することができると共に、
帯電を短時間で、略リアルタイムに除電することができ
る。これにより、液晶基板が静電気によって静電破壊す
ることを防止することができ、また、素子特性がシフト
してしまうことを防止することができる。特に、薄膜ト
ランジスタ又は薄膜ダイオード等の能動素子が形成され
た液晶基板における破壊及び特性シフトの防止に有効で
ある。

【００７２】図１１は本発明の第２の実施の形態に係る
液晶装置の製造装置を示す説明図である。図１１におい
て図１と同一の構成要素には同一符号を付して説明を省
略する。

【００７３】ラビングステージ８１上には液晶基板８２
が載置される。ラビングステージ８１は液晶基板８２の
除材時に、液晶をピンアップするためのピン９９，１０
０が設けられている。ピン９９，１００はピン駆動部９
６によって駆動されるようになっている。

【００７４】センサ９１は、図１のセンサ８４同様の構
成であり、液晶基板８２がアンローダ９７側に移動した
場合に液晶基板８２近傍に配設され、ピンアップ以後の
液晶基板８２の帯電量を検出して検出結果をコントロー
ラ９２に出力するようになっている。除電器９４は、液
晶基板８２がアンローダ９７側に移動した場合に液晶基
板８２近傍に配設され、コントローラ９２からのイオン
制御信号に基づいて、イオンを発生して液晶基板８２に
吹き付けるようになっている。

【００７５】コントローラ９２は、ＣＰＵ８６に制御さ
れて、センサ９１の検出結果に基づいて除電器９４のイ
オン発生をフィードバック制御して、液晶基板８２の帯
電圧を除電させるようになっている。

【００７６】制御回路９５は、ＣＰＵ８６に制御され
て、ピン駆動部９６及びアンローダ９７を制御する。ピ
ン駆動部９６は、制御回路９５に制御されて、ピン９
９，１００を上下動させるようになっている。アンロー
ダ９７は、制御回路９５に制御されて、液晶基板８２を
除材する。

【００７７】なお、除電器９４及びセンサ９１は、図１
の除電器８７及びセンサ８４と兼用することが可能であ
る。

【００７８】次に、このように構成された実施の形態の
動作について図１２のフローチャートを参照して説明す
る。図１２において図８と同一の手順には同一符号を付
して説明を省略する。

【００７９】図１２の動作フローは、ステップＳ31，Ｓ
32の手順が付加された点が図８の動作フローと異なる。
本実施の形態においては、液晶基板８２のピンアップを
開始した後にイオン供給のフィードバック制御を行う。
即ち、ステップＳ28において、ＣＰＵ８６は、制御回路
９５を制御し、これにより、ピン駆動部９６は、一方の
ピン９９のピンアップを開始する。

【００８０】センサ９１は、ピンアップによる液晶基板
８２の剥離帯電を検出し、検出結果をコントローラ９２
に出力する。センサ９１の検出結果を用いて、ステップ
Ｓ31ではイオン供給のフィードバック制御が行われる。
ステップＳ31のフィードバック制御は、図９の動作フロ
ーと同様である。

【００８１】更に、制御回路９５は、ＣＰＵ８６に制御
されて、液晶基板８２の帯電量が所定値を越えない範囲
で、最高の速度でピン９９を上昇させるように、ピン駆
動部９６を制御する。これにより、液晶基板８２を早く
ピンアップさせることができる。

【００８２】ＣＰＵ８６は、ステップＳ32において、帯
電圧が所定値以下否かを判定し、所定値以下であるもの
と判定すると、ステップＳ29においてラビングステージ
８１から液晶基板８２を除材する。

【００８３】このように、本実施の形態においては、セ
ンサによって液晶基板のピンアップ時における剥離帯電
量を検出し、検出結果に基づいて除電器のイオン極性及
びイオン発生量をフィードバック制御していることか
ら、液晶基板の帯電量を著しく抑制することができると
共に、帯電を短時間で、略リアルタイムに除電すること
ができる。また、帯電圧が所定値以下になったことを検
出してフィードバック制御を終了させており、液晶基板
を確実に除電して、液晶基板が静電気によって静電破壊
することを防止すると共に、素子特性がシフトしてしま
うことを防止することができる。

【００８４】図１３は本発明の第３の実施の形態に係る
液晶装置の製造装置を示す説明図である。図１３におい
て図１と同一の構成要素には同一符号を付して説明を省
略する。

【００８５】本実施の形態は、ＣＰＵ８６が実行する除
電プログラムを外部に接続された光ディスク装置１１１
から得るようにしたものである。光ディスク１１２に
は、図８及び図９のフローチャートにて示す除電プログ
ラムが記述されている。光ディスク装置１１１は光ディ
スク１１２に記録された除電プログラムを再生してＣＰ
Ｕ８６に供給することができるようになっている。こう
して、ＣＰＵ８６は、図８及び図９の動作フローに示す
処理を実行する。

【００８６】なお、本実施の形態を第２の実施の形態に
適用して、光ディスク１１２に図１２のフローチャート
に示す除電プログラムを記述するようにしてもよいこと
は明らかである。

【００８７】

【発明の効果】以上説明したように本発明によれば、装
置を高湿下に置くことなく、帯電量及びそのイオン極性
に対応したイオンの吹き付けを可能とすることにより、
除電能力を向上させて液晶装置の静電気による不具合発
生を防止することができるという効果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る液晶装置の製
造装置を示す説明図。

【図２】液晶装置の画素領域を構成する複数の画素にお
ける各種素子、配線等の等価回路図。

【図３】ＴＦＴ基板等の素子基板をその上に形成された
各構成要素と共に対向基板側から見た平面図。

【図４】素子基板と対向基板とを貼り合わせて液晶を封
入する組立工程終了後の液晶装置を、図３のＨ−Ｈ'線
の位置で切断して示す断面図。

【図５】液晶装置を詳細に示す断面図。

【図６】パネル組立工程を示すフローチャート。

【図７】除電器及びセンサの配置を説明するための説明
図。

【図８】第１の実施の形態の動作を説明するためのフロ
ーチャート。

【図９】第１の実施の形態の動作を説明するためのフロ
ーチャート。

【図１０】第１の実施の形態の動作を説明するためのグ
ラフ。

【図１１】本発明の第２の実施の形態に係る液晶装置の
製造装置を示す説明図。

【図１２】第２の実施の形態の動作を説明するためのフ
ローチャート。

【図１３】本発明の第３の実施の形態に係る液晶装置の
製造装置を示す説明図。

【符号の説明】

８１…ラビングステージ ８２…液晶基板 ８３…ラビングロール ８４…センサ ８５…コントローラ ８６…ＣＰＵ ８７…除電器

Claims (13)

【特許請求の範囲】
1. 【請求項１】 ラビングステージ上に載置された液晶基
   板の帯電状況を検出する検出手段と、 前記検出手段の検出結果に基づいて、前記液晶基板に対
   するラビング処理によって前記液晶基板に発生した静電
   気を除去する除電手段とを具備したことを特徴とする液
   晶装置の製造装置。
2. 【請求項２】 前記検出手段は、前記液晶基板に対する
   ラビング処理時に前記液晶基板の帯電状況をリアルタイ
   ムで検出し、 前記除電手段は、前記検出手段の検出結果に基づくフィ
   ードバック制御によって単位時間当たりの除電能力が可
   変であることを特徴とする請求項１に記載の液晶装置の
   製造装置。
3. 【請求項３】 ラビングステージ上に載置された液晶基
   板の帯電状況を検出する検出手段と、 ラビングステージ上に載置された液晶基板をラビング処
   理後にピンアップするピンアップ手段と、 前記検出手段の検出結果に基づいて、前記液晶基板のピ
   ンアップ時に前記液晶基板に発生した静電気を除去する
   除電手段とを具備したことを特徴とする液晶装置の製造
   装置。
4. 【請求項４】 前記検出手段は、前記液晶基板のピンア
   ップ時に前記液晶基板の帯電状況をリアルタイムで検出
   し、 前記除電手段は、前記検出手段の検出結果に基づくフィ
   ードバック制御によって単位時間当たりの除電能力が可
   変であることを特徴とする請求項３に記載の液晶装置の
   製造装置。
5. 【請求項５】 前記検出手段の検出結果に基づくフィー
   ドバック制御によって前記ピンアップ手段を制御して、
   前記液晶基板のピンアップ時の前記液晶基板の帯電量が
   所定量以下となる範囲内で前記液晶基板を最高速にピン
   アップさせる制御手段を更に具備したことを特徴とする
   請求項３に記載の液晶装置の製造装置。
6. 【請求項６】 前記検出手段の検出結果に基づいて前記
   ピンアップ手段によるピンアップ終了後の前記液晶基板
   の帯電量が所定量以下になった場合に、前記ラビングス
   テージから前記液晶基板を除材する除材手段を更に具備
   したことを特徴とする請求項３に記載の液晶装置の製造
   装置。
7. 【請求項７】 ラビングステージ上に載置された液晶基
   板の帯電状況を検出する第１の検出手段と、 前記第１の検出手段の検出結果に基づいて、前記液晶基
   板に対するラビング処理によって前記液晶基板に発生し
   た静電気を除去する第１の除電手段と、 前記ラビングステージ上に載置された液晶基板をラビン
   グ処理後にピンアップするピンアップ手段と、 前記ピンアップ処理時の前記液晶基板の帯電状況を検出
   する第２の検出手段と、 前記第２の検出手段の検出結果に基づいて、前記液晶基
   板のピンアップ時に前記液晶基板に発生した静電気を除
   去する第２の除電手段とを具備したことを特徴とする液
   晶装置の製造装置。
8. 【請求項８】 前記除電手段は、前記液晶基板に生じた
   静電気を除去するためのイオンを発生し、イオン極性及
   びイオン発生量が前記検出手段の検出結果に基づいてフ
   ィードバック制御されることを特徴とする請求項１乃至
   ７のいずれか１つに記載の液晶装置の製造装置。
9. 【請求項９】 ラビングステージ上に載置された液晶基
   板に対するラビング処理時の前記液晶基板の帯電状況を
   検出する工程と、 ラビング処理時における液晶基板の帯電状況の検出結果
   に基づいて、前記ラビング処理時における前記液晶基板
   の静電気を除去する除電器の単位時間当たりの除電能力
   をフィードバック制御する工程とを具備したことを特徴
   とする液晶装置の製造方法。
10. 【請求項１０】 ラビング処理が終了した液晶基板をラ
    ビングステージからピンアップするピンアップ工程と、 前記ピンアップ工程途中において、前記液晶基板の帯電
    状況を検出する工程と、 ピンアップ工程時における液晶基板の帯電状況の検出結
    果に基づいて、前記ピンアップ工程開始後における前記
    液晶基板の静電気を除去する除電器の単位時間当たりの
    除電能力をフィードバック制御する工程とを具備したこ
    とを特徴とする液晶装置の製造方法。
11. 【請求項１１】 前記ピンアップ工程終了後に前記液晶
    基板の帯電量が所定量以下になった場合に前記液晶基板
    を前記ラビングステージから除材する工程を更に具備し
    たことを特徴とする請求項１０に記載の液晶装置の製造
    方法。
12. 【請求項１２】 ラビングステージ上に載置された液晶
    基板に対するラビング処理時の前記液晶基板の帯電状況
    を検出する手順と、ラビング処理時における液晶基板の
    帯電状況の検出結果に基づいて、前記ラビング処理時に
    おける前記液晶基板の静電気を除去する除電器の単位時
    間当たりの除電能力をフィードバック制御する手順とを
    コンピュータに実行させるための除電プログラムを記録
    したことを特徴とするコンピュータ読み取り可能な記録
    媒体。
13. 【請求項１３】 ラビング処理が終了した液晶基板をラ
    ビングステージからピンアップするピンアップ手順と、
    前記ピンアップ手順途中において、前記液晶基板の帯電
    状況を検出する手順と、ピンアップ手順時における液晶
    基板の帯電状況の検出結果に基づいて、前記ピンアップ
    手順開始後における前記液晶基板の静電気を除去する除
    電器の単位時間当たりの除電能力をフィードバック制御
    する手順とをコンピュータに実行させるための除電プロ
    グラムを記録したことを特徴とするコンピュータ読み取
    り可能な記録媒体。