JP2004191754A - 液晶装置及びその製造方法 - Google Patents

Abstract

【課題】光リーク電流の影響を回避して、焼き付き現象の発生を防止する。
【解決手段】素子基板１０上に形成された配向膜１６に対するラビング処理時の第１のラビング密度と対向基板２０上に形成された配向膜２２に対するラビング処理時の第２のラビング密度とを、相互に異ならせたことを特徴とする。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、配向膜の帯電特性を変化させて焼き付き現象を防止するようにした液晶装置及びその製造方法に関する。
【０００２】
【従来の技術】
液晶装置は、ガラス基板、石英基板等の２枚の基板間に液晶を封入して構成される。液晶装置では、一方の基板に、例えば薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称す）等の能動素子をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
【０００３】
即ち、ＴＦＴ素子によってマトリクス状に配列された画素電極（ＩＴＯ）に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
【０００４】
電圧無印加時の液晶分子の配列を規定するために、一方の基板（アクティブマトリクス基板（ＴＦＴ基板ともいう））及び他方の基板（対向基板）の液晶層に接する面上に配向膜を形成し、配向膜にラビング処理を施す。ラビング処理によって、電圧無印加時の液晶分子はラビング方向に配列する。例えば、ＴＦＴ基板と対向基板とで相互に９０度ねじれたラビング処理を施すと、液晶分子は液晶パネル内で連続的に向きを変え、両基板間では９０度異なる向きに配列される。
【０００５】
液晶パネルの前面及び背面に偏光板を設けて、入射した光のうち所定の偏光成分のみを通過させる。ノーマリホワイトモードでは、液晶パネルの前面及び背面の偏光板の偏光軸を９０度相違させて、夫々基板のラビング方向に一致させる。そうすると、液晶パネルの背面の偏光板を介して入射した光は、電圧無印加時には、液晶層において液晶分子の配列に従って９０度回転し、液晶パネルの前面から偏光板を介して出射される。これにより、白表示が行われる。
【０００６】
液晶に電圧を印加すると、液晶の配列方向が変化し、液晶パネル内の液晶による光の振動方向の回転が制限され、液晶パネル前面から出射される光は偏光板によって吸収される。画像信号に応じた電圧を液晶に印加し画像信号に応じた透過率で光を透過させることで、画像表示を行うのである。
【０００７】
なお、配向膜は、例えばポリイミドを約数十ナノメーターの厚さで塗布することにより形成される。液晶層に対向する両基板の面上に配向膜を形成することで、液晶分子を基板面に沿って配向処理することができる。ラビング処理は、配向膜表面に細かい溝を形成して配向異方性の膜にするものであり、配向膜に一定方向のラビング処理を施すことで、液晶分子の配列を規定することができる。ラビング処理を行うラビング装置については、下記特許文献１等に開示されている。
【０００８】
ところで、液晶装置では、液晶に対する直流電圧の印加によって、例えば、液晶成分の分解、液晶セル中に発生した不純物による汚染、表示画像の焼き付き等の液晶の劣化が生じる。そこで、一般的には、各画素電極の印加電圧（駆動電圧）の極性を例えば画像信号における１フレームや１フィールド等の一定周期で反転させる反転駆動（交流駆動）が行われる。このような反転駆動によって電極相互間に直流成分が印加されることを防止するようになっている。
【０００９】
【特許文献１】
特開２００２−９８９６４号公報
【００１０】
【発明が解決しようとする課題】
ところで、一般的には、液晶装置を構成するＴＦＴ基板及び対向基板は積層構造を有し、液晶装置に斜めから入射された光は積層構造内で多重反射を起こして、ＴＦＴ素子のチャネル領域やチャネル隣接領域に照射されてしまうことがある。そうすると、ＴＦＴ素子のゲート側に流れる光リーク電流が発生する。ところが、光リーク電流の影響は正極性駆動時と負極性駆動時とで異なり、画素電極に直流成分が印加されてしまう。この直流成分によって、焼き付きが生じてしまうという問題点があった。
【００１１】
本発明はかかる問題点に鑑みてなされたものであって、光リーク電流の影響を回避して焼き付き現象を防止することができる液晶装置及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明に係る液晶装置の製造方法は、素子基板上に形成された配向膜に対するラビング処理時の第１のラビング密度と対向基板上に形成された配向膜に対するラビング処理時の第２のラビング密度とを、相互に異ならせたことを特徴とする。
【００１３】
このような構成によれば、素子基板上の配向膜に対する第１のラビング密度と対向基板上の配向膜に対する第２のラビング密度とが異なるので、素子基板上の配向膜の帯電特性と対向基板上の配向膜の帯電特性とが異なる。第１及び第２のラビング密度を適宜設定することにより、素子基板と対向基板の帯電状態を制御して、液晶装置の駆動時における直流成分を相殺することができ、焼き付き現象を防止することができる。
【００１４】
また、前記素子基板が平坦化されている場合における素子基板上に配向膜が形成された場合には、前記第１のラビング密度を前記第２のラビング密度よりも大きく設定することを特徴とする。
【００１５】
このような構成によれば、素子基板上に形成された配向膜に対する第１のラビング密度の方が対向基板上に形成された配向膜に対する第２のラビング密度よりも大きいことから、素子基板上の配向膜は負に帯電しやすい。これにより、光リーク電流による直流成分が相殺され、焼き付き現象の発生が防止される。
【００１６】
また、前記素子基板が平坦化されていない場合における素子基板上に配向膜が形成された場合には、前記第１のラビング密度を前記第２のラビング密度よりも小さく設定することを特徴とする。
【００１７】
このような構成によれば、第２のラビング密度の方が第１のラビング密度よりも大きい点を考慮すると、素子基板上の配向膜は正に帯電しやすい。一方、配向膜が平坦化されていない点を考慮すると、素子基板上の配向膜は負に帯電しやすい。これにより、液晶装置駆動時の直流成分を相殺することができ、焼き付き現象の発生を防止することができる。
【００１８】
また、本発明に係る液晶装置の製造方法は、素子基板上に塗布された配向材料に対する焼成処理時の第１の焼成温度と対向基板上に塗布された配向材料に対する焼成処理時の第２の焼成温度とを、相互に異ならせたことを特徴とする。
【００１９】
このような構成によれば、素子基板上の配向材料に対する第１の焼成温度と対向基板上の配向材料に対する第２の焼成温度とが異なるので、素子基板上の配向膜の帯電特性と対向基板上の配向膜の帯電特性とが異なる。第１及び第２の焼成温度を適宜設定することにより、素子基板と対向基板の帯電状態を制御して、液晶装置の駆動時における直流成分を相殺することができ、焼き付き現象を防止することができる。
【００２０】
また、前記素子基板が平坦化されている場合における素子基板上に配向材料を塗布する場合には、前記第１の焼成温度を前記第２の焼成温度よりも高く設定することを特徴とする。
【００２１】
このような構成によれば、素子基板上に塗布された配向材料に対する第１の焼成温度の方が対向基板上に塗布された配向材料に対する第２の焼成温度よりも高いことから、素子基板上の配向膜は負に帯電しやすい。これにより、光リーク電流による直流成分が相殺され、焼き付き現象の発生が防止される。
【００２２】
また、前記素子基板が平坦化されていない場合における素子基板上に配向材料を塗布する場合には、前記第１の焼成温度を前記第２の焼成温度よりも低く設定することを特徴とする。
【００２３】
このような構成によれば、第２の焼成温度の方が第１の焼成温度よりも高い点を考慮すると、素子基板上の配向膜は正に帯電しやすい。一方、配向膜が平坦化されていない点を考慮すると、素子基板上の配向膜は負に帯電しやすい。これにより、液晶装置駆動時の直流成分を相殺することができ、焼き付き現象の発生を防止することができる。
【００２４】
本発明に係る液晶装置は、ラビング状態が第１の粗密度合いの第１の配向膜が形成された素子基板と、ラビング状態が前記第１の粗密度合いとは異なる第２の粗密度合いの第２の配向膜が形成された対向基板と、前記素子基板と対向基板との間に封止される液晶とを具備したことを特徴とする。
【００２５】
このような構成によれば、素子基板上の配向膜のラビング状態は第１の粗密の度合いであり、対向基板上の配向膜のラビング状態は第２の粗密の度合いである。第１，第２の粗密の度合いが相互に異なり、素子基板上の配向膜の帯電特性と対向基板上の配向膜の帯電特性とが異なる。第１及び第２の粗密の度合いを適宜設定することにより、素子基板と対向基板の帯電状態を制御して、液晶装置の駆動時における直流成分を相殺することができ、焼き付き現象を防止することができる。
【００２６】
また、前記素子基板が平坦化されている場合における素子基板上に第一の配向膜が形成された場合には、前記第１の配向膜は前記第２の配向膜よりも密のラビング状態を有することを特徴とする。
【００２７】
このような構成によれば、素子基板上に形成された第１の配向膜のラビング状態は密で、対向基板上に形成された第２の配向膜に対するラビング状態は粗であることから、素子基板上の配向膜は負に帯電しやすい。これにより、光リーク電流による直流成分が相殺され、焼き付き現象の発生が防止される。
【００２８】
また、前記素子基板が平坦化されていない場合における素子基板上に第一の配向膜が形成された場合には、前記第１の配向膜は前記第２の配向膜よりも粗のラビング状態を有することを特徴とする。
【００２９】
このような構成によれば、第２の配向膜のラビング状態は密で、第１の配向膜のラビング状態は粗である点を考慮すると、素子基板上の配向膜は正に帯電しやすい。一方、配向膜が平坦化されていない点を考慮すると、素子基板上の配向膜は負に帯電しやすい。これにより、液晶装置駆動時の直流成分を相殺することができ、焼き付き現象の発生を防止することができる。
【００３０】
また、本発明に係る液晶装置は、第１の分子オーダーパラメータを有する第１の配向膜が形成された素子基板と、前記第１の分子オーダーパラメータとは異なる第２の分子オーダーパラメータを有する第２の配向膜が形成された対向基板と、前記素子基板と対向基板との間に封止される液晶とを具備したことを特徴とする。
【００３１】
このような構成によれば、素子基板上の配向膜の第１の分子オーダーパラメータと対向基板上の配向膜の第２の分子オーダーパラメータとが異なるので、素子基板上の配向膜の帯電特性と対向基板上の配向膜の帯電特性とが異なる。第１及び第２の分子オーダーパラメータを適宜設定することにより、素子基板と対向基板の帯電状態を制御して、液晶装置の駆動時における直流成分を相殺することができ、焼き付き現象を防止することができる。
【００３２】
また、前記素子基板が平坦化されている場合における素子基板上に第一の配向膜が形成された場合には、前記第１の分子オーダーパラメータは前記第２の分子オーダーパラメータよりも低いことを特徴とする。
【００３３】
このような構成によれば、素子基板上の配向膜の第１の分子オーダーパラメータの方が対向基板上の配向膜の第２の分子オーダーパラメータよりも低いことから、対向基板上の配向膜に帯電した電荷は抜けやすい。これにより、光リーク電流による直流成分が相殺され、焼き付き現象の発生が防止される。
【００３４】
また、前記素子基が平坦化されていない場合における素子基板上に第一の配向膜が形成された場合には、前記第１の分子オーダーパラメータは前記第２の分子オーダーパラメータよりも高いことを特徴とする。
【００３５】
このような構成によれば、第１の分子オーダーパラメータの方が第２の分子オーダーパラメータよりも高い点を考慮すると、素子基板上の配向膜に帯電した電荷は抜けやすい。一方、配向膜が平坦化されていない点を考慮すると、素子基板上の配向膜は負に帯電しやすい。これにより、液晶装置駆動時の直流成分を相殺することができ、焼き付き現象の発生を防止することができる。
【００３６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の第１の実施の形態に係る液晶装置の製造方法を示すフローチャートである。図２は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図３は液晶装置を構成するＴＦＴ基板（素子基板）をその上に形成された各構成要素と共に対向基板側から見た平面図であり、図４はＴＦＴ基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図３のＨ−Ｈ'線の位置で切断して示す断面図である。また、図５は液晶装置の画素構造を詳細に示す断面図である。図６はラビング装置を示す説明図である。図７はパネル組立工程を示すフローチャートである。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
本実施の形態はＴＦＴ基板に形成する配向膜を平坦化した液晶装置に適用したものである。画素電極からＴＦＴ素子のゲート側に流れる光リーク電流によって、正極性駆動時における電極印加電圧は比較的大きく低下する。これに対し、負極性駆動時においては光リーク電流が生じても印加電圧は殆ど変化しない。この場合でも、対向電極に印加する電圧（中心電圧）を調整することによって、光の透過率を正極性駆動時と負極性駆動時とで略一致させることよって、フリッカが生じることを防止することはできる。しかしながら、電気的な中心値と透過率上の中心値とは異なり、画素電極の印加電圧実効値は正極性駆動時と負極性駆動時とで対称とならない。特に、光リーク電流によって正極性駆動時の実効電圧が低下している場合には、正極性駆動時の印加電圧実効値と負極性駆動時の印加電圧実効値との差が大きくなって、対向基板側に対してＴＦＴ基板側が正に帯電して、直流成分が印加されてしまう。
【００３７】
ところで、非特許文献１（１９９８年日本液晶学会討論会 講演予稿集「非対称配向膜セル中のイオン挙動解析II」 ソニー（株）中央研究所 ○地崎 誠、高橋 賢一、仁藤 敬一、川角 浩一）によれば、配向膜は、ラビング密度が大きい程、負イオンが吸着しやすいという性質を有する。本実施の形態においては、このような配向膜の特性を利用して、ＴＦＴ基板と対向基板のラビング密度を相互に変化させることによって帯電特性を制御し、画素電極に直流成分が印加されることを防ぎ、焼き付き現象を防止するものである。
【００３８】
先ず、図２乃至図５を参照して、液晶パネルの構造について説明する。
【００３９】
液晶パネルは、図３及び図４に示すように、ＴＦＴ基板等のＴＦＴ基板１０と対向基板２０との間に液晶５０を封入して構成される。ＴＦＴ基板１０上には画素を構成する画素電極等がマトリクス状に配置される。図２は画素を構成するＴＦＴ基板１０上の素子の等価回路を示している。
【００４０】
図２に示すように、画素領域においては、複数本の走査線３ａと複数本のデータ線６ａとが交差するように配線され、走査線３ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線３ａとデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接続される。
【００４１】
ＴＦＴ３０は走査線３ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。また、画素電極９ａと並列に蓄積容量７０が設けられており、蓄積容量７０によって、画素電極９ａの電圧はソース電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【００４２】
図５は、一つの画素に着目した液晶パネルの模式的断面図である。
図５に示すように、ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、図１のフローに従ってラビング処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ（Indium Tin Oxide）膜等の透明導電性膜からなる。他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、図１のフローに従ってラビング処理が施された配向膜２２が設けられている。対向電極２１もまた、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。なお、前記の配向膜１６及び２２は、例えば、ポリイミド膜等の透明な有機膜からなる。
【００４３】
一方、前記画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。データ線６ａは、アルミニウム膜等の金属膜あるいは合金膜からなる。また、走査線３ａは、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ′に対向するように配置されており、走査線３ａはゲート電極として機能する。すなわち、走査線３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ′に走査線３ａの本線部がゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００４４】
ＴＦＴ３０は、図５に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したようにゲート電極として機能する走査線３ａ、例えばポリシリコン膜からなり走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ′、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
【００４５】
なお、ＴＦＴ３０は、好ましくは図５に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また、第１実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、ＴＦＴ３０を構成する半導体層１ａは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層１ａを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。
【００４６】
一方、図５においては、蓄積容量７０が、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての中継層７１と、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。
【００４７】
中継層７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、中継層７１は、後述する容量線３００と同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。中継層７１は、画素電位側容量電極としての機能のほか、コンタクトホール８３及び８５を介して、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。
【００４８】
このような中継層７１を利用すれば、層間距離が例えば２０００ｎｍ程度と長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ、比較的小径の二つ以上の直列なコンタクトホールで両者間を良好に接続することができ、画素開口率を高めることが可能となる。また、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。
【００４９】
容量線３００は、例えば金属又は合金を含む導電膜からなり固定電位側容量電極として機能する。この容量線３００は、平面的に見ると、走査線３ａの形成領域に重ねて形成されている。より具体的には容量線３００は、走査線３ａに沿って延びる本線部と、データ線６ａと交差する各個所からデータ線６ａに沿って上方に夫々突出した突出部と、コンタクトホール８５に対応する個所が僅かに括れた括れ部とを備えている。このうち突出部は、走査線３ａ上の領域及びデータ線６ａ下の領域を利用して、蓄積容量７０の形成領域の増大に貢献する。
【００５０】
このような容量線３００は、好ましくは高融点金属を含む導電性遮光膜からなり、蓄積容量７０の固定電位側容量電極としての機能のほか、ＴＦＴ３０の上側において入射光からＴＦＴ３０を遮光する遮光層としての機能をもつ。
【００５１】
また、容量線３００は、好ましくは、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。このような定電位源としては、データ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。
【００５２】
誘電体膜７５は、図５に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。
【００５３】
なお、前記第２層間絶縁膜４２は、後述する第１層間絶縁膜４１上に形成された蓄積容量７０の上に形成された絶縁膜であり、コンタクトホール８５の他、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール８１もまた穿設されている。また、前記第３層間絶縁膜４３は、第２層間絶縁膜４２上に形成されたデータ線６ａの上に形成された絶縁膜である。ちなみに、いずれについても、例えば、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる。また、第２及び第３層間絶縁膜４２及び４３のいずれについても、その厚さは、例えば約５００〜１５００ｎｍ程度とするとよい。
【００５４】
また、このようなコンタクトホール８５は、充填材４０１、及び、該コンタクトホール８５が形成される第３層間絶縁膜４３の表面が、ともに平坦化処理を受けており、図５に示すように、コンタクトホール８５を含む第３層間絶縁膜４３の表面はすべてが平坦な面となっている。
【００５５】
平坦な面を形成するための平坦化処理としては、例えば、ＣＭＰ（Chemical Mechanical Polishing）処理、あるいはエッチバック処理等があるが、その他、種々の平坦化技術を利用してよいことは勿論である。
【００５６】
なお、ＣＭＰ処理とは、一般に、被処理基板と研磨布（パッド）の両者を回転等させながら、それぞれの表面同士を当接させるとともに、該当接部位にシリカ粒等を含んだ研磨液（スラリー）を供給することによって、被処理基板表面を、機械的作用と化学作用の兼ね合いにより研磨することで、当該表面を平坦化する技術である。
【００５７】
また、エッチバック処理とは、一般に、凹凸を有する表面上に、フォトレジストやＳＯＧ（Spin On Glass）膜等の平坦性を有する膜を犠牲膜として形成した後、この犠牲膜に対するエッチング処理を前記凹凸が存在する表面に至るまで実行する（これにより、凹凸はいわば「均される」ことになる。）ことで、当該表面を平坦化する技術である。
【００５８】
図５においては、上記のほか、ＴＦＴ３０の下側に、下側遮光膜１１ａが設けられている。下側遮光膜１１ａは、格子状にパターニングされており、これにより各画素の開口領域を規定している。なお、開口領域の規定は、縦方向に延びるデータ線６ａと横方向に延びる容量線３００とが相交差して形成されることによっても、なされている。また、下側遮光膜１１ａについても、前述の容量線３００の場合と同様に、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００５９】
また、ＴＦＴ３０下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００６０】
加えて、走査線３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８１及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３がそれぞれ開孔された第１層間絶縁膜４１が形成されている。
【００６１】
図３及び図４に示すように、対向基板２０には表示領域を区画する額縁としての遮光膜４２が設けられている。遮光膜４２は例えば遮光膜２３と同一又は異なる遮光性材料によって形成されている。
【００６２】
遮光膜４２の外側の領域に液晶を封入するシール材４１が、ＴＦＴ基板１０と対向基板２０間に形成されている。シール材４１は対向基板２０の輪郭形状に略一致するように配置され、ＴＦＴ基板１０と対向基板２０を相互に固着する。シール材４１は、ＴＦＴ基板１０の１辺の一部において欠落しており、貼り合わされたＴＦＴ基板１０及び対向基板２０相互の間隙には、液晶５０を注入するための液晶注入口７８が形成される。液晶注入口７８より液晶が注入された後、液晶注入口７８を封止材７９で封止するようになっている。
【００６３】
ＴＦＴ基板１０のシール材４１の外側の領域には、データ線駆動回路６１及び実装端子６２がＴＦＴ基板１０の一辺に沿って設けられており、この一辺に隣接する２辺に沿って、走査線駆動回路６３が設けられている。ＴＦＴ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路６３間を接続するための複数の配線６４が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴ基板１０と対向基板２０との間を電気的に導通させるための導通材６５が設けられている。
【００６４】
図６はＴＦＴ基板１０及び対向基板２０に対してラビング処理を施すラビング装置を示している。図６において、ラビング装置は、ラビングステージ８１及びラビングロール８３を有している。ラビングステージ８１上には液晶基板８２が載置されるようになっている。基板８２は、例えば、貼り合わせ前のポリイミド塗布後のＴＦＴ基板１０（図５参照）又は対向基板２０であり、配向膜が平坦化されている。なお、対向基板２０については図示しないパレット上に複数個載置された状態でラビングが行われることがある。ラビングステージ８１とラビングロール８３とは相対的に移動自在であり、図６では、例えば、ラビングステージ８１がラビングロール８３に対して矢印にて示す水平方向に相対的に移動することを示している。
【００６５】
ラビングステージ８１の移動によって、液晶基板８２はその表面に平行で、ラビングロール８３の回転軸に略垂直な方向に移動自在である。液晶基板８２の搬送路の上方に、ラビングロール８３が設けられている。
【００６６】
ラビングロール８３は、円柱形状に構成され、円中心を軸にして周方向に回動自在である。ラビングロール８３の周面には、例えばレーヨンで形成されたラビング布８８が取り付けられている。ラビングステージ８１及びラビングロール８３の少なくとも一方は垂直方向にも移動自在である。図６の例では、ラビングステージ８１が垂直方向に移動自在である例を示している。
【００６７】
ラビングステージ８１の水平及び垂直方向の移動は、夫々基板面方向移動モータ９２及び上下移動モータ９１によって行われるようになっている。基板面方向移動モータ９２は、制御回路９０に制御されて、ラビングステージ８１を水平方向（基板面方向）に駆動する。また、上下移動モータ９１は、制御回路９０に制御されて、ラビングステージ８１を垂直方向に駆動する。
【００６８】
制御回路９０は、ラビングステージ８１の垂直方向の移動を制御することによって、後述する押し込み量等を制御してラビング強度を最適値に設定するようになっている。押し込み量を監視するために、ＣＣＤ８４及び照明ユニット８５が設けられている。
【００６９】
ラビング時におけるラビングステージ８１の上方であって、液晶基板８２及びラビングロール８３から外れた位置には、液晶基板８２及びラビングロール８３を挟んだ両側に照明ユニット８５及びＣＣＤ８４が設けられている。照明ユニット８５は、略水平に照明光を出射することができ、垂直方向には、少なくとも液晶基板８２の表面とラビングロール８３の周面下端との間よりも広い範囲を照明することができるようになっている。例えば、照明ユニット８５は、液晶基板８２の表面に平行な平行光を出射するレーザー光出射装置によって構成される。
【００７０】
ラビングロール８３の周面下端が液晶基板８２の表面に当接していない状態では、ラビングステージ８１の一端上の照明ユニット８５からの照明光は、液晶基板８２とラビングロール８３との間を通過して、ラビングステージ８１の他端上のＣＣＤ８４の撮像面に導かれるようになっている。ＣＣＤ８４は、垂直方向に所定数の画素数を有しており、少なくとも液晶基板８２の表面とラビングロール８３の周面下端との間よりも広い範囲を撮像することができるようになっている。照明ユニット８５からの光が液晶基板８２表面に平行な平行光であるものとすると、ＣＣＤ８４に入射した光の垂直方向の幅が、液晶基板８２表面とラビングロール８３周面下端との間の距離に一致する。
【００７１】
照明ユニット８５からの照明光は、液晶基板８２表面とラビングロール８３周面下端との間を通過してＣＣＤ８４の撮像面に導かれる。ＣＣＤ８４の検出画像は、光が直接供給される画像中央部分（斜線部）と直接光が入射しない画像上下部分とに分割される。ＣＣＤ８４からの検出画像は距離検出回路８６に供給される。距離検出回路８６は、例えば、直接光が入射した画像中央部分の垂直方向画素数によって、液晶基板８２表面とラビングロール８３周面下端との間の距離を検出する。距離検出回路８６は距離検出結果をコンピュータ８７に出力する。コンピュータ８７は、距離検出結果に基づいて、所望の押し込み量を得るために必要なステージ８１の垂直方向位置を算出するようになっている。
【００７２】
本実施の形態においては、コンピュータ８７には、ラビングしようとする液晶基板８２がＴＦＴ基板１０であるか対向基板２０であるかを示す情報が与えられるようになっている。コンピュータ８７は、ＴＦＴ基板１０の配向膜１６をラビングする場合には、ラビング密度が比較的大きな値となるように制御回路９０を制御し、対向基板２０の配向膜２２をラビングする場合には、ラビング密度が比較的小さい値となるように制御回路９０を制御する。
【００７３】
制御回路９０は、コンピュータ８７に制御されて、上下移動モータ９１及び基板面方向移動モータ９２を駆動して、下記（１）式で与えられるラビング密度がコンピュータ８７が決定した設定値となるように、モータ９１，９２を制御するようになっている。
【００７４】
ラビング密度ＲＳ＝ＮＭ（２πＲｆ／Ｖ−１） …（１）
なお、Ｎ：擦り回数、Ｍ：ロール押し込み量、Ｒ：ロール径、ｆ：ロール回転数、Ｖ：送り速度（テーブル速度）である。
【００７５】
従って、Ｎ：擦り回数が多いほど、Ｍ：ロール押し込み量が大きいほど、Ｒ：ロール径が大きいほど、ｆ：ロール回転数が多いほど、Ｖ：送り速度（テーブル速度）が小さいほどラビング密度は高くなる。
【００７６】
次に、図７を参照してパネル組立工程について説明する。ＴＦＴ基板１０と対向基板２０とは、別々に製造される。ステップＳ1 ，Ｓ6 で夫々用意されたＴＦＴ基板及び対向基板２０に対して、次のステップＳ2 ，Ｓ7 では、配向膜１６，２２となるポリイミドを塗布する。次に、ステップＳ3 ，Ｓ8 において、ＴＦＴ基板１０表面の配向膜１６及び対向基板２０表面の配向膜２２に対して、ラビング処理を施す。
【００７７】
次に、図１を参照して具体的なラビング工程について説明する。図１は図７のステップＳ3 ，Ｓ8 のラビング工程を具体的に示している。
【００７８】
先ず、図１のステップＳ21において、ラビング装置のコンピュータ８７に対して、ラビングしようとする基板の種類をセットする。次に、ステップＳ22において、配向膜となるポリイミドが塗布された基板８２を、ラビングステージ８１上に載置して表面に吸着させる。
【００７９】
本実施の形態においては、次のステップＳ23において、コンピュータ８７は、設定された基板８２がＴＦＴ基板であるか対向基板であるかを判定する。コンピュータ８７は、設定された基板の種類に応じて、ラビング密度の設定を変更する。
【００８０】
いま、例えば、ＴＦＴ基板をラビングするものとする。この場合には、コンピュータ８７は、ステップＳ24においてラビング密度大の設定を行う。即ち、コンピュータ８７は制御回路９０に対してラビング密度が大きくなるようにモータ９１，９２を駆動させる。制御回路９０は、擦り回数を大きくするか、ロール押し込み量を大きくするか、ロール回転数を多くするか、送り速度を小さくするか、またはこれらの制御を組み合わせて、ラビング密度を大きくする。
【００８１】
ステップＳ26において、上下移動モータ９１は、制御回路９０に制御されて、ラビングステージ８１を所定の垂直位置まで移動させる。制御回路９０は、ラビングロール８３を回転させ、基板面方向移動モータ９２は、ラビングステージ８１を水平に移動させる。こうして、ラビングロール８３の周面のラビング布８８によって液晶基板８２表面の配向膜が擦られて、ラビング処理が行われる（ステップＳ27）。
【００８２】
一方、対向基板をラビングする場合には、コンピュータ８７は、ステップＳ25においてラビング密度小の設定を行う。即ち、コンピュータ８７は制御回路９０に対してラビング密度が小さくなるようにモータ９１，９２を駆動させる。制御回路９０は、擦り回数を小さくするか、ロール押し込み量を小さくするか、ロール回転数を少なくするか、送り速度を大きくするか、またはこれらの制御を組み合わせて、ラビング密度を小さくする。ステップＳ26，Ｓ27において、ラビング密度が小の設定で、ラビングステージ８１が移動し、ラビングローラ８３が回転して、液晶基板８２表面の配向膜に対するラビング処理が行われる。
【００８３】
このようにラビング処理が施されたＴＦＴ基板１０及び対向基板２０に対して、夫々次のステップＳ4 ，Ｓ9 において、洗浄工程が行われる。この洗浄工程は、ラビング処理によって生じた塵埃を除去するためのものである。洗浄工程が終了すると、ステップＳ5 において、シール材４１、及び導通材６５（図３参照）を形成する。次に、ステップＳ10で、ＴＦＴ基板１０と対向基板２０とを貼り合わせ、ステップＳ11でアライメントを施しながら圧着し、シール材４１を硬化させる。最後に、ステップＳ12において、シール材４１の一部に設けた切り欠きから液晶を封入し、切り欠きを塞いで液晶を封止する。
【００８４】
このように構成された液晶装置は、ＴＦＴ基板１０の配向膜１６のラビング状態は密であり、対向基板２０の配向膜２２のラビング状態は粗である。上述したように、ラビング密度が大きい程、配向膜表面に負イオンが吸着されやすい。従って、ＴＦＴ基板１０の配向膜１６は対向基板２０の配向膜２２に対して負に帯電し易い。
【００８５】
一方、液晶装置を反転駆動した場合には、上述したように、ＴＦＴ素子の光リーク電流によって、ＴＦＴ基板１０の画素電極９ａは対向基板２０の対向電極２１に対して正に帯電しやすい。しかし、この場合でも、本実施の形態においては、予め配向膜１６側を配向膜２２よりも負に帯電しやすく構成していることから、光リーク電流による直流成分を相殺することができる。これにより、焼き付き現象の発生が防止される。
【００８６】
図８は本発明の第２の実施の形態を示すフローチャートである。
【００８７】
第１の実施の形態においては、ＴＦＴ基板と対向基板とでラビング密度を相互に異ならせることによってＴＦＴ基板１０の配向膜１６側を負に帯電させ、これにより、光リーク電流による直流成分を相殺して焼き付き現象を防止した。これに対し、本実施の形態は、配向膜の焼成温度をＴＦＴ基板と対向基板とで相互に異ならせることによって、光リーク電流による直流成分を相殺して焼き付き現象を防止するものである。
【００８８】
本実施の形態は図７のステップＳ2 ，Ｓ7 の配向膜形成工程において図８に示すフローを採用して焼成温度の制御を行っている。なお、本実施の形態においては、図７のステップＳ3 ，Ｓ6 のラビング工程においてはラビング密度の制御を特に行う必要はない。
【００８９】
先ず、図８のステップＳ31において、画素電極９ａ形成後のＴＦＴ基板１０又は対向電極２１形成後の対向基板２０に対して、例えばスピン塗布によって、配向膜１６，２２となるポリイミドを塗布する。次に、ステップＳ32において、ポリイミド塗布後のＴＦＴ基板１０又は対向基板２１を乾燥炉に搬入してプリベークを施す。これにより、ポリイミドの凹凸を均一化する。
【００９０】
本実施の形態においては、配向膜を形成する基板がＴＦＴ基板であるか対向基板であるかによって、焼成温度の設定を変更する。即ち、ＴＦＴ基板１０である場合には、ステップＳ33からステップＳ34に移行して焼成温度大の設定を行う。一方、対向基板２０である場合には、ステップＳ35において焼成温度小の設定を行う。
【００９１】
次のステップＳ36においてはプリベーク終了後の基板を焼成炉に搬入して、設定された焼成温度で焼成を行って（ステップＳ37）、配向膜１６，２２を形成する。この場合には、ＴＦＴ基板１０に対する焼成温度は高く、対向基板２０に対する焼成温度は低い。即ち、ＴＦＴ基板１０のポリイミドについては、膜中の残留溶媒が比較的少なく、対向基板２０のポリイミドについては、膜中の残留溶媒が比較的多い。このように配向膜が形成されたＴＦＴ基板１０及び対向基板２０に対して、夫々次のステップＳ4 ，Ｓ9 以降の工程が実施されて、液晶装置が組み立てられる。
【００９２】
このように構成された液晶装置は、ＴＦＴ基板１０の配向膜１６の分子のオーダーパラメータは低く、対向基板２０の配向膜２２の分子のオーダーパラメータは高い。配向膜の膜中の残留溶媒が少なく配向膜分子のオーダーパラメータが低いほど、配向膜表面に負イオンが吸着されやすい。従って、ＴＦＴ基板１０の配向膜１６は対向基板２０の配向膜２２に対して負に帯電し易い。
【００９３】
従って、本実施の形態においても、光リーク電流による直流成分を相殺することができる。これにより、焼き付き現象が発生することを防止することができる。
【００９４】
図９は本発明の第３の実施の形態を示すフローチャートである。図９において図１と同一の手順には同一符号を付して説明を省略する。また、図１０は第３の実施の形態を用いて製造された液晶装置の画素構造を詳細に示す断面図である。
【００９５】
本実施の形態は、配向膜が平坦化されていない液晶装置に適用したものである。
図１０において、ガラスや石英等のＴＦＴ基板１１０には、ＴＦＴ基板完成時の段差形状を調整するために溝１１１が形成されている。この溝１１１上に遮光膜１１２及び第１層間絶縁膜１１３を介してＬＤＤ構造をなすＴＦＴ１３０が形成されている。溝１１１によって、ＴＦＴ基板の液晶１５０との境界面が平坦化される。
【００９６】
ＴＦＴ１３０は、チャネル領域１０１ａ、ソース領域１０１ｄ、ドレイン領域１０１ｅが形成された半導体層に絶縁膜１０２を介してゲート電極をなす走査線１０３ａが設けられてなる。なお、遮光膜１１２は、ＴＦＴ１３０の形成領域に対応する領域、後述するデータ線１０６ａ及び走査線１０３ａ等の形成領域、即ち各画素の非表示領域に対応した領域に形成されている。この遮光膜１１２によって、反射光がＴＦＴ１３０のチャネル領域１０１ａ、ソース領域１０１ｄ及びドレイン領域１０１ｅに入射することが防止される。
【００９７】
ＴＦＴ１３０上には第２層間絶縁膜１１４が積層され、第２層間絶縁膜１１４上には中間導電層１１５が形成されている。中間導電層１１５上には誘電体膜１１７を介して容量線１１８が対向配置されている。容量線１１８は、容量層と遮光層とからなり、中間導電層１１５との間で蓄積容量を構成すると共に、光の内部反射を防止する遮光機能を有する。半導体層に比較的近接した位置に中間導電層１１５を形成しており、光の乱反射を効率よく防止することができる。
【００９８】
容量線１１８上には第３層間絶縁膜１１９が配置され、第３層間絶縁膜１１９上にはデータ線１０６ａが積層される。データ線１０６ａは、第３及び第２層間絶縁膜１１９，１１４を貫通するコンタクトホール１２４ａ，１２４ｂを介してソース領域１０１ｄに電気的に接続される。データ線１０６ａ上には第４層間絶縁膜１２５を介して画素電極１０９ａが積層されている。画素電極１０９ａは、第４〜第２層間絶縁膜１２５，１１９，１１４を貫通するコンタクトホール１２６ａ，１２６ｂにより容量線１１８を介してドレイン領域１０１ｅに電気的に接続される。画素電極１０９ａ上にはポリイミド系の高分子樹脂からなる配向膜１１６が積層され、図９のフローチャートに従って所定方向にラビング処理されている。
【００９９】
走査線１０３ａ（ゲート電極）にＯＮ信号が供給されることで、チャネル領域１０１ａが導通状態となり、ソース領域１０１ｄとドレイン領域１０１ｅとが接続されて、データ線１０６ａに供給された画像信号が画素電極１０９ａに与えられる。
【０１００】
一方、対向基板１２０には、ＴＦＴアレイ基板のデータ線１０６ａ、走査線１０３ａ及びＴＦＴ１３０の形成領域に対向する領域、即ち各画素の非表示領域において第１遮光膜１２３が設けられている。この第１遮光膜１２３によって、対向基板１２０側からの入射光がＴＦＴ１３０のチャネル領域１０１ａ、ソース領域１０１ｄ及びドレイン領域１０１ｅに入射することが防止される。第１遮光膜１２３上に、対向電極（共通電極）１２１が基板１２０全面に亘って形成されている。対向電極１２１上にポリイミド系の高分子樹脂からなる配向膜１２２が積層され、図９のフローチャートに従って所定方向にラビング処理されている。
【０１０１】
そして、ＴＦＴ基板１１０と対向基板１２０との間に液晶１５０が封入されている。これにより、ＴＦＴ１３０は所定のタイミングでデータ線１０６ａから供給される画像信号を画素電極１０９ａに書き込む。書き込まれた画素電極１０９ａと対向電極１２１との電位差に応じて液晶１５０の分子集合の配向状態が変化して、光を変調し、階調表示を可能にする。
【０１０２】
図９においては、ステップＳ24，Ｓ25に夫々代えてステップＳ24′，Ｓ25′を採用した点が図１のラビング処理フローと異なる。即ち、本実施の形態においては、ラビングしようとする基板がＴＦＴ基板である場合にはラビング密度を小に設定し（ステップＳ24′）、ラビングしようとする基板が対向基板である場合にはラビング密度を大に設定する（ステップＳ25′）点が異なるのみである。
【０１０３】
従って、本実施の形態においては、ラビング処理によっては、対向側の配向膜の方がＴＦＴ基板側の配向膜よりも負に帯電しやすい。一方、配向膜の凹凸形状の点から見れば、ＴＦＴ基板側の配向膜の方が対向基板側の配向膜よりも負に帯電しやすい。液晶装置の反転駆動時において、光リーク電流による影響がある場合でも、配向膜の凹凸形状の影響によって、ＴＦＴ基板側の配向膜の方が対向基板側の配向膜よりも負に帯電しやすい。
【０１０４】
しかし、本実施の形態においては、ラビング処理によって、対向側の配向膜をＴＦＴ基板側の配向膜よりも負に帯電しやすく設定しており、液晶装置の反転駆動時における直流成分を相殺して、焼き付き現象を防止することができる。
【０１０５】
なお、第３の実施の形態においては、ラビング処理によって液晶装置の反転駆動時における直流成分を相殺する例について説明したが、平坦化されていない基板に配向膜が形成された場合の液晶装置に第２の実施の形態を適用して、焼成温度をＴＦＴ基板と対向基板とで変化させることによって、液晶装置の反転駆動時における直流成分を相殺してもよいことは明らかである。即ち、この場合には、図８のステップＳ35において焼成温度大の設定を行い、ステップＳ34において焼成温度小の設定を行えばよい。
【０１０６】
また、上記各実施の形態においては、ＴＦＴ基板が平坦化されている場合には、ＴＦＴ基板側の配向膜のラビング密度を大（焼成温度を大）にし、ＴＦＴ基板が平坦化されていない場合には、対向基板側の配向膜のラビング密度を大（焼成温度を大）にしたが、最終的に液晶装置の反転駆動時における直流成分を相殺するようにＴＦＴ基板及び対向基板の配向膜の帯電状態を制御すればよく、ＴＦＴ基板の凹凸形状によっては、ラビング密度及び焼成温度の設定が実施の形態と逆になることもあり、また、ラビング密度及び焼成温度の設定を適宜組み合わせて実施してもよいことは明らかである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る液晶装置の製造方法を示すフローチャート。
【図２】液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図３】液晶装置を構成するＴＦＴ基板（素子基板）をその上に形成された各構成要素と共に対向基板側から見た平面図。
【図４】ＴＦＴ基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図３のＨ−Ｈ'線の位置で切断して示す断面図。
【図５】液晶装置の画素構造を詳細に示す断面図。
【図６】ラビング装置を示す説明図。
【図７】パネル組立工程を示すフローチャート。
【図８】本発明の第２の実施の形態を示すフローチャート。
【図９】本発明の第３の実施の形態を示すフローチャート。
【図１０】第３の実施の形態を用いて製造された液晶装置の画素構造を詳細に示す断面図。
【符号の説明】
Ｓ21…基板の種類設定工程、Ｓ22…基板搬入工程、Ｓ23…基板の種類判定工程、Ｓ24…ラビング密度大設定工程、Ｓ25…ラビング密度小設定工程、Ｓ26…ステージ移動工程、Ｓ27…ラビング処理工程。

Claims (12)

1. 素子基板上に形成された配向膜に対するラビング処理時の第１のラビング密度と対向基板上に形成された配向膜に対するラビング処理時の第２のラビング密度とを、相互に異ならせたことを特徴とする液晶装置の製造方法。
2. 前記素子基板が平坦化されている場合における素子基板上に配向膜が形成された場合には、前記第１のラビング密度を前記第２のラビング密度よりも大きく設定することを特徴とする請求項１に記載の液晶装置の製造方法。
3. 前記素子基板が平坦化されていない場合における素子基板上に配向膜が形成された場合には、前記第１のラビング密度を前記第２のラビング密度よりも小さく設定することを特徴とする請求項１に記載の液晶装置の製造方法。
4. 素子基板上に塗布された配向材料に対する焼成処理時の第１の焼成温度と対向基板上に塗布された配向材料に対する焼成処理時の第２の焼成温度とを、相互に異ならせたことを特徴とする液晶装置の製造方法。
5. 前記素子基板が平坦化されている場合における素子基板上に配向材料を塗布する場合には、前記第１の焼成温度を前記第２の焼成温度よりも高く設定することを特徴とする請求項４に記載の液晶装置の製造方法。
6. 前記素子基板が平坦化されていない場合における素子基板上に配向材料を塗布する場合には、前記第１の焼成温度を前記第２の焼成温度よりも低く設定することを特徴とする請求項４に記載の液晶装置の製造方法。
7. ラビング状態が第１の粗密度合いの第１の配向膜が形成された素子基板と、
   ラビング状態が前記第１の粗密度合いとは異なる第２の粗密度合いの第２の配向膜が形成された対向基板と、
   前記素子基板と対向基板との間に封止される液晶とを具備したことを特徴とする液晶装置。
8. 前記素子基板が平坦化されている場合における素子基板上に配向膜が形成された場合には、前記第１の配向膜は前記第２の配向膜よりも密のラビング状態を有することを特徴とする請求項７に記載の液晶装置。
9. 前記素子基板上が平坦化されていない場合における素子基板上に配向膜が形成された場合には、前記第１の配向膜は前記第２の配向膜よりも粗のラビング状態を有することを特徴とする請求項７に記載の液晶装置。
10. 第１の分子オーダーパラメータを有する第１の配向膜が形成された素子基板と、
    前記第１の分子オーダーパラメータとは異なる第２の分子オーダーパラメータを有する第２の配向膜が形成された対向基板と、
    前記素子基板と対向基板との間に封止される液晶とを具備したことを特徴とする液晶装置。
11. 前記素子基板が平坦化されている場合における素子基板上に配向膜が形成された場合には、前記第１の分子オーダーパラメータは前記第２の分子オーダーパラメータよりも低いことを特徴とする請求項１０に記載の液晶装置。
12. 前記素子基板が平坦化されていない場合における素子基板上に配向膜が形成された場合には、前記第１の分子オーダーパラメータは前記第２の分子オーダーパラメータよりも高いことを特徴とする請求項１０に記載の液晶装置。

Images