JP2002134488A - 成膜方法およびプラズマ化学気相成長装置 - Google Patents

成膜方法およびプラズマ化学気相成長装置

Info

Publication number
JP2002134488A
JP2002134488A JP2000324940A JP2000324940A JP2002134488A JP 2002134488 A JP2002134488 A JP 2002134488A JP 2000324940 A JP2000324940 A JP 2000324940A JP 2000324940 A JP2000324940 A JP 2000324940A JP 2002134488 A JP2002134488 A JP 2002134488A
Authority
JP
Japan
Prior art keywords
film forming
chamber
temperature
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000324940A
Other languages
English (en)
Inventor
Yoshiyuki Tanaka
嘉幸 田中
Hirofumi Akune
洋文 阿久根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000324940A priority Critical patent/JP2002134488A/ja
Publication of JP2002134488A publication Critical patent/JP2002134488A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】製造コスト高およびアルミニウム配線中のボイ
ド発生を抑制し、パーティクルの安定性を向上しながら
酸化シリコン膜などを高スループットで形成可能な成膜
方法およびそれに用いられるプラズマ化学気相成長装置
を提供する。 【解決手段】チャンバー1内に基板支持部20を備えた
高密度プラズマ化学気相成長装置を用いて、例えば被処
理基板Wに酸化シリコン膜などの成膜処理を行い、被処
理基板Wを所定枚数処理する毎にチャンバー内部をフッ
素などのラジカルイオンでクリーニングを行う成膜方法
であって、成膜処理時にチャンバーウォール10および
基板支持部20の内部に導かれた共通の冷却系(10
a,20a)によりチャンバーウォール10および基板
支持部20を所定の温度に冷却してペデスタルのフッ化
の進行と突発パーティクルの発生を抑制し、アルミニウ
ム配線中にボイドを発生させずに酸化シリコン膜などを
高スループットで形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、成膜方法およびプ
ラズマ化学気相成長装置に関し、特に高密度プラズマ源
を用いて高スループットで基板に酸化シリコン膜を成膜
する場合において、突発パーティクルの抑制とアルミニ
ウム配線に発生するボイドの抑制を両立させた成膜方法
およびそれに用いられるプラズマ化学気相成長装置に関
する。
【0002】
【従来の技術】近年、半導体装置の高集積化および高機
能化に対する要求に伴い、半導体装置の素子構造の微細
化および配線の多層化が進展している。特に、0.25
μmルール世代以降の半導体装置の製造工程では、スペ
ース幅が0.3μm以下であり、アスペクト比が2以上
の開口部あるいは凹部などに良好な平坦性をもって埋め
込むことができる酸化シリコン膜の形成方法および装置
として、HDP(高密度プラズマ源;High Density Pla
sma )を用いたCVD(化学気相成長;Chemical Vapor
Deposition )法および装置(以下、HDP−CVD法
および装置とも称する)の導入が必須となっている。
【0003】上記のHDP−CVD法としては、例えば
ICP(Inductively Coupled Plasma)型、ECR(El
ectron Cyclotron Resonance)型、あるいはヘリコン波
をプラズマ源とするタイプなどが用いられる。
【0004】上記のHDP−CVD法による酸化シリコ
ン膜としては、金属層間の層間絶縁膜(IMD;Inter-
Metal Dielectric膜)、ポリシリコン層などの下層導電
層と上層金属層間の層間絶縁膜(PMD;Pre-Metal Di
electric膜)、トレンチ型素子分離膜(STI;Shallo
w Trench Isolation膜)などに用途を拡げてきており、
一般に枚葉成膜チャンバーを有するICP型のHDP−
CVD装置が普及している。
【0005】上記のHDP−CVD法により成膜処理を
複数の被処理基板に対して連続的に行う場合、従来の枚
葉クリーニング方式ではスループットは平行平板型CV
D法に比べて相当小さく、製造コストが高くなる問題を
有している。このため、被処理基板を所定枚数処理する
毎にチャンバー内をフッ素のラジカルイオンでクリーニ
ングを行う成膜方法が提案されている。ここで、上記の
被処理基板を固定する基板支持部は、上面にペデスタル
と呼ばれる誘電体層が設けられた静電チャック(ES
C;ElectroStatic Chuck )方式の支持部が広く用いら
れている。以降、上記静電チャック方式の基板支持部を
ESC部、上記誘電体層をペデスタル、ESC部のペデ
スタルを除く下部電極となる部分をESC下部と称す
る。
【0006】上記のHDP−CVD法により酸化シリコ
ン膜を成膜する場合、成膜速度/スパッタリング速度比
(以下D/S比とも称する)を所定の低い条件を選択し
ないと所望の埋め込み特性が得られない場合がある。上
記のD/S比の低い条件では、酸化シリコン膜はクリー
ニング速度の小さい、いわゆる「硬い」膜となり、ま
た、それがチャンバー内部に多量に成膜される。クリー
ニング時間は通常クリーニング速度の低下分およびチャ
ンバー内壁に付着する膜の増大分を見込んでオーバーエ
ッチング側に設定されるのであるが、十分にクリーニン
グされていないと突発パーティクルの発生の原因となる
ので、これを抑制するためにチャンバーウォールの温度
を70℃程度の比較的高温に保持することが必要であっ
た。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
クリーニング時間をオーバーエッチング側に設定した
り、チャンバーウォールの温度を70℃程度に保持した
りするなどの上記の成膜条件では、クリーニング処理に
よるペデスタルのフッ化の進行を加速することになり、
長期連続処理により酸化シリコン膜の成膜温度が高温側
にシフトしてしまう問題が生じていた。上記の酸化シリ
コン膜の成膜温度が高温側へシフトした結果、成膜中の
酸化シリコン層の下層に低融点のアルミニウム配線が設
けられている場合にアルミニウム配線中にボイドを発生
させるなどの不具合を発生させていた。
【0008】上記の酸化シリコン膜の成膜温度が高温側
へシフトするのを防ぐためには、ESC部を例えば20
00枚処理した時点で交換する必要があり、製造コスト
を増加させる要因の一つとなっていた。
【0009】即ち、D/S比の低い条件で成膜処理し、
被処理基板を所定枚数処理する毎にチャンバー内部のフ
ッ素のラジカルイオンクリーニングを行うHDP−CV
D装置は、製造コストの抑制、アルミニウム配線中のボ
イド抑制およびパーティクルの安定性の観点で、本質的
にプロセスマージンが狭いのである。
【0010】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、D/S比の低い条件で成膜処理
し、被処理基板を所定枚数処理する毎にチャンバー内部
のフッ素のラジカルイオンクリーニングを行うHDP−
CVD装置などにおいて、製造コストおよびアルミニウ
ム配線中のボイドを抑制し、かつ、パーティクルの安定
性を向上させることが可能な酸化シリコン膜などを成膜
する成膜方法およびそれに用いられるプラズマ化学気相
成長装置を提供することである。
【0011】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の第1の成膜方法は、チャンバー内に基板支
持部を備えたプラズマ化学気相成長装置を用いて、被処
理基板にプラズマ化学気相成長法による成膜処理を行う
工程と、上記被処理基板を所定枚数処理する毎に上記チ
ャンバー内部のラジカルイオンクリーニングを行う工程
とを有する成膜方法であって、上記成膜処理を行う工程
において、上記チャンバーを構成するチャンバーウォー
ル部および上記基板支持部の内部に導かれた共通の冷却
系により上記チャンバーウォール部および上記基板支持
部を冷却して上記被処理基板を所定の温度に設定する。
【0012】上記本発明の成膜方法は、好適には、上記
ラジカルイオンクリーニングがフッ素のラジカルイオン
を用いるクリーニングである。
【0013】上記本発明の成膜方法は、好適には、上記
プラズマ化学気相成長法による成膜処理を行う工程にお
いて高密度プラズマ源を用いる。
【0014】上記本発明の成膜方法は、好適には、上記
被処理基板を、3〜5枚数処理する毎に上記チャンバー
内部のラジカルイオンクリーニングを行う。
【0015】上記本発明の成膜方法は、好適には、上記
成膜処理を行う工程において、酸化シリコン膜を成膜す
る。さらに好適には、上記成膜処理を行う工程におい
て、上記冷却系の温度を81〜85℃に制御し、上記チ
ャンバーウォール部の温度を62〜68℃に保持する。
あるいは、さらに好適には、上記酸化シリコン膜を成膜
するときの成膜速度/スパッタリング速度比が2.5〜
4.0の範囲である。あるいは、さらに好適には、上記
酸化シリコン膜を成膜するときの成膜温度が350〜3
90℃の範囲である。
【0016】上記の本発明の成膜方法は、チャンバー内
に基板支持部を備えたプラズマ化学気相成長装置を用い
て、例えば被処理基板に高密度プラズマ源を用いたプラ
ズマ化学気相成長法により、成膜温度を350〜390
℃とし、成膜速度/スパッタリング速度比を2.5〜
4.0として、酸化シリコン膜などの成膜処理を行い、
被処理基板を3〜5枚程度の所定枚数処理する毎にチャ
ンバー内部をフッ素などのラジカルイオンでクリーニン
グを行う方法であって、成膜処理を行うときに、チャン
バーを構成するチャンバーウォール部および基板支持部
の内部に導かれた共通の冷却系によりチャンバーウォー
ル部および基板支持部を冷却して被処理基板を同時に冷
却することを特徴とする。本発明では、例えば冷却系の
温度を81〜85℃に制御し、チャンバーウォール部の
温度を62〜68℃に保持する。
【0017】上記の本発明の成膜方法によれば、成膜処
理を行うときに基板支持部を冷却してペデスタル表面温
度を所定の温度に制御するので、フッ素のラジカルイオ
ンによるペデスタルのフッ化の進行を抑制して、長期連
続処理における酸化シリコン膜の成膜温度が高温側にシ
フトするのを抑制することができる。また、被処理基板
も同時に冷却され、成膜温度が低温下するため、アルミ
ニウム配線中のボイドの発生を抑制できる。さらにES
C部の交換頻度を少なくすることが可能となり、製造コ
ストの増大を抑制することができる。このとき、チャン
バーウォール部の温度は、パーティクルレベルが劣化し
ない温度範囲内に保たれている。
【0018】上記の目的を達成するため、本発明の第2
の成膜方法は、チャンバー内に基板支持部を備えたプラ
ズマ化学気相成長装置を用いて、被処理基板にプラズマ
化学気相成長法による成膜処理を行う工程と、上記被処
理基板を所定枚数処理する毎に上記チャンバー内部のラ
ジカルイオンクリーニングを行う工程とを有する成膜方
法であって、上記成膜処理を行う工程において、上記チ
ャンバーを構成するチャンバーウォール部に導かれた冷
却系とは別系統である上記基板支持部の内部に導かれた
冷却系により上記基板支持部を冷却して上記被処理基板
を所定の温度に設定する。
【0019】上記本発明の成膜方法は、好適には、上記
ラジカルイオンクリーニングがフッ素のラジカルイオン
を用いるクリーニングである。
【0020】上記本発明の成膜方法は、好適には、上記
プラズマ化学気相成長法による成膜処理を行う工程にお
いて高密度プラズマ源を用いる。
【0021】上記本発明の成膜方法は、好適には、上記
被処理基板を、3〜5枚数処理する毎に上記チャンバー
内部のラジカルイオンクリーニングを行う。
【0022】上記本発明の成膜方法は、好適には、上記
成膜処理を行う工程において、酸化シリコン膜を成膜す
る。さらに好適には、上記成膜処理を行う工程におい
て、上記チャンバーウォール部に導かれた冷却系の温度
を83〜87℃に制御し、上記チャンバーウォール部の
温度を67〜73℃に保持する。あるいは、さらに好適
には、上記酸化シリコン膜を成膜するときの成膜速度/
スパッタリング速度比が2.5〜4.0の範囲である。
あるいは、さらに好適には、上記酸化シリコン膜を成膜
するときの成膜温度が350〜390℃の範囲である。
【0023】上記の本発明の成膜方法は、チャンバー内
に基板支持部を備えたプラズマ化学気相成長装置を用い
て、例えば被処理基板に高密度プラズマ源を用いたプラ
ズマ化学気相成長法により、成膜温度を350〜390
℃とし、成膜速度/スパッタリング速度比を2.5〜
4.0として、酸化シリコン膜などの成膜処理を行い、
被処理基板を3〜5枚程度の所定枚数処理する毎にチャ
ンバー内部をフッ素などのラジカルイオンでクリーニン
グを行う方法であって、成膜処理を行うときに、チャン
バーウォール部に導かれた冷却系とは別系統である基板
支持部の内部に導かれた冷却系により基板支持部を冷却
して被処理基板を所定の温度に設定し、一方で、チャン
バーウォール部に導かれた冷却系の温度を83〜87℃
に制御し、チャンバーウォールの温度を67〜73℃に
保持する。
【0024】上記の本発明の成膜方法によれば、チャン
バーウォール部に導かれた冷却系とは別系統である冷却
系により、成膜処理を行うときに基板支持部を冷却して
ペデスタル表面温度を所定の温度に制御するので、フッ
素のラジカルイオンによるペデスタルのフッ化の進行を
抑制して、長期連続処理における酸化シリコン膜の成膜
温度が高温側にシフトするのを抑制することができ、ア
ルミニウム配線中のボイドの発生を抑制できる。さらに
ESC部の交換頻度を少なくすることが可能となり、製
造コストの増大を抑制することができる。また、チャン
バーウォールの温度を独立に制御できるのでパーティク
ルの安定性を向上させる温度に設定することができる。
【0025】また、上記の目的を達成するため、本発明
のプラズマ化学気相成長装置は、チャンバー内に基板支
持部を備えたプラズマ化学気相成長装置であって、上記
チャンバーを構成するチャンバーウォール部に導かれた
第1の冷却系と、上記基板支持部の内部に導かれ、上記
第1の冷却系と異なる温度設定が可能な第2の冷却系と
を有する。
【0026】上記の本発明のプラズマ化学気相成長装置
によれば、チャンバーウォールと基板支持部とをそれぞ
れ独立した冷却系により冷却可能で、成膜処理を行うと
きに基板支持部を冷却して被処理基板を所定の温度に設
定できるので、フッ素のラジカルイオンによるペデスタ
ルのフッ化の進行を抑制して、長期連続処理における酸
化シリコン膜の成膜温度が高温側にシフトするのを抑制
することができ、アルミニウム配線中のボイド発生に対
する温度マージンを拡大できる。さらにESC部の交換
頻度を少なくすることが可能となり、製造コストの増大
を抑制することができる。一方、チャンバーウォールの
温度は基板支持部と異なる冷却系により、パーティクル
の安定性を向上できる温度に設定することが可能であ
る。
【0027】
【発明の実施の形態】第1実施形態 図1は、本実施形態の成膜方法において用いるICP型
高密度プラズマCVD装置の概略を示す模式図である。
上記のプラズマCVD装置は、チャンバーウォール10
で囲まれたチャンバー(CVD処理室)1内に、下部電
極となる静電チャック構造の基板支持部(ESC部)2
0が設けられている。ESC部20の上面には、誘電体
層(ペデスタル)21が設けられている。上記ペデスタ
ル21上に、被処理基板Wを戴置し、ESC部20と被
処理基板Wに所定の電圧を印加することで、両者間に発
生するクーロン力により被処理基板Wが固定される。
【0028】上記のチャンバー1は、弁を介したターボ
分子ポンプ11およびドライポンプ12により数mTo
rrの真空度での成膜処理が可能である。また、チャン
バー1の内部における被処理基板Wの上方には、頂部ガ
スノズル13および側部ガスノズル14が設けられ、さ
らにチャンバー1の外部であってチャンバーウォール1
0と接する位置に、頂部RFコイル15および側部RF
コイル16が設けられている。頂部ガスノズル13およ
び側部ガスノズル14から反応ガスを供給しながら、頂
部RFコイル15および側部RFコイル16に所定の電
圧を印加すると、チャンバー1内部に高密度プラズマが
生成される。さらに下部電極となるESC部20にバイ
アスRF電源により所定のバイアス電圧を印加すると、
平坦性と埋め込み性の良好な酸化シリコン膜が形成でき
る。
【0029】上記のチャンバーウォール10内には、エ
チレングリコール水溶液などの冷媒を導入する冷媒管1
0aが設けられており、チャンバーウォール10を冷却
可能となっている。さらに、ESC部20にも同様の冷
媒管20aが設けられており、ESC部20を冷却可能
となっている。上記の冷媒管(10a,20a)は接続
されており、共通の冷媒によりチャンバーウォール10
およびESC部20が同時に冷却される。チャンバーウ
ォール10およびESC部20の内部を通過した冷媒は
チャンバウォール10の外部に取り出され、熱交換機
(チラー)30により所定の温度に温度調整されて、再
びチャンバーウォール10およびESC部20の内部へ
と循環していく。例えば、上記の熱交換機(チラー)3
0を出た直後の冷媒温度およびチャンバーウォール10
の温度がモニターされて温度管理がなされる。
【0030】例えば、反応ガスとして、SiH4 /O2
/Ar系ガスを頂部ガスノズル13および側部ガスノズ
ル14から独立に供給し、 頂部RFコイル15の印加パワー:1300W 側部RFコイル16の印加パワー:3100W バイアスRFパワー:3250W 成膜温度:385℃ D/S比:3.3 冷却水温度83℃(±2℃) チャンバーウォール温度:65℃(±3℃) に設定して、HDP−CVD処理を行い、アルミニウム
配線がパターン形成された被処理基板W上に、配線間の
層間絶縁膜となる酸化シリコン膜を例えば750nmの
膜厚で堆積させると、良好な平坦性と埋め込み特性をも
った酸化シリコン膜を成膜することができる。
【0031】上記のような被処理基板Wへの成膜処理
を、例えば3枚などの所定枚数行った後、ESC部20
やペデスタル21、あるいはチャンバーウォール10内
壁に付着した堆積物を除去するために、チャンバー内部
をフッ素のラジカルイオンでクリーニングを行う。フッ
素のラジカルイオンクリーニングは、例えば、予めマイ
クロ波によりプラズマ励起したNF3 ガスなどのクリー
ニングガスがクリーニングガスインレット18から導入
されて行われる。
【0032】上記の本実施形態の成膜方法は、成膜処理
を行うときに基板支持部を冷却して被処理基板を所定の
温度に設定するので、フッ素のラジカルイオンによるペ
デスタルのフッ化の進行を抑制して、被処理基板の冷却
効果の劣化を抑制し、長期連続処理における酸化シリコ
ン膜の成膜温度が高温側にシフトするのを抑制すること
ができ、アルミニウム配線中のボイドの発生を抑制でき
る。例えば、スペース幅が0.25μmで、アスペクト
比が2.24の開口部に、アルミニウム配線中のボイド
を発生させずに良好な平坦性をもって埋め込むことがで
きる。また、従来条件より成膜温度を約20℃低温化で
きるため、アルミニウム配線中のボイド発生に対して十
分なる温度マージンをもって390℃以下での酸化シリ
コン膜を成膜することが可能となり、例えば5層積層構
成の配線の全層に対してアルミニウム配線中にボイドの
発生が見られないレベルとすることができる。
【0033】また、ESC部の交換頻度を少なくするこ
とが可能となり、製造コストの増大を抑制することがで
きる。例えば、従来ESC部の寿命は約2000枚程度
であったが、本実施形態の成膜方法の採用により、寿命
を従来の約4倍の約8000枚以上に伸ばすことができ
る。また、枚葉式のクリーニングと比べてスループット
を約20%向上できる。
【0034】また、チャンバーウォールの温度を下げす
ぎないで効果を得られるのでパーティクルは従来と同等
レベルを維持することができる。
【0035】(実施例)上記の実施形態に係る成膜方法
を被処理基板に対して2000枚の連続処理を行った後
に、チャンバーメンテナンスを実施してパーティクルレ
ベルを調査した。図2は上記の結果であり、縦軸は成膜
前後のパーティクルの増加数、横軸はスロット番号であ
る。●は粒径が0.2μm以上のパーティクルについ
て、□は1.0μm以上のパーティクルについての増加
数を表している。図2に示すように、1枚目において若
干パーティクルが増大したが、枚葉式のクリーニングと
同等レベルの安定性が確認された。
【0036】第2実施形態 図3は、本実施形態に係るICP型高密度プラズマCV
D装置の概略を示す模式図である。上記のプラズマCV
D装置は、チャンバーウォール10で囲まれたチャンバ
ー(CVD処理室)1内に、下部電極となる静電チャッ
ク構造の基板支持部(ESC部)20が設けられてい
る。ESC部20の上面には、誘電体層(ペデスタル)
21が設けられている。上記ペデスタル21上に、被処
理基板Wを戴置し、ESC部20と被処理基板Wに所定
の電圧を印加することで、両者間に発生するクーロン力
により被処理基板Wが固定される。
【0037】上記のチャンバー1は、弁を介したターボ
分子ポンプ11およびドライポンプ12により数mTo
rrの真空度で成膜処理が可能である。また、チャンバ
ー1の内部における被処理基板Wの上方には、頂部ガス
ノズル13および側部ガスノズル14が設けられ、さら
にチャンバー1の外部であってチャンバーウォール10
と接する位置に、頂部RFコイル15および側部RFコ
イル16が設けられている。頂部ガスノズル13および
側部ガスノズル14から反応ガスを供給しながら、頂部
RFコイル15および側部RFコイル16に所定の電圧
を印加すると、チャンバー1内部に高密度プラズマが生
成される。さらに下部電極となるESC部20にバイア
スRF電源により所定のバイアス電圧を印加すると、平
坦性と埋め込み性の良好な酸化シリコン膜が形成でき
る。
【0038】上記のチャンバーウォール10内には、エ
チレングリコール水溶液などの冷媒を導入する冷媒管1
0aが設けられており、チャンバーウォール10を冷却
可能となっている。チャンバーウォール10の内部を通
過した冷媒はチャンバウォール10の外部に取り出さ
れ、第1熱交換機(チラー)30により所定の温度に温
度調整されて、再びチャンバーウォール10の内部へと
循環していく。
【0039】一方で、ESC部20にも上記冷媒管10
aと別系統の冷媒管20aが設けられており、ESC部
20を冷却可能となっている。ESC部20の内部を通
過した冷媒は外部に取り出され、第2熱交換機(チラ
ー)31により所定の温度に温度調整されて、再びES
C部の内部へと循環していく。上記のように、チャンバ
ーウォール10とESC部20はそれぞれ独立に温度制
御され、例えば、上記の第1熱交換機30および第2熱
交換機31を出た直後のそれぞれの冷媒温度およびチャ
ンバーウォール10の温度がモニターされて温度管理が
なされる。
【0040】例えば、反応ガスとして、SiH4 /O2
/Ar系ガスを頂部ガスノズル13および側部ガスノズ
ル14から独立に供給し、 頂部RFコイル15の印加パワー:1300W 側部RFコイル16の印加パワー:3100W バイアスRFパワー:3250W 成膜温度:375℃ D/S比:3.3 チャンバーウォール部の冷却水温度85℃(±2℃) チャンバーウォール温度:70℃(±3℃) に設定して、HDP−CVD処理を行い、アルミニウム
配線がパターン形成された被処理基板W上に、配線間の
層間絶縁膜となる酸化シリコン膜を例えば750nmの
膜厚で堆積させると、良好な平坦性と埋め込み特性をも
った酸化シリコン膜を成膜することができる。
【0041】上記のような被処理基板Wへの成膜処理
を、例えば3枚などの所定枚数行った後、ESC部20
やペデスタル21、あるいはチャンバーウォール10内
壁に付着した堆積物を除去するために、チャンバー内部
をフッ素のラジカルイオンでクリーニングを行う。フッ
素のラジカルイオンクリーニングは、例えば、予めマイ
クロ波によりプラズマ励起したNF3 ガスなどのクリー
ニングガスがクリーニングガスインレット18から導入
されて行われる。
【0042】本実施形態のプラズマCVD装置では、チ
ャンバーウォール10とESC部20はそれぞれ独立に
温度制御可能となっている。従って、チャンバーウォー
ル10温度と関係なく、成膜処理を行うときにESC部
をより低温に冷却して被処理基板を所定の温度に設定で
きるので、フッ素のラジカルイオンによるペデスタルの
フッ化とアルミニウム配線中のボイド発生に対して温度
マージンを拡大することができる。これにより、長期連
続処理における酸化シリコン膜の成膜温度が高温側にシ
フトするのを抑制することができ、アルミニウム配線中
のボイドの発生を抑制できる。
【0043】即ち、第1実施形態と同様に、例えば、ス
ペース幅が0.25μmで、アスペクト比が2.24の
開口部に、アルミニウム配線中のボイドを発生させずに
良好な平坦性をもって埋め込むことができる。また、従
来条件より成膜温度を約30℃低温化できるため、アル
ミニウム配線中のボイド発生に対して十分なる温度マー
ジンをもって390℃以下での酸化シリコン膜の成膜が
可能となり、例えば5層積層構成の配線の全層に対して
アルミニウム配線中にボイドの発生が見られないレベル
とすることができる。
【0044】また、ESC部の交換頻度を少なくするこ
とが可能となり、製造コストの増大を抑制することがで
きる。例えば、従来ESC部の寿命は約2000枚程度
であったが、本実施形態の成膜装置とこれを用いた成膜
方法の採用により、寿命を約15000枚以上に大幅に
伸ばすことができる。
【0045】一方、チャンバーウォールの温度は、基板
支持部と異なる冷却系により、第1実施形態よりも若干
高温に設定して、突発パーティクルの発生を抑制できる
温度に設定することが可能である。
【0046】本発明は上記の実施形態に限定されない。
例えば、プラズマCVD装置として、ICP型のHDP
−CVD装置について説明しているが、これに限定され
るものではなく、例えばECR型、あるいはヘリコン波
をプラズマ源とするCVD装置に適用することが可能で
ある。さらに、高密度プラズマを用いないCVD装置に
も適用可能である。成膜される膜は酸化シリコン膜に限
定されず、その他の一般に半導体装置に用いられている
材料系の膜に適用可能である。その他、本発明の要旨を
変更しない範囲で種々の変更が可能である。
【0047】
【発明の効果】以上説明したように、本発明の成膜方法
によれば、成膜処理を行うときに基板支持部を冷却して
被処理基板を所定の温度に設定するので、フッ素のラジ
カルイオンによるペデスタルのフッ化の進行を抑制し
て、長期連続処理における酸化シリコン膜の成膜温度が
高温側にシフトするのを抑制することができ、アルミニ
ウム配線中のボイドの発生を抑制できる。さらにESC
部の交換頻度を少なくすることが可能となり、製造コス
トを抑制することができる。また、ESC部と共通ある
いは別系統の冷却系によりチャンバーウォールの温度を
より高温に設定し、パーティクルの安定性を向上させる
ことが可能である。
【0048】また、本発明のプラズマCVD装置によれ
ば、チャンバーウォールと基板支持部とをそれぞれ独立
した冷却系により冷却可能で、成膜処理を行うときに基
板支持部を冷却して被処理基板を所定の温度に設定でき
るので、フッ素のラジカルイオンによるペデスタルのフ
ッ化の進行を抑制して、長期連続処理における酸化シリ
コン膜の成膜温度が高温側にシフトするのを抑制するこ
とができ、アルミニウム配線中のボイドの発生を抑制で
きる。さらにESC部の交換頻度を少なくすることが可
能となり、製造コストの増大を抑制することができる。
一方、チャンバーウォールの温度は基板支持部と異なる
冷却系により、突発パーティクルの発生を抑制できる温
度に設定することが可能である。
【図面の簡単な説明】
【図1】図1は、第1実施形態において用いられるIC
P型高密度プラズマCVD装置の概略模式図である。
【図2】図2は、実施例に係るパーティクルの安定性を
示す図である。
【図3】図3は、第2実施形態において用いられるIC
P型高密度プラズマCVD装置の概略模式図である。
【符号の説明】
1…チャンバー、10…チャンバーウォール、10a…
冷媒管、11…ターボ分子ポンプ、12…ドライポン
プ、13…頂部ガスノズル、14…側部ガスノズル、1
5…頂部RFコイル、16…側部RFコイル、17…バ
イアスRF電源、18…クリーニングガスインレット、
20…ESC部、20a…冷媒管、21…ペデスタル、
30…(第1)熱交換機、31…第2熱交換機、W…被
処理基板。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K030 AA06 AA14 BA44 DA06 FA03 JA10 JA12 KA26 5F045 AA08 AB32 AC01 AC02 AC11 AC16 AD07 BB08 BB15 CB05 DP03 EB06 EH11 EH20 EJ03 EJ04 EJ09 EM05 5F058 BA20 BC02 BF07 BF23 BF29 BG01 BG10 BJ02

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】チャンバー内に基板支持部を備えたプラズ
    マ化学気相成長装置を用いて、被処理基板にプラズマ化
    学気相成長法による成膜処理を行う工程と、上記被処理
    基板を所定枚数処理する毎に上記チャンバー内部のラジ
    カルイオンクリーニングを行う工程とを有する成膜方法
    であって、 上記成膜処理を行う工程において、上記チャンバーを構
    成するチャンバーウォール部および上記基板支持部の内
    部に導かれた共通の冷却系により上記チャンバーウォー
    ル部および上記基板支持部を冷却して上記被処理基板を
    所定の温度に設定する成膜方法。
  2. 【請求項2】上記ラジカルイオンクリーニングがフッ素
    のラジカルイオンを用いるクリーニングである請求項1
    に記載の成膜方法。
  3. 【請求項3】上記プラズマ化学気相成長法による成膜処
    理を行う工程において高密度プラズマ源を用いる請求項
    1に記載の成膜方法。
  4. 【請求項4】上記被処理基板を、3〜5枚数処理する毎
    に上記チャンバー内部のラジカルイオンクリーニングを
    行う請求項1に記載の成膜方法。
  5. 【請求項5】上記成膜処理を行う工程において、酸化シ
    リコン膜を成膜する請求項1に記載の成膜方法。
  6. 【請求項6】上記成膜処理を行う工程において、上記冷
    却系の温度を81〜85℃に制御し、上記チャンバーウ
    ォール部の温度を62〜68℃に保持する請求項5に記
    載の成膜方法。
  7. 【請求項7】上記酸化シリコン膜を成膜するときの成膜
    速度/スパッタリング速度比が2.5〜4.0の範囲で
    ある請求項5に記載の成膜方法。
  8. 【請求項8】上記酸化シリコン膜を成膜するときの成膜
    温度が350〜390℃の範囲である請求項5に記載の
    成膜方法。
  9. 【請求項9】チャンバー内に基板支持部を備えたプラズ
    マ化学気相成長装置を用いて、被処理基板にプラズマ化
    学気相成長法による成膜処理を行う工程と、上記被処理
    基板を所定枚数処理する毎に上記チャンバー内部のラジ
    カルイオンクリーニングを行う工程とを有する成膜方法
    であって、上記成膜処理を行う工程において、上記チャ
    ンバーを構成するチャンバーウォール部に導かれた冷却
    系とは別系統である上記基板支持部の内部に導かれた冷
    却系により上記基板支持部を冷却して上記被処理基板を
    所定の温度に設定する成膜方法。
  10. 【請求項10】上記ラジカルイオンクリーニングがフッ
    素のラジカルイオンを用いるクリーニングである請求項
    9に記載の成膜方法。
  11. 【請求項11】上記プラズマ化学気相成長法による成膜
    処理を行う工程において高密度プラズマ源を用いる請求
    項9に記載の成膜方法。
  12. 【請求項12】上記被処理基板を、3〜5枚数処理する
    毎に上記チャンバー内部のラジカルイオンクリーニング
    を行う請求項9に記載の成膜方法。
  13. 【請求項13】上記成膜処理を行う工程において、酸化
    シリコン膜を成膜する請求項9に記載の成膜方法。
  14. 【請求項14】上記成膜処理を行う工程において、上記
    チャンバーウォール部に導かれた冷却系の温度を83〜
    87℃に制御し、上記チャンバーウォール部の温度を6
    7〜73℃に保持する請求項13に記載の成膜方法。
  15. 【請求項15】上記酸化シリコン膜を成膜するときの成
    膜速度/スパッタリング速度比が2.5〜4.0の範囲
    である請求項13に記載の成膜方法。
  16. 【請求項16】上記酸化シリコン膜を成膜するときの成
    膜温度が350〜390℃の範囲である請求項13に記
    載の成膜方法。
  17. 【請求項17】チャンバー内に基板支持部を備えたプラ
    ズマ化学気相成長装置であって、上記チャンバーを構成
    するチャンバーウォール部に導かれた第1の冷却系と、
    上記基板支持部の内部に導かれ、上記第1の冷却系と異
    なる温度設定が可能な第2の冷却系とを有するプラズマ
    化学気相成長装置。
JP2000324940A 2000-10-25 2000-10-25 成膜方法およびプラズマ化学気相成長装置 Pending JP2002134488A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000324940A JP2002134488A (ja) 2000-10-25 2000-10-25 成膜方法およびプラズマ化学気相成長装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000324940A JP2002134488A (ja) 2000-10-25 2000-10-25 成膜方法およびプラズマ化学気相成長装置

Publications (1)

Publication Number Publication Date
JP2002134488A true JP2002134488A (ja) 2002-05-10

Family

ID=18802393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000324940A Pending JP2002134488A (ja) 2000-10-25 2000-10-25 成膜方法およびプラズマ化学気相成長装置

Country Status (1)

Country Link
JP (1) JP2002134488A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276444B2 (en) 2004-06-02 2007-10-02 Nec Electronics Corporation Method for processing interior of vapor phase deposition apparatus, method for depositing thin film and method for manufacturing semiconductor device
JP2009231794A (ja) * 2007-12-05 2009-10-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2009231834A (ja) * 2007-12-05 2009-10-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
WO2010149294A3 (de) * 2009-06-22 2012-01-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung einer ewt-solarzelle

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276444B2 (en) 2004-06-02 2007-10-02 Nec Electronics Corporation Method for processing interior of vapor phase deposition apparatus, method for depositing thin film and method for manufacturing semiconductor device
US7439181B2 (en) 2004-06-02 2008-10-21 Nec Electronics Corporation Method for processing interior of vapor phase deposition apparatus, method for depositing thin film and method for manufacturing semiconductor device
JP2009231794A (ja) * 2007-12-05 2009-10-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2009231834A (ja) * 2007-12-05 2009-10-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP4531833B2 (ja) * 2007-12-05 2010-08-25 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びクリーニング方法
KR101043216B1 (ko) 2007-12-05 2011-06-21 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
KR101066933B1 (ko) 2007-12-05 2011-09-22 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
US9856560B2 (en) 2007-12-05 2018-01-02 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device and substrate processing apparatus
WO2010149294A3 (de) * 2009-06-22 2012-01-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung einer ewt-solarzelle

Similar Documents

Publication Publication Date Title
TWI604524B (zh) 用於蝕刻低k及其它介電質膜的製程腔室
TWI427684B (zh) 用於現場基底處理之方法及裝置
US6168726B1 (en) Etching an oxidized organo-silane film
KR101644732B1 (ko) Finfet 방식용 게이트 스페이서 프로파일, 핀 손실 및 하드 마스크 손실 개선을 위한 종횡비 종속 성막
TWI495010B (zh) 用於互連圖案化之硬遮罩移除時之側壁及倒角保護
US6235640B1 (en) Techniques for forming contact holes through to a silicon layer of a substrate
TW201826386A (zh) 用於高深寬比結構之移除方法
TWI688997B (zh) 閘極電極材料殘留物移除製程
KR20180085807A (ko) 세정 방법
US20070184657A1 (en) Etching method
KR20140051090A (ko) 구리층을 에칭하는 방법 및 마스크
JP3492634B2 (ja) 半導体ウェーハ上のギャップの充填方法
JP6709293B2 (ja) 成膜装置及び成膜方法
KR102354258B1 (ko) 다수의 증착된 반도체 층들의 적층체를 형성하는 방법들
KR20130102504A (ko) 저 유전상수 손상을 감소시키도록 노출된 저 유전상수 표면에 SiOCl-함유 층을 형성하는 방법
TW201941363A (zh) 空氣間隙形成處理
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
JP2011517368A (ja) 基板からポリマーを除去するための方法及び装置
US6589611B1 (en) Deposition and chamber treatment methods
JP2002134488A (ja) 成膜方法およびプラズマ化学気相成長装置
US10170336B1 (en) Methods for anisotropic control of selective silicon removal
JP4948278B2 (ja) 半導体装置の製造方法
JP5452133B2 (ja) プラズマ処理装置およびプラズマ処理方法
TWI505360B (zh) 用於氟碳化物膜之金屬碳化物阻障層的形成方法
KR101333831B1 (ko) 반도체 소자의 표면 처리 방법 및 그 표면 처리 장치