KR102354258B1 - 다수의 증착된 반도체 층들의 적층체를 형성하는 방법들 - Google Patents

다수의 증착된 반도체 층들의 적층체를 형성하는 방법들 Download PDF

Info

Publication number
KR102354258B1
KR102354258B1 KR1020207003442A KR20207003442A KR102354258B1 KR 102354258 B1 KR102354258 B1 KR 102354258B1 KR 1020207003442 A KR1020207003442 A KR 1020207003442A KR 20207003442 A KR20207003442 A KR 20207003442A KR 102354258 B1 KR102354258 B1 KR 102354258B1
Authority
KR
South Korea
Prior art keywords
layer
silicon
substrate
depositing
stress
Prior art date
Application number
KR1020207003442A
Other languages
English (en)
Other versions
KR20200016397A (ko
Inventor
리얀 미아오
첸차우 잉
신하이 한
롱 린
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20200016397A publication Critical patent/KR20200016397A/ko
Application granted granted Critical
Publication of KR102354258B1 publication Critical patent/KR102354258B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 기술의 실시예들은 반도체 층들의 적층체를 형성하는 방법을 포함할 수 있다. 방법은, 제1 산화규소 층을 기판 상에 증착시키는 단계를 포함할 수 있다. 방법은 또한, 제1 규소 층을 제1 산화규소 층 상에 증착시키는 단계를 포함할 수 있다. 방법은, 제1 질화규소 층을 제1 규소 층 상에 증착시키는 단계를 더 포함할 수 있다. 제1 질화규소 층 또는 응력 층을 증착시키는 단계는, 제1 규소 층, 제1 산화규소 층, 또는 기판 중 적어도 하나에서의 응력을 감소시키는 것을 포함할 수 있다. 추가적으로, 방법은, 제2 규소 층을 제1 질화규소 층 상에 증착시키는 단계를 포함할 수 있다. 작동들은 반도체 층들의 적층체를 형성할 수 있고, 여기서 적층체는 제1 산화규소 층, 제1 규소 층, 제1 질화규소 층, 및 제2 규소 층을 포함한다.

Description

다수의 증착된 반도체 층들의 적층체를 형성하는 방법들
본 출원은, "METHODS OF FORMING A STACK OF MULTIPLE DEPOSITED SEMICONDUCTOR LAYERS"라는 명칭으로 2017년 7월 6일자로 출원된, 미아오(Miao) 등의 미국 가출원 번호 62/529,207의 이익향유를 주장하고, 상기 미국 가출원은 그 전체가 모든 목적들을 위해 참조로 본원에 포함된다.
본 기술의 실시예들은 증착 기술을 포함하는 반도체 처리 분야에 관한 것이다.
집적 회로들은, 복잡하게 패터닝된 물질 층들을 기판 표면들 상에 생성하는 프로세스들에 의해 가능해진다. 패터닝된 물질을 기판 상에 생성하는 것은, 패터닝될 물질을 증착시키기 위한 제어된 방법들을 필요로 한다. 물리, 화학, 및 플라즈마 강화 증착 기법들이, 상이한 물질들을 기판들 상에 증착시키는 데에 사용된다. 일반적으로, 층들은 기판 표면에 걸쳐 균일하고 평활하게 증착되어야 한다. 추가적으로, 상이한 물질들은 상이한 특성들을 갖는다. 상이한 물질들의 많은 층들은, 층들의 적층체 또는 기판 그 자체에 대한 상이한 영향들로 이어질 수 있다. 이러한 상이한 영향들은 집적 회로들 및 다른 반도체 디바이스들의 성능 및 신뢰성을 변화시킬 수 있다. 반도체 디바이스들의 축소되는 치수들로 인해, 증착된 층들은 종종, 더 엄격한 균일성 및 거칠기 요건들을 갖는다. 결과적으로, 고품질 디바이스들 및 구조들을 생성하는 데에 사용될 수 있는 개선된 시스템들 및 방법들이 필요하다. 이러한 그리고 다른 필요들이 본 기술에 의해 다루어진다.
반도체 디바이스들이 더 작아질수록, 이러한 디바이스들을 패터닝하는 것이 더 난제가 될 수 있다. 더 작은 피쳐들은 한정하기가 더 어려울 수 있다. 이는 제조 처리량, 신뢰성, 및 성능에 필요한 더 엄격한 공차들의 결과 또는 감소된 크기의 결과일 수 있다. 구조들, 예컨대, 3D NAND, 수직 NMOS, 및 수직 PMOS는 웨이퍼의 큰 부분에 걸쳐, 상이한 반도체 물질들의 얇은 층들을 가질 수 있다. 층들은 균일해야 하고 최소의 거칠기를 가져야 한다. 아래에서 설명되는 방법들은, 부분적으로, 물질들의 상이한 층들로부터 초래된 응력을 관리하는 것에 의해, 반도체 물질들의 다수의 층들을 위한 개선된 증착 프로세스를 제공할 수 있다.
본 기술의 실시예들은 반도체 층들의 적층체(stack)를 형성하는 방법을 포함할 수 있다. 방법은, 제1 산화규소 층을 기판 상에 증착시키는 단계를 포함할 수 있다. 방법은 또한, 제1 규소 층을 제1 산화규소 층 상에 증착시키는 단계를 포함할 수 있다. 방법은, 제1 질화규소 층을 제1 규소 층 상에 증착시키는 단계를 포함할 수 있다. 방법은, 제2 규소 층을 제1 질화규소 층 상에 증착시키는 단계를 더 포함할 수 있다. 추가적으로, 방법은, 제1 산화규소 층이 있는 기판의 측 반대쪽의 기판의 측 상에 응력 층을 증착시키는 단계를 포함할 수 있다. 작동들은 반도체 층들의 적층체를 형성할 수 있고, 여기서 적층체는 제1 산화규소 층, 제1 규소 층, 제1 질화규소 층, 및 제2 규소 층을 포함한다.
본 기술의 실시예들은 반도체 층들의 적층체를 형성하는 방법을 포함할 수 있다. 방법은, 제1 산화규소 층을 기판 상에 증착시키는 단계를 포함할 수 있다. 방법은 또한, 제1 규소 층을 제1 산화규소 층 상에 증착시키는 단계를 포함할 수 있다. 방법은, 제1 질화규소 층을 제1 규소 층 상에 증착시키는 단계를 더 포함할 수 있다. 제1 질화규소 층을 증착시키는 단계는, 플라즈마 유출물들을 형성하기 위해, 헬륨 및 실란 또는 디실란을 포함하는 가스를 플라즈마를 통해 유동시키는 것을 포함할 수 있다. 플라즈마는 RF 전력으로 유지될 수 있다. 제1 질화규소 층을 증착시키는 단계는, 제1 규소 층, 제1 산화규소 층, 또는 기판 중 적어도 하나에서의 응력을 감소시키는 것을 포함할 수 있다. 추가적으로, 방법은, 제2 규소 층을 제1 질화규소 층 상에 증착시키는 단계를 포함할 수 있다. 작동들은 반도체 층들의 적층체를 형성할 수 있고, 여기서 적층체는 제1 산화규소 층, 제1 규소 층, 제1 질화규소 층, 및 제2 규소 층을 포함한다.
실시예들은 반도체 기판 상의 질화규소 층의 응력을 관리하는 방법을 포함할 수 있다. 방법은 질화규소 층의 목표 응력 수준을 결정하는 단계를 포함할 수 있다. 방법은 또한, 교정 곡선을 사용하여 목표 응력 수준을 달성하기 위해 RF 전력 및 헬륨의 유량을 결정하는 단계를 포함할 수 있다. 방법은, 소정 유량의 헬륨 및 실란 또는 디실란을 RF 전력에 의한 플라즈마를 통해 유동시키는 단계를 더 포함할 수 있다. 추가적으로, 방법은 질화규소 층을 반도체 기판 상에 증착시키는 단계를 포함할 수 있다.
도 1은 본 기술의 실시예들에 따른, 기판 상의 반도체 층들의 적층체를 도시한다.
도 2는 본 기술의 실시예들에 따른, 기판 상의 반도체 층들의 적층체를 도시한다.
도 3은 본 기술의 실시예들에 따른, 기판의 후면 측 상에 질화규소를 갖는 기판 상의 반도체 층들의 적층체를 도시한다.
도 4는 본 기술의 실시예들에 따른, 반도체 층들의 적층체를 형성하는 방법을 도시한다.
도 5는 본 기술의 실시예들에 따른, 반도체 층들의 적층체를 형성하는 방법을 도시한다.
도 6은 본 기술의 실시예들에 따른, 반도체 기판 상의 질화규소 층의 응력을 관리하는 방법을 도시한다.
도 7은 본 기술의 실시예들에 따른, 응력 대 헬륨 유량의 그래프를 도시한다.
도 8은 본 기술의 실시예들에 따른, 응력 대 RF 전력의 그래프를 도시한다.
도 9는 본 기술의 실시예들에 따른, 응력 대 RF 전력의 그래프를 도시한다.
도 10a, 10b, 및 10c는 본 기술의 실시예들에 따른 반도체 층들의 주사 전자 현미경(SEM) 이미지들을 도시한다.
도 11a, 11b, 및 11c는 본 기술의 실시예들에 따른 반도체 층들의 SEM 이미지들을 도시한다.
도 12는 본 기술에 따른 예시적인 처리 시스템의 상면도를 도시한다.
도 13은 본 기술에 따른 예시적인 처리 챔버의 개략적인 단면도를 도시한다.
도 14는 본 기술의 실시예들에 따른 기판 처리 챔버의 개략적인 단면도를 도시한다.
도 15는 본 기술의 실시예들에 따른 예시적인 기판 처리 시스템의 상면도를 도시한다.
산화규소, 폴리규소(또는 비정질 규소, 도핑되거나 도핑되지 않음), 질화규소, 및 폴리규소(또는 비정질 규소)의 적층체는 OPNP 적층체로 불리운다. 이러한 OPNP 적층체들은 3D NAND, 수직 NMOS, 수직 PMOS, 및 다른 반도체 디바이스들에 사용될 수 있다. 도 1은 OPNP 적층체의 예를 도시한다. 적층체는, 규소 웨이퍼를 포함하는, 반도체 웨이퍼일 수 있는 기판(102)을 포함할 수 있다. 산화규소 층(104)은 기판(102)의 최상부 상에 있다. 산화규소 층(104)의 최상부 상에 폴리규소 또는 비정질 규소 층(106)이 있다. 폴리규소 또는 비정질 규소 층(106)의 최상부 상에 질화규소 층(108)이 있다. 질화규소 층(108)의 최상부 상에 추가적인 폴리규소 또는 비정질 규소 층(110)이 있다.
OPNP 적층체는 반복될 수 있다. 예를 들어, 도 2는 2개의 OPNP 적층체들을 도시한다. 도 2에 있는 층들은 다음과 같다: 기판(202), 산화규소(204), 폴리규소 또는 비정질 규소 층(206), 질화규소(208), 폴리규소 또는 비정질 규소 층(210), 산화규소(212), 폴리규소 또는 비정질 규소 층(214), 질화규소(216), 및 폴리규소 또는 비정질 규소 층(218). 도 2는 2개의 적층체들을 도시하지만, 2개 초과의 OPNP 적층체들이 사용될 수 있다.
OPNP 적층체의 이러한 상이한 층들은 웨이퍼에 대한 응력을 야기한다. 문제는 다수의 OPNP 적층체들에 의해 악화된다. 이러한 응력들 및 다른 인자들의 결과로서, 종래의 기법들은 웨이퍼 휨을 초래하고, 이는 증가된 불균일성 및 표면 거칠기로 이어질 수 있다. 증가된 불균일성 및 표면 거칠기는 감소된 디바이스 성능 및 신뢰성으로 이어질 수 있다.
본 기술의 실시예들은 웨이퍼의 응력을 관리함으로써 웨이퍼 휨, 응력, 균일성, 및 거칠기를 개선한다. 일부 실시예들은 층들을 저압 화학 기상 증착(LPCVD)으로 증착시키는 것을 포함한다. 다른 실시예들은 층들을 플라즈마 강화 화학 기상 증착(PECVD)으로 증착시키는 것을 포함한다.
I. LPCVD
A. 개요
저압 화학 기상 증착(LPCVD)은, 도 1 및 도 2에 도시된 것들과 유사한 OPNP 적층체를 위해 층들을 증착시키는 데에 사용될 수 있다. 산화규소 및 규소(폴리규소 또는 비정질 규소) 층들은 압축 층들일 수 있다. 질화규소는 인장 층일 수 있다. 압축 응력들 및 인장 응력들이 상쇄되지 않을 수 있고 인장력을 초래할 수 있다. 결과적으로, 기판 또는 웨이퍼가 휠 수 있다. 응력들을 보상하기 위해, LPCVD는 질화규소 층 또는 다른 인장 막을 포함하는 응력 층을 웨이퍼의 후면 측 상에 증착시키는 데에 사용될 수 있고, 도 3에 도시된 적층체를 초래한다. 다른 인장 막들은 SACVD 산화물 및 LPCVD SiON을 포함할 수 있다. 도 3은 산화규소 층(304), 폴리규소 또는 비정질 규소 층(306), 질화규소 층(308), 및 폴리규소 또는 비정질 규소 층(310)의 OPNP 적층체를 갖는 기판(302)을 갖는다. 기판(302)의 바닥 상에 응력 층(312)이 있다.
B. 방법
도 4에 도시된 바와 같이, 본 기술의 실시예들은 반도체 층들의 적층체를 형성하는 방법(400)을 포함할 수 있다. 방법(400)은, 제1 산화규소 층을 기판 상에 증착시키는 단계(블록(402))를 포함할 수 있다. 기판은, 규소 웨이퍼를 포함하는, 반도체 웨이퍼일 수 있다. 다른 실시예들에서, 기판은 웨이퍼 및 웨이퍼 상의 추가적인 층들을 포함할 수 있다.
제1 산화규소 층은 기판의 최상부 상에 증착될 수 있다. 산화규소 층은 이산화규소를 포함할 수 있다. "최상부"는 기판의 전방 측 상에 증착되는 층을 지칭하고 도면들에서 층들의 배향을 설명하는 것을 돕지만, 통상의 기술자는, 기판이 거꾸로 뒤집힐 수 있기 때문에, "최상부"가 반드시 지구 중심으로부터 먼 쪽을 의미하지는 않는다는 것을 인식할 것이다. 실시예들에서, 제1 산화규소 층은 100 내지 200 옹스트롬, 200 내지 300 옹스트롬, 300 내지 400 옹스트롬, 또는 400 옹스트롬 초과의 두께로 증착될 수 있다. 예를 들어, 산화규소 층은 300 옹스트롬의 두께로 증착될 수 있다. 제1 산화규소 층은 기판과 접촉할 수 있다. 제1 산화규소 층은 저압 화학 기상 증착(LPCVD)에 의해 증착될 수 있다. 적층체의 모든 층들은 LPCVD에 의해 증착될 수 있고, PECVD를 포함하는 다른 증착 프로세스들을 배제할 수 있다.
방법(400)은 또한, 제1 규소 층을 제1 산화규소 층 상에 증착시키는 단계(블록(404))를 포함할 수 있다. 제1 규소 층은 제1 산화규소 층과 접촉할 수 있다. 제1 규소 층은 LPCVD에 의해 증착될 수 있다. 제1 규소 층은 폴리규소 또는 비정질 규소를 포함할 수 있다. 제1 규소 층은 도핑되거나 도핑되지 않을 수 있다. 도핑은, PH3, B2H6, 또는 AsH3를 포함하는 도펀트 가스를 추가함으로써, LPCVD에 의한 증착을 이용하여 인 시튜로 수행될 수 있다. 실시예들에서, 제1 규소 층은 100 내지 200 옹스트롬, 200 내지 300 옹스트롬, 300 내지 400 옹스트롬, 또는 400 옹스트롬 초과의 두께로 증착될 수 있다. 예를 들어, 제1 규소 층은 300 옹스트롬의 두께로 증착될 수 있다.
방법(400)은, 제1 질화규소 층을 제1 규소 층 상에 증착시키는 단계(블록(406))를 포함할 수 있다. 제1 질화규소는 인장 층일 수 있고, 인장 응력을 생성할 수 있다. 제1 질화규소 층은 인장 응력을 낮추기 위해 낮은 암모니아 유량으로 증착될 수 있다. 예를 들어, 인장 응력을 절반만큼 감소시키기 위해 암모니아의 유량은 대략 5,500 sccm으로부터 700 sccm까지 감소될 수 있다. 다른 예들에서, 암모니아의 유량은 500 내지 600 sccm, 600 내지 700 sccm, 700 내지 800 sccm, 800 내지 900 sccm 또는 900 내지 1,000 sccm 범위까지 감소될 수 있다. 산화규소 층 및 규소 층은 압축 층들일 수 있다. 실시예들에서, 제1 질화규소 층은 200 내지 300 옹스트롬, 300 내지 400 옹스트롬, 400 내지 500 옹스트롬, 500 내지 600 옹스트롬, 또는 600 옹스트롬 초과의 두께로 증착될 수 있다. 예를 들어, 제1 질화규소 층은 500 옹스트롬의 두께로 증착될 수 있다.
방법(400)은, 제2 규소 층을 제1 질화규소 층 상에 증착시키는 단계(블록(408))를 더 포함할 수 있다. 제2 규소 층은 제1 질화규소 층과 접촉할 수 있다. 제2 규소 층은 LPCVD에 의해 증착될 수 있다. 제2 규소 층은 제1 규소 층에 대해 설명된 임의의 물질 및 두께일 수 있다. 제2 규소 층은 제1 규소 층과 동일하거나 상이할 수 있다.
추가적으로, 방법(400)은, 제1 산화규소 층이 있는 기판의 측 반대쪽의 기판의 측 상에 응력 층을 증착시키는 단계(블록(410))를 포함할 수 있다. 즉, 응력 층은, 제1 산화규소 층이 기판의 전방 측 상에 증착되는 경우 기판의 후면 측 상에 증착될 수 있다. 응력 층은 제2 질화규소 층 또는 다른 인장 층일 수 있다. 일부 실시예들에서, 응력 층은 압축 층일 수 있지만, 방법들은 인장 층들 또는 압축 층들을 배제할 수 있다. 응력 층을 기판의 후면 측 상에 증착시키기 위해, 기판은 챔버에서 종래의 작동들과 비교해 뒤집혀 처리될 수 있다. 일부 실시예들에서, 기판은 후면 측 증착을 위한 전용 챔버 또는 처리 툴에서 처리될 수 있다. 응력 층은 기판과 접촉할 수 있다. 응력 층은 LPCVD에 의해 증착될 수 있다. 응력 층은 제1 질화규소 층에 대해 설명된 임의의 두께로 증착될 수 있다. 응력 층은 제1 질화규소 층과 동일하거나 상이한 두께를 가질 수 있다. 응력 층을 기판의 후면 측 상에 증착시키는 것은 기판의 전방 측 상의 층들에 의해 생성된 웨이퍼 휨을 상쇄할 수 있다. 예를 들어, 기판의 전방 측 상의 층들은 인장 응력을 생성할 수 있다. 응력 층이 또한 인장일 수 있지만, 후면 측 상에 증착되는 경우, 전방 측 층들에 의해 생성되는 응력을 감소시키도록 기판을 당길 수 있다.
응력 층을 증착시키는 것은, 기판이, 임계 값을 초과하는 휨을 특징으로 한 이후일 수 있다. 웨이퍼 휨은, 클램핑되지 않은 웨이퍼의 중앙 표면의 중심점의, 중앙 표면으로부터 기준 평면까지의 편차일 수 있다. 임계 값은 +/-50 ㎛ 내지 +/-100 ㎛, +/-100 ㎛ 내지 +/-150 ㎛, 150 ㎛ 내지 200 ㎛, 또는 200 ㎛ 초과의 값일 수 있다. 예를 들어, 임계 값은 100 ㎛일 수 있다. 응력 층을 증착시킨 이후에, 기판은 임계 값을 초과하지 않는 휨을 특징으로 할 수 있다. 일부 실시예들에서, 웨이퍼 휨은 응력 층을 증착시키기 이전의 휨과 비교하여 100%만큼, 90%만큼, 80%만큼, 70%만큼, 60%만큼, 또는 50%만큼 감소될 수 있다. 다른 실시예들에서, 응력 층을 증착시키는 것은 응력 층이 증착되기 이전과 비교하여 반대 방향으로의 기판의 휨을 초래할 수 있다.
응력 층을 증착시키는 것은, 증착 균일성 또는 다른 속성들에 악영향을 미칠 수 있는 웨이퍼 휨에 대한 임계 값에 기초할 수 있기 때문에, 응력 층을 증착시키는 것은 층들 중 임의의 층이 증착된 이후에 일어날 수 있다. 응력 층을 증착시키는 것에 대한 상이한 가능성들이 도 4에 파선 화살표들로 예시된다. 예를 들어, 응력 층으로서 제2 질화규소 층을 증착시키는 것은 제1 산화규소 층을 증착시킨 이후 그리고 제1 질화규소 층을 증착시키기 이전일 수 있다. 이 실시예에서 볼 수 있는 바와 같이, "제1" 및 "제2"는 층들을 구별하는 데에 사용될 수 있고 증착의 순서를 나타내지 않는다. 그러나, 일부 실시예들에서, "제1" 및 "제2"는 증착의 순서를 나타낼 수 있다. 예를 들어, 응력 층을 증착시키는 것은 제1 질화규소 층을 증착시킨 이후 그리고 제2 규소 층을 증착시키기 이전일 수 있다. 또 다른 실시예들에서, 응력 층을 증착시키는 것은 제2 규소 층을 증착시킨 이후 그리고 제2 규소 층 상에 증착된 층 이전일 수 있다. 추가의 실시예들에서, 응력 층은 제2 규소 층을 증착시킨 후에 그리고 제2 규소 층을 패터닝 하기 전에 증착될 수 있다.
작동들은 반도체 층들의 적층체를 형성할 수 있고, 여기서 적층체는 제1 산화규소 층, 제1 규소 층, 제1 질화규소 층, 및 제2 규소 층을 포함한다. 이 적층체는 OPNP 적층체일 수 있다. 일부 실시예들에서, 응력 층은 2개, 3개, 4개, 또는 그 초과의 OPNP 적층체들이 형성될 때까지 증착되지 않을 수 있다.
방법(400)은, 제2 산화규소 층을 제2 규소 층 상에 증착시키는 단계를 더 포함할 수 있다. 방법(400)은 또한, 제3 규소 층을 제2 산화규소 층 상에 증착시키는 단계를 포함할 수 있다. 방법(400)은 추가적으로, 제2 질화규소 층을 제3 규소 층 상에 증착시키는 단계를 포함할 수 있다. 추가로, 방법(400)은 제4 규소 층을 제2 질화규소 층 상에 증착시키는 단계를 포함할 수 있다. 방법(400)은 또한, 제2 응력 층을 이전에 증착된 제1 응력 층 상에 증착시키는 단계를 포함할 수 있다. 제2 응력 층은 제1 응력 층에 대해 개시된 물질들 중 임의의 물질일 수 있다. 제2 응력 층을 증착시키는 것은, 기판이, 임계 값을 초과하는 휨을 특징으로 한 이후일 수 있다. 그 다음, 추가적인 층들은 OPNP 적층체들의 2개의 세트들을 형성할 수 있다. 개수가 3, 4, 5, 6, 7, 8, 9, 10, 또는 10 초과일 수 있는, OPNP 적층체들의 다수의 세트들을 형성하기 위해 더욱 많은 층들이 증착될 수 있다. 일부 실시예들에서, 8개의 OPNP 적층체들은 약 1.2 ㎛의 두께를 가질 수 있다.
방법(400)은, 제1 산화규소 층, 제1 질화규소 층, 및 응력 층을 처리 툴의 제1 챔버에서 증착시키는 단계를 포함할 수 있다. 추가적으로, 방법은, 제1 규소 층 및 제2 규소 층을 처리 툴의 제2 챔버에서 증착시키는 단계를 포함할 수 있다. 즉, 산화규소 층들 및 질화규소 층들을 증착시키는 것은 처리 툴의 하나의 챔버에서일 수 있고, 반면에 규소 층들을 증착시키는 것은 처리 툴의 다른 챔버에서일 수 있다. 방법(400)은 기판을 처리 툴로부터 제거하는 단계를 포함할 수 있다. 처리 툴은 어플라이드 머티어리얼스®(Applied Materials®) 센츄라®(Centura®) 시스템일 수 있다. 제거 이후에, 기판은 대기압에 있을 수 있다. 기판은 FOUP 내로 이송될 수 있다. 그 다음, 반도체 층들의 적층체는 포토리소그래피 및 식각 프로세스들을 포함하는 패터닝 프로세스들을 겪을 수 있다.
실시예들에서, 제2 규소 층을 증착시킨 이후, 기판 및 층들은 균일성에서 3% 미만, 2% 미만, 또는 1% 미만의 표준 편차를 가질 수 있다. 웨이퍼 기판 휨은 압축이든 인장이든 그 크기가 150 ㎛ 미만, 100 ㎛ 미만, 또는 50 ㎛ 미만일 수 있다. 실시예들에서, 접착력은 5 J/m2, 6 J/m2, 7 J/m2, 8 J/m2, 9 J/m2, 또는 10 J/m2보다 더 양호할 수 있다. 거칠기는 원자 힘 현미경(AFM)으로 측정할 때 2 nm RMS, 1.5 nm RMS, 또는 1 nm RMS보다 더 양호할 수 있다. 질화규소는, 필요한 경우 이후의 프로세스에서 질화규소 층의 일부를 선택적으로 부분적으로 제거할 수 있도록, 고온 인산 질화물 조에서 높은 습윤율(예를 들어, 200 Å/분, 300 Å/분, 또는 400 Å/분보다 큼)을 가질 수 있다.
II. PECVD
A. 개요
플라즈마 강화 화학 기상 증착(PECVD)은 반도체 층들의 적층체를 형성하기 위해 LPCVD 대신에 사용될 수 있다. PECVD는 모든 층들이 다수의 챔버들 대신에 단일 챔버에서 처리되는 것을 허용할 수 있다. 결과적으로, PECVD는 더 효율적이고, 비용 효과적이고, 더 적은 결함들을 가질 수 있다. PECVD는 또한, 기판의 전방 측을 취급하는 것을 피할 수 있다. 질화규소 층을 기판의 후면 측 상에 증착시키는 대신에, PECVD를 사용하는 실시예들은 질화규소 층에 의해 야기되는 응력을 관리하기 위해 상이한 레시피들을 사용할 수 있다. 이 방식에서, 웨이퍼 휨이 최소화될 수 있다. 질화규소를 증착시키는 동안에 헬륨 유량을 포함하는 것 및 RF 전력의 특정 범위를 사용하는 것은 질화규소 층의 응력에 영향을 미치는 것으로 관찰되었다. 추가적으로, 규소를 증착시킬 때 질소 및 암모니아가 사용되는 플라즈마는 아래 놓인(underlying) 질화규소에 대한 규소의 접착력을 개선하는 것으로 관찰되었다. 모든 층들은 PECVD에 의해 증착될 수 있다. 실시예들은 LPCVD를 포함하여 다른 방법들에 의해 증착되는 층들을 배제할 수 있다.
B. 적층체를 형성하기 위한 예시적인 방법
도 5에 도시된 바와 같이, 본 기술의 실시예들은 반도체 층들의 적층체를 형성하는 방법(500)을 포함할 수 있다. 방법(500)은, 제1 산화규소 층을 기판 상에 증착시키는 단계(블록(502))를 포함할 수 있다. 기판은 본원에 설명되는 임의의 기판일 수 있다. 제1 산화규소 층은 본원에 설명되는 임의의 산화규소 층일 수 있다. 제1 산화규소 층은 PECVD에 의해 증착될 수 있다.
방법(500)은 또한, 제1 규소 층을 제1 산화규소 층 상에 증착시키는 단계(블록(504))를 포함할 수 있다. 제1 규소 층은 PECVD에 의해 증착될 수 있고, 본원에 설명되는 임의의 규소 층일 수 있다.
방법(500)은, 제1 질화규소 층을 제1 규소 층 상에 증착시키는 단계(블록(506))를 더 포함할 수 있다. 제1 질화규소 층은 PECVD에 의해 증착될 수 있다. 제1 질화규소 층은 본원에 설명되는 임의의 두께로 증착될 수 있다. 제1 질화규소 층을 증착시키는 단계는, 플라즈마 유출물들을 형성하기 위해, 헬륨 및 실란 또는 디실란을 포함하는 가스를 플라즈마를 통해 유동시키는 것(블록(506a))을 포함할 수 있다. 유동 가스는 또한, 질소 또는 암모니아 중 적어도 하나를 포함할 수 있다. 일부 실시예들에서, 가스는 화합물들 중 하나 이상을 배제할 수 있다. 헬륨은 1 slm(분당 표준 리터) 내지 9 slm 범위의 유량으로 유동될 수 있다. 실시예들에서, 헬륨은 0.5 slm 내지 1 slm, 1 slm 내지 2 slm, 2 slm 내지 3 slm, 3 slm 내지 4 slm, 4 slm 내지 5 slm, 5 slm 내지 6 slm, 6 slm 내지 7 slm, 7 slm 내지 8 slm, 8 slm 내지 9 slm, 9 slm 내지 10 slm, 또는 10 slm 초과의 범위의 유량으로 유동될 수 있다. 실란의 유량은 50 sccm 내지 100 sccm, 100 sccm 내지 150 sccm, 150 sccm 내지 200 sccm, 또는 200 sccm 초과일 수 있다. 실란의 유량은 약 112 sccm을 포함할 수 있다. 질소의 유량은 5,000 sccm 내지 10,000 sccm, 10,000 sccm 내지 15,000 sccm, 15,000 sccm 내지 20,000 sccm, 또는 20,000 sccm 초과일 수 있다. 예로서, 질소의 유량은 약 10,0000 sccm일 수 있다. 암모니아의 유량은 500 sccm 내지 1,000 sccm, 1,000 sccm 내지 1,500 sccm, 1,500 sccm 내지 2,000 sccm, 또는 2,000 sccm 초과일 수 있다. 암모니아의 유량은 약 1,860 sccm일 수 있다.
플라즈마는 RF 전력으로 유지될 수 있다. RF 전력은 200 W 내지 550 W, 150 W 내지 200 W, 200 W 내지 300 W, 300 W 내지 400 W, 400 W 내지 500 W, 500 W 내지 600 W, 또는 600 W 초과의 범위일 수 있다. RF 전력은 13.56 MHz일 수 있다.
제1 질화규소 층을 증착시키는 단계는, 제1 규소 층, 제1 산화규소 층, 또는 기판 중 적어도 하나에서의 응력을 감소시키는 것(블록(506b))을 포함할 수 있다. 응력은 모든 층들에 대해 전반적으로 감소될 수 있다. 제1 질화규소 층은 -1,500 MPa 내지 600 MPa 범위의 응력을 특징으로 할 수 있는데, 여기서 음의 값은 압축 응력을 나타내고, 양의 값은 인장 응력을 나타낸다. 제1 질화규소 층의 응력은, 아래 놓인 층들의 압축 응력을 상쇄하기 위해, 더 인장이 되도록 조정될 수 있다. 실시예들에서, 질화규소 층은 더 낮은 RF 전력 및 더 낮은 헬륨 유량들로 증착될 수 있다. 휨은 본원에 설명되는 임의의 양만큼 감소될 수 있다. 예로서, 질화규소 실시예들을 사용하여 응력을 관리하지 않은, 8개의 OPNP 적층체들에 대한 이전의 휨은 거의 +150 ㎛일 수 있고, 낮은 RF 전력 및 낮은 헬륨 유량으로 응력 층들을 증착시킨 경우의 휨은 -70 ㎛일 수 있다.
질화규소는, 필요한 경우 이후의 프로세스에서 질화규소 층의 일부를 (완전히 또는 부분적으로) 선택적으로 제거할 수 있도록, 고온 인산 질화물 조에서 높은 습윤율(예를 들어, 1,000 Å/분보다 큼)을 가질 수 있다.
추가적으로, 방법(500)은 제2 규소 층을 제1 질화규소 층 상에 증착시키는 단계(블록(508))를 포함할 수 있다. 제2 규소 층은 본원에 설명되는 임의의 규소 층 및 두께일 수 있다.
작동들은 반도체 층들의 적층체를 형성할 수 있고, 여기서 적층체는 제1 산화규소 층, 제1 규소 층, 제1 질화규소 층, 및 제2 규소 층을 포함한다. 작동들은, 본원에 설명되는 임의의 적층체들을 포함하여 OPNP 반도체 층들의 다수의 적층체들을 형성하기 위해 반복될 수 있다.
제1 산화규소 층, 제1 규소 층, 제1 질화규소 층, 및 제2 규소 층을 증착시키는 것은 처리 툴의 동일한 챔버에서 수행될 수 있다. 처리 툴은 어플라이드 머티어리얼스® 프로듀서®(Producer®) 시스템일 수 있다. 방법(500)은, 제2 규소 층을 증착시킨 후에 그리고 임의의 다른 증착 또는 패터닝이 일어나기 이전에 기판을 챔버로부터 제거하는 단계를 더 포함할 수 있다. OPNP 적층체가 반복되는 실시예들에서, 기판은 OPNP 적층체가 반복된 후에 그리고 적층체에 대한 임의의 패터닝 프로세스들 이전에 처리 툴로부터 제거될 수 있다. 기판은 FOUP 내로 이송될 수 있다. 그 다음, 반도체 층들의 적층체는 패터닝 프로세스들을 겪을 수 있다.
실시예들에서, 제2 규소 층을 증착시킨 이후, 기판 및 층들은 균일성에서 3% 미만, 2% 미만, 또는 1% 미만의 표준 편차를 가질 수 있다. 웨이퍼 기판 휨은 압축이든 인장이든 그 크기가 150 ㎛ 미만, 100 ㎛ 미만, 또는 50 ㎛ 미만일 수 있다. 실시예들에서, 접착력은 5 J/m2, 6 J/m2, 7 J/m2, 8 J/m2, 9 J/m2, 또는 10 J/m2보다 더 양호할 수 있다. 거칠기는 (AFM)으로 측정할 때 2 nm RMS, 1.5 nm RMS, 1 nm RMS, 또는 0.5 nm RMS보다 더 양호할 수 있다.
C. 층의 응력을 관리하기 위한 예시적인 방법
도 6에 도시된 바와 같이, 실시예들은 반도체 기판 상의 질화규소 층의 응력을 관리하는 방법(600)을 포함할 수 있다. 반도체 기판은 규소 기판 상의 산화규소 층 상의 규소 층을 포함할 수 있다. 규소 기판은 규소 웨이퍼일 수 있다. 규소 층은 본원에 설명되는 임의의 규소 층일 수 있다. 산화규소 층은 본원에 설명되는 임의의 산화규소 층일 수 있다.
방법(600)은 질화규소 층의 목표 응력 수준을 결정하는 단계(블록(602))를 포함할 수 있다. 목표 응력 수준은 -1,500 MPa 내지 600 MPa 범위일 수 있다. 목표 응력 수준은 적층체의 모든 층들의 두께 및 다른 막 층들에 대한 응력에 기초하여 선택될 수 있다. 층들의 응력은 측정될 수 있거나 계산될 수 있으며, 목표 응력 수준은 다른 층들에 대한 응력에 기초하여 결정될 수 있다. PECVD 산화물 및 비정질 규소는 압축 층들일 수 있고 미리 결정된 두께로 증착될 수 있다. 이러한 산화물 및 규소 층들에 대한 압축 응력은 측정되거나 계산될 수 있다. 압축 응력을 상쇄하기 위한 목표 응력 수준은 증착될 질화규소의 두께를 사용하여 계산될 수 있다. 질화규소 층의 목표 응력 수준은 스토니(Stoney) 식으로 계산될 수 있다. 목표 응력 수준은 전체 유전체 적층체가 형성된 이후 기판의 휨을 최소화하도록 선택될 수 있다.
방법(600)은 또한, 교정 곡선을 사용하여 목표 응력 수준을 달성하기 위해 RF 전력 및 헬륨의 유량을 결정하는 단계(블록(604))를 포함할 수 있다. 교정 곡선은, 증착 프로세스에 사용되는 RF 전력 및/또는 헬륨의 유량에 대한 질화규소 층의 응력과 관련된 이전의 실행들 또는 실험들로부터의 데이터를 포함할 수 있다. 교정 곡선은 그래프, 회귀(예를 들어, 선형 회귀), 식, 또는 데이터 점들의 세트의 형태일 수 있다. 교정 곡선은 각각의 질화규소 층에 대해 생성될 필요가 없을 수 있고, 이전에 생성된 교정 곡선이 다수의 기판들 및/또는 다수의 질화규소 층들을 처리하는 데에 사용될 수 있다.
방법(600)은, 소정 유량의 헬륨, 실란, 질소, 및 암모늄을 RF 전력에 의한 플라즈마를 통해 유동시키는 단계(블록(606))를 더 포함할 수 있다. 헬륨의 유량은, 1 slm 내지 9 slm 범위를 포함하여, 본원에 설명되는 임의의 범위일 수 있다. RF 전력은, 200 내지 550 W 범위를 포함하여, 본원에 설명되는 임의의 범위일 수 있다.
추가적으로, 방법(600)은 질화규소 층을 반도체 기판 상에 증착시키는 단계(블록(608))를 포함할 수 있다. 질화규소 층은 PECVD에 의해 증착될 수 있다. 질화규소 층은 본원에 설명되는 임의의 두께로 증착될 수 있다. 질화규소 층은, 반도체 기판 상에 증착된 이후, 목표 응력 수준과 동일한, 또는 목표 응력 수준의 5%, 10%, 15%, 20%, 또는 25% 내의 응력 수준을 특징으로 할 수 있다.
방법(600)은 또한, 규소 층을 질화규소 층 상에 증착시키는 단계를 포함할 수 있다. 규소 층은 본원에 설명되는 임의의 규소 층일 수 있다.
예들(Examples)
예 1
질화규소 수준의 응력 수준을, 상이한 헬륨 유량들에 대해 측정하였다. 헬륨 유량들은 1,000 sccm으로부터 6,250 sccm까지 변화되었다. RF 전력은 250 W로 일정했고, 온도는 480 ℃로 일정했고, 실란 유량은 112 sccm이었고, 질소 유량은 10,000 sccm이었고, 암모니아 유량은 1,860 sccm이었다. 증착된 질화규소 층의 두께는 약 1,800 옹스트롬 내지 약 2,000 옹스트롬 범위였다. 질화물 층의 결과적인 응력은 도 7에 도시된다. 응력은 약 200 MPa 내지 약 600 MPa 범위였다. 헬륨 유량의 더 높은 수준들은 더 적은 응력을 초래했다.
예 2
질화규소 수준의 응력 수준을, 헬륨 유량 없이, 상이한 RF 전력에 대해 측정하였다. RF 전력은 250 W로부터 550 W까지 변화되었다. 헬륨 유량은 0 sccm으로 고정되었고, 온도는 480 ℃로 일정했고, 실란 유량은 112 sccm이었고, 질소 유량은 10,000 sccm이었고, 암모니아 유량은 1,860 sccm이었다. 증착된 질화규소 층의 두께는 약 2,000 옹스트롬 내지 약 3,700 옹스트롬 범위였다. 질화물 층의 결과적인 응력은 도 8에 도시된다. 응력은 약 -880 MPa 내지 약 700 MPa 범위였다. 더 높은 RF 전력은 절대 응력의 더 낮은 수준을 초래했다. 가장 작은 크기의 응력이 약 350 W에서 관찰되었다.
예 3
질화규소 수준의 응력 수준을, 9,000 sccm의 헬륨 유량에서, 상이한 RF 전력에 대해 측정하였다. RF 전력은 200 W로부터 550 W까지 변화되었다. 헬륨 유량은 9,000 sccm으로 고정되었고, 온도는 480 ℃로 일정했고, 실란 유량은 112 sccm이었고, 질소 유량은 10,000 sccm이었고, 암모니아 유량은 1,860 sccm이었다. 증착된 질화규소 층의 두께는 약 1,500 옹스트롬 내지 약 2,900 옹스트롬 범위였다. 질화물 층의 결과적인 응력은 도 9에 도시된다. 응력은 약 -1,500 MPa 내지 약 550 MPa 범위였다. 더 높은 RF 전력은 절대 응력의 더 낮은 수준을 초래했다. 더 높은 RF 전력에 더 낮은 응력의 경향이, He의 유동이 없을 때와 헬륨의 9,000 sccm 유량이 있을 때 양쪽 모두에 존재한다. 도 8 및 도 9에서 보이는 바와 같이, 헬륨의 추가적인 유량이 질화규소 층의 응력을 더 낮추었다.
예 4
도 10a, 도 10b, 및 도 10c는 본 기술의 실시예들에 따라 PECVD에 의해 증착된 OPNP 층들의 8개 세트들의 단면 주사 전자 현미경(SEM) 이미지들을 도시한다. RF 전력은 250 W였다. 헬륨의 유량은 6,250 sccm이었다. 반복된 적층체는, 300 옹스트롬의 산화규소의 최상부 상의 300 옹스트롬의 도핑되지 않은 비정질 규소 상의 500 옹스트롬의 질화규소 상의 300 옹스트롬의 도핑되지 않은 비정질 규소였다. 도 10a의 직사각형(1010)에 있는 최상부 층들은 도 10b에 이미지화된다. 도 10a의 직사각형(1020)에 있는 바닥 층들은 도 10c에 이미지화된다. 균일성에 대한 추정된 표준 편차는 1.33%이었다.
예 5
도 11a, 도 11b, 및 도 11c는 본 기술의 실시예들에 따라 LPCVD에 의해 증착된 OPNP 층들의 8개 세트들의 단면 SEM 이미지들을 도시한다. 반복된 적층체는, 300 옹스트롬의 산화규소의 최상부 상의 300 옹스트롬의 도핑되지 않은 비정질 규소 상의 500 옹스트롬의 질화규소 상의 300 옹스트롬의 도핑되지 않은 비정질 규소였다. 전방 측 상에 OPNP 층들의 2개의 세트들을 증착시킨 후에, 1,000 옹스트롬의 질화규소가 후면 측 상에 증착되었다. OPNP 층들의 8개의 세트들의 경우, 웨이퍼는 총 3회 뒤집혔고, 1,000 옹스트롬의 질화규소가 3번 증착되었다. 도 11a의 직사각형(1110)에 있는 최상부 층들은 도 11b에 이미지화된다. 도 11a의 직사각형(1120)에 있는 바닥 층들은 도 11c에 이미지화된다. 균일성에 대한 추정된 표준 편차는 2.75%이었다. 도 10a, 도 10b, 및 도 10c의, PECVD에 의해 증착된 적층체는 도 11a, 도 11b, 및 도 11c의, LPCVD에 의해 증착된 적층체보다 더 양호한 균일성 및 거칠기를 가졌다. LPCVD의 경우에 최악의 균일성 및 거칠기 부분은 적층체에 입자들이 존재하는 것이었다. 이러한 입자들 결함이 없다면, LPCVD의 경우의 균일성 및 거칠기는, PECVD의 수준까지는 아마도 여전히 아니더라도, 개선될 것이다.
III. 시스템들
A. LPCVD
도 12는, 실시예들에 따른 증착, 식각, 베이킹, 및 경화 챔버들의 처리 시스템(1200)의 일 실시예의 상면도를 도시한다. 도 12에 도시된 처리 시스템(1200)은 복수의 프로세스 챔버들(1214A-D), 이송 챔버(1210), 서비스 챔버(1216), 통합된 계측 챔버(1217), 및 한 쌍의 로드 록 챔버들(1206A-B)을 포함할 수 있다. 프로세스 챔버들은 LPCVD에 관하여 설명된 것들과 유사한 구조들 또는 구성요소들뿐만 아니라 추가적인 처리 챔버들도 포함할 수 있다.
기판들을 챔버들 간에 운송하기 위해, 이송 챔버(1210)는 로봇식 운송 메커니즘(1213)을 포함할 수 있다. 운송 메커니즘(1213)은, 각각, 연장가능한 암들(1213B)의 말단부들에 부착된 한 쌍의 기판 운송 블레이드들(1213A)을 가질 수 있다. 블레이드들(1213A)은 개별 기판들을 프로세스 챔버들로 그리고 프로세스 챔버들로부터 운반하는 데에 사용될 수 있다. 작동 시에, 운송 메커니즘(1213)의 기판 운송 블레이드들 중 하나, 예컨대, 블레이드(1213A)는 기판(W)을 로드 록 챔버들, 예컨대, 챔버들(1206A-B) 중 하나로부터 회수하고 기판(W)을 처리의 제1 스테이지로, 예를 들어, 챔버들(1214A-D)에서의 아래에서 설명되는 바와 같은 식각 프로세스로 운반할 수 있다. 챔버가 점유되어 있다면, 로봇은 처리가 완료될 때까지 대기할 수 있고, 그 다음, 처리된 기판을 하나의 블레이드(1213A)를 이용하여 챔버로부터 제거하고, 새로운 기판을 제2 블레이드(도시되지 않음)를 이용하여 삽입할 수 있다. 일단 기판이 처리되면, 그 다음, 처리의 제2 스테이지로 이동될 수 있다. 각각의 이동 동안, 운송 메커니즘(1213)은 일반적으로, 기판 교환을 실행하기 위해, 하나의 블레이드는 기판을 운반하게 하고 하나의 블레이드는 비어있게 할 수 있다. 운송 메커니즘(1213)은 교환이 달성될 때까지 각각의 챔버에서 대기할 수 있다.
일단 처리가 프로세스 챔버들에서 완료되면, 운송 메커니즘(1213)은 기판(W)을 마지막 프로세스 챔버로부터 이동시켜 기판(W)을 로드 록 챔버들(1206A-B) 내의 카세트로 운반할 수 있다. 로드 록 챔버들(1206A-B)로부터, 기판은 팩토리 인터페이스(1204) 내로 이동될 수 있다. 팩토리 인터페이스(1204)는 일반적으로, 기판들을 대기압 청정 환경의 포드 로더들(1205A-D)과 로드 록 챔버들(1206A-B) 간에 이송하도록 작동할 수 있다. 팩토리 인터페이스(1204)의 청정 환경은 일반적으로, 예를 들어, 공기 여과 프로세스들, 예컨대, HEPA 여과를 통해 제공될 수 있다. 팩토리 인터페이스(1204)는 또한, 처리 이전에 기판들을 적절히 정렬하는 데에 사용될 수 있는 기판 배향기/정렬기(도시되지 않음)를 포함할 수 있다. 적어도 하나의 기판 로봇, 예컨대, 로봇들(1208A-B)이, 기판들을 팩토리 인터페이스(1204) 내의 다양한 자리들/위치들 간에 그리고 그와 연통하는 다른 위치들로 운송하기 위해 팩토리 인터페이스(1204)에 위치될 수 있다. 로봇들(1208A-B)은 팩토리 인터페이스(1204) 내의 트랙 시스템을 따라 팩토리 인터페이스(1204)의 제1 단부로부터 제2 단부까지 이동하도록 구성될 수 있다.
처리 시스템(1200)은, 처리 챔버들에서 수행되고 있는 프로세스들 중 임의의 프로세스에 대한 적응형 제어를 제공할 수 있는 제어 신호들을 제공하기 위해, 통합된 계측 챔버(1217)를 더 포함할 수 있다. 통합된 계측 챔버(1217)는 다양한 막 속성들, 예컨대, 두께, 거칠기, 조성을 측정하기 위해 다양한 계측 디바이스들 중 임의의 것을 포함할 수 있고, 계측 디바이스들은 추가로, 격자 파라미터들, 예컨대, 임계 치수들, 측벽 각도, 및 피쳐 높이를 진공 하에서 자동화된 방식으로 특징화할 수 있을 수 있다.
이제 도 13을 참조하면, 본 기술에 따른 예시적인 프로세스 챔버 시스템(1300)의 단면도가 도시된다. 챔버(1300)는, 예를 들어, 앞서 논의된 시스템(1200)의 처리 챔버 섹션들(1214) 중 하나 이상에서 사용될 수 있다. 일반적으로, 식각 챔버(1300)는 이온 밀링 작동을 구현하기 위한 제1 용량성 결합된 플라즈마 공급원, 및 증착 작동을 구현하기 위한 그리고 선택적 식각 작동을 구현하기 위한 제2 용량성 결합된 플라즈마 공급원을 포함할 수 있다. 챔버(1300)는 척(1350)을 둘러싸는 접지된 챔버 벽들(1340)을 포함할 수 있다. 실시예들에서, 척(1350)은 처리 동안 기판(1302)을 척(1350)의 최상부 표면에 클램핑하는 정전 척일 수 있지만, 알려진 바와 같은 다른 클램핑 메커니즘들이 또한 활용될 수 있다. 척(1350)은 매립식 열 교환기 코일(1317)을 포함할 수 있다. 예시적인 실시예에서, 열 교환기 코일(1317)은, 척(1350)의 온도를 그리고 궁극적으로 기판(1302)의 온도를 제어하기 위해 열 전달 유체, 예컨대, 에틸렌 글리콜/물 혼합물이 통과될 수 있는 하나 이상의 열 전달 유체 채널을 포함한다.
척(1350)은, 기판(1302)의 정전 클램핑을 구현하기 위해 메쉬(1349)가 DC 바이어스 전위를 전달할 수 있도록, 고전압 DC 공급부(1348)에 결합된 메쉬(1349)를 포함할 수 있다. 척(1350)은 제1 RF 전원과 결합될 수 있고, 그러한 일 실시예에서, 메쉬(1349)는 DC 전압 오프셋 및 RF 전압 전위들 양쪽 모두가 척(1350)의 최상부 표면 상의 얇은 유전체 층에 걸쳐 결합되도록 제1 RF 전원과 결합될 수 있다. 예시적인 실시예에서, 제1 RF 전원은 제1 및 제2 RF 생성기(1352, 1353)를 포함할 수 있다. RF 생성기들(1352, 1353)은 산업적으로 활용되는 임의의 주파수로 작동할 수 있지만, 예시적인 실시예에서, RF 생성기(1352)는 유리한 지향성을 제공하기 위해 60 MHz로 작동할 수 있다. 제2 RF 생성기(1353)가 또한 제공되는 경우에, 예시적인 주파수는 2 MHz일 수 있다.
척(1350)이 RF 전력을 공급받는 경우, RF 복귀 경로는 제1 샤워헤드(1325)에 의해 제공될 수 있다. 제1 샤워헤드(1325)는 제1 샤워헤드(1325) 및 챔버 벽(1340)에 의해 한정된 제1 챔버 영역(1384) 내에 제1 공급 가스를 분배하기 위해 척 위에 배치될 수 있다. 이로써, 척(1350) 및 제1 샤워헤드(1325)는 제1 챔버 영역(1384) 내의 제1 공급 가스의 제1 플라즈마(1370)에 용량성으로 에너지를 공급하기 위해 제1 RF 결합된 전극 쌍을 형성한다. RF 전력을 공급받는 척의 용량성 결합으로 초래된 DC 플라즈마 바이어스, 또는 RF 바이어스는, 이온 밀링 플라즈마를 제공하기 위해, 제1 플라즈마(1370)로부터 기판(1302)으로의 이온 플럭스, 예를 들어, 제1 공급 가스가 Ar인 경우에 Ar 이온들을 생성할 수 있다. 제1 샤워헤드(1325)는 접지될 수 있거나, 척(1350)의 주파수 이외의 주파수, 예를 들어, 13.56 MHz 또는 60 MHz로 작동가능한 하나 이상의 생성기를 갖는 RF 공급원(1328)과 교번적으로 결합될 수 있다. 예시된 실시예에서, 제1 샤워헤드(1325)는 식각 프로세스 동안, 예를 들어, 제어기(도시되지 않음)에 의해 자동적으로 제어될 수 있는 릴레이(1327)를 통해 접지 또는 RF 공급원(1328)에 선택적으로 결합될 수 있다. 개시된 실시예들에서, 챔버(1300)는 샤워헤드(1325) 또는 유전체 스페이서(1320)를 포함하지 않을 수 있고, 대신에, 아래에서 더 설명되는 배플(1315) 및 샤워헤드(1310)만을 포함할 수 있다.
도면에 더 예시되는 바와 같이, 식각 챔버(1300)는 낮은 프로세스 압력들에서 높은 처리량이 가능한 펌프 스택을 포함할 수 있다. 실시예들에서, 적어도 하나의 터보 분자 펌프(1365, 1366)는 하나 이상의 게이트 밸브(1360)를 통해 제1 챔버 영역(1384)과 결합될 수 있고 척(1350) 아래, 제1 샤워헤드(1325) 반대쪽에 배치될 수 있다. 터보 분자 펌프들(1365, 1366)은, 적합한 처리량을 갖는 임의의 상업적으로 이용가능한 펌프들일 수 있고, 더 구체적으로, 제1 공급 가스의 원하는 유량, 예를 들어, 아르곤이 제1 공급 가스인 경우에 Ar의 50 내지 500 sccm에서 프로세스 압력들을 약 10 mTorr 이하 또는 약 5 mTorr 이하로 유지하기 위해 적절하게 크기가 정해질 수 있다. 예시된 실시예에서, 척(1350)은, 2개의 터보 펌프들(1365 및 1366) 사이에 중앙에 위치된 페디스털의 일부를 형성할 수 있지만, 대안적인 구성들에서, 척(1350)은, 단일 터보 분자 펌프가, 척(1350)의 중심과 정렬된 중심을 갖는 상태에서 챔버 벽(1340)으로부터 외팔보식으로 페디스털 상에 있을 수 있다.
제2 샤워헤드(1310)는 제1 샤워헤드(1325) 위에 배치될 수 있다. 일 실시예에서, 처리 동안, 제1 공급 가스 공급원, 예를 들어, 가스 분배 시스템(1390)으로부터 전달되는 아르곤은 가스 유입구(1376)와 결합될 수 있고, 제1 공급 가스는 제2 샤워헤드(1310)를 통해 연장되는 복수의 애퍼쳐들(1380)을 통해 제2 챔버 영역(1381) 내로, 그리고 제1 샤워헤드(1325)를 통해 연장되는 복수의 애퍼쳐들(1382)을 통해 제1 챔버 영역(1384) 내로 유동된다. 애퍼쳐들(1378)을 갖는 추가적인 유동 분배기 또는 배플(1315)이, 분배 영역(1318)을 통해 식각 챔버(1300)의 직경에 걸쳐 제1 공급 가스 유동(1316)을 더 분배할 수 있다. 대안적인 실시예에서, 제1 공급 가스는, 파선(1323)에 의해 표시된 바와 같이 제2 챔버 영역(1381)으로부터 격리된 애퍼쳐들(1383)을 통해 제1 챔버 영역(1384) 내로 직접적으로 유동될 수 있다.
챔버(1300)는 증착 작동을 수행하도록 구성될 수 있다. 플라즈마(1392)는 제2 플라즈마(1392)에 대해 설명되는 방법들 중 임의의 방법으로 구현될 수 있는 RF 방전에 의해 제2 챔버 영역(1381)에 생성될 수 있다. 증착 동안 플라즈마(1392)를 생성하기 위해 제1 샤워헤드(1325)가 전력을 공급받는 경우에, 제1 샤워헤드(1325)는, 챔버 벽에 대해 전기적으로 플로팅 상태이기 위해서, 접지된 챔버 벽(1340)으로부터 유전체 스페이서(1330)에 의해 격리될 수 있다. 예시적인 실시예에서, 산화제 공급 가스 공급원, 예컨대, 분자 산소가 가스 분배 시스템(1390)으로부터 전달되어 가스 유입구(1376)와 결합될 수 있다. 제1 샤워헤드(1325)가 다중 채널 샤워헤드인 실시예들에서, 임의의 규소 함유 전구체, 예컨대, 예를 들면, OMCTS가, 플라즈마(1392)로부터 제1 샤워헤드(1325)를 통과하는 반응성 종들과 반응하기 위해, 가스 분배 시스템(1390)으로부터 전달되어 제1 챔버 영역(1384) 내로 지향될 수 있다. 대안적으로, 규소 함유 전구체가 또한, 산화제와 함께 가스 유입구(1376)를 통해 유동될 수 있다.
챔버(1300)는 추가적으로, 식각 작동을 수행하기 위해, 예시된 상태로부터 재구성될 수 있다. 2차 전극(1305)이 제1 샤워헤드(1325) 위에 배치될 수 있고, 2차 전극과 제1 샤워헤드 사이에 제2 챔버 영역(1381)이 있다. 2차 전극(1305)은 식각 챔버(1300)의 덮개 또는 최상부 판을 더 형성할 수 있다. 2차 전극(1305) 및 제1 샤워헤드(1325)는 유전체 링(1320)에 의해 전기적으로 격리될 수 있고, 제2 챔버 영역(1381) 내의 제2 공급 가스의 제2 플라즈마(1392)를 용량성 방전시키기 위해 제2 RF 결합된 전극 쌍을 형성할 수 있다. 유리하게, 제2 플라즈마(1392)는 척(1350)에 대해 상당한 RF 바이어스 전위를 제공하지 않을 수 있다. 제2 RF 결합된 전극 쌍 중 적어도 하나의 전극은 식각 플라즈마에 에너지를 공급하기 위해 RF 공급원과 결합될 수 있다. 2차 전극(1305)은 제2 샤워헤드(1310)와 전기적으로 결합될 수 있다. 예시적인 실시예에서, 제1 샤워헤드(1325)는 접지 평면과 결합될 수 있거나 플로팅 상태일 수 있고 릴레이(1327)를 통해 접지에 결합될 수 있으며, 제1 샤워헤드(1325)가 RF 전원(1328)에 의해 작동의 이온 밀링 모드 동안 또한 전력을 공급받는 것을 허용한다. 제1 샤워헤드(1325)가 접지되는 경우에, 예를 들어, 13.56 MHz 또는 60 MHz로 작동하는 하나 이상의 RF 생성기를 갖는 RF 전원(1308)은, 다른 작동 모드들 동안, 예컨대, 이온 밀링 작동 동안 2차 전극(1305)이 또한 접지되는 것을 허용할 수 있는 릴레이(1307)를 통해 2차 전극(1305)과 결합될 수 있지만, 2차 전극(1305)은 또한, 제1 샤워헤드(1325)가 전력을 공급받는 경우에 플로팅 상태로 남겨질 수 있다.
제2 공급 가스 공급원, 예컨대, 삼플루오린화질소 및 수소 공급원, 예컨대, 암모니아는 가스 분배 시스템(1390)으로부터 전달될 수 있고, 예컨대, 파선(1324)을 통해 가스 유입구(1376)와 결합될 수 있다. 이 모드에서, 제2 공급 가스는 제2 샤워헤드(1310)를 통해 유동할 수 있고, 제2 챔버 영역(1381)에서 에너지를 공급받을 수 있다. 그 다음, 반응성 종들은 기판(1302)과 반응하기 위해 제1 챔버 영역(1384) 내로 진행할 수 있다. 더 예시되는 바와 같이, 제1 샤워헤드(1325)가 다중 채널 샤워헤드인 실시예들의 경우, 제2 플라즈마(1392)에 의해 생성되는 반응성 종들과 반응하기 위해 하나 이상의 공급 가스가 제공될 수 있다. 그러한 하나의 실시예에서, 물 공급원은 복수의 애퍼쳐들(1383)과 결합될 수 있다. 추가적인 구성들은 또한, 제공된 일반적인 예시에 기초할 수 있지만, 다양한 구성요소들이 재구성된다. 예를 들어, 유동 분배기 또는 배플(1315)은 제2 샤워헤드(1310)와 유사한 판일 수 있고, 2차 전극(1305)과 제2 샤워헤드(1310) 사이에 위치될 수 있다. 이러한 판들 중 임의의 판이, 플라즈마를 생성하기 위한 다양한 구성들에서 전극으로서 작동할 수 있기 때문에, 하나 이상의 환형 또는 다른 형상의 스페이서가, 유전체 링(1320)과 유사하게, 이러한 구성요소들 중 하나 이상의 구성요소 사이에 위치될 수 있다. 실시예들에서, 제2 샤워헤드(1310)는 또한, 이온 억제 판으로서 작동할 수 있고, 제2 샤워헤드(1310)를 통하는 이온 종들의 유동을 감소시키거나, 제한하거나, 억제하면서 중성 및 라디칼 종들의 유동을 여전히 허용하도록 구성될 수 있다. 하나 이상의 추가적인 샤워헤드 또는 분배기는 챔버에, 제1 샤워헤드(1325)와 척(1350) 사이에 포함될 수 있다. 그러한 샤워헤드는 이전에 설명된 분배 판들 또는 구조들 중 임의의 것의 형상 또는 구조를 취할 수 있다. 또한, 실시예들에서, 다양한 프로세스들에서 사용하기 위해 플라즈마 유출물들을 챔버에 제공하기 위해서 원격 플라즈마 유닛(도시되지 않음)이 가스 유입구와 결합될 수 있다.
실시예에서, 척(1350)은 제1 샤워헤드(1325)에 수직인 방향으로 거리(H2)를 따라 이동가능할 수 있다. 척(1350)은, 80 ℃ ― 150 ℃, 또는 그 초과의 상승된 온도에 있을 수 있는, 척(1350)과 제1 샤워헤드(1325) 간의 열 전달의 제어의 수단으로서 척(1350)이 제1 샤워헤드(1325)에 더 가깝게 또는 그로부터 더 멀리 이동하는 것을 허용하기 위해, 벨로우즈(1355)에 의해 둘러싸인 작동식 메커니즘 등의 상에 있을 수 있다. 이로써, 척(1350)을 제1 샤워헤드(1325)에 대해 제1 미리 결정된 위치와 제2 미리 결정된 위치 사이에서 이동시키는 것에 의해 식각 프로세스가 구현될 수 있다. 대안적으로, 척(1350)은 식각 프로세스 동안 제1 샤워헤드(1325)에 의한 가열을 제어하기 위해 기판(1302)을 척(1350)의 최상부 표면으로부터 거리(H1)만큼 상승시키기 위한 리프터(1351)를 포함할 수 있다. 다른 실시예들에서, 예를 들어, 고정된 온도, 예컨대, 약 90-110 ℃에서 식각 프로세스가 수행되는 경우, 척 변위 메커니즘들은 회피될 수 있다. 시스템 제어기(도시되지 않음)는, 제1 및 제2 RF 결합된 전극 쌍들에 자동적으로 교번적으로 전력을 공급함으로써, 식각 프로세스 동안 제1 및 제2 플라즈마들(1370 및 1392)에 교번적으로 에너지를 공급할 수 있다.
챔버(1300)는 본 기술에 관하여 논의되는 다양한 작동들에 활용될 수 있는 일반 챔버 구성으로 포함될 수 있다. 챔버는 본 기술에 대한 제한으로서 고려되는 것이 아니라, 설명되는 프로세스들의 이해를 돕기 위한 것이다. 캘리포니아 산타 클라라 소재의 어플라이드 머티어리얼스, 인코포레이티드에 의해 생산되는 임의의 챔버 또는 본원에 설명되는 기법들을 수행할 수 있는 임의의 챔버를 포함하여, 관련 기술분야에 알려지거나 개발 중인 여러 다른 챔버들이 본 기술과 함께 활용될 수 있다.
B. PECVD
도 14는 기판 처리 챔버(1401) 내의 구획된 영역을 갖는 예시적인 기판 처리 챔버(1401)의 단면도를 도시한다. 구획된 영역은, 기판 처리 영역(1433)에 대한 구획 때문에, 본원에서 원격 챔버 영역으로 지칭될 것이다. 원격 플라즈마 시스템(RPS)(1402)은 도시된 바와 같이 기판 처리 챔버(1401) 상에 외부에 존재할 수 있다. RPS(1402)는 불활성 공급 라인(1411)을 통해 공급되는 불활성 가스를 여기시키는 데에 사용될 수 있다. 그 다음, RPS(1402)에 형성된 플라즈마 유출물들은 유출물 혼합 영역(1405) 내로 이동하고, 산화 전구체 공급 라인(1412)을 통해 공급되는 산화 전구체와 결합된다.
냉각 판(1403), 면판(1417), 이온 억제기(1423), 샤워헤드(1425), 및 기판 지지부(1465)(또한 페디스털로 알려짐) ― 기판 지지부는 기판 지지부 상에 배치된 기판(1455)을 가짐 ― 가 도시되며, 실시예들에 따라 각각 포함될 수 있다. 페디스털(1465)은 열 교환 채널을 가질 수 있으며, 기판의 온도를 제어하기 위해 열 교환 채널을 통해 열 교환 유체가 유동한다. 이 구성은 비교적 낮은 온도들, 예컨대, -20 ℃ 내지 200 ℃를 유지하기 위해 기판(1455) 온도가 냉각되거나 가열되는 것을 허용할 수 있다. 페디스털(1465)은 또한, 매립식 가열기 요소를 사용하여 비교적 높은 온도들, 예컨대, 100 ℃ 내지 1100 ℃로 저항성 가열될 수 있다.
유출물 혼합 영역(1405)은, 가스들/종들이 면판(1417)의 홀들을 통해 원격 챔버 영역(1415) 내로 유동하도록, 면판(1417)에 의해 원격 챔버 영역(1415)으로부터 구획된 가스 공급 영역(1458) 내로 개방된다. 구조적 및 작동적 특징부들은 원격 챔버 영역(1415)으로부터 다시 가스 공급 영역(1458), 유출물 혼합 영역(1405) 및 유체 공급 시스템(1410) 내로의 플라즈마의 상당한 역류를 방지하도록 선택될 수 있다. 구조적 특징부들은, 플라즈마가 원격 챔버 영역(1415)에서 생성되는 경우들에서 역류 플라즈마를 비활성화하기 위한, 면판(1417)의 애퍼쳐들의 단면 기하형상 및 치수들의 선택을 포함할 수 있다. 작동적 특징부들은, 샤워헤드(1425)를 통하는 플라즈마 유출물들의 단방향 유동을 유지하는, 가스 공급 영역(1458)과 원격 챔버 영역(1415) 사이의 압력 차이를 유지하는 것을 포함할 수 있다. 면판(1417), 또는 챔버의 전도성 최상부 부분, 및 샤워헤드(1425)는 특징부들 사이에 위치된 절연 링(1420)을 갖는 것으로 도시되며, 절연 링은 AC 전위가 샤워헤드(1425) 및/또는 이온 억제기(1423)에 대해서 면판(1417)에 인가되는 것을 허용한다. 절연 링(1420)은 면판(1417)과 샤워헤드(1425) 및/또는 이온 억제기(1423) 사이에 위치되어, 용량성 결합된 플라즈마(CCP)가 원격 챔버 영역에 형성되는 것을 가능하게 할 수 있다. 원격 챔버 영역(1415)은 원격 플라즈마를 형성하는 데에 사용될 때 챔버 플라즈마 영역으로 지칭될 수 있다. 그러나, 실시예들에서, 원격 챔버 영역(1415)에 플라즈마가 존재하지 않는다. 불활성 가스는 오직, 실시예들에 따른 RPS(1402)에서만 여기될 수 있다.
이온 억제기(1423)의 복수의 홀들은, 이온 억제기(1423)를 통하는, 활성화된 가스, 즉, 이온, 라디칼, 및/또는 중성 종들의 통과를 제어하도록 구성될 수 있다. 예를 들어, 홀들의 종횡비, 또는 홀 직경 대 길이, 및/또는 홀들의 기하형상은, 이온 억제기(1423)를 통과하는 활성화된 가스의 이온성 대전된 종들의 유동이 감소되도록 제어될 수 있다. 이온 억제기(1423)의 홀들은 원격 챔버 영역(1415)을 향하는 점감 부분, 및 샤워헤드(1425)를 향하는 원통형 부분을 포함할 수 있다. 원통형 부분은 샤워헤드(1425)로 전달되는 이온 종들의 유동을 제어하도록 성형되고 치수가 결정될 수 있다. 조정가능한 전기 바이어스가 또한, 억제기를 통한 이온 종들의 유동을 제어하기 위한 추가적인 수단으로서 이온 억제기(1423)에 인가될 수 있다. 이온 억제 요소(1423)는 플라즈마 생성 영역으로부터 기판으로 이동하는 이온성 대전된 종들의 양을 감소시키거나 제거하도록 기능할 수 있다. 대전되지 않은 중성 및 라디칼 종들은 기판과 반응하기 위해 이온 억제기의 개구부들을 여전히 통과할 수 있다.
플라즈마 전력은 다양한 주파수들 또는 다수의 주파수들의 조합으로 이루어질 수 있다. 예시적인 처리 시스템에서, 이온 억제기(1423) 및/또는 샤워헤드(1425)에 대해 면판(1417)에 전달되는 RF 전력에 의해 원격 플라즈마가 제공될 수 있다. RF 전력은 대안적으로 또는 조합하여 RPS(1402) 내에 인가될 수 있다. RF 전력은 챔버 구성요소들(예를 들어, RPS(1402))의 장수명을 증가시키기 위해 또는 처리 고려사항들을 위해 10 와트 내지 10,000 와트, 10 와트 내지 5,000 와트, 25 와트 내지 2000 와트, 50 와트 내지 1500 와트, 또는 250 와트 내지 500 와트일 수 있다. 실시예들에서, 예시적인 처리 시스템에서 원격 플라즈마 영역(챔버 플라즈마 영역 및/또는 RPS)에 인가되는 RF 주파수는 200 kHz 미만의 낮은 RF 주파수들, 10 MHz 내지 15 MHz의 더 높은 RF 주파수들, 또는 약 1 GHz 이상의 마이크로파 주파수들일 수 있다. 플라즈마 전력은 원격 플라즈마 영역 내로 용량성 결합(CCP)될 수 있거나 또는 유도성 결합(ICP)될 수 있다.
실시예들에서, RPS(1402) 및/또는 원격 챔버 영역(1415)에서 불활성 가스로부터 유도된 여기된 종들은 샤워헤드(1425) 및/또는 이온 억제기(1423)의 애퍼쳐들을 통해 이동할 수 있고, 샤워헤드의 개별 부분으로부터 기판 처리 영역(1433) 내로 유동하는 산화 전구체와 반응할 수 있다. 원격 플라즈마 식각 프로세스 동안 기판 처리 영역(1433)에는 플라즈마가 거의 없거나 존재하지 않을 수 있다. 불활성 가스들 및 전구체들의 여기된 유도체들은, 기판으로부터 종들을 제거하거나 구조들을 식각하기 위해 기판 위의 영역에서 그리고/또는 기판 상에서 결합될 수 있다.
건식 식각 시스템들의 실시예들이, 집적 회로 칩들을 생산하기 위한 더 큰 제조 시스템들로 통합될 수 있다. 도 15는, 실시예들의 증착, 식각, 베이킹, 및 경화 챔버들의 하나의 그러한 처리 시스템(메인프레임)(1501)을 도시한다. 이 도면에서, 한 쌍의 전방 개구부 통합 포드들(FOUP들)(로드 록 챔버들(1502))이, 다양한 크기들의 기판들을 공급하며, 이 기판들은, 기판 처리 챔버들(1508a-f) 중 하나 내에 배치되기 전에, 로봇 암들(1504)에 의해 수용되고 저압 유지 영역(1506) 내에 배치된다. 제2 로봇 암(1510)은, 기판 웨이퍼들을 유지 영역(1506)으로부터 기판 처리 챔버들(1508a-f)로 그리고 되돌려 운송하는 데에 사용될 수 있다. 각각의 기판 처리 챔버(1508a-f)는, 주기적 층 증착(CLD), 원자 층 증착(ALD), 화학 기상 증착(CVD), 물리 기상 증착(PVD), 식각, 사전-세정, 탈기, 배향, 및 다른 기판 프로세스들에 추가하여, 본원에 설명된 건식 식각 프로세스들을 포함하는 다수의 기판 처리 작동들을 수행하도록 구비될 수 있다.
특정 실시예들의 특정 세부사항들은, 본 발명의 실시예들의 사상 및 범위를 벗어나지 않고 임의의 적합한 방식으로 조합될 수 있다. 그러나, 본 발명의 다른 실시예들은 이러한 개별 양상들 중 각각의 개별 양상, 또는 특정 조합들에 관한 특정 실시예들에 관한 것일 수 있다.
본 발명의 예시적인 실시예들의 상기 설명은 예시 및 설명의 목적들을 위해 제시되었다. 본 발명을 설명된 정확한 형태로 제한하거나 포괄적이도록 의도되지 않으며, 상기 교시에 비추어 많은 수정들 및 변경들이 가능하다.
앞의 설명에서, 설명의 목적들을 위해, 본 기술의 다양한 실시예들의 이해를 제공하기 위해 다수의 세부사항들이 열거되었다. 그러나, 특정 실시예들은 이러한 세부사항들 중 일부가 없이, 또는 추가적인 세부사항들과 함께 실시될 수 있다는 것이 관련 기술분야의 통상의 기술자에게 자명할 것이다.
여러 실시예들을 설명하였지만, 본 발명의 사상으로부터 벗어나지 않고 다양한 수정들, 대안적인 구성들, 및 등가물들이 사용될 수 있음을 관련 기술분야의 통상의 기술자들이 인식할 것이다. 추가적으로, 본 발명을 불필요하게 모호하게 하는 것을 회피하기 위해, 다수의 잘 알려진 프로세스들 및 요소들은 설명되지 않았다. 추가적으로, 임의의 특정 실시예의 세부사항들은, 그 실시예의 변경들에 항상 존재하는 것은 아닐 수 있거나 다른 실시예들에 추가될 수 있다.
값들의 범위가 제공되는 경우, 맥락이 명백하게 다르게 지시하지 않는 한, 그 범위의 상한과 하한 사이에서 하한의 단위의 10분의 1까지, 각각의 중간 값이 또한 구체적으로 개시된다는 점을 이해해야 한다. 언급된 범위의 임의의 언급된 값 또는 중간 값과, 그 언급된 범위의 임의의 다른 언급된 값 또는 중간 값 사이의 각각의 더 작은 범위가 포함된다. 이러한 더 작은 범위들의 상한 및 하한은 그 범위에 독립적으로 포함되거나 제외될 수 있고, 더 작은 범위들에 그 한계치들 중 어느 한쪽 또는 양쪽 모두가 포함되는, 또는 양쪽 모두가 포함되지 않는 각각의 범위는 또한, 언급된 범위의 임의의 구체적으로 제외된 한계치를 조건으로 하여 본 발명 내에 포함된다. 언급된 범위가 한계치들 중 어느 한쪽 또는 양쪽 모두를 포함하는 경우, 그러한 포함된 한계치들 중 어느 한쪽 또는 양쪽 모두를 제외한 범위들이 또한 포함된다.
본원 및 첨부된 청구항들에서 사용된 바와 같이, 단수 형태는, 맥락이 명백하게 다르게 지시하지 않는 한, 복수의 지시대상들을 포함한다. 따라서, 예를 들어, "방법"에 대한 언급은 복수의 그러한 방법들을 포함하고, "층"에 대한 언급은, 하나 이상의 층 및 관련 기술분야의 통상의 기술자에게 알려진 그의 등가물들에 대한 언급을 포함하는 것 등이다. 이제 본 발명은 명확성 및 이해의 목적들을 위해 상세히 설명되었다. 그러나, 특정 변화들 및 수정들이, 첨부된 청구항들의 범위 내에서 실시될 수 있다는 것이 이해될 것이다.
본원에 인용된 모든 공보들, 특허들, 및 특허 출원들은 이로써 그 전체가 모든 목적들을 위해 참조로 본원에 포함된다. 어떤 것도 선행 기술로 인정되지 않는다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 반도체 층들의 적층체를 형성하는 방법으로서,
    제1 산화규소 층을 기판 상에 증착시키는 단계;
    제1 규소 층을 상기 제1 산화규소 층 상에 증착시키는 단계;
    제1 질화규소 층을 상기 제1 규소 층 상에 증착시키는 단계;
    제2 규소 층을 상기 제1 질화규소 층 상에 증착시키는 단계; 및
    응력 층을, 상기 제1 산화규소 층이 있는 상기 기판의 측의 반대쪽의 상기 기판의 측 상에 증착시키고, 상기 제1 산화규소 층, 상기 제1 규소 층, 상기 제1 질화규소 층, 및 상기 제2 규소 층을 포함하는, 반도체 층들의 적층체를 형성하는 단계를 포함하며,
    상기 제1 산화규소 층, 상기 제1 규소 층, 상기 제1 질화규소 층, 상기 제2 규소 층, 및 상기 응력 층을 증착시키는 것은 저압 화학 기상 증착에 의한 것인, 반도체 층들의 적층체를 형성하는 방법.
  10. 제9항에 있어서,
    상기 응력 층은 제2 질화규소 층인, 반도체 층들의 적층체를 형성하는 방법.
  11. 반도체 층들의 적층체를 형성하는 방법으로서,
    제1 산화규소 층을 기판 상에 증착시키는 단계;
    제1 규소 층을 상기 제1 산화규소 층 상에 증착시키는 단계;
    제1 질화규소 층을 상기 제1 규소 층 상에 증착시키는 단계;
    제2 규소 층을 상기 제1 질화규소 층 상에 증착시키는 단계; 및
    응력 층을, 상기 제1 산화규소 층이 있는 상기 기판의 측의 반대쪽의 상기 기판의 측 상에 증착시키고, 상기 제1 산화규소 층, 상기 제1 규소 층, 상기 제1 질화규소 층, 및 상기 제2 규소 층을 포함하는, 반도체 층들의 적층체를 형성하는 단계를 포함하며,
    상기 응력 층을 증착시키는 단계는, 상기 기판이, 임계 값을 초과하는 휨을 특징으로 한 이후인, 반도체 층들의 적층체를 형성하는 방법.
  12. 제11항에 있어서,
    상기 응력 층을 증착시킨 이후에, 상기 기판은 상기 임계 값을 초과하지 않는 휨을 특징으로 하는, 반도체 층들의 적층체를 형성하는 방법.
  13. 반도체 층들의 적층체를 형성하는 방법으로서,
    제1 산화규소 층을 기판 상에 증착시키는 단계;
    제1 규소 층을 상기 제1 산화규소 층 상에 증착시키는 단계;
    제1 질화규소 층을 상기 제1 규소 층 상에 증착시키는 단계;
    제2 규소 층을 상기 제1 질화규소 층 상에 증착시키는 단계; 및
    응력 층을, 상기 제1 산화규소 층이 있는 상기 기판의 측의 반대쪽의 상기 기판의 측 상에 증착시키고, 상기 제1 산화규소 층, 상기 제1 규소 층, 상기 제1 질화규소 층, 및 상기 제2 규소 층을 포함하는, 반도체 층들의 적층체를 형성하는 단계를 포함하며,
    상기 응력 층을 증착시키는 단계는 상기 제1 질화규소 층을 증착시킨 이후 그리고 상기 제2 규소 층을 증착시키기 이전인, 반도체 층들의 적층체를 형성하는 방법.
  14. 반도체 층들의 적층체를 형성하는 방법으로서,
    제1 산화규소 층을 기판 상에 증착시키는 단계;
    제1 규소 층을 상기 제1 산화규소 층 상에 증착시키는 단계;
    제1 질화규소 층을 상기 제1 규소 층 상에 증착시키는 단계;
    제2 규소 층을 상기 제1 질화규소 층 상에 증착시키는 단계; 및
    응력 층을, 상기 제1 산화규소 층이 있는 상기 기판의 측의 반대쪽의 상기 기판의 측 상에 증착시키고, 상기 제1 산화규소 층, 상기 제1 규소 층, 상기 제1 질화규소 층, 및 상기 제2 규소 층을 포함하는, 반도체 층들의 적층체를 형성하는 단계를 포함하며,
    상기 응력 층을 증착시키는 단계는 상기 제2 규소 층을 증착시킨 이후 그리고 상기 제2 규소 층을 패터닝하기 이전인, 반도체 층들의 적층체를 형성하는 방법.
  15. 삭제
KR1020207003442A 2017-07-06 2018-07-03 다수의 증착된 반도체 층들의 적층체를 형성하는 방법들 KR102354258B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762529207P 2017-07-06 2017-07-06
US62/529,207 2017-07-06
PCT/US2018/040745 WO2019010196A1 (en) 2017-07-06 2018-07-03 METHODS OF FORMING A STACK OF MULTIPLE SEMICONDUCTOR LAYERS LAID DOWN

Publications (2)

Publication Number Publication Date
KR20200016397A KR20200016397A (ko) 2020-02-14
KR102354258B1 true KR102354258B1 (ko) 2022-01-21

Family

ID=64903424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207003442A KR102354258B1 (ko) 2017-07-06 2018-07-03 다수의 증착된 반도체 층들의 적층체를 형성하는 방법들

Country Status (8)

Country Link
US (2) US10490467B2 (ko)
EP (1) EP3649670A4 (ko)
JP (1) JP7007407B2 (ko)
KR (1) KR102354258B1 (ko)
CN (2) CN110892504B (ko)
SG (1) SG11201912265WA (ko)
TW (2) TW202246561A (ko)
WO (1) WO2019010196A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490467B2 (en) 2017-07-06 2019-11-26 Applied Materials, Inc. Methods of forming a stack of multiple deposited semiconductor layers
US10896821B2 (en) 2018-09-28 2021-01-19 Lam Research Corporation Asymmetric wafer bow compensation by physical vapor deposition
US10903070B2 (en) * 2018-09-28 2021-01-26 Lam Research Corporation Asymmetric wafer bow compensation by chemical vapor deposition
TW202143328A (zh) * 2020-04-21 2021-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於調整膜應力之方法
US11449026B2 (en) 2020-05-27 2022-09-20 Applied Materials, Inc. Variable loop control feature
WO2024024166A1 (ja) * 2022-07-26 2024-02-01 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100314725A1 (en) * 2009-06-12 2010-12-16 Qualcomm Incorporated Stress Balance Layer on Semiconductor Wafer Backside

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01256126A (ja) * 1988-04-06 1989-10-12 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH0629222A (ja) * 1992-07-09 1994-02-04 Nippondenso Co Ltd 半導体装置の製造方法
US20050170104A1 (en) * 2004-01-29 2005-08-04 Applied Materials, Inc. Stress-tuned, single-layer silicon nitride film
US7300891B2 (en) * 2005-03-29 2007-11-27 Tokyo Electron, Ltd. Method and system for increasing tensile stress in a thin film using multi-frequency electromagnetic radiation
US7732342B2 (en) * 2005-05-26 2010-06-08 Applied Materials, Inc. Method to increase the compressive stress of PECVD silicon nitride films
US7473655B2 (en) * 2005-06-17 2009-01-06 Applied Materials, Inc. Method for silicon based dielectric chemical vapor deposition
US7265013B2 (en) * 2005-09-19 2007-09-04 International Business Machines Corporation Sidewall image transfer (SIT) technologies
US7465669B2 (en) * 2005-11-12 2008-12-16 Applied Materials, Inc. Method of fabricating a silicon nitride stack
EP1975988B1 (en) * 2007-03-28 2015-02-25 Siltronic AG Multilayered semiconductor wafer and process for its production
JP2008300643A (ja) * 2007-05-31 2008-12-11 Fujitsu Microelectronics Ltd 半導体装置の製造方法
CN101777494B (zh) * 2009-01-09 2012-05-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN102326229B (zh) * 2009-03-05 2014-03-12 应用材料公司 沉积具有低界面污染的层的方法
KR102391280B1 (ko) * 2009-03-12 2022-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8741394B2 (en) * 2010-03-25 2014-06-03 Novellus Systems, Inc. In-situ deposition of film stacks
KR101176900B1 (ko) 2010-09-06 2012-08-30 주식회사 유진테크 반도체 소자의 제조 방법
US8076250B1 (en) * 2010-10-06 2011-12-13 Applied Materials, Inc. PECVD oxide-nitride and oxide-silicon stacks for 3D memory application
KR101837771B1 (ko) * 2011-06-30 2018-03-13 에스케이하이닉스 주식회사 게이트 올 어라운드 방식의 2중 채널 형성 방법
KR20140147086A (ko) * 2012-02-14 2014-12-29 노벨러스 시스템즈, 인코포레이티드 반도체 디바이스 애플리케이션들을 위한 실리콘 질화물 막들
US8981466B2 (en) * 2013-03-11 2015-03-17 International Business Machines Corporation Multilayer dielectric structures for semiconductor nano-devices
US9184041B2 (en) * 2013-06-25 2015-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with backside structures to reduce substrate warp
WO2015065709A1 (en) * 2013-11-04 2015-05-07 Applied Materials, Inc. Adhesion improvements for oxide-silicon stack
US10354860B2 (en) 2015-01-29 2019-07-16 Versum Materials Us, Llc Method and precursors for manufacturing 3D devices
US20160329206A1 (en) * 2015-05-08 2016-11-10 Lam Research Corporation Methods of modulating residual stress in thin films
US10515822B2 (en) * 2016-06-20 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing bottom layer wrinkling in a semiconductor device
US9793398B1 (en) * 2016-08-02 2017-10-17 International Business Machines Corporation Fabrication of a strained region on a substrate
US10790140B2 (en) * 2017-02-14 2020-09-29 Applied Materials, Inc. High deposition rate and high quality nitride
US10490467B2 (en) 2017-07-06 2019-11-26 Applied Materials, Inc. Methods of forming a stack of multiple deposited semiconductor layers
CN108336023A (zh) * 2018-01-30 2018-07-27 上海瀚莅电子科技有限公司 微型oled显示装置及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100314725A1 (en) * 2009-06-12 2010-12-16 Qualcomm Incorporated Stress Balance Layer on Semiconductor Wafer Backside

Also Published As

Publication number Publication date
TW202246561A (zh) 2022-12-01
WO2019010196A1 (en) 2019-01-10
KR20200016397A (ko) 2020-02-14
CN110892504A (zh) 2020-03-17
JP7007407B2 (ja) 2022-02-10
US11056406B2 (en) 2021-07-06
TW201907449A (zh) 2019-02-16
US20200091019A1 (en) 2020-03-19
US10490467B2 (en) 2019-11-26
EP3649670A4 (en) 2021-07-14
CN110892504B (zh) 2023-10-13
JP2020526920A (ja) 2020-08-31
SG11201912265WA (en) 2020-01-30
EP3649670A1 (en) 2020-05-13
CN117238918A (zh) 2023-12-15
US20190013250A1 (en) 2019-01-10
TWI775894B (zh) 2022-09-01

Similar Documents

Publication Publication Date Title
JP7250857B2 (ja) 低ｋ及びその他の誘電体膜をエッチングするための処理チャンバ
KR102354258B1 (ko) 다수의 증착된 반도체 층들의 적층체를 형성하는 방법들
US9287095B2 (en) Semiconductor system assemblies and methods of operation
US10354889B2 (en) Non-halogen etching of silicon-containing materials
US9293568B2 (en) Method of fin patterning
US11437242B2 (en) Selective removal of silicon-containing materials
US20210183620A1 (en) Chamber with inductive power source

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant