JP2002108268A - マトリクス型表示装置 - Google Patents
マトリクス型表示装置Info
- Publication number
- JP2002108268A JP2002108268A JP2000293760A JP2000293760A JP2002108268A JP 2002108268 A JP2002108268 A JP 2002108268A JP 2000293760 A JP2000293760 A JP 2000293760A JP 2000293760 A JP2000293760 A JP 2000293760A JP 2002108268 A JP2002108268 A JP 2002108268A
- Authority
- JP
- Japan
- Prior art keywords
- display panel
- signal
- image data
- frame
- matrix type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 動画像の品位を損なわず、なめらかな動画像
を表示できる携帯情報端末装置用のマトリクス型表示装
置を提供する。 【解決手段】 マトリクス型表示パネル２２と、フレー
ムメモリ２１と、信号電極駆動回路２３と、走査電極駆
動回路２４と、グラフィックスメモリ１１と、データ書
込制御回路１２と、データ読出制御回路１３とからなる
表示装置１であって、データ書込制御回路１２が、グラ
フィックスメモリ１１への画像データの書込み完了時に
書込完了信号を出力するようにし、書込完了信号を受信
した後の次のフレーム同期信号が入力された場合に、デ
ータ読出制御回路１３に対して画像データの転送を開始
させるための読出開始信号を出力する同期化回路１４を
さらに備える。
を表示できる携帯情報端末装置用のマトリクス型表示装
置を提供する。 【解決手段】 マトリクス型表示パネル２２と、フレー
ムメモリ２１と、信号電極駆動回路２３と、走査電極駆
動回路２４と、グラフィックスメモリ１１と、データ書
込制御回路１２と、データ読出制御回路１３とからなる
表示装置１であって、データ書込制御回路１２が、グラ
フィックスメモリ１１への画像データの書込み完了時に
書込完了信号を出力するようにし、書込完了信号を受信
した後の次のフレーム同期信号が入力された場合に、デ
ータ読出制御回路１３に対して画像データの転送を開始
させるための読出開始信号を出力する同期化回路１４を
さらに備える。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリクス状に配
列された交点に画素部が設けられたマトリクス型液晶パ
ネルやマトリクス型蛍光表示パネル等の表示パネルを用
いて画像を表示させる際の表示装置に係わり、特に、動
画像を表示する携帯電話装置等の携帯情報端末装置の表
示部に用いられるマトリクス型表示装置に関する。
列された交点に画素部が設けられたマトリクス型液晶パ
ネルやマトリクス型蛍光表示パネル等の表示パネルを用
いて画像を表示させる際の表示装置に係わり、特に、動
画像を表示する携帯電話装置等の携帯情報端末装置の表
示部に用いられるマトリクス型表示装置に関する。
【０００２】
【従来の技術】従来から、形態電話装置や携帯情報端末
装置等の可搬型情報処理装置には、マトリクス型の液晶
等を用いた表示装置が使用されている。例えば、近年の
携帯電話では、その基本的な要求事項として、所謂待ち
受け画面を表示した状態で数百時間のバッテリー駆動時
間を確保することが要求される。そのため、携帯電話に
使用されるマトリクス型表示装置には、静止画表示時の
画像データ転送を必要無くして電力消費を少なくするた
めに、画像データの入力バッファ的な役割となるグラフ
ィックスメモリとは別に、液晶表示パネルを駆動するた
めの回路にフレームメモリが内蔵されることが多くなっ
ている。つまり、静止画表示時には、液晶表示パネルを
駆動するための回路にデータを転送して電力消費してし
まうことがないようにしており、そのように構成された
低消費電力の液晶マトリクス型表示装置が近年の携帯電
話に数多く用いられている。
装置等の可搬型情報処理装置には、マトリクス型の液晶
等を用いた表示装置が使用されている。例えば、近年の
携帯電話では、その基本的な要求事項として、所謂待ち
受け画面を表示した状態で数百時間のバッテリー駆動時
間を確保することが要求される。そのため、携帯電話に
使用されるマトリクス型表示装置には、静止画表示時の
画像データ転送を必要無くして電力消費を少なくするた
めに、画像データの入力バッファ的な役割となるグラフ
ィックスメモリとは別に、液晶表示パネルを駆動するた
めの回路にフレームメモリが内蔵されることが多くなっ
ている。つまり、静止画表示時には、液晶表示パネルを
駆動するための回路にデータを転送して電力消費してし
まうことがないようにしており、そのように構成された
低消費電力の液晶マトリクス型表示装置が近年の携帯電
話に数多く用いられている。
【０００３】従来の携帯電話用の液晶表示パネルとして
は、上記したようにフレームメモリを内蔵させ、さらに
低消費電力で低コストのＳＴＮ液晶パネルが用いられる
ことが多かった。しかし、今後はＩＭＴ−２０００規格
に対応する動画配信のサービスが始まると共に、ＴＶ電
話機能が付加されると予想される。その場合には、動画
表示が必要になり、従来のＳＴＮ（超ねじれ復屈折型）
液晶パネルでは、応答速度が不足するため、動画表示対
応の携帯電話用の表示パネルに切り換えられると予想さ
れる。具体的には、応答速度が速く、画質の良いＴＦＴ
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）液晶パ
ネルやＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅ
ｔａｌ）液晶パネルなどのアクティブマトリクス型液晶
パネルが主に用いられると予想される。
は、上記したようにフレームメモリを内蔵させ、さらに
低消費電力で低コストのＳＴＮ液晶パネルが用いられる
ことが多かった。しかし、今後はＩＭＴ−２０００規格
に対応する動画配信のサービスが始まると共に、ＴＶ電
話機能が付加されると予想される。その場合には、動画
表示が必要になり、従来のＳＴＮ（超ねじれ復屈折型）
液晶パネルでは、応答速度が不足するため、動画表示対
応の携帯電話用の表示パネルに切り換えられると予想さ
れる。具体的には、応答速度が速く、画質の良いＴＦＴ
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）液晶パ
ネルやＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅ
ｔａｌ）液晶パネルなどのアクティブマトリクス型液晶
パネルが主に用いられると予想される。
【０００４】一般的に、今後の使用が予想されるアクテ
ィブマトリクス型液晶パネルは、従来から用いられたＳ
ＴＮ液晶パネルほど低消費電力ではない。しかし、近年
では携帯電話として使用可能レベルまで低消費電力化さ
れたものが開発されている。
ィブマトリクス型液晶パネルは、従来から用いられたＳ
ＴＮ液晶パネルほど低消費電力ではない。しかし、近年
では携帯電話として使用可能レベルまで低消費電力化さ
れたものが開発されている。
【０００５】一方、応答速度の比較的遅いとされて今後
の使用が微妙となるＳＴＮ液晶パネルについても、応答
速度を速めて動画表示を可能にする高速応答ＳＴＮ液晶
パネルが開発されている。また、応答速度が液晶パネル
より遙かに速く、画素部分自体を発光させる方式で表示
する有機ＥＬ表示パネルは、自発光型の表示パネルであ
るため、バックライトやフロントライト等の照明が不要
となって消費電力もそれほど多くならない。従って、有
機ＥＬ表示パネルは、バックライト等の照明の分の薄型
軽量化が可能になるため、携帯電話用の表示パネルとし
て適していると考えられる。
の使用が微妙となるＳＴＮ液晶パネルについても、応答
速度を速めて動画表示を可能にする高速応答ＳＴＮ液晶
パネルが開発されている。また、応答速度が液晶パネル
より遙かに速く、画素部分自体を発光させる方式で表示
する有機ＥＬ表示パネルは、自発光型の表示パネルであ
るため、バックライトやフロントライト等の照明が不要
となって消費電力もそれほど多くならない。従って、有
機ＥＬ表示パネルは、バックライト等の照明の分の薄型
軽量化が可能になるため、携帯電話用の表示パネルとし
て適していると考えられる。
【０００６】上記した各表示パネルの一般的な応答速度
としては、携帯電話に従来から用いられているＳＴＮ液
晶パネルで、３００〜５００ｍＳｅｃ程度であり、ＴＦ
Ｔ等のアクティブマトリクス型液晶パネルで３０〜５０
ｍＳｅｃ程度であり、高速応答型のＳＴＮ液晶パネルで
７０〜８０ｍＳｅｃ程度であり、有機ＥＬパネルは数μ
Ｓｅｃ程度のオーダーである。
としては、携帯電話に従来から用いられているＳＴＮ液
晶パネルで、３００〜５００ｍＳｅｃ程度であり、ＴＦ
Ｔ等のアクティブマトリクス型液晶パネルで３０〜５０
ｍＳｅｃ程度であり、高速応答型のＳＴＮ液晶パネルで
７０〜８０ｍＳｅｃ程度であり、有機ＥＬパネルは数μ
Ｓｅｃ程度のオーダーである。
【０００７】図９は、従来のフレームメモリ内蔵のマト
リクス型表示装置の構成を示すブロック図である。図９
のマトリクス型表示装置９では、７０は、入力する画像
データのタイミング等を制御する入力制御部であり、８
０は、入力された画像データを表示する表示パネルモジ
ュール部である。入力制御部７０は、入力する画像デー
タを少なくともフレーム単位で一時的に記憶できるグラ
フィックスメモリ１１と、アドレスバス、データバス、
および制御線等を備えるマイクロプロセッサ等から構成
され、入力した画像データをグラフィックスメモリ１１
に書込む際の制御を行うデータ書込み制御部１２と、グ
ラフィックスメモリ１１に一時記憶された画像データを
読み出して表示パネルモジュール部８０に転送するデー
タ読出制御回路１３を有している。
リクス型表示装置の構成を示すブロック図である。図９
のマトリクス型表示装置９では、７０は、入力する画像
データのタイミング等を制御する入力制御部であり、８
０は、入力された画像データを表示する表示パネルモジ
ュール部である。入力制御部７０は、入力する画像デー
タを少なくともフレーム単位で一時的に記憶できるグラ
フィックスメモリ１１と、アドレスバス、データバス、
および制御線等を備えるマイクロプロセッサ等から構成
され、入力した画像データをグラフィックスメモリ１１
に書込む際の制御を行うデータ書込み制御部１２と、グ
ラフィックスメモリ１１に一時記憶された画像データを
読み出して表示パネルモジュール部８０に転送するデー
タ読出制御回路１３を有している。
【０００８】表示パネルモジュール部８０は、入力制御
部７０から転送されてきた画像データを少なくともフレ
ーム単位で記憶できるフレームメモリ２１と、複数の信
号線が縦列に平行配線され、複数の走査線が横列に平行
配線されることによりマトリクス状に配列された交点に
画素部が設けられている表示パネル２２と、表示パネル
２２に画像を表示するための基準となるクロック信号を
発生し、そのクロック信号に基づいて、フレームメモリ
２１から画像データを読み出し、表示パネル２２の信号
線を駆動するための制御信号を発生すると共に、表示パ
ネル２２のフレーム同期信号およびライン同期信号を発
生する信号電極駆動回路２３と、フレーム同期信号およ
びライン同期信号に基づいて、表示パネル２２の走査線
を駆動するための制御信号を発生する走査電極駆動回路
２４を有している。また、表示パネル２２は、例えば、
液晶表示素子がマトリクス状に配置された液晶表示パネ
ルである。
部７０から転送されてきた画像データを少なくともフレ
ーム単位で記憶できるフレームメモリ２１と、複数の信
号線が縦列に平行配線され、複数の走査線が横列に平行
配線されることによりマトリクス状に配列された交点に
画素部が設けられている表示パネル２２と、表示パネル
２２に画像を表示するための基準となるクロック信号を
発生し、そのクロック信号に基づいて、フレームメモリ
２１から画像データを読み出し、表示パネル２２の信号
線を駆動するための制御信号を発生すると共に、表示パ
ネル２２のフレーム同期信号およびライン同期信号を発
生する信号電極駆動回路２３と、フレーム同期信号およ
びライン同期信号に基づいて、表示パネル２２の走査線
を駆動するための制御信号を発生する走査電極駆動回路
２４を有している。また、表示パネル２２は、例えば、
液晶表示素子がマトリクス状に配置された液晶表示パネ
ルである。
【０００９】外部からマトリクス型表示装置９に入力し
てグラフィックメモリ１１に書き込まれる画像データが
ＧＤ１であり、グラフィックスメモリ１１から読み出さ
れてフレームメモリ２１に転送される画像データがＧＤ
２であり、フレームメモリ２１から読み出されて信号電
極駆動回路２３に入力する画像データがＧＤ３である。
また、信号電極駆動回路２３から走査電極駆動回路２４
に出力されるフレーム同期信号がＦＳであり、同様に信
号電極駆動回路２３から走査電極駆動回路２４に出力さ
れるライン同期信号がＬＳであり、同様に信号電極駆動
回路２３からフレームメモリ２１の記憶内容を読み出す
ために出力される読出制御信号がＲＣである。
てグラフィックメモリ１１に書き込まれる画像データが
ＧＤ１であり、グラフィックスメモリ１１から読み出さ
れてフレームメモリ２１に転送される画像データがＧＤ
２であり、フレームメモリ２１から読み出されて信号電
極駆動回路２３に入力する画像データがＧＤ３である。
また、信号電極駆動回路２３から走査電極駆動回路２４
に出力されるフレーム同期信号がＦＳであり、同様に信
号電極駆動回路２３から走査電極駆動回路２４に出力さ
れるライン同期信号がＬＳであり、同様に信号電極駆動
回路２３からフレームメモリ２１の記憶内容を読み出す
ために出力される読出制御信号がＲＣである。
【００１０】マトリクス型表示装置９の動作について
は、図９に加えて、図１０の画像データのタイミングチ
ャートを参照して以下に説明する。通信機能等により外
部からマトリクス型表示装置９の入力制御部７０に入力
した画像データＧＤ１は、データ書込制御回路１２によ
り制御されて一旦グラフィックスメモリ１１に記憶され
る。図１０（ａ）に示したように、グラフィックスメモ
リ１１への画像データＧＤ１の記憶処理がタイミングｔ
１で終了すると、図１０（ｂ）に示したように、ｔ１の
タイミングですぐにデータ読出制御回路１３によってそ
の画像データＧＤ１は読み出され、画像データＧＤ２と
してフレームメモリ２１に転送される。
は、図９に加えて、図１０の画像データのタイミングチ
ャートを参照して以下に説明する。通信機能等により外
部からマトリクス型表示装置９の入力制御部７０に入力
した画像データＧＤ１は、データ書込制御回路１２によ
り制御されて一旦グラフィックスメモリ１１に記憶され
る。図１０（ａ）に示したように、グラフィックスメモ
リ１１への画像データＧＤ１の記憶処理がタイミングｔ
１で終了すると、図１０（ｂ）に示したように、ｔ１の
タイミングですぐにデータ読出制御回路１３によってそ
の画像データＧＤ１は読み出され、画像データＧＤ２と
してフレームメモリ２１に転送される。
【００１１】一方、表示パネルモジュール部８０では、
信号電極駆動回路２３により、図１０（ｃ）に示したよ
うに、独自に発生されたクロック信号に基づくリフレッ
シュサイクルで、フレームメモリ２１に記憶された画像
データＧＤ２が、画像データＧＤ３として周期的に読み
出されて、信号電極駆動回路２３に入力される。信号電
極駆動回路２３では、独自のクロックに基づいて、フレ
ームメモリ２１に向けて読み出し制御信号ＲＣを生成し
て送出し、マトリクス型表示パネル２２の各信号電極に
対する制御信号を生成して送出すると共に、フレーム同
期信号ＦＳおよびライン同期信号ＬＳを生成して走査電
極駆動回路２４に送出する。走査電極駆動回路２４で
は、フレーム同期信号ＦＳおよびライン同期信号ＬＳに
基づいて、マトリクス型表示パネル２２の走査電極に対
する制御信号を生成して送出する。
信号電極駆動回路２３により、図１０（ｃ）に示したよ
うに、独自に発生されたクロック信号に基づくリフレッ
シュサイクルで、フレームメモリ２１に記憶された画像
データＧＤ２が、画像データＧＤ３として周期的に読み
出されて、信号電極駆動回路２３に入力される。信号電
極駆動回路２３では、独自のクロックに基づいて、フレ
ームメモリ２１に向けて読み出し制御信号ＲＣを生成し
て送出し、マトリクス型表示パネル２２の各信号電極に
対する制御信号を生成して送出すると共に、フレーム同
期信号ＦＳおよびライン同期信号ＬＳを生成して走査電
極駆動回路２４に送出する。走査電極駆動回路２４で
は、フレーム同期信号ＦＳおよびライン同期信号ＬＳに
基づいて、マトリクス型表示パネル２２の走査電極に対
する制御信号を生成して送出する。
【００１２】図１１（ａ）〜（ｃ）は、マトリクス型表
示装置９のマトリクス型表示パネル２２上で、左端から
右端に向かって移動する太い縦線を示した図である。な
お、図１０（ｃ）に示した表示パネル２２のフレーム周
波数は、一般的には毎秒６０フレーム程度であり、グラ
フィックスメモリ１１からフレームメモリ２１へのデー
タ転送の頻度の数倍である。また、画像データＧＤ２の
データ転送は、マトリクス型表示パネル２２へフレーム
メモリ２１から読み出す画像データＧＤ３とは非同期に
行われる。図１０（ｃ）に示したように、フレームメモ
リ２１から読み出された１フレーム毎の画像データＧＤ
３を、早い方から順に（ｎ）フレーム目、（ｎ＋１）フ
レーム目、（ｎ＋２）フレーム目とすると、まず、
（ｎ）フレーム目の縦線１００ａの画像は、図１１
（ａ）のように縦に連続して表示される。
示装置９のマトリクス型表示パネル２２上で、左端から
右端に向かって移動する太い縦線を示した図である。な
お、図１０（ｃ）に示した表示パネル２２のフレーム周
波数は、一般的には毎秒６０フレーム程度であり、グラ
フィックスメモリ１１からフレームメモリ２１へのデー
タ転送の頻度の数倍である。また、画像データＧＤ２の
データ転送は、マトリクス型表示パネル２２へフレーム
メモリ２１から読み出す画像データＧＤ３とは非同期に
行われる。図１０（ｃ）に示したように、フレームメモ
リ２１から読み出された１フレーム毎の画像データＧＤ
３を、早い方から順に（ｎ）フレーム目、（ｎ＋１）フ
レーム目、（ｎ＋２）フレーム目とすると、まず、
（ｎ）フレーム目の縦線１００ａの画像は、図１１
（ａ）のように縦に連続して表示される。
【００１３】次に、画像データＧＤ２とＧＤ３は同期し
ていないので、図１０（ｃ）の（ｎ＋１）フレーム目の
タイミングｔ２では、読み出される画像データ信号ＧＤ
３に、書込む画像データ信号ＧＤ２が追いつき、その後
で追い越してしまう。すると、図１１（ｂ）に示したよ
うに、（ｎ＋１）フレーム目の縦線１００ｂの画像は、
垂直走査方向のタイミングｔ２から下が、新たに書込み
まれた縦線１０１ａとなり、縦線が連続しないで段差が
できてしまう。この縦線の段差は、図１１（ｃ）に示し
た（ｎ＋２）フレーム目では、新たに書込みまれた縦線
１０１ｂのみとなり、段差は無くなる。
ていないので、図１０（ｃ）の（ｎ＋１）フレーム目の
タイミングｔ２では、読み出される画像データ信号ＧＤ
３に、書込む画像データ信号ＧＤ２が追いつき、その後
で追い越してしまう。すると、図１１（ｂ）に示したよ
うに、（ｎ＋１）フレーム目の縦線１００ｂの画像は、
垂直走査方向のタイミングｔ２から下が、新たに書込み
まれた縦線１０１ａとなり、縦線が連続しないで段差が
できてしまう。この縦線の段差は、図１１（ｃ）に示し
た（ｎ＋２）フレーム目では、新たに書込みまれた縦線
１０１ｂのみとなり、段差は無くなる。
【００１４】このように、図９に示した従来のマトリク
ス型表示装置９では、マトリクス型表示パネル２２のフ
レーム周期と非同期に画像データＧＤ２がグラフィック
スメモリ１１からフレームメモリ２１に転送されるた
め、表示パネル２２に表示される画像の１フレームの途
中で次の１フレームの画像に切り替わる事態が発生す
る。
ス型表示装置９では、マトリクス型表示パネル２２のフ
レーム周期と非同期に画像データＧＤ２がグラフィック
スメモリ１１からフレームメモリ２１に転送されるた
め、表示パネル２２に表示される画像の１フレームの途
中で次の１フレームの画像に切り替わる事態が発生す
る。
【００１５】このような事態は、マトリクス型表示パネ
ル２２として応答速度の遅い従来からのＳＴＮ液晶パネ
ルを使用している場合にも発生する。しかし、従来のＳ
ＴＮ液晶パネルの場合には、液晶の応答速度が表示パネ
ルにおける１フレームの画像データ転送速度と比較して
十分大きいため、動きのある動画像を表示させようとし
て１フレーム毎の映像データを転送しても液晶側の応答
が間に合わず十分な表示ができなくなるという問題があ
り、そのため、液晶表示パネルの１フレームを表示する
途中で次の画像が転送されることにより画像に縦の段差
が発生しても、その前に表示できなくなっていることが
多かったため、比較的目に付きにくく放置されていた。
ル２２として応答速度の遅い従来からのＳＴＮ液晶パネ
ルを使用している場合にも発生する。しかし、従来のＳ
ＴＮ液晶パネルの場合には、液晶の応答速度が表示パネ
ルにおける１フレームの画像データ転送速度と比較して
十分大きいため、動きのある動画像を表示させようとし
て１フレーム毎の映像データを転送しても液晶側の応答
が間に合わず十分な表示ができなくなるという問題があ
り、そのため、液晶表示パネルの１フレームを表示する
途中で次の画像が転送されることにより画像に縦の段差
が発生しても、その前に表示できなくなっていることが
多かったため、比較的目に付きにくく放置されていた。
【００１６】
【発明が解決しようとする課題】しかしながら、上記し
たように動画像を表示させるために、例えば、アクティ
ブマトリクス型液晶パネル、高速応答ＳＴＮパネル、あ
るいは、有機ＥＬパネル等の応答速度の比較的速い表示
パネルを携帯電話装置へ使用した場合には、図１１
（ｂ）に示した横方向に動きのある画像データの映像に
ついて、応答性の点では問題無くなることから、１フレ
ームの途中で次の画像に切り替わり、画像に縦の段差が
発生するという問題が顕在化してしまう。その結果、表
示される動画像の品位が著しく損われてしまう。従っ
て、応答速度が比較的速い表示パネルを携帯電話等に使
用する場合には、画像に縦の段差が発生するという問題
が放置できない問題となる。
たように動画像を表示させるために、例えば、アクティ
ブマトリクス型液晶パネル、高速応答ＳＴＮパネル、あ
るいは、有機ＥＬパネル等の応答速度の比較的速い表示
パネルを携帯電話装置へ使用した場合には、図１１
（ｂ）に示した横方向に動きのある画像データの映像に
ついて、応答性の点では問題無くなることから、１フレ
ームの途中で次の画像に切り替わり、画像に縦の段差が
発生するという問題が顕在化してしまう。その結果、表
示される動画像の品位が著しく損われてしまう。従っ
て、応答速度が比較的速い表示パネルを携帯電話等に使
用する場合には、画像に縦の段差が発生するという問題
が放置できない問題となる。
【００１７】本発明は、以上のような問題点を解決する
ためになされたものであって、動画像の品位を損なわ
ず、なめらかな動画像を表示できる携帯情報端末装置用
のマトリクス型表示装置を提供することを目的とする。
ためになされたものであって、動画像の品位を損なわ
ず、なめらかな動画像を表示できる携帯情報端末装置用
のマトリクス型表示装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】上記した目的を達成する
ために、請求項１に記載した本発明のマトリクス型表示
装置は、縦列に平行配線された複数の信号線および横列
に平行配線された複数の走査線により、マトリクス状に
配列された交点に画素部が設けられた表示パネルと、該
表示パネルに表示させる画像データをフレーム単位で記
憶するフレームメモリと、前記表示パネルに画像を表示
するための基準となるクロック信号を発生し、該クロッ
ク信号に基づいて、前記フレームメモリから画像データ
を読み出し、前記表示パネルの信号線を駆動するための
制御信号を発生すると共に、前記表示パネルのフレーム
同期信号およびライン同期信号を発生する信号電極駆動
回路と、前記フレーム同期信号およびライン同期信号に
基づいて、前記表示パネルの走査線を駆動するための制
御信号を発生する走査電極駆動回路と、入力する画像デ
ータを一旦フレーム単位で記憶して前記フレームメモリ
へ転送するグラフィックスメモリと、該グラフィックス
メモリへの画像データの書込みを制御するデータ書込制
御回路と、前記グラフィックスメモリに書き込まれた画
像データを読み出してフレームメモリに転送するデータ
読出制御回路とからなる表示装置であって、前記データ
書込制御回路は、グラフィックスメモリへの画像データ
の書込み完了時に書込完了信号を出力し、前記書込完了
信号を受信した後の次の前記フレーム同期信号が入力さ
れた場合に、前記データ読出制御回路に対して画像デー
タの転送を開始させるための読出開始信号を出力する同
期化回路をさらに備えることを特徴とする。
ために、請求項１に記載した本発明のマトリクス型表示
装置は、縦列に平行配線された複数の信号線および横列
に平行配線された複数の走査線により、マトリクス状に
配列された交点に画素部が設けられた表示パネルと、該
表示パネルに表示させる画像データをフレーム単位で記
憶するフレームメモリと、前記表示パネルに画像を表示
するための基準となるクロック信号を発生し、該クロッ
ク信号に基づいて、前記フレームメモリから画像データ
を読み出し、前記表示パネルの信号線を駆動するための
制御信号を発生すると共に、前記表示パネルのフレーム
同期信号およびライン同期信号を発生する信号電極駆動
回路と、前記フレーム同期信号およびライン同期信号に
基づいて、前記表示パネルの走査線を駆動するための制
御信号を発生する走査電極駆動回路と、入力する画像デ
ータを一旦フレーム単位で記憶して前記フレームメモリ
へ転送するグラフィックスメモリと、該グラフィックス
メモリへの画像データの書込みを制御するデータ書込制
御回路と、前記グラフィックスメモリに書き込まれた画
像データを読み出してフレームメモリに転送するデータ
読出制御回路とからなる表示装置であって、前記データ
書込制御回路は、グラフィックスメモリへの画像データ
の書込み完了時に書込完了信号を出力し、前記書込完了
信号を受信した後の次の前記フレーム同期信号が入力さ
れた場合に、前記データ読出制御回路に対して画像デー
タの転送を開始させるための読出開始信号を出力する同
期化回路をさらに備えることを特徴とする。
【００１９】また、請求項２の本発明は、請求項１に記
載のマトリクス型表示装置において、前記グラフィック
スメモリから前記フレームメモリへの画像データの転送
タイミングが、前記信号電極駆動回路が前記フレームメ
モリから１フレームの画像データを読み出した後であ
り、且つ、次の１フレームの画像データの読み出しが終
了するよりも早いタイミングで終了するように、前記同
期化回路に入力される前記フレーム同期信号の遅延量が
定められる遅延回路をさらに備えることを特徴とする。
載のマトリクス型表示装置において、前記グラフィック
スメモリから前記フレームメモリへの画像データの転送
タイミングが、前記信号電極駆動回路が前記フレームメ
モリから１フレームの画像データを読み出した後であ
り、且つ、次の１フレームの画像データの読み出しが終
了するよりも早いタイミングで終了するように、前記同
期化回路に入力される前記フレーム同期信号の遅延量が
定められる遅延回路をさらに備えることを特徴とする。
【００２０】また、請求項３の本発明は、請求項２に記
載のマトリクス型表示装置において、前記遅延回路は、
前記ライン同期信号のパルス数により前記遅延量を設定
することを特徴とする。
載のマトリクス型表示装置において、前記遅延回路は、
前記ライン同期信号のパルス数により前記遅延量を設定
することを特徴とする。
【００２１】また、請求項４の本発明は、請求項１〜３
の何れか１項に記載のマトリクス型表示装置において、
前記表示パネルは、液晶表示素子からなる液晶表示パネ
ルであることを特徴とする。
の何れか１項に記載のマトリクス型表示装置において、
前記表示パネルは、液晶表示素子からなる液晶表示パネ
ルであることを特徴とする。
【００２２】また、請求項５の本発明は、請求項４に記
載のマトリクス型表示装置において、前記液晶表示パネ
ルは、外部から入射した光の反射光により表示内容が視
認可能である反射板を供える反射型の液晶パネルである
ことを特徴とする。
載のマトリクス型表示装置において、前記液晶表示パネ
ルは、外部から入射した光の反射光により表示内容が視
認可能である反射板を供える反射型の液晶パネルである
ことを特徴とする。
【００２３】また、請求項６の本発明は、請求項４に記
載のマトリクス型表示装置において、前記液晶表示パネ
ルは、外部から入射した光の反射光および透過光により
表示内容が視認可能である反射半透過型の反射板を供え
る反射半透過型の液晶パネルであることを特徴とする。
載のマトリクス型表示装置において、前記液晶表示パネ
ルは、外部から入射した光の反射光および透過光により
表示内容が視認可能である反射半透過型の反射板を供え
る反射半透過型の液晶パネルであることを特徴とする。
【００２４】また、請求項７の本発明は、請求項４に記
載のマトリクス型表示装置において、前記液晶表示パネ
ルは、各画素毎に駆動するスイッチング素子としてトラ
ンジスタ素子あるいはダイオード素子が薄膜に設けられ
るアクティブマトリクス型の液晶パネルであることを特
徴とする。
載のマトリクス型表示装置において、前記液晶表示パネ
ルは、各画素毎に駆動するスイッチング素子としてトラ
ンジスタ素子あるいはダイオード素子が薄膜に設けられ
るアクティブマトリクス型の液晶パネルであることを特
徴とする。
【００２５】また、請求項８の本発明は、請求項４に記
載のマトリクス型表示装置において、前記液晶表示パネ
ルは、応答速度を高速にした超ねじれ復屈折型セルを用
いた液晶パネルであることを特徴とする。
載のマトリクス型表示装置において、前記液晶表示パネ
ルは、応答速度を高速にした超ねじれ復屈折型セルを用
いた液晶パネルであることを特徴とする。
【００２６】また、請求項９の本発明は、請求項１〜３
の何れか１項に記載のマトリクス型表示装置において、
前記表示パネルは、有機蛍光体に電界を加えて発光させ
る有機蛍光パネルであることを特徴とする。
の何れか１項に記載のマトリクス型表示装置において、
前記表示パネルは、有機蛍光体に電界を加えて発光させ
る有機蛍光パネルであることを特徴とする。
【００２７】また、請求項１０の本発明は、請求項９に
記載のマトリクス型表示装置において、前記有機蛍光表
示パネルは、各画素毎に駆動するスイッチング素子とし
てトランジスタ素子が薄膜に設けられるアクティブマト
リクス型の有機蛍光パネルであることを特徴とする。
記載のマトリクス型表示装置において、前記有機蛍光表
示パネルは、各画素毎に駆動するスイッチング素子とし
てトランジスタ素子が薄膜に設けられるアクティブマト
リクス型の有機蛍光パネルであることを特徴とする。
【００２８】
【発明の実施の形態】以下、本発明にかかわるマトリク
ス型表示装置を、その実施の一形態を示す図面に基づき
具体的に説明する。なお、以下の各図において、図９〜
図１１を用いて上記に説明した従来のマトリクス型表示
装置９と同一の機能を有するものには、同一符号を付し
て示して重複する説明を省略する。
ス型表示装置を、その実施の一形態を示す図面に基づき
具体的に説明する。なお、以下の各図において、図９〜
図１１を用いて上記に説明した従来のマトリクス型表示
装置９と同一の機能を有するものには、同一符号を付し
て示して重複する説明を省略する。
【００２９】実施の形態１．図１は本発明の実施の形態
１であるマトリクス型表示装置を示す図である。図１の
マトリクス型表示装置１と図９のマトリクス型表示装置
９との主な相違点は、表示パネルモジュール部２０内の
信号電極駆動回路２３から出力されるフレーム同期信号
ＦＳに同期させて、読み出し開始信号をデータ読出制御
回路１３に対して出力する同期化回路１４を、入力制御
部１０内に備える点である。また、上記した同期化回路
１４の追加に伴い、データ書込み制御部１２は、同期化
回路１４に書込完了信号ＷＥを出力できるようになって
おり、信号電極駆動回路２３は、フレーム同期信号を走
査電極駆動回路２４に出力すると共に同期化回路１４に
も出力できるようになっている。他の構成に付いては、
図１１に示した従来のマトリクス型表示装置９と同一で
あるので説明を省略する。
１であるマトリクス型表示装置を示す図である。図１の
マトリクス型表示装置１と図９のマトリクス型表示装置
９との主な相違点は、表示パネルモジュール部２０内の
信号電極駆動回路２３から出力されるフレーム同期信号
ＦＳに同期させて、読み出し開始信号をデータ読出制御
回路１３に対して出力する同期化回路１４を、入力制御
部１０内に備える点である。また、上記した同期化回路
１４の追加に伴い、データ書込み制御部１２は、同期化
回路１４に書込完了信号ＷＥを出力できるようになって
おり、信号電極駆動回路２３は、フレーム同期信号を走
査電極駆動回路２４に出力すると共に同期化回路１４に
も出力できるようになっている。他の構成に付いては、
図１１に示した従来のマトリクス型表示装置９と同一で
あるので説明を省略する。
【００３０】図２は、図１の表示パネルモジュール部２
０内の信号電極駆動回路２３の内部構成を示すブロック
図である。信号電極駆動回路２３内において、４１は、
マトリクス表示パネル２２に画像を表示させるための基
準となるクロック信号（基準信号）ＳＳを発生する発振
回路である。４２は、基準信号ＳＳに基づいて、フレー
ムメモリ２１に読み出し制御信号ＲＣを出力し、操作電
極駆動回路２４にフレーム同期信号ＦＳおよびライン同
期信号ＬＳを出力し、後述するデコーダ回路４３に画像
データをデコードするための同期信号を出力する表示制
御回路である。なお、フレーム同期信号ＦＳについて
は、表示制御回路４２から同期化回路１４へも出力され
る。４３は、表示制御回路４２からの同期信号および画
像データのコーディングルールに基づいてコード化され
た画像データＧＤ３を画像表示可能な画像データに変換
（デコード）するデコーダ回路である。４４は、デコー
ドされた画像データＧＤ３に基づいて、マトリクス型表
示パネル２２の各信号電極に電圧を印加して駆動する表
示パネル駆動回路である。
０内の信号電極駆動回路２３の内部構成を示すブロック
図である。信号電極駆動回路２３内において、４１は、
マトリクス表示パネル２２に画像を表示させるための基
準となるクロック信号（基準信号）ＳＳを発生する発振
回路である。４２は、基準信号ＳＳに基づいて、フレー
ムメモリ２１に読み出し制御信号ＲＣを出力し、操作電
極駆動回路２４にフレーム同期信号ＦＳおよびライン同
期信号ＬＳを出力し、後述するデコーダ回路４３に画像
データをデコードするための同期信号を出力する表示制
御回路である。なお、フレーム同期信号ＦＳについて
は、表示制御回路４２から同期化回路１４へも出力され
る。４３は、表示制御回路４２からの同期信号および画
像データのコーディングルールに基づいてコード化され
た画像データＧＤ３を画像表示可能な画像データに変換
（デコード）するデコーダ回路である。４４は、デコー
ドされた画像データＧＤ３に基づいて、マトリクス型表
示パネル２２の各信号電極に電圧を印加して駆動する表
示パネル駆動回路である。
【００３１】図３は、図１のフレームメモリ２１のアド
レス構成を示す図である。図３に示すように、マトリク
ス型表示装置１における水平ドット数Ｎ／垂直ライン数
Ｍのフレームメモリ２１においては、データ読出制御回
路１３が、グラフィックスメモリ１１から読み出された
１画面分の画像データを、フレームメモリ２１のアドレ
ス０からアドレスＮ×Ｍ−１まで順次書きこむ。さらに
詳しくは、データ読出制御回路１３が、最初の１ライン
目の画像データをアドレス０からアドレスＮ−１まで書
込みみ、次に、２ライン目の画像データをアドレスＮか
らアドレスＮ×２−１まで書き込む。同様にして各ライ
ンの画像データを書込みみ、最終ラインであるＭライン
目の画像データをアドレスＮ×（Ｍ−１）からアドレス
Ｎ×Ｍ−１まで書き込んで１画面の書込みを終了する。
レス構成を示す図である。図３に示すように、マトリク
ス型表示装置１における水平ドット数Ｎ／垂直ライン数
Ｍのフレームメモリ２１においては、データ読出制御回
路１３が、グラフィックスメモリ１１から読み出された
１画面分の画像データを、フレームメモリ２１のアドレ
ス０からアドレスＮ×Ｍ−１まで順次書きこむ。さらに
詳しくは、データ読出制御回路１３が、最初の１ライン
目の画像データをアドレス０からアドレスＮ−１まで書
込みみ、次に、２ライン目の画像データをアドレスＮか
らアドレスＮ×２−１まで書き込む。同様にして各ライ
ンの画像データを書込みみ、最終ラインであるＭライン
目の画像データをアドレスＮ×（Ｍ−１）からアドレス
Ｎ×Ｍ−１まで書き込んで１画面の書込みを終了する。
【００３２】なお、フレームメモリ２１に一旦書き込ま
れてから読み出されるデータとしては、画像データに限
らず、例えば、文字等を構成するデータでも良い。ま
た、フレームメモリ２１のデータ転送速度としては、Ｉ
ＭＴ−２０００規格対応の動画対応の携帯電話において
は、データ通信速度等の制約により当面は毎秒１５画面
程度までの転送速度が想定されている。しかし、この転
送速度に付いては、将来的には毎秒３０画面程度まで上
がっていくことが予想される。
れてから読み出されるデータとしては、画像データに限
らず、例えば、文字等を構成するデータでも良い。ま
た、フレームメモリ２１のデータ転送速度としては、Ｉ
ＭＴ−２０００規格対応の動画対応の携帯電話において
は、データ通信速度等の制約により当面は毎秒１５画面
程度までの転送速度が想定されている。しかし、この転
送速度に付いては、将来的には毎秒３０画面程度まで上
がっていくことが予想される。
【００３３】次に、マトリクス型表示装置１の動作につ
いて、図１〜３に加えて、図４のタイミングチャートを
参照して以下に説明する。通信機能等により外部からマ
トリクス型表示装置１の入力制御部１０に入力した画像
データＧＤ１は、データ書込制御回路１２により制御さ
れて一旦グラフィックスメモリ１１に記憶される。図４
（ａ）に示したように、グラフィックスメモリ１１への
画像データＧＤ１の記憶処理がタイミングｔ１で終了す
ると、図４（ｂ）に示したように、ｔ１のタイミング
で、データ書込制御回路１２から書込完了信号ＷＥが同
期化回路１４に送出される。この書込完了信号ＷＥが入
力することにより、同期化回路１４はリセットされて、
以下の動作を実施する。
いて、図１〜３に加えて、図４のタイミングチャートを
参照して以下に説明する。通信機能等により外部からマ
トリクス型表示装置１の入力制御部１０に入力した画像
データＧＤ１は、データ書込制御回路１２により制御さ
れて一旦グラフィックスメモリ１１に記憶される。図４
（ａ）に示したように、グラフィックスメモリ１１への
画像データＧＤ１の記憶処理がタイミングｔ１で終了す
ると、図４（ｂ）に示したように、ｔ１のタイミング
で、データ書込制御回路１２から書込完了信号ＷＥが同
期化回路１４に送出される。この書込完了信号ＷＥが入
力することにより、同期化回路１４はリセットされて、
以下の動作を実施する。
【００３４】同期化回路１４では、図４（ｄ）に示した
フレーム同期信号ＦＳであって、書込完了信号ＷＥを受
信した後の最初のものが入力されるのを待ち、その入力
するタイミングｔ３に同期させて読み出し開始信号ＲＫ
をデータ読出制御回路１３に送出する。すると、データ
読出制御回路１３によってグラフィックメモリ１１に一
時記憶された画像データＧＤ１は、タイミングｔ３で読
み出され、画像データＧＤ２としてフレームメモリ２１
に転送される。
フレーム同期信号ＦＳであって、書込完了信号ＷＥを受
信した後の最初のものが入力されるのを待ち、その入力
するタイミングｔ３に同期させて読み出し開始信号ＲＫ
をデータ読出制御回路１３に送出する。すると、データ
読出制御回路１３によってグラフィックメモリ１１に一
時記憶された画像データＧＤ１は、タイミングｔ３で読
み出され、画像データＧＤ２としてフレームメモリ２１
に転送される。
【００３５】一方、表示パネルモジュール部２０では、
信号電極駆動回路２３により、図４（ｅ）に示したよう
に、発振回路４１によって発生された基準信号４１（ク
ロック信号）に基づくリフレッシュサイクルで、フレー
ムメモリ２１に記憶された画像データＧＤ２が、画像デ
ータＧＤ３として周期的に読み出されて、信号電極駆動
回路２３に入力される。フレームメモリ２１から読み出
された１フレーム毎の画像データＧＤ３を、早い方から
順に（ｎ）フレーム目、（ｎ＋１）フレーム目、（ｎ＋
２）フレーム目、以後同様に数値ｎを漸増させた順番と
する。なお、ｎは正の整数である。
信号電極駆動回路２３により、図４（ｅ）に示したよう
に、発振回路４１によって発生された基準信号４１（ク
ロック信号）に基づくリフレッシュサイクルで、フレー
ムメモリ２１に記憶された画像データＧＤ２が、画像デ
ータＧＤ３として周期的に読み出されて、信号電極駆動
回路２３に入力される。フレームメモリ２１から読み出
された１フレーム毎の画像データＧＤ３を、早い方から
順に（ｎ）フレーム目、（ｎ＋１）フレーム目、（ｎ＋
２）フレーム目、以後同様に数値ｎを漸増させた順番と
する。なお、ｎは正の整数である。
【００３６】信号電極駆動回路２３内の表示制御回路４
２では、基準信号４１に基づいて、フレームメモリ２１
に向けて読み出し制御信号ＲＣを生成して送出し、デコ
ーダ回路４３にデコード用の同期信号を送出すると共
に、フレーム同期信号ＦＳおよびライン同期信号ＬＳを
生成して走査電極駆動回路２４に送出する。デコーダ回
路４３は、表示制御回路４２からの同期信号と画像デー
タのコーディングルールに基づいて、入力した画像デー
タＧＤ３をマトリクス型表示パネル２２で画像表示可能
な画像データにデコードする。表示パネル駆動回路４４
は、デコードされた画像データからマトリクス型表示パ
ネル２２の各信号電極に対する制御信号を生成して送出
する。走査電極駆動回路２４では、フレーム同期信号Ｆ
Ｓおよびライン同期信号ＬＳに基づいて、マトリクス型
表示パネル２２の走査電極に対する制御信号を生成して
送出する。
２では、基準信号４１に基づいて、フレームメモリ２１
に向けて読み出し制御信号ＲＣを生成して送出し、デコ
ーダ回路４３にデコード用の同期信号を送出すると共
に、フレーム同期信号ＦＳおよびライン同期信号ＬＳを
生成して走査電極駆動回路２４に送出する。デコーダ回
路４３は、表示制御回路４２からの同期信号と画像デー
タのコーディングルールに基づいて、入力した画像デー
タＧＤ３をマトリクス型表示パネル２２で画像表示可能
な画像データにデコードする。表示パネル駆動回路４４
は、デコードされた画像データからマトリクス型表示パ
ネル２２の各信号電極に対する制御信号を生成して送出
する。走査電極駆動回路２４では、フレーム同期信号Ｆ
Ｓおよびライン同期信号ＬＳに基づいて、マトリクス型
表示パネル２２の走査電極に対する制御信号を生成して
送出する。
【００３７】図４（ｃ）および図４（ｅ）を参照してわ
かるように、フレームメモリ２１に記憶された（ｎ＋
２）番目の画像データを読出すためのフレーム同期信号
ＦＳの送出タイミングｔ３に同期させて、データ読出制
御回路１３によりグラフィックスメモリ１１からフレー
ムメモリ２１への次の画像データＧＤ２の転送が行われ
る。また、画像データＧＤ３は、フレーム同期信号ＦＳ
から遅延時間ＤＴ１だけ遅れて出力される。従って、フ
レームメモリ２１に記憶された（ｎ＋２）番目の画像デ
ータをＧＤ３として読出す時には、新規に転送されて記
憶された画像データＧＤ２をＧＤ３として読み出すこと
になり、画像データ読み出し中に新規に転送された画像
データに切り替わることが無くなる。
かるように、フレームメモリ２１に記憶された（ｎ＋
２）番目の画像データを読出すためのフレーム同期信号
ＦＳの送出タイミングｔ３に同期させて、データ読出制
御回路１３によりグラフィックスメモリ１１からフレー
ムメモリ２１への次の画像データＧＤ２の転送が行われ
る。また、画像データＧＤ３は、フレーム同期信号ＦＳ
から遅延時間ＤＴ１だけ遅れて出力される。従って、フ
レームメモリ２１に記憶された（ｎ＋２）番目の画像デ
ータをＧＤ３として読出す時には、新規に転送されて記
憶された画像データＧＤ２をＧＤ３として読み出すこと
になり、画像データ読み出し中に新規に転送された画像
データに切り替わることが無くなる。
【００３８】図５（ａ）〜（ｃ）は、マトリクス型表示
装置１のマトリクス型表示パネル２２上で、左端から右
端に向かって移動する太い縦線を示した図である。図４
（ｅ）に示したように、フレームメモリ２１から読み出
された１フレーム毎の画像データＧＤ３を、早い方から
順に（ｎ）フレーム目、（ｎ＋１）フレーム目、（ｎ＋
２）フレーム目とすると、まず、（ｎ）フレーム目の縦
線１００ａの画像は、図５（ａ）のように縦に連続して
表示される。
装置１のマトリクス型表示パネル２２上で、左端から右
端に向かって移動する太い縦線を示した図である。図４
（ｅ）に示したように、フレームメモリ２１から読み出
された１フレーム毎の画像データＧＤ３を、早い方から
順に（ｎ）フレーム目、（ｎ＋１）フレーム目、（ｎ＋
２）フレーム目とすると、まず、（ｎ）フレーム目の縦
線１００ａの画像は、図５（ａ）のように縦に連続して
表示される。
【００３９】次に、画像データＧＤ２はフレーム同期信
号ＦＳと同期し、画像データＧＤ３の（ｎ＋２）番目の
画像データはフレーム同期信号ＦＳにＤＴ１だけ遅延し
たタイミングｔ４に同期して読み出される。また、フレ
ーム同期信号ＦＳのタイミングｔ３は、画像データＧＤ
３の出力が開始されるタイミングｔ４よりＤＴ１だけ先
行するだけであるので、図４（ｅ）の（ｎ＋１）フレー
ム目では、転送中の画像データＧＤ２に切り替わること
はない。従って、図５（ｂ）に示したように、（ｎ＋
１）フレーム目の縦線１００ｂの画像は、図５（ａ）に
示した（ｎ）フレーム目の縦線１００ａの画像と同様に
なり、縦線が連続して段差ができなくなる。次の、図５
（ｃ）に示した（ｎ＋２）フレーム目は、新たに書込み
まれた縦線１０１ｂのみが表示され、従来と同様に段差
は発生しない。
号ＦＳと同期し、画像データＧＤ３の（ｎ＋２）番目の
画像データはフレーム同期信号ＦＳにＤＴ１だけ遅延し
たタイミングｔ４に同期して読み出される。また、フレ
ーム同期信号ＦＳのタイミングｔ３は、画像データＧＤ
３の出力が開始されるタイミングｔ４よりＤＴ１だけ先
行するだけであるので、図４（ｅ）の（ｎ＋１）フレー
ム目では、転送中の画像データＧＤ２に切り替わること
はない。従って、図５（ｂ）に示したように、（ｎ＋
１）フレーム目の縦線１００ｂの画像は、図５（ａ）に
示した（ｎ）フレーム目の縦線１００ａの画像と同様に
なり、縦線が連続して段差ができなくなる。次の、図５
（ｃ）に示した（ｎ＋２）フレーム目は、新たに書込み
まれた縦線１０１ｂのみが表示され、従来と同様に段差
は発生しない。
【００４０】このように、本実施の形態１のマトリクス
型表示装置１では、マトリクス型表示パネル２２のフレ
ーム周期と同期されて画像データＧＤ２がグラフィック
スメモリ１１からフレームメモリ２１に転送されるた
め、フレームメモリ２１への画像データＧＤ２の転送処
理と、フレームメモリ２１から信号電極駆動回路２３へ
の画像データＧＤ３の読み出し処理が同一アドレスに一
致しないようになり、マトリクス型表示パネル２２に表
示される画像の１フレームの途中で次の１フレームの画
像に切り替わらなくなるようにデータ転送を制御するこ
とから、動画像を表示させたときに、１画面の上部と下
部の画像内容が時間的にずれる事態が発生しなくなり、
なめらかな映像を表示することができる。
型表示装置１では、マトリクス型表示パネル２２のフレ
ーム周期と同期されて画像データＧＤ２がグラフィック
スメモリ１１からフレームメモリ２１に転送されるた
め、フレームメモリ２１への画像データＧＤ２の転送処
理と、フレームメモリ２１から信号電極駆動回路２３へ
の画像データＧＤ３の読み出し処理が同一アドレスに一
致しないようになり、マトリクス型表示パネル２２に表
示される画像の１フレームの途中で次の１フレームの画
像に切り替わらなくなるようにデータ転送を制御するこ
とから、動画像を表示させたときに、１画面の上部と下
部の画像内容が時間的にずれる事態が発生しなくなり、
なめらかな映像を表示することができる。
【００４１】実施の形態２．実施の形態１では、グラフ
ィックスメモリ１１からフレームメモリ２１への画像デ
ータＧＤ２の転送開始タイミングを、フレーム同期信号
ＦＳに同期させることにより、フレームメモリ２１から
読み出される画像データＧＤ３の途中で画像が新規書込
みされた画像に切り替わらないようにしたが、信号電極
駆動回路２３により、フレーム同期信号ＦＳに基づいて
フレームメモリ２１から画像データＧＤ３を読み出す際
には遅延時間ＤＴ１が発生する。例えば、その遅延時間
ＤＴ１が長くなると、図４（ｅ）の（ｎ＋１）フレーム
目の画像データＧＤ３の読み出し終了タイミングと、画
像データＧＤ２の転送終了タイミングが近づき、画像デ
ータＧＤ２の転送終了タイミングが画像データＧＤ３の
読み出し終了タイミングを追い越してしまう場合には、
再び、マトリクス型表示パネル２２に表示される画像の
１フレームの途中で、次の１フレームの画像に切り替わ
る可能性が出てくる。そこで、以下に説明する実施の形
態２では、マトリクス型表示装置のフレーム同期信号Ｆ
Ｓから画像データＧＤ３の読み出しまでの遅延時間ＤＴ
１が長くなりすぎないようにした。
ィックスメモリ１１からフレームメモリ２１への画像デ
ータＧＤ２の転送開始タイミングを、フレーム同期信号
ＦＳに同期させることにより、フレームメモリ２１から
読み出される画像データＧＤ３の途中で画像が新規書込
みされた画像に切り替わらないようにしたが、信号電極
駆動回路２３により、フレーム同期信号ＦＳに基づいて
フレームメモリ２１から画像データＧＤ３を読み出す際
には遅延時間ＤＴ１が発生する。例えば、その遅延時間
ＤＴ１が長くなると、図４（ｅ）の（ｎ＋１）フレーム
目の画像データＧＤ３の読み出し終了タイミングと、画
像データＧＤ２の転送終了タイミングが近づき、画像デ
ータＧＤ２の転送終了タイミングが画像データＧＤ３の
読み出し終了タイミングを追い越してしまう場合には、
再び、マトリクス型表示パネル２２に表示される画像の
１フレームの途中で、次の１フレームの画像に切り替わ
る可能性が出てくる。そこで、以下に説明する実施の形
態２では、マトリクス型表示装置のフレーム同期信号Ｆ
Ｓから画像データＧＤ３の読み出しまでの遅延時間ＤＴ
１が長くなりすぎないようにした。
【００４２】図６は本発明の実施の形態２のマトリクス
型表示装置の構成を示すブロック図である。図６のマト
リクス型表示装置２と図１のマトリクス型表示装置１と
の主な相違点は、信号電極駆動回路２３から送出された
フレーム同期信号ＦＳを、任意の１フレームの画像デー
タＧＤ３の読み出し終了タイミングｔ５に同期するよう
に所定時間だけ遅延させて読み出し同期信号ＲＳとして
出力する遅延回路３０を備える点である。他の構成に付
いては、図１に示した実施の形態１のマトリクス型表示
装置１と同一であるので説明を省略する。
型表示装置の構成を示すブロック図である。図６のマト
リクス型表示装置２と図１のマトリクス型表示装置１と
の主な相違点は、信号電極駆動回路２３から送出された
フレーム同期信号ＦＳを、任意の１フレームの画像デー
タＧＤ３の読み出し終了タイミングｔ５に同期するよう
に所定時間だけ遅延させて読み出し同期信号ＲＳとして
出力する遅延回路３０を備える点である。他の構成に付
いては、図１に示した実施の形態１のマトリクス型表示
装置１と同一であるので説明を省略する。
【００４３】次に、マトリクス型表示装置２の動作につ
いて、図６に加えて、図７のタイミングチャートを参照
して以下に説明する。図７（ａ）、（ｂ）、（ｄ）およ
び（ｆ）は、夫々図４（ａ）、（ｂ）、（ｄ）および
（ｅ）に対応する同信号であるので説明を省略する。図
７（ｅ）は、遅延回路３０によりフレーム同期信号ＦＳ
を、（ｎ＋１）フレームの画像データＧＤ３の読み出し
終了タイミングｔ５に同期するように所定時間ＤＴ２だ
け遅延させた読み出し同期信号ＲＳを示すものである。
図７（ｃ）は、読み出し同期信号ＲＳに同期させて転送
される画像データＧＤ２を示すものである。
いて、図６に加えて、図７のタイミングチャートを参照
して以下に説明する。図７（ａ）、（ｂ）、（ｄ）およ
び（ｆ）は、夫々図４（ａ）、（ｂ）、（ｄ）および
（ｅ）に対応する同信号であるので説明を省略する。図
７（ｅ）は、遅延回路３０によりフレーム同期信号ＦＳ
を、（ｎ＋１）フレームの画像データＧＤ３の読み出し
終了タイミングｔ５に同期するように所定時間ＤＴ２だ
け遅延させた読み出し同期信号ＲＳを示すものである。
図７（ｃ）は、読み出し同期信号ＲＳに同期させて転送
される画像データＧＤ２を示すものである。
【００４４】フレーム同期信号ＦＳから（ｎ＋２）フレ
ームの画像データＧＤ３の読み出し開始タイミングｔ４
までの遅延時間ＤＴ１が長くなりすぎることをなくすた
めに、フレーム同期信号ＦＳを直接に同期化回路１４に
入力させずに、遅延回路３０で遅延させた読み出し同期
信号ＲＳを同期化回路１４に入力させるようにしたの
で、遅延時間ＤＴ１が遅延回路３０の遅延時間ＤＴ２分
だけ短縮された遅延時間ＤＴ３となる。また、読み出し
同期信号ＲＳは、（ｎ＋１）フレームの画像データＧＤ
３の読み出し終了タイミングｔ５に同期して発生される
ので、マトリクス型表示パネル２２に表示される画像の
１フレームの途中で次の１フレームの画像に切り替わる
事態を無くすことができる。
ームの画像データＧＤ３の読み出し開始タイミングｔ４
までの遅延時間ＤＴ１が長くなりすぎることをなくすた
めに、フレーム同期信号ＦＳを直接に同期化回路１４に
入力させずに、遅延回路３０で遅延させた読み出し同期
信号ＲＳを同期化回路１４に入力させるようにしたの
で、遅延時間ＤＴ１が遅延回路３０の遅延時間ＤＴ２分
だけ短縮された遅延時間ＤＴ３となる。また、読み出し
同期信号ＲＳは、（ｎ＋１）フレームの画像データＧＤ
３の読み出し終了タイミングｔ５に同期して発生される
ので、マトリクス型表示パネル２２に表示される画像の
１フレームの途中で次の１フレームの画像に切り替わる
事態を無くすことができる。
【００４５】このように本実施の形態２では、フレーム
同期信号ＦＳを遅延させた読み出し同期信号ＲＳを出力
する遅延回路３０を同期化回路１４のフレーム同期信号
入力部の前段に追加することにより、例えば、３０〜５
０ｍＳｅｃ程度の応答速度であるＴＦＴ等のアクティブ
マトリクス型液晶パネル、７０〜８０ｍＳｅｃ程度の応
答速度である高速応答型のＳＴＮ液晶パネル、数μＳｅ
ｃ程度の応答速度である有機ＥＬパネルの夫々に対する
ように異なる応答速度を有するマトリクス型表示パネル
の夫々に対して、遅延時間が長くなりすぎない最適な遅
延量を遅延回路３０で設定して読み出し同期信号ＲＳと
して出力できるようにしたので、マトリクス型表示パネ
ルの種類を問わず、信号電極駆動回路２３からのフレー
ム同期信号ＦＳが画像データＧＤ２の転送タイミングと
して適切でない場合にも、なめらかな動画像を表示させ
ることができる。
同期信号ＦＳを遅延させた読み出し同期信号ＲＳを出力
する遅延回路３０を同期化回路１４のフレーム同期信号
入力部の前段に追加することにより、例えば、３０〜５
０ｍＳｅｃ程度の応答速度であるＴＦＴ等のアクティブ
マトリクス型液晶パネル、７０〜８０ｍＳｅｃ程度の応
答速度である高速応答型のＳＴＮ液晶パネル、数μＳｅ
ｃ程度の応答速度である有機ＥＬパネルの夫々に対する
ように異なる応答速度を有するマトリクス型表示パネル
の夫々に対して、遅延時間が長くなりすぎない最適な遅
延量を遅延回路３０で設定して読み出し同期信号ＲＳと
して出力できるようにしたので、マトリクス型表示パネ
ルの種類を問わず、信号電極駆動回路２３からのフレー
ム同期信号ＦＳが画像データＧＤ２の転送タイミングと
して適切でない場合にも、なめらかな動画像を表示させ
ることができる。
【００４６】実施の形態３．実施の形態２では、フレー
ム同期信号ＦＳが入力され、その信号ＦＳを画像データ
ＧＤ３の読み出し終了タイミングｔ５に同期するように
最適に遅延させた読み出し同期信号ＲＳとして出力する
遅延回路３０を、同期化回路１４のフレーム同期信号入
力部の前段に追加することにより、マトリクス型表示パ
ネル２２に表示される画像の１フレームの途中で次の１
フレームの画像に切り替わる事態を無くしていたが、遅
延回路３０で用いられるクロック信号は、信号電極駆動
回路２３内部のクロック信号（基準信号ＳＳ）と同一で
あるとは限らなかった。基準信号ＳＳと遅延回路３０で
用いられるクロック信号とが異なる場合には、夫々の発
振回路のばらつきにより、読み出し同期信号ＲＳを最適
な遅延量に設定できない場合があった。そこで、以下に
説明する実施の形態３では、読み出し同期信号ＲＳが信
号電極駆動回路２３内部のクロック信号（基準信号Ｓ
Ｓ）と同期するようにして、発振回路のばらつきの影響
を受けないようにした。
ム同期信号ＦＳが入力され、その信号ＦＳを画像データ
ＧＤ３の読み出し終了タイミングｔ５に同期するように
最適に遅延させた読み出し同期信号ＲＳとして出力する
遅延回路３０を、同期化回路１４のフレーム同期信号入
力部の前段に追加することにより、マトリクス型表示パ
ネル２２に表示される画像の１フレームの途中で次の１
フレームの画像に切り替わる事態を無くしていたが、遅
延回路３０で用いられるクロック信号は、信号電極駆動
回路２３内部のクロック信号（基準信号ＳＳ）と同一で
あるとは限らなかった。基準信号ＳＳと遅延回路３０で
用いられるクロック信号とが異なる場合には、夫々の発
振回路のばらつきにより、読み出し同期信号ＲＳを最適
な遅延量に設定できない場合があった。そこで、以下に
説明する実施の形態３では、読み出し同期信号ＲＳが信
号電極駆動回路２３内部のクロック信号（基準信号Ｓ
Ｓ）と同期するようにして、発振回路のばらつきの影響
を受けないようにした。
【００４７】図８は、本発明の実施の形態３のマトリク
ス型表示装置の構成を示すブロック図である。図８のマ
トリクス型表示装置３と図２のマトリクス型表示装置２
との主な相違点は、遅延回路３１に信号電極駆動回路２
３から送出されたフレーム同期信号ＦＳに加えてライン
同期信号ＬＳが入力される点である。本実施の形態２で
は、ライン同期信号ＬＳを遅延回路３１のクロック信号
として利用するようにした。他の構成に付いては、図６
に示した実施の形態２のマトリクス型表示装置２と同一
であるので説明を省略する。
ス型表示装置の構成を示すブロック図である。図８のマ
トリクス型表示装置３と図２のマトリクス型表示装置２
との主な相違点は、遅延回路３１に信号電極駆動回路２
３から送出されたフレーム同期信号ＦＳに加えてライン
同期信号ＬＳが入力される点である。本実施の形態２で
は、ライン同期信号ＬＳを遅延回路３１のクロック信号
として利用するようにした。他の構成に付いては、図６
に示した実施の形態２のマトリクス型表示装置２と同一
であるので説明を省略する。
【００４８】次に、マトリクス型表示装置３の動作につ
いて、図８に加えて、実施の形態２の図７のタイミング
チャートを参照して以下に説明する。基準信号ＳＳと遅
延回路３０で用いられるクロック信号とが異なる場合に
は、例えば、図７（ｅ）の読み出し同期信号ＲＳが、図
７（ｆ）の（ｎ＋１）フレームの画像データＧＤ３の読
み出し終了タイミングｔ５と一致しなくなる。すると、
読み出し同期信号ＲＳに同期させて転送される画像デー
タＧＤ２も画像データＧＤ３の読み出し終了タイミング
ｔ５と一致しなくなるので、再び、マトリクス型表示パ
ネル２２に表示される画像の１フレームの途中で次の１
フレームの画像に切り替わる事態が発生する可能性が出
てくる。
いて、図８に加えて、実施の形態２の図７のタイミング
チャートを参照して以下に説明する。基準信号ＳＳと遅
延回路３０で用いられるクロック信号とが異なる場合に
は、例えば、図７（ｅ）の読み出し同期信号ＲＳが、図
７（ｆ）の（ｎ＋１）フレームの画像データＧＤ３の読
み出し終了タイミングｔ５と一致しなくなる。すると、
読み出し同期信号ＲＳに同期させて転送される画像デー
タＧＤ２も画像データＧＤ３の読み出し終了タイミング
ｔ５と一致しなくなるので、再び、マトリクス型表示パ
ネル２２に表示される画像の１フレームの途中で次の１
フレームの画像に切り替わる事態が発生する可能性が出
てくる。
【００４９】ところで、信号電極駆動回路２３から送出
されたフレーム同期信号ＦＳとライン同期信号ＬＳは、
図２に示したように同じ発振回路４１からの基準信号Ｓ
Ｓに基づいて生成されるので、発振回路毎にばらつきが
発生しても、フレーム同期信号ＦＳとライン同期信号Ｌ
Ｓ間の同期がばらつくことはない。
されたフレーム同期信号ＦＳとライン同期信号ＬＳは、
図２に示したように同じ発振回路４１からの基準信号Ｓ
Ｓに基づいて生成されるので、発振回路毎にばらつきが
発生しても、フレーム同期信号ＦＳとライン同期信号Ｌ
Ｓ間の同期がばらつくことはない。
【００５０】そのため、本実施の形態３では、図８に示
したようにライン同期信号ＬＳを遅延回路３１のクロッ
ク信号として入力するように構成している。こうするこ
とにより、予め設定されたライン同期信号ＬＳのパルス
数だけフレーム同期信号ＦＳを遅延させた信号を、読み
出し同期信号ＲＳとして遅延回路３１から出力できるよ
うになる。この場合には、読み出し同期信号ＲＳがフレ
ーム同期信号ＦＳから遅延する量はばらつかないので、
（ｎ＋１）フレームの画像データＧＤ３の読み出し終了
タイミングｔ５と、読み出し同期信号ＲＳに同期させて
転送される画像データＧＤ２とを確実に同期させること
ができる。従って、マトリクス型表示パネル２２に表示
される画像の１フレームの途中で次の１フレームの画像
に切り替わる事態を無くすことができる。
したようにライン同期信号ＬＳを遅延回路３１のクロッ
ク信号として入力するように構成している。こうするこ
とにより、予め設定されたライン同期信号ＬＳのパルス
数だけフレーム同期信号ＦＳを遅延させた信号を、読み
出し同期信号ＲＳとして遅延回路３１から出力できるよ
うになる。この場合には、読み出し同期信号ＲＳがフレ
ーム同期信号ＦＳから遅延する量はばらつかないので、
（ｎ＋１）フレームの画像データＧＤ３の読み出し終了
タイミングｔ５と、読み出し同期信号ＲＳに同期させて
転送される画像データＧＤ２とを確実に同期させること
ができる。従って、マトリクス型表示パネル２２に表示
される画像の１フレームの途中で次の１フレームの画像
に切り替わる事態を無くすことができる。
【００５１】このように本実施の形態３では、遅延回路
３１にフレーム同期信号ＦＳに加えてライン同期信号Ｌ
Ｓを入力させ、ライン同期信号ＬＳをクロックとしてフ
レーム同期信号ＦＳを遅延させることにより読み出し同
期信号ＲＳを出力するようにし、発振回路等のばらつき
により読み出し同期信号ＲＳの発生タイミングがばらつ
かず、最適な遅延量を有する読み出し同期信号ＲＳを出
力することができるようにして、フレーム同期信号ＦＳ
から一定の位相量だけ遅延させた最適な遅延量の読み出
し同期信号ＲＳを設定できるようにしたので、例えば、
上記したアクティブマトリクス型液晶パネル、高速応答
型のＳＴＮ液晶パネル、有機ＥＬパネル等のマトリクス
型表示パネルの種類を問わず、発振回路の周波数ドリフ
ト等が発生しやすい状況であっても発振回路のばらつき
に影響されず、安定したなめらかな動画像を表示させる
ことができる。
３１にフレーム同期信号ＦＳに加えてライン同期信号Ｌ
Ｓを入力させ、ライン同期信号ＬＳをクロックとしてフ
レーム同期信号ＦＳを遅延させることにより読み出し同
期信号ＲＳを出力するようにし、発振回路等のばらつき
により読み出し同期信号ＲＳの発生タイミングがばらつ
かず、最適な遅延量を有する読み出し同期信号ＲＳを出
力することができるようにして、フレーム同期信号ＦＳ
から一定の位相量だけ遅延させた最適な遅延量の読み出
し同期信号ＲＳを設定できるようにしたので、例えば、
上記したアクティブマトリクス型液晶パネル、高速応答
型のＳＴＮ液晶パネル、有機ＥＬパネル等のマトリクス
型表示パネルの種類を問わず、発振回路の周波数ドリフ
ト等が発生しやすい状況であっても発振回路のばらつき
に影響されず、安定したなめらかな動画像を表示させる
ことができる。
【００５２】また、上記の各実施形態のマトリクス型表
示パネルが液晶パネルである場合には、透過型、反射
型、あるいは、反射半透過型に分類することができる。
透過型の液晶パネルは、画像表示内容を視認するために
バックライト等の内部照明が必要であり、バックライト
には電力が必要となるので、低消費電力が要望される携
帯電話等の携帯情報端末装置では使用することが難し
い。それに対して反射型は、背面側の全面に反射板を設
けることにより外部からの光の反射光により画像表示内
容を視認できることから、バックライトの電力が不要で
あるので、低消費電力が要望される携帯電話等の携帯情
報端末装置に向いている。また、反射半透過型は、背面
側に網点状等の半透過型の反射板を設けることにより外
部からの光の反射光と内部照明の双方により画像表示内
容を視認できることから、反射型と同様にバックライト
の電力が不要であり、さらに、外部が暗い場合のみ内部
照明を用いて視認することができるので、低消費電力が
要望される携帯電話等の携帯情報端末装置に向いている
ことに加え、暗い場所での視認性も向上するので使い勝
手をよくすることができる。
示パネルが液晶パネルである場合には、透過型、反射
型、あるいは、反射半透過型に分類することができる。
透過型の液晶パネルは、画像表示内容を視認するために
バックライト等の内部照明が必要であり、バックライト
には電力が必要となるので、低消費電力が要望される携
帯電話等の携帯情報端末装置では使用することが難し
い。それに対して反射型は、背面側の全面に反射板を設
けることにより外部からの光の反射光により画像表示内
容を視認できることから、バックライトの電力が不要で
あるので、低消費電力が要望される携帯電話等の携帯情
報端末装置に向いている。また、反射半透過型は、背面
側に網点状等の半透過型の反射板を設けることにより外
部からの光の反射光と内部照明の双方により画像表示内
容を視認できることから、反射型と同様にバックライト
の電力が不要であり、さらに、外部が暗い場合のみ内部
照明を用いて視認することができるので、低消費電力が
要望される携帯電話等の携帯情報端末装置に向いている
ことに加え、暗い場所での視認性も向上するので使い勝
手をよくすることができる。
【００５３】また、マトリクス型表示パネルとしてアク
ティブマトリクス型の液晶表示パネルを用いた場合、従
来の応答速度が遅いＳＴＮ型の液晶表示パネルに比べ
て、応答速度と周囲に対する表示部のコントラストが向
上するので、動きの激しい動画像あるいは高速に移動す
る動画像を表示する場合であっても、安定したなめらか
な動画像を表示させることができることに加えて、視認
性を向上させることができる。
ティブマトリクス型の液晶表示パネルを用いた場合、従
来の応答速度が遅いＳＴＮ型の液晶表示パネルに比べ
て、応答速度と周囲に対する表示部のコントラストが向
上するので、動きの激しい動画像あるいは高速に移動す
る動画像を表示する場合であっても、安定したなめらか
な動画像を表示させることができることに加えて、視認
性を向上させることができる。
【００５４】また、マトリクス型表示パネルとして高速
応答型ＳＴＮ液晶表示パネルを用いた場合、従来の応答
速度が遅いＳＴＮ型の液晶表示パネルに比べて、応答速
度が向上するので、低消費電力と低コストを維持したま
まで、動きの激しい動画像あるいは高速に移動する動画
像を表示する場合であっても、安定したなめらかな動画
像を表示させることができる。
応答型ＳＴＮ液晶表示パネルを用いた場合、従来の応答
速度が遅いＳＴＮ型の液晶表示パネルに比べて、応答速
度が向上するので、低消費電力と低コストを維持したま
まで、動きの激しい動画像あるいは高速に移動する動画
像を表示する場合であっても、安定したなめらかな動画
像を表示させることができる。
【００５５】また、マトリクス型表示パネルとして有機
蛍光表示パネルを用いた場合、アクティブマトリクス型
の液晶表示パネルと同様に、従来の応答速度が遅いＳＴ
Ｎ型の液晶表示パネルに比べて、応答速度が向上する。
また、有機蛍光表示パネルの場合には、表示部自体が発
光することにより周囲に対する表示部のコントラストが
向上するので、安定したなめらかな動画像を表示させる
ことができることに加えて、視認性を液晶よりもさらに
向上させることができので画質をさらに向上させ、バッ
クライトが不要であるので薄型化することができる。
蛍光表示パネルを用いた場合、アクティブマトリクス型
の液晶表示パネルと同様に、従来の応答速度が遅いＳＴ
Ｎ型の液晶表示パネルに比べて、応答速度が向上する。
また、有機蛍光表示パネルの場合には、表示部自体が発
光することにより周囲に対する表示部のコントラストが
向上するので、安定したなめらかな動画像を表示させる
ことができることに加えて、視認性を液晶よりもさらに
向上させることができので画質をさらに向上させ、バッ
クライトが不要であるので薄型化することができる。
【００５６】また、マトリクス型表示パネルとしてアク
ティブマトリクス型の有機蛍光表示パネルを用いた場
合、動きの激しい動画像あるいは高速に移動する動画像
を表示する場合であっても、安定したなめらかな動画像
を表示させることができ、視認性を液晶よりもさらに向
上させることができるので画質をさらに向上させ、薄型
化することができる。
ティブマトリクス型の有機蛍光表示パネルを用いた場
合、動きの激しい動画像あるいは高速に移動する動画像
を表示する場合であっても、安定したなめらかな動画像
を表示させることができ、視認性を液晶よりもさらに向
上させることができるので画質をさらに向上させ、薄型
化することができる。
【００５７】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に示すような効果を奏する。請求項１
の発明によれば、マトリクス型表示パネルのフレーム周
期と同期されて画像データがグラフィックスメモリから
フレームメモリに転送されるため、フレームメモリへの
画像データの転送処理と、フレームメモリから信号電極
駆動回路への画像データの読み出し処理が同一アドレス
に一致しないようになり、マトリクス型表示パネルに表
示される画像の１フレームの途中で次の１フレームの画
像に切り替わらなくなるようにデータ転送を制御するの
で、動画像を表示させたときに、１画面の上部と下部の
画像内容が時間的にずれる事態が発生しなくなり、なめ
らかな映像を表示することができる。
ているので、以下に示すような効果を奏する。請求項１
の発明によれば、マトリクス型表示パネルのフレーム周
期と同期されて画像データがグラフィックスメモリから
フレームメモリに転送されるため、フレームメモリへの
画像データの転送処理と、フレームメモリから信号電極
駆動回路への画像データの読み出し処理が同一アドレス
に一致しないようになり、マトリクス型表示パネルに表
示される画像の１フレームの途中で次の１フレームの画
像に切り替わらなくなるようにデータ転送を制御するの
で、動画像を表示させたときに、１画面の上部と下部の
画像内容が時間的にずれる事態が発生しなくなり、なめ
らかな映像を表示することができる。
【００５８】請求項２の発明によれば、フレーム同期信
号を遅延させた読み出し同期信号を出力する遅延回路を
同期化回路のフレーム同期信号入力部の前段に追加する
ことにより、異なる応答速度を有するマトリクス型表示
パネルの夫々に対して、遅延時間が長くなりすぎない最
適な遅延量を遅延回路で設定して読み出し同期信号とし
て出力できるようにしたので、請求項１の発明の効果に
加え、マトリクス型表示パネルの種類を問わず、信号電
極駆動回路からのフレーム同期信号が画像データの転送
タイミングとして適切でない場合にも、なめらかな動画
像を表示させることができる。
号を遅延させた読み出し同期信号を出力する遅延回路を
同期化回路のフレーム同期信号入力部の前段に追加する
ことにより、異なる応答速度を有するマトリクス型表示
パネルの夫々に対して、遅延時間が長くなりすぎない最
適な遅延量を遅延回路で設定して読み出し同期信号とし
て出力できるようにしたので、請求項１の発明の効果に
加え、マトリクス型表示パネルの種類を問わず、信号電
極駆動回路からのフレーム同期信号が画像データの転送
タイミングとして適切でない場合にも、なめらかな動画
像を表示させることができる。
【００５９】請求項３の発明によれば、遅延回路にフレ
ーム同期信号に加えてライン同期信号を入力させ、ライ
ン同期信号をクロックとしてフレーム同期信号を遅延さ
せて読み出し同期信号を出力するようにし、発振回路等
のばらつきにより読み出し同期信号の発生タイミングが
ばらつかず、最適な遅延量を有する読み出し同期信号を
出力することができるようにして、フレーム同期信号か
ら一定の位相量だけ遅延させた最適な遅延量の読み出し
同期信号を設定できるようにしたので、請求項２の発明
の効果に加え、マトリクス型表示パネルの種類を問わ
ず、発振回路の周波数ドリフト等が発生しやすい状況で
あっても発振回路のばらつきに影響されず、安定したな
めらかな動画像を表示させることができる。
ーム同期信号に加えてライン同期信号を入力させ、ライ
ン同期信号をクロックとしてフレーム同期信号を遅延さ
せて読み出し同期信号を出力するようにし、発振回路等
のばらつきにより読み出し同期信号の発生タイミングが
ばらつかず、最適な遅延量を有する読み出し同期信号を
出力することができるようにして、フレーム同期信号か
ら一定の位相量だけ遅延させた最適な遅延量の読み出し
同期信号を設定できるようにしたので、請求項２の発明
の効果に加え、マトリクス型表示パネルの種類を問わ
ず、発振回路の周波数ドリフト等が発生しやすい状況で
あっても発振回路のばらつきに影響されず、安定したな
めらかな動画像を表示させることができる。
【００６０】請求項４の発明によれば、マトリクス型表
示装置の表示パネルとして、液晶表示パネルを使用する
ので、請求項１〜３の発明の効果に加え、携帯電話等の
携帯情報端末に用いるために最適である低消費電力化、
かつ、薄型軽量化という条件を満足するマトリクス型表
示装置を提供することができる。
示装置の表示パネルとして、液晶表示パネルを使用する
ので、請求項１〜３の発明の効果に加え、携帯電話等の
携帯情報端末に用いるために最適である低消費電力化、
かつ、薄型軽量化という条件を満足するマトリクス型表
示装置を提供することができる。
【００６１】請求項５の発明によれば、マトリクス型表
示装置の表示パネルとして、内部照明が不要である反射
型液晶パネルを使用するので、請求項４の発明の効果に
加え、さらに低消費電力であるマトリクス型表示装置を
提供することができる。
示装置の表示パネルとして、内部照明が不要である反射
型液晶パネルを使用するので、請求項４の発明の効果に
加え、さらに低消費電力であるマトリクス型表示装置を
提供することができる。
【００６２】請求項６の発明によれば、マトリクス型表
示装置の表示パネルとして、外光が利用できる場合には
内部照明が不要であり、外部が暗い場合には内部証明を
利用できる反射半透過型液晶表示パネルを使用するの
で、請求項４の発明の効果に加え、さらに低消費電力で
あり、かつ、使い勝手の良いマトリクス型表示装置を提
供することができる。
示装置の表示パネルとして、外光が利用できる場合には
内部照明が不要であり、外部が暗い場合には内部証明を
利用できる反射半透過型液晶表示パネルを使用するの
で、請求項４の発明の効果に加え、さらに低消費電力で
あり、かつ、使い勝手の良いマトリクス型表示装置を提
供することができる。
【００６３】請求項７の発明によれば、マトリクス型表
示装置の表示パネルとして、応答速度が速いアクティブ
マトリクス型液晶表示パネルを使用するので、請求項４
の発明の効果に加え、動きの激しい動画像あるいは高速
に移動する動画像を表示する場合でも動画ボケが少な
く、画質の良い映像を表示するマトリクス型表示装置を
提供することができる。
示装置の表示パネルとして、応答速度が速いアクティブ
マトリクス型液晶表示パネルを使用するので、請求項４
の発明の効果に加え、動きの激しい動画像あるいは高速
に移動する動画像を表示する場合でも動画ボケが少な
く、画質の良い映像を表示するマトリクス型表示装置を
提供することができる。
【００６４】請求項８の発明によれば、マトリクス型表
示装置の表示パネルとして、高速応答型ＳＴＮ液晶表示
パネルを使用するので、請求項４の発明の効果に加え、
低消費電力で安価、かつ、動きの激しい動画像あるいは
高速に移動する動画像を表示する場合でも動画ボケの少
ない映像を表示するマトリクス型表示装置を提供するこ
とができる。
示装置の表示パネルとして、高速応答型ＳＴＮ液晶表示
パネルを使用するので、請求項４の発明の効果に加え、
低消費電力で安価、かつ、動きの激しい動画像あるいは
高速に移動する動画像を表示する場合でも動画ボケの少
ない映像を表示するマトリクス型表示装置を提供するこ
とができる。
【００６５】請求項９の発明によれば、マトリクス型表
示装置の表示パネルとして、有機ＥＬ表示パネルを使用
するので、請求項１〜３の発明の効果に加え、低消費電
力かつ薄型の構成で、動画ボケがほとんどなく、画質の
非常に良い映像を表示するマトリクス型表示装置を提供
することができる。
示装置の表示パネルとして、有機ＥＬ表示パネルを使用
するので、請求項１〜３の発明の効果に加え、低消費電
力かつ薄型の構成で、動画ボケがほとんどなく、画質の
非常に良い映像を表示するマトリクス型表示装置を提供
することができる。
【００６６】請求項１０の発明によれば、マトリクス型
表示装置の表示パネルとして、アクティブマトリクス型
有機ＥＬ表示パネルを使用するので、請求項１〜３の発
明の効果に加え、低消費電力かつ薄型の構成で、動きの
激しい動画像あるいは高速に移動する動画像を表示する
場合でも動画ボケがほとんどなく、画質の非常に良い映
像を表示するマトリクス型表示装置を提供することがで
きる。
表示装置の表示パネルとして、アクティブマトリクス型
有機ＥＬ表示パネルを使用するので、請求項１〜３の発
明の効果に加え、低消費電力かつ薄型の構成で、動きの
激しい動画像あるいは高速に移動する動画像を表示する
場合でも動画ボケがほとんどなく、画質の非常に良い映
像を表示するマトリクス型表示装置を提供することがで
きる。
【図１】 本発明の実施の形態１のマトリクス型表示装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図２】 図１の信号電極駆動回路の内部構成を示すブ
ロック図である。
ロック図である。
【図３】 図１のフレームメモリのアドレス構成を示す
図である。
図である。
【図４】 （ａ）〜（ｅ）は図１のマトリクス型表示装
置のタイミングチャートである。
置のタイミングチャートである。
【図５】 （ａ）〜（ｃ）はマトリクス型表示パネル上
で左端から右端に向かって移動する太い縦線を示した図
である。
で左端から右端に向かって移動する太い縦線を示した図
である。
【図６】 本発明の実施の形態２のマトリクス型表示装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図７】 （ａ）〜（ｆ）は図６のマトリクス型表示装
置のタイミングチャートである。
置のタイミングチャートである。
【図８】 本発明の実施の形態３のマトリクス型表示装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図９】 従来のフレームメモリ内蔵のマトリクス型表
示装置の構成を示すブロック図である。
示装置の構成を示すブロック図である。
【図１０】 （ａ）〜（ｃ）は従来のマトリクス型表示
装置のタイミングチャートである。
装置のタイミングチャートである。
【図１１】 （ａ）〜（ｃ）は従来のマトリクス型表示
パネル上で左端から右端に向かって移動する太い縦線を
示した図である。
パネル上で左端から右端に向かって移動する太い縦線を
示した図である。
１ マトリクス型表示装置、 １０ 入力制御部、 １
１ グラフィックスメモリ、 １２ データ書込制御回
路、 １３ データ読出制御回路、 １４ 同期化回
路、 ２０ 表示パネルモジュール、 ２１ フレーム
メモリ、 ２２マトリクス型表示パネル、 ２３ 信号
電極駆動回路、 ２４ 走査電極駆動回路、 ＧＤ１、
ＧＤ２、ＧＤ３ 画像データ、 ＦＳ フレーム同期信
号、 ＬＳ ライン同期信号、 ＲＣ 読み出し制御信
号、 ＲＫ 読み出し開始信号、ＷＥ 書込完了信号。
１ グラフィックスメモリ、 １２ データ書込制御回
路、 １３ データ読出制御回路、 １４ 同期化回
路、 ２０ 表示パネルモジュール、 ２１ フレーム
メモリ、 ２２マトリクス型表示パネル、 ２３ 信号
電極駆動回路、 ２４ 走査電極駆動回路、 ＧＤ１、
ＧＤ２、ＧＤ３ 画像データ、 ＦＳ フレーム同期信
号、 ＬＳ ライン同期信号、 ＲＣ 読み出し制御信
号、 ＲＫ 読み出し開始信号、ＷＥ 書込完了信号。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０２Ｆ 1/133 ５５０ Ｇ０２Ｆ 1/133 ５５０ Ｇ０９Ｇ 3/30 Ｇ０９Ｇ 3/30 Ｈ 3/36 3/36 Ｆターム(参考） 2H093 NA16 NA31 NA43 NC15 NC16 NC29 ND01 ND34 ND39 ND42 ND54 5C006 BA15 BB16 BB17 BB28 BC16 BF02 BF07 FA03 FA04 FA14 FA16 FA44 5C080 AA06 AA10 BB05 DD02 EE19 FF11 GG15 GG17 JJ01 JJ02 JJ04 KK07 KK47
Claims (10)
- 【請求項１】 縦列に平行配線された複数の信号線およ
び横列に平行配線された複数の走査線により、マトリク
ス状に配列された交点に画素部が設けられた表示パネル
と、 該表示パネルに表示させる画像データをフレーム単位で
記憶するフレームメモリと、 前記表示パネルに画像を表示するための基準となるクロ
ック信号を発生し、該クロック信号に基づいて、前記フ
レームメモリから画像データを読み出し、前記表示パネ
ルの信号線を駆動するための制御信号を発生すると共
に、前記表示パネルのフレーム同期信号およびライン同
期信号を発生する信号電極駆動回路と、 前記フレーム同期信号およびライン同期信号に基づい
て、前記表示パネルの走査線を駆動するための制御信号
を発生する走査電極駆動回路と、 入力する画像データを一旦フレーム単位で記憶して前記
フレームメモリへ転送するグラフィックスメモリと、 該グラフィックスメモリへの画像データの書込みを制御
するデータ書込制御回路と、 前記グラフィックスメモリに書き込まれた画像データを
読み出してフレームメモリに転送するデータ読出制御回
路とからなる表示装置であって、 前記データ書込制御回路は、グラフィックスメモリへの
画像データの書込み完了時に書込完了信号を出力し、 前記書込完了信号を受信した後の次の前記フレーム同期
信号が入力された場合に、前記データ読出制御回路に対
して画像データの転送を開始させるための読出開始信号
を出力する同期化回路をさらに備えることを特徴とする
マトリクス型表示装置。 - 【請求項２】 前記グラフィックスメモリから前記フレ
ームメモリへの画像データの転送タイミングが、前記信
号電極駆動回路が前記フレームメモリから１フレームの
画像データを読み出した後であり、且つ、次の１フレー
ムの画像データの読み出しが終了するよりも早いタイミ
ングで終了するように、前記同期化回路に入力される前
記フレーム同期信号の遅延量が定められる遅延回路をさ
らに備えることを特徴とする請求項１に記載のマトリク
ス型表示装置。 - 【請求項３】 前記遅延回路は、前記ライン同期信号の
パルス数により前記遅延量を設定することを特徴とする
請求項２に記載のマトリクス型表示装置。 - 【請求項４】 前記表示パネルは、液晶表示素子からな
る液晶表示パネルであることを特徴とする請求項１〜３
の何れか１項に記載のマトリクス型表示装置。 - 【請求項５】 前記液晶表示パネルは、外部から入射し
た光の反射光により表示内容が視認可能である反射板を
供える反射型の液晶パネルであることを特徴とする請求
項４に記載のマトリクス型表示装置。 - 【請求項６】 前記液晶表示パネルは、外部から入射し
た光の反射光および透過光により表示内容が視認可能で
ある反射半透過型の反射板を供える反射半透過型の液晶
パネルであることを特徴とする請求項４に記載のマトリ
クス型表示装置。 - 【請求項７】 前記液晶表示パネルは、各画素毎に駆動
するスイッチング素子としてトランジスタ素子あるいは
ダイオード素子が薄膜に設けられるアクティブマトリク
ス型の液晶パネルであることを特徴とする請求項４に記
載のマトリクス型表示装置。 - 【請求項８】 前記液晶表示パネルは、応答速度を高速
にした超ねじれ復屈折型セルを用いた液晶パネルである
ことを特徴とする請求項４に記載のマトリクス型表示装
置。 - 【請求項９】 前記表示パネルは、有機蛍光体に電界を
加えて発光させる有機蛍光パネルであることを特徴とす
る請求項１〜３の何れか１項に記載のマトリクス型表示
装置。 - 【請求項１０】 前記有機蛍光表示パネルは、各画素毎
に駆動するスイッチング素子としてトランジスタ素子が
薄膜に設けられるアクティブマトリクス型の有機蛍光パ
ネルであることを特徴とする請求項９に記載のマトリク
ス型表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293760A JP3611511B2 (ja) | 2000-09-27 | 2000-09-27 | マトリクス型表示装置及び画像データ表示方法並びに携帯情報端末装置 |
| EP01308110A EP1193671B1 (en) | 2000-09-27 | 2001-09-24 | Matrix-type display device |
| DE60105365T DE60105365T2 (de) | 2000-09-27 | 2001-09-24 | Matrixanzeigegerät |
| US09/962,166 US6700571B2 (en) | 2000-09-27 | 2001-09-26 | Matrix-type display device |
| CNB011411015A CN1157703C (zh) | 2000-09-27 | 2001-09-27 | 矩阵型显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293760A JP3611511B2 (ja) | 2000-09-27 | 2000-09-27 | マトリクス型表示装置及び画像データ表示方法並びに携帯情報端末装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002108268A true JP2002108268A (ja) | 2002-04-10 |
| JP2002108268A5 JP2002108268A5 (ja) | 2004-10-28 |
| JP3611511B2 JP3611511B2 (ja) | 2005-01-19 |
Family
ID=18776494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000293760A Expired - Fee Related JP3611511B2 (ja) | 2000-09-27 | 2000-09-27 | マトリクス型表示装置及び画像データ表示方法並びに携帯情報端末装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6700571B2 (ja) |
| EP (1) | EP1193671B1 (ja) |
| JP (1) | JP3611511B2 (ja) |
| CN (1) | CN1157703C (ja) |
| DE (1) | DE60105365T2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004077393A1 (ja) * | 2003-02-25 | 2004-09-10 | Mitsubishi Denki Kabushiki Kaisha | マトリクス型表示装置及びその表示方法 |
| JP2006030389A (ja) * | 2004-07-13 | 2006-02-02 | Alpine Electronics Inc | 情報処理装置、システム、表示方法およびプログラム |
| JP2006079101A (ja) * | 2004-09-10 | 2006-03-23 | Magnachip Semiconductor Ltd | Ｔｄｃパネルの駆動方法及び駆動装置 |
| JP2007248965A (ja) * | 2006-03-17 | 2007-09-27 | Yazaki Corp | グラフィック表示装置及びグラフィック表示方法 |
| JP2008216362A (ja) * | 2007-02-28 | 2008-09-18 | Optrex Corp | 表示装置の駆動装置 |
| JP2008268971A (ja) * | 2000-12-04 | 2008-11-06 | Nokia Corp | 画面上の画像フレームを更新する方法及び表示システム |
| JP2009129685A (ja) * | 2007-11-22 | 2009-06-11 | Nichia Corp | 照明装置、照明ユニット及びディスプレイ |
| JP2011133651A (ja) * | 2009-12-24 | 2011-07-07 | Mega Chips Corp | 設定制御装置、および設定制御装置の動作方法 |
| JP2013130859A (ja) * | 2011-12-20 | 2013-07-04 | Samsung Electronics Co Ltd | ディスプレイコントローラ、イメージデータ処理システム、及び携帯用装置のディスプレイデータ処理方法 |
| KR101474957B1 (ko) * | 2006-01-24 | 2014-12-22 | 쇼오트 아게 | 유리 제조 장치 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7009604B2 (en) * | 2002-07-19 | 2006-03-07 | Sun Microsystems, Inc. | Frame detector for use in graphics systems |
| KR100490420B1 (ko) * | 2002-12-26 | 2005-05-17 | 삼성전자주식회사 | 디스플레이 패널의 프로그래머블 구동 신호 발생 장치 및방법 |
| JP2004226522A (ja) * | 2003-01-21 | 2004-08-12 | Hitachi Displays Ltd | 表示装置およびその駆動方法 |
| JP4393106B2 (ja) * | 2003-05-14 | 2010-01-06 | シャープ株式会社 | 表示用駆動装置及び表示装置、並びに携帯電子機器 |
| KR100580177B1 (ko) * | 2003-09-22 | 2006-05-15 | 삼성전자주식회사 | 디지털 방송 수신 시스템에서 디스플레이 동기 신호 생성 장치 및 디코더와 그 방법 |
| JP2007519968A (ja) * | 2004-01-28 | 2007-07-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | マトリクスディスプレイにおける表示 |
| JP2006174363A (ja) * | 2004-12-20 | 2006-06-29 | Nec Electronics Corp | フレームシンクロナイザ、光ディスク装置、情報記録／再生装置及び信号同期方法。 |
| KR100805610B1 (ko) * | 2006-08-30 | 2008-02-20 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 그 구동방법 |
| JP5242076B2 (ja) * | 2007-04-13 | 2013-07-24 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | アクティブマトリクス型表示装置 |
| JP5399163B2 (ja) | 2009-08-07 | 2014-01-29 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 表示装置 |
| JP5606746B2 (ja) * | 2010-01-27 | 2014-10-15 | 京セラ株式会社 | 携帯端末装置 |
| JP2014052548A (ja) * | 2012-09-07 | 2014-03-20 | Sharp Corp | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 |
| KR102456654B1 (ko) | 2014-11-26 | 2022-10-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| CN114281295B (zh) * | 2020-09-18 | 2024-03-15 | 西安诺瓦星云科技股份有限公司 | 图像处理方法、装置和led显示屏系统 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095301A (en) * | 1985-11-06 | 1992-03-10 | Texas Instruments Incorporated | Graphics processing apparatus having color expand operation for drawing color graphics from monochrome data |
| DE69215155T2 (de) * | 1991-07-26 | 1997-06-19 | Sun Microsystems Inc | Gerät mit schneller Kopierung zwischen Rasterpuffern in einem Anzeigesystem mit Doppel-Pufferspeichern |
| DE4231158C5 (de) * | 1991-09-17 | 2006-09-28 | Hitachi, Ltd. | Verfahren und Einrichtung für die Zusammensetzung und Anzeige von Bildern |
| JP3582082B2 (ja) | 1992-07-07 | 2004-10-27 | セイコーエプソン株式会社 | マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
| JPH06282643A (ja) * | 1993-03-29 | 1994-10-07 | Matsushita Electric Ind Co Ltd | 画像合成効果装置 |
| US5446496A (en) * | 1994-03-31 | 1995-08-29 | Hewlett-Packard Company | Frame rate conversion with asynchronous pixel clocks |
| WO1996007175A1 (en) * | 1994-08-31 | 1996-03-07 | S3 Incorporated | Apparatus for correction of video tearing |
| JP3307807B2 (ja) * | 1995-09-29 | 2002-07-24 | 三洋電機株式会社 | 映像信号処理装置 |
| JPH1195728A (ja) | 1997-09-25 | 1999-04-09 | Hitachi Ltd | 液晶表示制御装置 |
| JP3811251B2 (ja) | 1997-04-24 | 2006-08-16 | 旭硝子株式会社 | 液晶表示装置の駆動装置 |
| KR100613438B1 (ko) * | 1999-11-17 | 2006-08-18 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정 표시장치 및 그의 제조방법 |
-
2000
- 2000-09-27 JP JP2000293760A patent/JP3611511B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-24 EP EP01308110A patent/EP1193671B1/en not_active Expired - Lifetime
- 2001-09-24 DE DE60105365T patent/DE60105365T2/de not_active Expired - Lifetime
- 2001-09-26 US US09/962,166 patent/US6700571B2/en not_active Expired - Lifetime
- 2001-09-27 CN CNB011411015A patent/CN1157703C/zh not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008268971A (ja) * | 2000-12-04 | 2008-11-06 | Nokia Corp | 画面上の画像フレームを更新する方法及び表示システム |
| WO2004077393A1 (ja) * | 2003-02-25 | 2004-09-10 | Mitsubishi Denki Kabushiki Kaisha | マトリクス型表示装置及びその表示方法 |
| US7643023B2 (en) | 2003-02-25 | 2010-01-05 | Mitsubishi Electric Corporation | Matrix type display device and display method thereof |
| JP2006030389A (ja) * | 2004-07-13 | 2006-02-02 | Alpine Electronics Inc | 情報処理装置、システム、表示方法およびプログラム |
| JP2006079101A (ja) * | 2004-09-10 | 2006-03-23 | Magnachip Semiconductor Ltd | Ｔｄｃパネルの駆動方法及び駆動装置 |
| KR101474957B1 (ko) * | 2006-01-24 | 2014-12-22 | 쇼오트 아게 | 유리 제조 장치 |
| JP2007248965A (ja) * | 2006-03-17 | 2007-09-27 | Yazaki Corp | グラフィック表示装置及びグラフィック表示方法 |
| JP2008216362A (ja) * | 2007-02-28 | 2008-09-18 | Optrex Corp | 表示装置の駆動装置 |
| JP2009129685A (ja) * | 2007-11-22 | 2009-06-11 | Nichia Corp | 照明装置、照明ユニット及びディスプレイ |
| US8743132B2 (en) | 2009-12-24 | 2014-06-03 | Megachips Corporation | Setting control apparatus and method for operating setting control apparatus |
| JP2011133651A (ja) * | 2009-12-24 | 2011-07-07 | Mega Chips Corp | 設定制御装置、および設定制御装置の動作方法 |
| JP2013130859A (ja) * | 2011-12-20 | 2013-07-04 | Samsung Electronics Co Ltd | ディスプレイコントローラ、イメージデータ処理システム、及び携帯用装置のディスプレイデータ処理方法 |
| KR101861723B1 (ko) | 2011-12-20 | 2018-05-30 | 삼성전자주식회사 | 티어링과 플리커를 방지하기 위한 동기 신호를 조절하는 장치들과 그 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60105365D1 (de) | 2004-10-14 |
| CN1347069A (zh) | 2002-05-01 |
| EP1193671A2 (en) | 2002-04-03 |
| JP3611511B2 (ja) | 2005-01-19 |
| CN1157703C (zh) | 2004-07-14 |
| EP1193671B1 (en) | 2004-09-08 |
| US6700571B2 (en) | 2004-03-02 |
| DE60105365T2 (de) | 2005-09-29 |
| US20020041277A1 (en) | 2002-04-11 |
| EP1193671A3 (en) | 2003-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3611511B2 (ja) | マトリクス型表示装置及び画像データ表示方法並びに携帯情報端末装置 | |
| JP3659139B2 (ja) | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
| KR100445285B1 (ko) | 표시 장치 | |
| US7567092B2 (en) | Liquid crystal display driver including test pattern generating circuit | |
| JP3755585B2 (ja) | 表示コントローラ、表示ユニット及び電子機器 | |
| JP3578141B2 (ja) | 表示ドライバ、表示ユニット及び電子機器 | |
| CN101159124B (zh) | 显示驱动控制电路以及显示系统 | |
| JP3674488B2 (ja) | 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器 | |
| JP2002091396A (ja) | 表示装置及びその制御方法 | |
| KR20040073948A (ko) | 표시 장치 구동 디바이스 | |
| EP0918278A1 (en) | Circuit for simultaneous driving of liquid crystal display panel and television | |
| JP2008233925A (ja) | 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器 | |
| JP4910499B2 (ja) | 表示ドライバ、電気光学装置、電子機器及び駆動方法 | |
| JP2006017804A (ja) | 表示パネル用制御装置及びそれを有する表示装置 | |
| JPH08278769A (ja) | マイクロコンピュータ | |
| JP2006146885A (ja) | 送信回路、受信回路、差動インタフェース装置、表示コントローラ、表示ユニット及び電子機器 | |
| KR100741904B1 (ko) | 액정표시장치 및 그 구동방법 | |
| JP2007316380A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JP3933176B2 (ja) | 表示コントローラ、表示ユニット及び電子機器 | |
| JP3944748B2 (ja) | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
| JP2002311922A (ja) | 液晶表示装置、画像表示応用機器、液晶表示方法、およびプログラム | |
| JP2001272650A (ja) | 液晶パネル駆動装置及び情報携帯機器 | |
| JP2002268609A (ja) | 液晶表示装置 | |
| JP2002268608A (ja) | 液晶表示装置及びこれを用いた画像表示応用装置 | |
| JP2002123222A (ja) | 液晶表示装置、情報携帯機器、媒体及び情報集合体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |