KR20060128982A - 디스플레이 방법 및 디스플레이 시스템 - Google Patents

디스플레이 방법 및 디스플레이 시스템 Download PDF

Info

Publication number
KR20060128982A
KR20060128982A KR1020067015433A KR20067015433A KR20060128982A KR 20060128982 A KR20060128982 A KR 20060128982A KR 1020067015433 A KR1020067015433 A KR 1020067015433A KR 20067015433 A KR20067015433 A KR 20067015433A KR 20060128982 A KR20060128982 A KR 20060128982A
Authority
KR
South Korea
Prior art keywords
display
source
instant
period
line
Prior art date
Application number
KR1020067015433A
Other languages
English (en)
Inventor
그리프 페트루스 엠 드
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34814354&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20060128982(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060128982A publication Critical patent/KR20060128982A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

디스플레이 방법은 소스 데이터(SDA), 및 소스 프레임 레이트(SFR)를 갖는 소스 프레임 동기화 인스턴트 (SSI)를 포함하는 이미지를 생성하는 단계(1)를 포함한다. 소스 데이터(SDA)는 소스 프레임 동기화 인스턴트(SSI)에 의해 결정된 시작 어드레스(DSA)를 갖는 제 1 어드레스 포인터(AP1)의 제어 하에 프레임 메모리(5)에 저장된다(2). 판독 기간(RP) 동안, 디스플레이 데이터(DDA)는 디스플레이 프레임 레이트(DFR)를 갖는 디스플레이 프레임 동기화 인스턴트(DSI)에 의해서 결정된 시작 어드레스(SSA)를 갖는 제 2 어드레스 포인터(AP2)의 제어 하에 메모리(5)로부터 판독된다(2). 디스플레이 데이터(DDA)는 매트릭스 디스플레이(4) 상에 디스플레이된다(3). 소스 프레임 레이트(SFR) 또는 디스플레이 프레임 레이트(DFR)는, 안정적인 상황에서, 제 1 어드레스 포인터(AP1), 및 판독 기간(RP) 동안에 고정된 극성을 갖는 시간 오프셋(TO)을 두고 시작된 제 2 어드레스 포인터(PA2)를 획득하도록 제어된다(2).

Description

디스플레이 방법 및 디스플레이 시스템{DISPLAYING ON A MATRIX DISPLAY}
본 발명은 디스플레이 방법 및 시스템에 관한 것이다. 디스플레이 시스템은 이미지 소스와, 멀티미디어 모바일 폰 및/또는 휴대형 컴퓨터와 같이 이미지 소스로부터의 이미지를 디스플레이하는 매트릭스 디스플레이를 모두 포함한다. 이미지 소스는 디스플레이 시스템 내에 내장된 카메라일 수도 있지만 반드시 그러한 것은 아니다.
US-A-5,764,240에는 공용 버퍼 내에 저장된 비디오 데이터보다 그래픽 데이터를 공용 버퍼로부터 더 빠르게 판독함으로써 야기되는 비디오 티어링(video tearing)을 보상하는 비디오 및 그래픽 디스플레이 시스템이 개시되어 있다. 비디오 데이터는 픽셀 데이터의 스캔 라인을 포함하는 비디오 필드 내에 배열된다. 프로세서는 현재 비디오 필드의 비디오 데이터를 버퍼 내에 저장하는 것보다 더 빠른 레이트로 그래픽 데이터를 버퍼로부터 판독하는 스캔 라인 추월(scan line of overtake)을 결정한다. 발생기는 공용 버퍼 내에 저장된 현재 비디오 필드의 적어도 하나의 스캔 라인 및 공용 버퍼 내에 저장된 이전 비디오 필드의 적어도 하나의 스캔 라인의 내삽으로서 적어도 하나의 비디오 스캔 라인을 제공한다. 멀티플렉서는 공용 버퍼 및 발생기로부터 비디오 스캔 라인을 수신하며, 어떤 스캔 라인 추월도 존재하지 않는 경우에는 공용 버퍼로부터의 비디오 스캔 라인을 디스플레이에 제공하고 스캔 라인 추월이 존재하는 경우에는 발생기로부터의 내삽된 비디오 스캔 라인을 디스플레이에 제공한다.
본 발명의 목적은 비디오 내삽기를 필요로 하지 않고서도 비디오 티어링 효과의 발생을 방지하는 디스플레이 방법을 제공하는 것이다.
본 발명은 독립항에 의해서 규정된다. 유리한 실시예는 독립항에서 규정된다.
본 발명에 따른 디스플레이 방법은 소스 데이터와, 소스 프레임 레이트로 발생하는 소스 프레임 인스턴트를 포함하는 입력 이미지를 생성하는 단계를 포함한다. 입력 이미지는 비디오 라인의 프레임으로 구성된다. 프레임은 또한 필드라고도 지칭된다. 소스 프레임은 소스 프레임 레이트로 서로 연속한다. 또한, 입력 이미지의 비디오 라인은 소스 비디오 라인이라고 지칭되며, 입력 이미지의 프레임은 소스 프레임이라고 지칭된다. 소스 프레임의 시작은 소스 프레임 동기화 펄스에 의해서 표시되는데, 이 소스 프레임 동기화 펄스는 보다 일반적으로는 소스 프레임 동기화 인스턴트라고 지칭된다. 소스 데이터는 입력 이미지를 나타낸다. 예를 들어, 입력 이미지는 카메라에 의해서 또는 통신 링크를 통해서 공급될 수도 있다.
본 방법은 제 1 어드레스 포인터 - 제 1 어드레스 포인터의 시작 어드레스는 소스 프레임 동기화 인스턴트에 의해서 결정됨 - 의 제어 하에 소스 데이터를 프레임 메모리에 저장하는 단계를 더 포함한다. 예를 들어, 메모리가 N개의 비디오 라인을 저장하고 있는 경우, 소스 비디오 라인 프레임의 시작을 나타내는 소스 프레임 동기화 인스턴트는 제 1 어드레스 포인터가 메모리의 제 2 라인을 가리키게 하며, 소스 비디오의 제 1 라인은 메모리의 이 제 1 라인 내에 기록된다. 소스 비디오의 제 2 라인이 메모리 내에 기록되어야 하는 경우, 어드레스 포인터는 소스 비디오의 최종 라인이 메모리의 최종 라인에 기록될 때까지 메모리의 다음 라인 등을 가리키도록 변경된다. 소스 비디오의 다음 프레임의 제 1 라인은 메모리의 제 1 라인 등에 다시 기록될 것이다. 메모리는 실질적으로는 비디오의 라인으로 조직될 필요가 없다. 그것은 기록 및 판독 모두가 동일한 어드레스 시퀀스를 수행하기에 충분하다.
본 방법은 비디오를 매트릭스 디스플레이 상에 디스플레이하는 단계를 더 포함한다. 매트릭스 디스플레이 상에 디스플레이될 비디오는 디스플레이 데이터 또는 디스플레이 이미지라고 지칭되며, 이 디스플레이 데이터 또는 디스플레이 이미지는 각각 디스플레이 프레임 및 디스플레이 라인이라고 지칭되는 라인의 프레임을 포함한다. 일반적으로, 선택 드라이버는 매트릭스 디스플레이의 픽셀의 라인을 하나씩 선택하도록 제어되고, 데이터 드라이버는 데이터 신호를 픽셀의 선택된 라인에 평행하게 공급한다. 디스플레이 프레임의 시작은 디스플레이 프레임 레이트로 발생하는 디스플레이 프레임 동기화 인스턴트에 의해서 표시된다. 디스플레이 데이터는 제 2 어드레스 포인터의 제어 하에 메모리로부터 판독되며, 제 2 어드레스 포인터의 시작 어드레스는 디스플레이 프레임 동기화 인스턴트에 의해서 결정된다. 매트릭스 디스플레이 상에 디스플레이되어야 하는 디스플레이 이미지는 입력 이미지가 저장되어 있는 동일한 프레임 메모리로부터 판독된다. 디스플레이 매트릭스 상의 데이터가 메모리로부터 실질적으로 판독되는 기간은 판독 기간이라고 지칭된다. 디스플레이된 이미지의 총 리프레쉬 기간(total refresh period)은 이 판독 기간과 동일할 수도 있다. 그러나, 2개의 연속적인 판독 기간 사이에 휴지 기간(idle period)이 존재하는 경우, 디스플레이의 리프레쉬 기간은 판독 기간과 휴지 기간의 합이다. 이러한 휴지 기간은 판독 기간과의 간섭 없이 이미지를 랜덤하게 업데이트할 수 있도록 존재할 수도 있다. 이것은, 예를 들어 온-보드(on-board) 카메라를 구비한 휴대형 전화와 같은 모바일 응용에 특히 적절할 수 있다.
US-A-5,764,240에 개시되어 있는 바와 같이, 일반적으로, 제 1 어드레스 포인터 및 제 2 어드레스 포인터는 서로에 대해서 비동기적이다. 메모리로부터의 비디오 프레임 판독은 메모리 내로의 다음 비디오 프레임 저장을 추월할 수도 있다. 디스플레이 드라이버가 메모리로부터 비디오 데이터를 판독하는 레이트보다 더 느린 레이트로 비디오 데이터가 공용 프레임 메모리에 저장되는 경우, 초기에, 다음 비디오 프레임의 비디오 라인의 저장은 이전에 저장된 비디오 프레임의 비디오 라인의 검색에 선행한다. 따라서, 디스플레이의 상측에는, 이전에 저장된 프레임의 비디오가 디스플레이된다. 그러나, 비디오 라인의 판독이 비디오 라인의 기록을 추월하는 인스턴트에서, 다음 비디오 프레임이 디스플레이될 것이다. 따라서, 다음 비디오 프레임은 추월 지점으로부터 디스플레이의 바닥측을 향해서 디스플레이된다. 이것은 2개의 연속적인 프레임의 비디오 이미지가 상이한 경우에 디스플레이의 상부에 디스플레이된 비디오 이미지와 디스플레이의 하부에 디스플레이된 이미지 사이의 시프트를 유발할 수도 있다. 이 시프트는 비디오 티어링(video tearing)이라고 지칭된다.
본 발명에 따르면, 소스 프레임 레이트 또는 디스플레이 프레임 레이트는, 안정적인 상황에서, 제 1 포인터, 및 판독 기간 동안 고정된 극성을 갖는 시간 오프셋을 두고 시작되는 제 1 및 제 2 포인터를 획득하도록 제어된다. 따라서, 비디오 소스의 프레임 레이트가 제어되거나 매트릭스 디스플레이의 프레임 레이트가 제어되어, 어드레스 포인터는 판독 기간 동안에 서로 추월하지 않을 것이다. 어드레스 포인터가 추월하지 않도록 하는 것은, 그러한 어드레스 포인터가 극성이 변경되지 않은 오프셋을 두고 시작된다는 사실로부터 명백하다. 따라서, 메모리로부터의 데이터의 디스플레이 프레임 판독 시작 시에 제 1 포인터가 제 2 포인터를 뒤따르는(lag) 경우, 제 1 포인터는 여전히 데이터의 이 디스플레이 프레임의 판독 끝에서도 제 2 포인터를 뒤따르게 된다.
오프셋의 비변경 극성이 다양한 방식으로 도달할 수 있다는 것은 당업자에게 명백하다. 예를 들어, 비디오 소스 및 디스플레이의 프레임 레이트는 이러한 프레임의 위상이 고정적인 관계를 갖도록 제어되는 동안에 실질적으로 동일하게 되도록 제어될 수도 있다. 이것은 잘 알려진 하드웨어 또는 소프트웨어 위상 고정 루프(Phase Locked Loop: PLL)로 가능하다. 그러나, 위상이 반드시 고정적인 관계를 가질 필요는 없으며, 위상은 추월이 발생하지 않는 한 변화할 수도 있다. 메모리의 판독 주파수가 기록 주파수의 2배인 경우, 판독 기간 동안에 발생하는 추월을 방지하는 것이 여전히 가능하다. 그러나, 이제, 프레임 레이트 및 위상의 제어는 본 발명에 따른 실시예로부터 명백하게 되는 바와 같이 더욱 엄격해야 한다.
또한, 어떻게 프레임 레이트가 영향을 받을 수 있는지는 당업자에게 명백하다. 일반적으로, 프레임 레이트는 프레임 내의 라인 수 및 라인의 지속기간(라인 기간이라고도 지칭됨)에 의해서 결정된다. 일반적으로, 라인 카운터는 클록 펄스를 카운트하여 라인 기간을 결정하는 데 사용되며, 프레임 기간은 라인을 카운트함으로써 결정된다. 따라서, 프레임 레이트는 클록 주파수, 라인 내에서 카운트될 클록 펄스의 수, 프레임 내에서 카운트될 라인의 수, 또는 이러한 가능성의 조합을 변경함으로써 영향을 받을 수 있다. 휴지 기간이 2개의 연속적인 판독 기간 사이에 존재하는 경우, 또한 이 휴지 기간의 지속기간도 제어될 수 있다.
제 1 및 제 2 어드레스 포인터는 디스플레이가 업데이트되지 않음에 따라 추월이 보이지 않는 판독 이외의 시간에 서로 추월할 수도 있음에 유의해야 한다.
본 발명에 따르면, 비디오 소스 또는 매트릭스 디스플레이의 프레임 레이트를 제어함으로써 판독 기간 동안의 추월 발생을 방지하는 것이 가능하다. 종래기술 US 5,764,240에서 사용된 내삽기는 요구되지 않는다.
소스의 비디오 신호를 매트릭스 디스플레이의 프레임 레이트와는 상이한 프레임 레이트로 매트릭스 디스플레이 상에 디스플레이하는 것은 흔히 있는 일임에 유의해야 한다. 그러나, 일반적으로, 매트릭스 디스플레이의 프레임 레이트는 고정되어 있고, 스칼라는 소스 비디오 신호를 매트릭스 디스플레이 상에 디스플레이하는 데 적합한 비디오 신호로 변환하는 데 사용된다. 이러한 스칼라는 입력 비디오를 내삽하거나, 또는 입력 프레임을 떨어뜨린다. 본 발명에 따르면, 바람직하게는, 매트릭스 디스플레이의 프레임 레이트가 비디오 소스의 프레임 레이트를 맞추도록 변화된다.
실시예에서, 디스플레이 레이트는 판독 기간 동안에 제 1 포인터에 대해서 항상 뒤따르고 있는 제 2 포인터를 획득하도록 제어되거나, 또는 그 반대가 되도록 제어된다. 이것은 소스 프레임 레이트와 디스플레이 프레임 레이트를 비교함으로써, 또한 그에 따라서 소스 프레임 레이트 또는 디스플레이 레이트를 변화시킴으로써 달성될 수 있다. 예를 들어, 제 2 포인터가 제 1 포인터를 뒤따르고 있고, 디스플레이 레이트가 소스 프레임 레이트보다 높은 경우에는 디스플레이 레이트가 감소하며, 그 반대의 경우도 가능하다. 티어링이 발생하지 않을 판독 기간 동안에 포인터가 교차하지 않는 한, 정확한 위상 관계는 중요하지 않다.
실시예에서, 소스 또는 디스플레이의 프레임 레이트는 실질적으로 동일한 소스 및 디스플레이의 프레임 레이트를 획득하도록 제어된다. 또한, 일 측면에서는 소스 및 다른 측면에서는 디스플레이의 바로 인접하는 연속적인 프레임 동기화 인스턴트의 시간적인 발생 차이는 이러한 차이점을 실질적으로 일정하게 유지시키도록 결정된다. 이것은 제 1 포인터와 제 2 포인터 사이의 위상 관계가 고정되며, 이에 따라 판독 기간 동안에 추월이 발생할 수 있다는 이점이 있다.
실시예에서, 제 1 포인터와 제 2 포인터 사이의 시간 차이는 실질적으로 소스 프레임 기간의 절반과 같다. 이 방식에 있어서, 위상 마진(phase margin)은 최적이다. 소스 및 디스플레이의 프레임 동기화 인스턴트의 위상은 추월이 발생하기 전에 대략 프레임의 절반 이상이 변화할 수도 있다. 따라서, 위상 시프트를 정정할 시간은 충분하다.
실시예에서, 매트릭스 디스플레이의 드라이버의 클록 주파수가 변화된다. 디스플레이 프레임 기간은 사전결정된 수의 클록 펄스를 카운트함으로써 결정된다. 초기에 설명한 바와 같이, 그에 따라 이 클록 주파수는 프레임 내의 라인의 수가 일정하게 유지되는 경우에 디스플레이 프레임 기간의 지속기간에 영향을 끼칠 수도 있다.
실시예에서, 매트릭스 디스플레이의 드라이버의 클록 주파수가 변화된다. 초기에 설명한 바와 같이, 이 클록 주파수는 프레임 내의 라인의 수가 일정하게 유지되는 경우에 디스플레이 라인 기간 및 그에 따른 디스플레이 프레임 기간의 지속기간에 영향을 끼칠 수도 있다.
실시예에서, 디스플레이 프레임 기간의 지속기간은 디스플레이 드라이버의 라인 카운터에서 카운트될 클록 펄스의 수를 변경하여 디스플레이 라인의 라인 기간의 지속시간을 적응시킴으로써 변화된다.
실시예에서, 디스플레이 프레임은 메모리 내의 데이터가 판독되어 매트릭스 디스플레이 상에 디스플레이된 이미지를 업데이트하는 판독 기간과, 어떤 데이터도 메모리로부터 판독되지 않고 매트릭스 디스플레이 상의 디스플레이가 변경되지 않는 휴지 기간을 포함한다. 이러한 휴지 기간은 판독 기간과의 간섭없이 이미지를 랜덤하게 업데이트할 수 있도록 나타날 수 있다. 현재, 디스플레이 프레임 레이트는 휴지 기간의 지속기간을 변화시킴으로써 변화할 수 있다.
실시예에서, 디스플레이 프레임 레이트는 실질적으로 소스 프레임 레이트의 2배가 되도록 제어된다. 이것은 소스의 프레임 레이트가 너무 느려서 디스플레이 레이트가 동일하게 낮은 레이트를 갖는 경우의 프레임 명멸(flicker)을 방지할 수 없는 경우와 특히 관련된다. 명멸 양은 소스 프레임 레이트에 대해서 디스플레이 레이트가 2배가 됨으로써 감소하거나 완전히 방지된다. 소스 프레임 동기화 인스턴트와 디스플레이 프레임 동기화 인스턴트 사이의 위상은, 다음 비디오 프레임의 제 1 라인이 제 1 어드레스 포인터의 제어 하에 기록되기 전에, 제 2 포인터의 제어 하에 현재 비디오 프레임의 제 1 라인을 메모리로부터 판독하도록 제어된다. 다음 비디오 프레임의 제 1 라인이 제 2 포인터의 제어 하에 판독되는 경우, 제 1 포인터는 메모리의 어드레스 공간을 대략 절반 정도로 메모리 내의 다음 비디오 프레임을 충진하기 시작했다. 다음 비디오 프레임의 최종 라인이 제 2 포인터의 제어 하에 판독되는 경우, 제 1 포인터는 메모리 내의 다음 비디오 프레임의 최종 라인을 이미 저장하도록 기록 프로세스를 제어했음에 틀림없다. 그 다음, 다음 비디오 프레임의 최종 라인이 판독된 후, 그에 따라 판독 기간 이외에, 제 2 포인터는 후속 프레임의 시작 시에 다시 선도되는 제 1 포인터를 추월해야 한다. 본 발명에 따른 이 실시예에서는, 그에 따라 티어링 효과를 유발하지 않고서 데이터를 메모리 내에 기록하는 레이트의 2배로 데이터를 메모리로부터 판독하는 것이 가능하다.
실시예에서, 디스플레이 프레임은 메모리 내의 데이터가 매트릭스 디스플레이 상에 디스플레이된 이미지를 업데이트하는 데 사용되는 판독 기간과, 어떤 데이터도 메모리로부터 판독되지 않는 휴지 기간을 포함한다. 디스플레이의 프레임 레이트는, 어떤 소스 신호도 존재하지 않을 때 발생하며 소스의 프레임 레이트보다 더 낮은 자유 실행 프레임 레이트(free running frame rate)를 얻도록 제어된다. 판독 기간의 지속시간은 소스의 프레임 기간보다 더 짧다. 따라서, 안정한 상황에서, 소스 프레임 동기화 인스턴트는 휴지 기간 동안에 발생할 것이다. 소스 프레임 동기화 인스턴트의 발생은 디스플레이 프레임의 리셋을 유발하며, 그에 따라 다음 디스플레이 프레임의 시작을 트리거한다. 디스플레이 프레임의 시작은 소스 동기화 인스턴트와 고정적 관계를 갖고, 제 2 어드레스 포인터는 제 1 포인터에 대해서 고정적 오프셋을 가지며, 그에 따라 안정한 상황에서 어떤 추월도 발생하지 않을 것이다.
안정한 상황에 도달하지 않는 경우, 여전히 소스 동기화 인스턴트의 발생은 디스플레이 프레임의 재시작을 트리거한다. 소스 동기화 인스턴트가 휴지 기간의 시간 전에 발생하고 시스템이 구동되기 시작되는 경우, 디스플레이 프레임 레이트가 정확히 말해서 소스 프레임 레이트보다 다소 더 높다면 다음 소스 동기화 인스턴트는 휴지 기간에서 발생할 것이다. 디스플레이 프레임 레이트는 소스 동기화 인스턴트가 휴지 기간 이외에서 반복적으로 발생한다면 조절되어야 한다. 소스 동기화 인스턴트가 휴지 기간 이후에 발생한다면, 휴지 기간의 지속시간은 확장되어야 한다.
실시예에서, 디스플레이 프레임 레이트는 실질적으로 소스 프레임 레이트의 2배이다. 현재, 소스 프레임 동기화 인스턴트가 발생하는 경우에는 디스플레이 프레임이 재개되고, 어떤 소스 프레임 동기화도 발생하지 않는다면, 자유 실행 디스플레이 프레임 기간이 발생한다.
본 발명의 이들 양상 및 그 밖의 양상은 이하에서 설명하는 실시예로부터 명백하며, 이러한 실시예를 참조하여 명료하게 설명될 것이다.
도 1은 본 발명에 따라 이미지 소스에 의해 공급된 이미지를 매트릭스 디스플레이 상에 디스플레이하는 시스템의 블록도,
도 2는 이미지 소스에 의해 공급된 이미지를 매트릭스 디스플레이 상에 디스플레이하는 시스템의 더욱 상세한 블록도,
도 3은 본 발명의 실시예에 따른 메모리의 어드레스 공간 내의 어드레스 포인터를 나타낸 도면,
도 4(a) 내지 도 4(c)는 본 발명의 실시예에 따라 디스플레이의 프레임 레이트를 제어함으로써 획득한 어드레스 포인터의 관계를 명료하게 설명하는 타이밍도,
도 5(a) 내지 도 5(e)는 본 발명의 실시예에 따른 메모리의 어드레스 공간 내의 어드레스 포인터를 나타낸 도면,
도 6(a) 내지 도 6(c)는 본 발명의 실시예에 따라 디스플레이의 프레임 레이트를 제어함으로써 획득한 어드레스 포인터의 관계를 명료하게 설명하는 타이밍도,
도 7(a) 내지 도 7(c)는 본 발명의 실시예에 따라 디스플레이의 프레임 레이트를 제어함으로써 획득한 어드레스 포인터의 관계를 명료하게 설명하는 타이밍도,
도 8(a) 내지 도 8(c)는 본 발명의 실시예에 따라 디스플레이의 프레임 레이트를 제어함으로써 획득한 어드레스 포인터의 관계를 명료하게 설명하는 타이밍도이다.
도 1은 본 발명에 따라 이미지 소스에 의해 공급된 이미지를 매트릭스 디스플레이 상에 디스플레이하는 시스템의 블록도를 나타낸다. 이미지 소스(1)는 소스 데이터(SDA) 및 소스 동기화 신호(SSY)(도 2 참조)를 포함하는 소스 이미지를 공급한다. 소스 동기화 신호(SSY)는 소스 프레임 동기화 인스턴트(SSI)를 포함한다. 이미지 소스는, 예를 들어 디지털 카메라이다. 대안으로, 디지털 카메라가 셀 폰의 일부가 아니라 셀 폰에 접속(클릭 온)될 수 있는 액세서리인 경우, 이미지 소스(1)는 셀 폰의 커넥터 단자이다. 다른 실시예에서, 이미지 소스(1)는 이미지를 수신하는 안테나이다. 이러한 실시예 모두는 명백히 청구되는 발명의 범주 내에 있다. 디스플레이 드라이버(3)는 드라이브 신호(DR)를 공급하여 디스플레이 이미지를 디스플레이하도록 매트릭스 디스플레이(4)를 구동한다. 일반적으로, 매트릭스 디스플레이(4)는 소스 데이터(SDA)의 해상도와는 상이한 고유의 해상도를 갖는다. 소스 데이터(SDA)와 매트릭스 디스플레이(4)의 해상도는 라인 내의 픽셀 수 및 프레임 내의 라인 수에 의해서 정의된다. 소스 데이터(SDA) 및 디스플레이(4) 의 해상도가 동일한 경우, 소스 데이터(SDA)가 디스플레이(4)의 완전한 디스플레이 어레이를 포괄해야 하는 경우만 아니면, 소스 데이터(SDA)는 디스플레이(4) 상에 직접 디스플레이될 수 있다. 흔히, 그 밖의 정보는 소스 데이터(SDA)에 인접한 디스플레이(4) 상에 디스플레이되어야 한다.
종래기술에 있어서, 소스 데이터(SDA)의 해상도 및 디스플레이(4) 상의 사용가능 영역의 해상도가 상이한 경우, 소스 데이터(SDA)의 해상도는 메모리(5) 내에 저장되기 이전에 사용가능 영역의 해상도로 변환되어야 한다. 일반적으로, 종래기술에 있어서, 메모리는 2개 프레임의 정보를 저장할 수 있다. 기록 포인터(AP1)는 메모리 중 하나에 소스 데이터를 저장하는 것을 제어한다. 판독 포인터(AP2)는 메모리 중 다른 하나로부터 디스플레이 데이터를 판독하는 것을 제어한다. 기록 포인터(AP1)는 이미지 소스의 동기화 펄스(SSY)로 로킹(lock)되고, 포인터(AP2)는 디스플레이(4)의 동기화로 로킹된다. 포인터(AP1, AP2)가 비동기식이라는 점이 아니라, 2개의 프레임 메모리가 요구된다는 점이 문제가 된다.
본 발명에 따르면, 메모리(5)만이 하나의 프레임을 저장해야 하며, 이미지 소스(1)의 프레임 레이트 또는 디스플레이 드라이버(3)의 프레임 레이트 중 어느 하나는 기록 포인터(AP1)와 판독 포인터(AP2)가 사전결정된 관계를 갖도록 변경된다. 이 사전결정된 관계는 디스플레이 데이터(DDA)가 메모리(5)로부터 판독되는 판독 기간 동안에 기록 포인터(AP1)와 판독 포인터(AP2)가 서로 교차하지 않도록 선택된다. 포인터(AP1)와 포인터(AP2)가 교차하는 경우, 상이한 소스 프레임이 교차 전후에 디스플레이되며, 그 결과로 티어링 효과가 발생한다. 티어링 효과를 방 지하기 위해서, 판독 포인터(AP2)는 메모리(5)의 전체 판독 사이클 동안에 기록 포인터를 앞서든지 뒤를 잇든지 해야 한다. 따라서, 메모리(5)로부터 판독된 디스플레이 데이터(DDA)의 제 1 라인이 소스 데이터(SDA)의 제 1 라인의 메모리(5) 내로의 기록 이전에 발생하는 경우, 디스플레이 데이터(DDA)의 제 2 라인 등도 소스 데이터(SDA)의 제 2 라인 등이 메모리(5) 내로 기록되기 이전에 메모리(5)로부터 판독되어야 한다.
소스 데이터(SDA)는 제어기(2)에 의해 발생하는 기록 포인터(AP1)의 제어 하에 메모리(5) 내에 저장된다. 기록 포인터(AP1)는 소스 데이터(SDA)의 프레임을 순차적으로 저장하도록 메모리(5)의 어드레스 위치를 가리킨다. 제어기(2)는 기록 포인터(AP1)의 시작 어드레스를 정의하는 소스 프레임 동기화 인스턴트(SSI)를 수신한다. 소스 데이터(SDA)가 메모리(5) 내에 저장되는 시퀀스는, 저장된 데이터가 동일한 시퀀스와 함께 판독되지 않는 한, 관련되지 않는다. 일반적으로, 소스 데이터(SDA)는 라인 방향으로 저장되고, 소스 프레임 동기화 인스턴트(SSI)는 소스 데이터(SDA)의 제 1 라인을 저장하도록 기록 어드레스 포인터(AP1)가 메모리(5)의 제 1 라인을 지시하게 한다. 소스 동기화 신호(SSY)의 소스 라인 동기화 인스턴트(도시하지 않음)는 소스 데이터(SDA)의 다음 라인이 저장되어야 할 때 메모리의 다음 라인을 가리키도록 기록 어드레스 포인터(AP1)의 증가를 제어한다.
소스 데이터(SDA)는 판독 포인터(AP2)의 제어 하에 메모리(5)로부터 판독된다. 메모리(5)로부터 판독된 데이터는 디스플레이 데이터(DDA)라고 지칭되지만 실질적으로는 저장된 소스 데이터(SDA)와 같다. 판독 포인터(AP2)의 시작 인스턴트 는 디스플레이 프레임 동기화 인스턴트(DSI)에 의해서 결정된다. 디스플레이 프레임 동기화 인스턴트(DSI)는 디스플레이 데이터(DDA)의 제 1 라인을 판독하도록 판독 어드레스 포인터(AP2)가 메모리(5)의 제 1 라인을 가리키게 한다. 디스플레이 라인 동기화 인스턴트(도시하지 않음)는 디스플레이 프레임 동기화 인스턴트(DSI)를 동반하여, 디스플레이 데이터(DDA)의 다음 라인이 판독되어야 할 때 메모리의 다음 라인을 가리키도록 판독 어드레스 포인터(AP2)의 증가를 제어한다.
본 발명에 따른 일 실시예에서, 제어기(2)는 디스플레이 드라이버(3)로부터 디스플레이 프레임 동기화 인스턴트(DSI)를 수신하며, 이러한 디스플레이 프레임 동기화 인스턴트(DSI)에 기반하여 판독 포인터(AP2)의 시작 인스턴트를 규정한다. 따라서, 이제, 메모리(5)로부터의 판독은 디스플레이 동기화로 로킹된다. 제어기(2)에 의해 발생한 제어 신호(CO1)는 이미지 소스(1)의 프레임 레이트를 제어하여, 동기화 인스턴트(SSI)와 동기화 인스턴트(DSI) 사이의 사전결정된 관계 및 그에 따른 포인터(AP1)와 포인터(AP2) 사이의 사전결정된 관계를 획득한다.
본 발명에 따른 다른 실시예에서, 제어기(2)는 디스플레이 프레임 동기화 인스턴트(DSI)를 디스플레이 드라이버(3)에 공급한다. 제어기(2)는 디스플레이 프레임 동기화 인스턴트(DSI) 또는 별도의 제어 신호(CO2)로 디스플레이 드라이버(3)의 프레임 레이트를 제어하여 동기화 인스턴트(SSI)와 동기화 인스턴트(DSI) 사이의 사전결정된 관계 및 그에 따른 포인터(AP1)와 포인터(AP2) 사이의 사전결정된 관계를 획득한다.
일반적으로, 디스플레이 드라이버(3)는 클록 신호(CLK)를 수신하여, 내부 프 로세스를 클록한다. 시스템의 동작은 도 2에서 더욱 상세히 설명될 것이다.
도 2는 이미지 소스에 의해 공급된 이미지를 매트릭스 디스플레이 상에 디스플레이하는 시스템의 상세한 블록도를 나타낸다. 도 2는 이미지 소스로서의 카메라(1)와 디스플레이로서의 TFT 능동 매트릭스 디스플레이(4)를 포함하는 휴대형 무선 통신 디바이스에 대해 명료히 설명한다.
카메라(1)는 소스 데이터(SDA)와 라인 및 프레임 동기화 신호(SSY)를 공급한다. 동기화 신호(SSY)는 코드를 나타내는 펄스 또는 시간일 수도 있다. 소스 데이터(SDA)는 기록 어드레스 포인터(AP1)의 제어 하에 메모리(5) 내로 기록되고, 소스 데이터(SDA)는 판독 어드레스 포인터(AP2)(판독 포인터라고도 지칭됨)의 제어 하에 디스플레이 데이터(DDA)로서 메모리(5)로부터 판독된다.
선택 드라이버(31)는 제어 신호(CS1)를 수신하여 선택 신호를 매트릭스 디스플레이(4)의 선택 전극(SE)에 공급한다. 데이터 드라이버(30)는 디스플레이 데이터(DDA) 및 제어 신호(CS2)를 수신하여, 데이터 신호를 매트릭스 디스플레이(4)의 데이터 전극(DE)에 공급한다. 픽셀(40)은 데이터 전극(DE) 및 선택 전극(SE)의 교차점과 연관된다. 일반적으로, 선택 전극(SE)은 하나씩 선택되며, 픽셀(40)의 열(column)에 공급되는 데이터 신호는 선택 전극(SE) 중 선택된 하나의 전극과 연관된 픽셀(40)에만 영향을 미칠 것이다.
타이밍 및 동기화 발생기(32)(또한 타이밍 발생기라고도 지칭됨)는 제어 신호(CS1, CS2) 및 디스플레이 동기화 신호를 공급한다. 디스플레이 동기화 신호는 디스플레이(4)의 프레임 스캔을 나타내는 디스플레이 프레임 동기화 인스턴트(DSI) 를 포함한다. 디스플레이 프레임 동기화 인스턴트(DSI)는 디스플레이(4)의 제 1 선택 전극(SE)과 연관된 픽셀(40)의 제 1 행(row)이 선택된 시간의 인스턴트를 나타낸다. 일반적으로, 제 1 선택 전극(SE)은 디스플레이(4)의 상부 선택 전극이다. 타이밍 발생기(32)의 가능한 실시예는 클록 발생기(322), 라인 카운터(321) 및 프레임 카운터(320)를 포함하는 것으로 도시된다. 클록 발생기(322)는 클록 신호(CLK)를 발생시킨다. 라인 카운터(312)는 클록 신호(CLK)의 사전결정된 수의 클록 펄스를 카운트하여 라인 포인터(LP)를 획득한다. 일반적으로, 라인 포인터(LP)는 디스플레이 라인의 시작을 표시한다. 디스플레이 라인 동기화 펄스는 이 라인 포인터와 관련될 수도 있고 또는 그렇지 않을 수도 있다. 프레임 카운터(320)는 사전결정된 수의 라인 포인터(LP)를 카운트하여 디스플레이(4) 상의 디스플레이 프레임의 시작을 나타내는 디스플레이 프레임 동기화 신호를 생성한다. 일반적으로, 제어 신호(CS1)는, 선택 드라이버(31)가 선택 전극(SE)을 하나씩 선택하여 프레임 동기화 인스턴트(DSI)가 수신된 후의 사전결정된 기간이 첫 번째로 시작되게 하는 디스플레이 프레임 동기화 인스턴트(DSI) 및 라인 포인터(LP)를 포함한다. 제어 신호(CS2)는 적어도 라인 포인터(LP)를 포함하여, 데이터 드라이버(30)가 다음 디스플레이 행 상에 디스플레이될 다음 행의 데이터를 수신하게 해야 한다.
제어기(33)는 디스플레이 프레임 동기화 인스턴트(DSI) 및 소스 프레임 동기화 인스턴트(SSI)를 수신한다. 제어기(33)는 디스플레이 프레임 동기화 인스턴트(DSI) 및 소스 프레임 동기화 인스턴트(SSI)를 포함하며, 기록 포인터(AP1) 및 판독 포인터(AP2)가 판독 기간 동안에 서로 교차하지 않도록 요구되는 디스플레이 프레임 레이트 또는 소스 프레임 레이트 중 어느 하나에 대해 필요한 적응(adaptation)을 결정한다.
제어기(33)는 제어 신호(CO1)로 카메라(1)의 프레임 레이트를 변경할 수도 있다. 제어기(33)는 타이밍 발생기(32)에 공급되는 제어 신호(CO2)로 디스플레이 드라이버의 프레임 레이트를 변경할 수도 있다. 기록 어드레스 포인터 발생 회로(34)는 소스 동기화 신호(SSY)를 수신하여 기록 어드레스 포인터(AP1)를 발생시킨다. 소스 프레임 동기화 인스턴트(SSI)는 저장 사이클의 시작을 표시한다. 소스 라인 동기화 신호는 소스 데이터(SDA)의 라인의 저장을 제어한다. 판독 어드레스 포인터 발생 회로(35)는 제어기(33)로부터 제어 신호(CS3)를 수신하여, 메모리(5)로부터 검출될 저장된 데이터의 라인을 가리키는 어드레스 포인터(AP2)를 획득한다.
데이터 드라이버(30), 선택 드라이버(31) 및 타이밍 발생기(32)를 포함하는 디스플레이 드라이버(3)(도 1 참조)는 잘 알려진 바와 같다. 디스플레이 프레임 레이트가 제어되는 본 발명의 실시예에 따르면, 타이밍 발생기(32)는 또한 제어 신호(CO2)를 수신한다. 제어 신호(CO2)는 다양한 방식으로 디스플레이 프레임 레이트를 변화시킬 수도 있다. 예를 들어, 제어 신호(CO2)는 클록 발생기(322)의 클록 주파수를 변화시킬 수도 있다. 클록 주파수가 증가하는 경우에는 디스플레이 프레임 레이트가 증가한다. 대안으로, 제어 신호(CO2)는 사전결정된 수의 카운트될 클록 펄스를 변경함으로써 라인 카운터(321)에 영향을 미칠 수도 있다. 이러한 방식으로, 라인 기간의 지속시간을 변화시키는 것이 가능하며, 그에 따라 프레임 내의 라인의 수가 일정한 경우에 디스플레이 프레임 레이트를 변화시키는 것이 가능하다. 대안으로, 제어 신호(CO)는 카운트될 라인의 수를 변경하거나 휴지 시간을 변경함으로써 프레임 카운터(320)에 영향을 미칠 수도 있다. 휴지 시간은 디스플레이 프레임 스캔(예를 들어 도 4 참조)의 2개의 연속적 판독 기간 사이의 기간이다. 따라서, 특정 디스플레이 프레임 주기의 판독 기간 동안, 픽셀(40)의 행은 모든 행이 한번씩 선택될 때까지 하나씩 선택된다. 이 특정 디스플레이 프레임 기간의 휴지 기간 동안, 디스플레이(4)는 어드레스되지 않는다. 결과적으로, 디스플레이 프레임 기간의 지속시간은 휴지 기간의 지속시간을 변화시킴으로써 변화할 수 있다.
카메라(1)의 프레임 레이트는 디스플레이의 프레임 레이트의 변화에 대하여 논의한 바와 유사한 방법으로 제어 신호(CO1)에 의해 변화할 수도 있다.
도 3은 본 발명의 실시예에 따른 메모리의 어드레스 공간 내의 판독 및 기록 어드레스 포인터를 나타낸다. 메모리(5)는 기록 어드레스 포인터(AP1)에 의해 표시된 어드레스 상에 소스 데이터(SDA)를 순차적으로 저장한다. 예로써, 도 3에서는, 소스 데이터(SDA)가 라인마다 저장되는 것으로 가정된다. 메모리의 라인의 어드레스는 L1, L2 내지 LN으로 표시된다. 또한, 소스 데이터(SDA)의 동일한 특정 프레임 중, 소스 데이터(SDA)의 제 1 라인은 메모리(5)의 제 1 라인(L1)에 저장되며, 소스 데이터(SDA)의 최종 라인은 메모리(5)의 최종 라인(LN)에 각각 저장된다. 또한, 소스 데이터(SDA)의 다음 프레임 중, 제 1 라인은 시작 어드레스(L1) 상에 저장되고, 최종 라인은 메모리의 어드레스(LN) 상에 저장된다. 따라서, 메모리(5)의 어드레스(L1 내지 LN)는 기록 어드레스 포인터(AP1)에 의해 주기적으로 어드레 스되어, 소스 데이터(SDA)의 프레임을 저장한다. 동일한 방식으로, 메모리(5)의 어드레스(L1 내지 LN)는 판독 어드레스 포인터(AP2)에 의해 주기적으로 어드레스되어, 저장된 소스 데이터(SDA)를 디스플레이 데이터(DDA)로서 메모리(5)로부터 판독한다.
기록 어드레스 포인터(AP1)는 어드레스(L1) 주위의 사각형으로 표시된다. 판독 어드레스 포인터(AP2)는 어드레스(LN/2)(또는 LN/2가 정수가 아닌 경우에는 LN/2에 가장 근접한 어드레스) 주위의 원으로 표시된다. 도 3에 도시한 예에서, 어드레스 포인터(AP1)는 L1로 표시된 메모리(5)의 제 1 라인인 시작 어드레스(DSA)에서 시작된다. 어드레스 포인터(AP2)는 LN/2로 표시된 메모리(5)의 라인인 시작 어드레스(SSA)를 갖는다. 따라서, 어드레스 포인터(AP1)가 어드레스(L1)를 가리키고 있을 때, 소스 데이터(SDA)의 특정 프레임의 제 1 라인은 메모리(5) 내의 이 어드레스 상에 기록된다. 실질적으로 동시에, 어드레스 포인터(AP2)는 특정 프레임을 앞서는 프레임 내에 저장된 소스 데이터(SDA)의 프레임으로부터 라인(LN/2)을 판독하도록 어드레스(LN/2)를 가리키고 있다.
어드레스 포인터(AP2)가 어드레스 포인터(AP1)를 앞서 있는 한, 동일한 프레임의 소스 데이터(SDA)는 연속으로 판독되며, 어떠한 티어링도 발생하지 않을 것이다. 또한, 이와 달리, 티어링을 방지하기 위해서, 어드레스 포인터(AP1, AP2)는 디스플레이 데이터(DDA)가 메모리(5)로부터 판독되는 판독 사이클 동안에 서로 추월하지 않을 수도 있다. 따라서, 어드레스 포인터(AP1, AP2)는 실질적으로 화살표로 표시한 바와 동일한 방향으로 어드레스(L1 내지 LN)를 통과해야 한다. 도시한 예에서, 어드레스 포인터(AP1, AP2) 양측 모두는 클록 방향으로 이동하여 라인을 순차적으로 어드레스한다. 도시한 예에서는, 명목상의 경우로, 어드레스 포인터(AP1, AP2)는 최대 거리(LN/2)를 갖는다. 어드레스 포인터(AP1, AP2)의 이동 레이트가 서로에 대해서 일시적으로 변화하는 경우, 최대 마진은 포인터(AP1, AP2)가 교차하지 않도록 제시된다. 물론, 특히 어드레스 포인터(AP1, AP2)의 이동 레이트의 로킹이 고도로 록킹된 경우에는 더 작은 마진을 선택하는 것이 가능하다.
도 4는 본 발명의 실시예에 따라 디스플레이의 프레임 레이트를 제어함으로써 획득되는 어드레스 포인터의 관계를 명료히 설명하는 타이밍도를 나타낸다. 도 4(a)는 소스 이미지의 프레임 차단 기간(FBP)을 표시하는 그래프(BLS)를 나타낸다. 라인 차단 기간은 도시하지 않는다. 도 4(b)는 소스 프레임 동기화 신호(SVS)를 나타낸다. 도 4(c)는 디스플레이 동기화 신호(DSS)를 나타낸다.
인스턴트 t1에서, 프레임 차단(FBP)이 시작된다. 인스턴트 t2에서, 수직 동기화 펄스(SVS)의 상승 에지는 소스 데이터(SDA)의 특정 프레임의 소스 프레임 동기화 인스턴트(SSI)를 표시한다. 이 소스 프레임 동기화 인스턴트(SSI)는 특정 프레임의 소스 데이터(SDA)의 제 1 라인(1)의 시작 인스턴트 t3을 표시한다. 이 특정 프레임은 라인(1 내지 N)을 갖는다. 따라서, 어드레스 포인터(AP1)는 인스턴트 t3에서 메모리(5) 내의 소스 데이터(SDA)의 특정 프레임의 제 1 라인(1)을 저장하도록 메모리(5)의 제 1 라인(L1)을 가리킨다. 메모리(5)의 최종 라인(LN)은 다음 소스 프레임 차단 기간(FBP)이 시작되는 인스턴트 t5 이전에만 어드레스된다. 따라서, 소스 데이터(SDA)의 특정 프레임의 모든 라인(1 내지 N)은 인스턴트 t3 내지 인스턴트 t5까지 지속되는 기록 기간 동안에 메모리(5) 내로 기록된다. 다음 소스 프레임 차단(FBP)은 인스턴트 t7에서 끝난다. 인스턴트 t6에서의 소스 프레임 동기화 인스턴트(SSI)는 라인(1' 내지 N')을 갖는 소스 데이터(SDA)의 다음 프레임을 표시한다. 소스 데이터(SDA)의 이 다음 프레임의 제 1 라인(1')은 메모리(5)의 어드레스(L1) 상에 다시 기록된다. 소스 데이터(SDA)의 이 다음 프레임의 최종 라인(N')은 메모리(5)의 어드레스(LN) 상에 다시 기록된다. 최종 라인(N')은 다음 프레임 차단이 다시 시작할 때 인스턴트 t10에서 기록되었다. 소스 프레임 기간(SFP)은 인스턴트 t2 내지 인스턴트 t6까지 지속되며, 소스 프레임 레이트(SFR)의 역수(reciprocal)이다.
인스턴트 t4에서, 또는 인스턴트 t4 이전의 사전결정된 기간에서, 디스플레이 프레임 동기화 인스턴트(DSI)가 발생한다. 동일한 인스턴트 t4에서, 디스플레이 프레임 동기화 인스턴트(DSI)의 발생은 어드레스 포인터(AP2)의 시작 어드레스(SSA)가 메모리의 제 1 라인(L1)을 가리키고 메모리(5)로부터 소스 데이터(SDA)의 저장된 제 1 라인(1)을 판독하게 한다. 인스턴트 t4에서, 어드레스 포인터(AP1)가 메모리(5)의 어드레스(LN/2)를 가리켜서 소스 데이터의 특정 프레임의 라인(N/2)을 메모리(5) 내로 기록한다는 점에 유의해야 한다. 따라서, 도 3에 도시한 바와 같이, 어드레스 포인터(AP1)와 포인터(AP2) 사이의 오프셋은 최적의 값인 LN/2이다. 이 오프셋은 어드레스 포인터(AP1)가 메모리(5)의 동일 라인(L1)을 어드레스하는 인스턴트 t3과 어드레스 포인터(AP2)가 메모리(5)의 동일 라인(L1)을 어드레스하는 인스턴트 t4 사이의 시차를 표시하는 시공간에서의 시간 오프셋(TO) 이다. 도 4에 도시한 예에서 인스턴트 t4로부터 인스턴트 t8까지 지속되는 판독 기간(RP) 동안, 메모리(5)의 모든 라인(L1 내지 LN)은 디스플레이 데이터(DDA)로서 소스 데이터(SDA)의 저장된 라인(1 내지 N)을 메모리(5)로부터 순차적으로 판독하도록 어드레스된다.
시간 오프셋(TO)이 일정하게 유지되는 경우, 다음 프레임에서 메모리(5)의 라인(L1)은 인스턴트 t7에서의 어드레스 포인터(AP1)에 의해 어드레스되어 메모리(5) 내로 라인(1')을 기록하며, 메모리(5)의 라인(L1)은 인스턴트 t9에서의 어드레스 포인터(AP2)에 의해 어드레스되어 메모리(5)로부터 라인(1')을 판독한다. 인스턴트 t8과 t9 사이의 휴지 시간은 휴지 기간(ID)라고 지칭된다. 휴지 기간(ID)의 지속시간은 0과 최대 값 사이에서 선택될 수 있다. 최대 값은 어드레스 포인터(AP2)가 가능한 한 빠르지만 저장 이전에 라인(N)이 판독될 정도로 빠르지는 않을 때 발생한다. 디스플레이 프레임 기간(DFP)은 인스턴트 t4로부터 인스턴트 t9까지 지속되며, 디스플레이 프레임 레이트(DFR)의 역수이다.
도 3 및 도 4로부터, 어드레스 포인터(AP1, AP2)가 판독 기간(RP) 동안에 서로 추월하지 못하게 함으로써 티어링 효과를 방지하는 것이 가능함은 명확해진다. 따라서, 소스 프레임 레이트(SFR) 또는 디스플레이 프레임 레이트(DFR) 중 어느 하나가 제어되어 어드레스 포인터(AP1, AP2)가 판독 기간(RP) 동안에 서로 추월하지 못하게 하는 관계를 얻는 경우, 티어링 효과가 방지된다. 도 3 및 도 4에 도시한 예에서, 소스 프레임 레이트(SFR) 및 디스플레이 프레임 레이트(DFR)는 시간 오프셋(TO)으로 표시된 최적의 위상 차에 도달함과 동시에 동일해지도록 제어된다.
디스플레이 프레임 레이트(DFR)는 휴지 시간 ID를 변화시킴으로써 또는 판독 기간(RP)의 지속시간을 변화시킴으로써 제어될 수도 있다.
도 5(a) 내지 도 5(e)는 도 3에서와 동일한 방식으로 본 발명의 실시예에 따라 메모리의 어드레스 공간에 어드레스 포인터를 나타낸다. 현재, 디스플레이 프레임 레이트(DFR)는 실질적으로 소스 프레임 레이트(SFR)의 두 배이다. 도 5는 5개의 상이한 인스턴트에서 어드레스 포인터(AP1, AP2)의 어드레스 포인터 위치를 나타낸다. 또한, 사각형은 어드레스 포인터(AP1)의 위치를 표시하며, 원형은 메모리(5)의 어드레스 공간에 어드레스 포인터(AP2)의 위치를 표시한다.
도 5(a)는 소스 데이터(SDA)의 라인 프레임의 시작 시의 시작 상황을 나타낸다. 어드레스 포인터(AP1)는 소스 데이터(SDA)의 현재 프레임의 라인(1')(도 6 참조)을 메모리(5) 내로 기록하도록 메모리(5)의 라인(L1)을 가리키고 있으며, 어드레스 포인터(AP2)는 소스 데이터(SDA)의 이전 프레임의 라인(2)(도 6 참조)을 메모리(5)로부터 판독하도록 라인(L2)을 가리키고 있다. 어드레스 포인터(AP1, AP2)는 양측 모두 시계방향으로 이동한다. 판독 포인터(AP2)는 기록 포인터(AP1)의 레이트의 대략 두 배로 이동하는데, 이는 디스플레이 프레임 레이트(DFR)가 실질적으로 소스 프레임 레이트(SFR)의 두 배이기 때문이다. 도 5(b)에서, 기록 어드레스 포인터(AP1)는 어드레스(LN/4)로 진행하고, 판독 어드레스 포인터(AP2)는 어드레스(LN/2)로 진행한다. 도 5(c)에서, 기록 어드레스 포인터(AP1)는 LN/2로 진행하고 판독 어드레스 포인터(AP2)는 어드레스(L2)로 진행한다. 도 5(d)에서, 어드레스 포인터(AP1)는 어드레스(L3N/4)로 진행하고, 어드레스 포인터(AP2)는 어드레 스(LN/2)로 진행한다. 마지막으로, 도 5(e)에서, 어드레스 포인터(AP1, AP2)는 어드레스(LN)와 어드레스(L1) 사이에서 서로 교차하여, 도 5(a)에 도시한 바와 같이 다음 소스 프레임이 다시 시작되게 한다.
따라서, 도 5(a) 내지 도 5(e)는 본 발명에 따른 실시예를 예시하고 있는 것으로, 이 도면에서 디스플레이 프레임 레이트(DFR)는 실질적으로 소스 프레임 레이트(SFR)의 두 배이고, 소스 프레임 레이트(SFR)와 디스플레이 프레임 레이트(DFR)는 어드레스 포인터(AP1)와 어드레스 포인터(AP2)가 판독 사이클 동안에 서로 교차하지 않게 하는 관계를 갖는다. 결과적으로, 이 실시예에서도, 티어링이 발생하지 않는다. 더 높은 디스플레이 프레임 레이트(DFR)는 명멸 효과를 감소시키거나 또는 소스 프레임 레이트를 감소시켜 전력 소비를 낮추는 것과 관련될 수도 있다.
도 6(a) 내지 도 6(c)는 본 발명의 실시예에 따라 디스플레이의 프레임 레이트를 제어함으로써 획득한 어드레스 포인터의 관계를 명료히 설명하는 타이밍도를 나타낸다. 도 6(a)는 소스 이미지의 프레임 차단 기간(FBP)을 표시하는 그래프(BLS)를 나타낸다. 라인 차단 기간은 도시하지 않는다. 도 6(b)는 소스 프레임 동기화 신호(SVS)를 나타낸다. 도 6(c)는 디스플레이 동기화 신호(DSS)를 나타낸다.
인스턴트 t10에서, 프레임 차단(FBP)이 시작된다. 인스턴트 t11에서, 수직 동기화 펄스(SVS)의 상승 에지는 인스턴트 t14로부터 인스턴트 t21까지 지속되는 소스 데이터(SDA)의 특정 프레임(F2)의 소스 프레임 동기화 인스턴트(SSI)를 표시한다. 이 소스 프레임 동기화 인스턴트(SSI)는 특정 프레임(F2)의 소스 데이 터(SDA)의 제 1 라인(1')의 시작 인스턴트 t14를 표시한다. 프레임(F2)은 라인(1', 2', ...N')을 갖는다. 따라서, 어드레스 포인터(AP1)는 인스턴트 t14에서 메모리(5)의 소스 데이터(SDA)의 특정 프레임의 제 1 라인(1')을 저장하도록 메모리(5)의 제 1 라인(L1)을 가리킨다. 메모리(5)의 최종 라인(LN)은 다음 소스 프레임 차단(FBP)이 시작되는 인스턴트 t18 직전인 인스턴트 t17에서 어드레스되어, 프레임(F2)의 소스 데이터(SDA)의 라인(N')을 저장한다. 따라서, 소스 데이터(SDA)의 특정 프레임(F2)의 모든 라인(1' 내지 N')은 기록 기간 동안에 메모리(5) 내로 기록된다. 다음 소스 프레임 차단은 인스턴트 t22에서 종료한다. 인스턴트 t19에서 소스 프레임 동기화 인스턴트(SSI)는 라인(1'' 내지 N'')을 갖는 소스 데이터(SDA)의 다음 프레임(F3)을 표시한다. 소스 데이터(SDA)의 이 다음 프레임(F3)의 제 1 라인(1'')은 메모리(5)의 어드레스(LN) 상에 다시 기록된다. 소스 데이터(SDA)의 이 다음 프레임(F3)의 최종 라인(N'')은 메모리(5)의 어드레스(LN) 상에 다시 기록된다. 소스 프레임 기간(SFP)은 인스턴트 t11로부터 인스턴트 t19까지 지속되며, 소스 프레임 라인(SFR)의 역수이다. 프레임(F2)에 선행하는 소스 데이터(SDA)의 프레임 F1은 소스 데이터(SDA)의 라인(1 내지 N)을 포함한다.
인스턴트 t13에서, 프레임 차단(FBP) 동안, 디스플레이 프레임 동기화 인스턴트(DSI)에 대한 응답으로, 어드레스 포인터(AP2)의 시작 어드레스(SSA)는 소스 데이터(SDA)의 저장된 제 1 라인(1)을 메모리(5)로부터 판독하도록 메모리(5)의 제 1 라인(L1)을 가리키고 있다. 이 라인(1)은 인스턴트 t14에서 어드레스 포인터(AP1)가 소스 데이터(SDA)의 제 1 라인(1')을 메모리(5) 내로 기록하도록 메모 리(5)의 최종 라인(LN)을 어드레스하기 전에 메모리(5)로부터 판독된다. 인스턴트 t15에서, 판독 기간(RP)이 종료되며, 따라서 어드레스 포인터(AP2)는 소스 데이터(SDA)의 라인(N)을 판독하기 위해서 인스턴트 t15 직전에 메모리(5)의 최종 라인(LN)을 어드레스한다. 이 라인(N)은 여전히 메모리(5)에 저장되는데, 이는 기록 프로세스가 판독 프로세스보다 훨씬 느리기 때문이다. 판독 기간(RP) 이후, 휴지 기간(ID)이 인스턴트 t15로부터 인스턴트 t16까지 발생한다. 인스턴트 t16에서, 다시 디스플레이 프레임 동기화 인스턴트(DSI)에 대한 응답으로, 어드레스 포인터(AP2)는 시작 어드레스(SSA)를 가지며, 따라서 메모리(5)의 라인(L1)을 다시 가리킨다. 이제, 소스 데이터(SDA)의 라인(1')이 검색된다. 인스턴트 t17에서, 어드레스 포인터(AP1)는 소스 데이터(SDA)의 라인(N')을 저장하도록 메모리(5)의 어드레스(LN)를 가리킨다. 어드레스 포인터(AP2)는 라인(N)이 아니라 라인(N')을 메모리(5)로부터 검색할 수 있게 하는 인스턴트 t19에서 시간적으로 더 늦은 이 어드레스(LN)를 가리켜야 한다. 다음 휴지 기간(ID)은 인스턴트 t20으로부터 인스턴트 t21까지 지속된다. 어드레스 포인터(AP1, AP2)는 이 휴지 기간(ID) 동안, 즉 그에 따라 판독 기간(RP) 이외에는 서로 추월한다. 또한, 인스턴트 t21에서, 어드레스 포인터(AP2)는 먼저 어드레스 포인터(AP1)가 메모리(5)의 라인(L1)에 라인 (1'')을 저장하기 전에 메모리(5)의 라인(L1)으로부터 라인(1')을 판독한다.
인스턴트 t11과 t13 사이 및 인스턴트 t19와 t21 사이에서 발생하는 시간 오프셋(OT)은 현재 비교적 작다. 도시한 제 1 프레임 동기화 펄스(SVS)는 인스턴트 t11로부터 인스턴트 t12 사이에 발생한다. 디스플레이 프레임 기간(DFP)은 인스턴 트 t13으로부터 t16까지와, 인스턴트 t16으로부터 t21까지 지속된다.
도 7(a) 내지 도 7(c)는 본 발명의 실시예에 따라 디스플레이의 프레임 레이트를 제어함으로써 획득한 어드레스 포인터의 관계를 명료히 설명하는 타이밍도를 나타낸다. 도 7(a)는 소스 이미지의 프레임 차단 기간(FBP)을 표시하는 그래프(BLS)를 나타낸다. 라인 차단 기간은 도시하지 않는다. 도 7(b)는 소스 프레임 동기화 신호(SVS)를 나타낸다. 도 7(c)는 디스플레이 동기화 신호(DSS)를 나타낸다.
인스턴트 t52까지는, 어떤 소스 데이터(SDA)도 존재하지 않으며, 인스턴트 t50에서 시작하여 인스턴트 t51까지 지속되는 판독 기간(RP)과, 인스턴트 t51에서 시작하여 인스턴트 t52까지 지속되는 휴지 기간(ID)을 포함하는 자유 실행 디스플레이 프레임 기간(DFP1)으로 자유 실행된다. 자유 실행 디스플레이 프레임 기간의 시작은 인스턴트 t50 및 t52에서 발생하는 디스플레이 프레임 동기화 인스턴트(DSI)에 의해 결정된다.
인스턴트 t53에서, 제 1 소스 동기화 인스턴트(SSI)는 소스 동기화 펄스(SVS)에 의해 표시된 바와 같이 발생한다. 추가의 소스 동기화 인스턴트(SSI)는 인스턴트 t57 및 t62에서 발생한다. 차단 기간(FBP)은 동기화 펄스(SVS)를 포괄한다. 제 1 기록 기간(WP)은 제 1 비디오 라인(1)이 메모리(5)의 제 1 라인(L1)에 저장되는 인스턴트 t54로부터 최종 비디오 라인(N)이 메모리(5)의 최종 라인(LN)에 저장되는 인스턴트 t56보다 다소 늦게까지 발생한다. 제 2 기록 기간(WP')은 제 1 라인(1')이 메모리(5)의 제 1 라인(L1)에 저장되는 인스턴트 t58로부터 최종 라 인(N')이 메모리(5)의 최종 라인(LN)에 저장되는 인스턴트 t61보다 다소 늦게까지 발생한다.
디스플레이 프레임 동기화는 항상 소스 동기화 인스턴트(SSI)에 의해서 리셋된다. 이것은, 디스플레이 프레임 동기화 인스턴트(DSI)가 소스 동기화 인스턴트(SSI)에 대해서 고정된 타임 오프셋(실질적으로 0일 수도 있음)을 두고 시작함을 의미한다. 디스플레이 프레임 동기화 인스턴트(DSI)는 기록 기간(RP)을 시작시켜 소스 동기화 인스턴트(SSI)에 대해서 고정된 시간 오프셋을 두고 시작되게 한다. 도 7에서, 이 시간 오프셋은 0이 되도록 선택된다. 판독 기간(RP)의 지속시간은 어드레스 포인터(AP1)가 판독 기간(RP) 동안에 어드레스 포인터(AP2)를 항상 뒤따르거나 앞서도록 기록 기간(WP, WP')의 지속시간과 어느 정도 동일하게 선택되어야 한다. 자유 실행 디스플레이 프레임 기간(DFP1)의 지속시간은 안정적인 상황에서 소스 동기화 인스턴트(SSI)가 항상 휴지 기간(ID) 중 하나의 기간 내에서 발생하도록 소스 프레임 기간(SFP)보다 더 길어야 한다. 이제, 인스턴트 t57 및 t62에서 나타낸 바와 같이, 로킹된 상태에서, 휴지 기간(ID)은 기간(ID)'으로 단축되고, 디스플레이 프레임 기간(DFP2)은 소스 프레임 기간(SFP)과 동일하게 된다.
인스턴트 t57에서, 어드레스 포인터(AP2)는 메모리의 제 1 라인(L1)을 어드레스하여 라인(1)을 판독한다. 이후의 인스턴트 t58에서, 어드레스 포인터(AP1)는 메모리의 제 1 라인(L1)을 어드레스하여 라인(1')을 저장한다. 인스턴트 t50으로부터 인스턴트 t60까지, 어드레스 포인터(AP2)는 메모리의 최종 라인(LN)을 어드레스하여 라인(N)을 판독한다. 또한, 이후의 인스턴트 t61에서, 어드레스 포인 터(AP1)는 메모리의 최종 라인(LN)을 어드레스하여 라인(N')을 저장한다. 따라서, 인스턴트 t57로부터 t60까지 지속되는 판독 사이클(RP) 동안에, 소스 데이터(SDA)의 이전 프레임의 라인(1 내지 N)은 항상 소스 데이터(SDA)의 현재 프레임의 라인(1' 내지 N')이 저장되기 전에 판독된다. 어드레스 포인터는 서로를 추월하지 않으며, 어떠한 티어링도 발생하지 않는다.
도 8(a) 내지 도 8(c)는 본 발명의 실시예에 따라 디스플레이의 프레임 레이트를 제어함으로써 획득한 어드레스 포인터의 관계를 명료히 설명하는 타이밍도를 나타낸다. 도 7과 관련하여 명료히 설명한 바와 동일한 방식으로, 소스 프레임 동기화 인스턴트(SSI)의 모든 발생에서, 디스플레이 프레임 사이클은 소스 프레임 동기화 인스턴트(SSI)의 직후에 일어나는 디스플레이 프레임 동기화 인스턴트(DSI)로 표시된 바와 같이 재개된다. 그러나, 지금, 디스플레이 프레임 레이트(DFR)는 실질적으로 소스 프레임 레이트(SFR)의 두 배이다. 도 8(a)는 소스 이미지의 프레임 차단 기간(FBP)을 표시하는 그래프(BLS)를 나타낸다. 도 8(b)는 소스 프레임 동기화 신호(SVS)를 나타낸다. 도 8(c)는 디스플레이 동기화 신호(DSS)를 나타낸다.
소스 프레임 동기화 인스턴트(SSI)는 인스턴트 t74 및 t80에서 발생한다. 기록 기간(WP)은 어드레스 포인터(AP1)가 소스 데이터(SDA)의 라인(1)을 저장하도록 메모리(5)의 어드레스(L1)를 가리키는 인스턴트 t70에서 시작되어, 어드레스 포인터(AP1)는 소스 데이터(SDA)의 라인(N)을 저장하도록 메모리(5)의 어드레스(LN)를 가리키는 인스턴트 t72보다 다소 더 늦게까지 지속된다. 기록 기간(WP')은 어드레스 포인터(AP1)가 소스 데이터(SDA)의 라인(1')을 저장하도록 메모리(5)의 어 드레스(L1)를 가리키는 인스턴트 t75에서 시작되어, 어드레스 포인터(AP1)가 소스 데이터(SDA)의 라인(N')을 저장하도록 메모리(5)의 어드레스(LN)를 가리키는 인스턴트 t78보다 다소 더 늦게까지 지속된다.
판독 기간(RP-)은 어드레스 포인터(AP2)가 메모리(5)의 어드레스(L1)를 가리키는 인스턴트 t71에서 시작되어, 어드레스 포인터(AP2)가 메모리(5)의 어드레스(LN)를 가리키는 인스턴트 t73에서 끝난다. 판독 기간(RP)은 어드레스 포인터(AP2)가 소스 데이터(SDA)의 라인(1)을 판독하도록 메모리(5)의 어드레스(L1)를 가리키는 인스턴트 t74에서 시작되어, 어드레스 포인터(AP2)가 소스 데이터(SDA)의 라인(N)을 판독하도록 메모리(5)의 어드레스(LN)를 가리키는 인스턴트 t76에서 끝난다. 판독 기간(RP')은 어드레스 포인터(AP2)가 소스 데이터(SDA)의 라인(1')을 판독하도록 메모리(5)의 어드레스(L1)를 가리키는 인스턴트 t77에서 시작되어, 어드레스 포인터(AP2)가 소스 데이터(SDA)의 라인(N')을 판독하도록 메모리(5)의 어드레스(LN)를 가리키는 인스턴트 t79에서 끝난다.
휴지 기간(ID-)은 인스턴트 t73에서 시작되어, 인스턴트 t74까지 지속되고, 휴지 기간(ID)은 인스턴트 t76에서 시작되어 인스턴트 t77까지 지속되며, 휴지 기간(ID')은 인스턴트 t79에서 시작되어 인스턴트 t80까지 지속된다. 디스플레이 프레임 기간(DFP)(10)은 인스턴트 t71로부터 인스턴트 t74까지 지속된다. 자유 실행 디스플레이 프레임 기간(DFP)(20)은 인스턴트 t74로부터 인스턴트 t77까지 지속된다. 디스플레이 프레임 기간(DFP)(10)은 다시 인스턴트 t77로부터 인스턴트 t80 사이에서 발생한다. 디스플레이 프레임 기간(DFP)(10)은 자유 실행 디스플레이 프레임 기간(DFP)(20)보다 더 짧은데, 이는 디스플레이 프레임 기간(DFP)(10)의 휴지 기간(ID-, ID') 동안에 소스 동기화 인스턴트(SSI)가 이러한 휴지 기간(ID-, ID')을 단축시키지만 어떤 동기화 인스턴트(SSI)도 휴지 기간(ID) 동안에는 발생하지 않기 때문이다.
또한, 디스플레이 프레임 레이트(DFR)는 2개의 연속적인 소스 프레임 동기화 인스턴트(SSI) 사이에 발생하는 소스 프레임 기간(SFP)보다 더 긴 자유 실행 디스플레이 프레임 기간(DFP)(20)을 획득하도록 제어된다. 또한, 어드레스 포인터(AP1, AP2)는 판독 기간(RP) 동안에 추월해서는 안 된다. 도 8에 도시한 예에 있어서, 인스턴트 t74에서 어드레스 포인터(AP2)는 인스턴트 t75에서 어드레스 포인터(AP1)가 소스 데이터 라인(1')을 저장하도록 제 1 라인(L1)을 가리키기 전에 메모리(5)의 제 1 라인(L1)을 어드레스하여 소스 데이터 라인(1)을 검색한다. 인스턴트 t76 직전에, 어드레스 포인터(AP2)는 여전히 저장되어 있는 소스 데이터 라인(N)을 검색하도록 메모리(5)의 최종 라인(LN)을 가리킨다. 이 인스턴트 t76에서, 어드레스 포인터(AP1)는 라인(L1)과 LN 사이에 있는 메모리(5) 내의 라인을 가리키고 있다. 인스턴트 t77에서, 어드레스 포인터(AP2)는 또한 지금 라인(1')이 저장된 메모리(5)의 제 1 라인(L1)을 가리킨다. 인스턴트 t79에서, 어드레스 포인터(AP2)는 또한 지금 인스턴트 t79 직전의 인스턴트 t78에서 라인(N')이 저장된 메모리(5)의 최종 라인(LN)을 가리킨다. 결과적으로, 판독 기간(RP) 동안에는 동일 한 소스 프레임의 라인(1 내지 N)만이 판독되며, 판독 기간(RP') 동안에는 다음 소스 프레임의 라인(1' 내지 N')만이 판독되고 어떤 티어링도 발생하지 않는다.
전술한 실시예는 본 발명을 제한한다기보다는 예시하는 것이며, 당업자라면 첨부한 청구범위의 범주로부터 벗어나지 않고서 많은 대안 실시예를 설계할 수 있을 것임에 유의해야 한다.
청구범위에서, 괄호 안에 놓인 임의의 참조 기호는 청구항을 제한하는 것으로 이해되어서는 안 된다. 동사 "포함하다"와 그 활용형의 사용은 청구항에 진술한 것 이외의 구성요소 또는 단계의 존재를 배제하는 것이 아니다. 구성요소의 단수 표현은 그러한 요소가 다수 개 존재함을 배제하는 것이 아니다. 본 발명은 여러 가지 다양한 구성요소를 포함하는 하드웨어 및 적절히 프로그래밍된 컴퓨터에 의해서 구현될 수도 있다. 여러 개의 수단을 열거한 디바이스 청구항에서, 이러한 몇몇 수단은 동일한 하드웨어 항목에 의해서 구현될 수도 있다. 특정 측정치가 상호간에 상이한 종속항에 인용된다는 단순한 사실은 이러한 측정치의 조합이 유리하게 사용될 수 없다는 것을 나타내는 것이 아니다.

Claims (12)

  1. 소스 데이터(SDA), 및 소스 프레임 레이트(SFR)를 갖는 소스 프레임 동기화 인스턴트(SSI)를 포함하는 이미지를 생성하는 단계(1)와,
    상기 소스 프레임 동기화 인스턴트(SSI)에 의해 결정된 시작 어드레스(DSA)를 갖는 제 1 어드레스 포인터(AP1)의 제어 하에 상기 소스 데이터(SDA)를 프레임 메모리(5)에 저장하는 단계(2)와,
    판독 기간(RP) 동안, 디스플레이 프레임 레이트(DFR)를 갖는 디스플레이 프레임 동기화 인스턴트(DSI)에 의해서 결정된 시작 어드레스(SSA)를 갖는 제 2 어드레스 포인터(AP2)의 제어 하에 디스플레이 데이터(DDA)를 상기 메모리(5)로부터 판독하는 단계(2)와,
    상기 디스플레이 데이터(DDA)를 매트릭스 디스플레이(4) 상에 디스플레이하는 단계(3)와,
    상기 소스 프레임 레이트(SFR) 또는 상기 디스플레이 프레임 레이트(DFR)를 제어하여, 안정적인 상황에서, 상기 제 1 어드레스 포인터(AP1), 및 상기 판독 기간(RP) 동안에 고정된 극성을 갖는 시간 오프셋(TO)을 두고 시작된 상기 제 2 어드레스 포인터(PA2)를 획득하는 단계(2)를 포함하는
    디스플레이 방법.
  2. 소스 데이터(SDA), 및 소스 프레임 레이트(SFR)를 갖는 소스 프레임 동기화 인스턴트(SSI)를 포함하는 이미지를 생성하는 비디오 소스(1)와,
    상기 소스 프레임 동기화 인스턴트(SSI)에 의해 결정된 시작 어드레스(DSA)를 갖는 제 1 어드레스 포인터(AP1)의 제어 하에 상기 소스 데이터(SDA)를 프레임 메모리(5)에 저장하는 수단(2)과,
    판독 기간(RP) 동안에, 디스플레이 프레임 레이트(DFR)를 갖는 디스플레이 프레임 동기화 인스턴트(DSI)에 의해서 결정된 시작 어드레스(SSA)를 갖는 제 2 어드레스 포인터(AP2)의 제어 하에 디스플레이 데이터(DDA)를 상기 메모리(5)로부터 판독하는 수단(2)과,
    상기 디스플레이 데이터(DDA)를 매트릭스 디스플레이(4) 상에 디스플레이하는 수단(3)과,
    상기 소스 프레임 레이트(SFR) 또는 상기 디스플레이 프레임 레이트(DFR)를 제어하여, 안정적인 상황에서, 상기 제 1 어드레스 포인터(AP1), 및 상기 판독 기간(RP) 동안에 고정된 극성을 갖는 시간 오프셋(TO)을 두고 시작된 상기 제 2 어드레스 포인터(PA2)를 획득하는 수단(2)을 포함하는
    디스플레이 시스템.
  3. 제 2 항에 있어서,
    상기 제어 수단(2)은,
    상기 소스 프레임 동기화 인스턴트(SSI)와 상기 디스플레이 동기화 인스턴트(DSI) 또는 이와 관련된 신호를 비교하는 수단(33)과,
    판독 기간(RP) 동안, 상기 비교 수단(33)에 대한 응답으로 상기 소스 프레임 레이트(SFR) 또는 상기 디스플레이 프레임 레이트(DFR)를 적응시켜, 항상 상기 제 1 포인터(AP1)를 뒤따르거나 또는 그 반대인 상기 제 2 포인터(AP2)를 획득하는 수단(33)을 포함하는
    디스플레이 시스템.
  4. 제 2 항에 있어서,
    상기 제어 수단(2)은,
    상기 소스 프레임 동기화 인스턴트(SSI) 중 하나와, 서로 연속한 상기 디스플레이 프레임 동기화 인스턴트(DSI) 중 하나 사이의 상기 시간 오프셋(TO)을 결정하는 수단(33)과,
    상기 소스 프레임 레이트(SFR) 또는 상기 디스플레이 프레임 레이트(DFR)를 적응(33)시켜, 실질적으로 동일한 소스 프레임 레이트(SFR) 및 디스플레이 프레임 레이트(DFR)와 상기 시간 오프셋(TO)의 사전결정된 고정 값을 얻는 수단을 포함하는
    디스플레이 시스템.
  5. 제 4 항에 있어서,
    상기 적응(33) 수단은 실질적으로 소스 기록 기간(WP) - 상기 소스 기록 기간(WP)은 상기 소스 데이터(SDA)의 하나의 소스 프레임의 상기 소스 데이터(SDA) 저장 수단(2)에 필요한 기간임 - 의 절반인 상기 제 1 포인터(AP1)와 상기 제 2 포인터(AP2) 사이의 상기 시간 오프셋(TO)을 획득하도록 배치되는
    디스플레이 시스템.
  6. 제 2 항에 있어서,
    상기 디스플레이 데이터(DDA)를 디스플레이하는 상기 수단(3)은,
    클록 신호(CLK)를 생성하는 수단(322)과,
    상기 클록 신호(CLK)를 이용하여 상기 디스플레이 프레임 동기화 인스턴트(DSI)를 생성하는 수단(320)을 더 포함하며,
    상기 디스플레이 프레임 레이트(DFR)를 제어하는 상기 수단(2)은 상기 클록 신호(CLK)의 주파수를 적응시키는 수단(32)을 포함하는
    디스플레이 시스템.
  7. 제 2 항에 있어서,
    상기 디스플레이 데이터(DDA)를 디스플레이하는 상기 수단(3)은,
    클록 신호(CLK)를 생성하는 수단(322)과,
    상기 클록 신호(CLK)를 이용하여, 상기 디스플레이 데이터(DDA)의 라인의 시작을 표시하는 라인 인스턴트(LI) - 상기 라인 인스턴트(LI)는 라인 기간(TL)을 결정함 - 를 생성하는 수단(321)과,
    상기 라인 인스턴트(LI)를 이용하여, 상기 디스플레이 프레임 동기화 인스턴트(DSI)를 생성하는 수단(320)을 더 포함하며,
    상기 디스플레이 프레임 레이트(DFR)를 제어하는 상기 수단(2)은 라인 기간(TL)의 지속시간을 변화시키도록 상기 클록 신호(CLK)의 주파수를 적응시키는 수단(32)을 포함하는
    디스플레이 시스템.
  8. 제 2 항에 있어서,
    상기 디스플레이 데이터(DDA)를 디스플레이하는 상기 수단(3)은,
    클록 신호(CLK)를 생성하는 수단(322)과,
    상기 클록 신호(CLK)를 카운트함으로써 상기 디스플레이 데이터(DDA)의 라인의 시작을 표시하는 라인 인스턴트(LI) - 상기 라인 인스턴트(LI)는 라인 기간(TL)을 결정함 - 를 생성하는 수단(321)과,
    상기 라인 인스턴트(LI)를 이용하여, 상기 디스플레이 프레임 동기화 인스턴 트(DSI)를 생성하는 수단(320)을 더 포함하며,
    상기 디스플레이 프레임 레이트(DFR)를 제어하는 상기 수단(2)은 카운트될 상기 클록 신호(CLK)의 클록 펄스의 수를 변화시킴으로써 상기 라인 기간(TL)을 적응시키는 수단(32)을 포함하는
    디스플레이 시스템.
  9. 제 2 항에 있어서,
    디스플레이 프레임 기간(DFP)은 상기 디스플레이 프레임 레이트(DFR)의 역인 지속시간을 갖고 판독 기간(RP) 및 휴지 기간(ID)을 포함하며,
    상기 판독 기간(RP) 동안, 상기 판독 수단(2)은 상기 제 2 어드레스 포인터(AP2)의 제어 하에 상기 디스플레이 데이터(DDA)를 상기 메모리(5)로부터 판독하고,
    상기 휴지 기간(ID) 동안에는 어떤 디스플레이 데이터(DDA)도 상기 메모리(5)로부터 판독되지 않으며,
    상기 디스플레이 프레임 레이트(DFR)를 제어하는 상기 수단(2)은 상기 휴지 기간(ID)을 변화시키는 수단을 포함하는
    디스플레이 시스템.
  10. 제 2 항에 있어서,
    상기 제어(2) 수단은,
    상기 시간 오프셋(OT)을 결정하는 수단(33)과,
    (i) 상기 제 1 포인터(AP1)가 다음 소스 비디오 프레임(F2)의 제 1 소스 비디오 라인(1')을 가리키고 있는 인스턴트(t14)를 앞서는 인스턴트(t13)에서, 상기 다음 소스 비디오 프레임(F2)의 상기 제 1 소스 비디오 라인(1')이 저장되기 전에, 이미 저장된 소스 비디오 프레임(F1)의 제 1 소스 비디오 라인(1)을 가리키는 상기 제 2 포인터(AP2)가 상기 제 1 소스 비디오 라인(1)을 판독하게 하고,
    (ii) 상기 제 1 포인터(AP1)가 상기 다음 소스 비디오 프레임(F2)의 상기 최종 소스 비디오 라인(N')을 가리키고 있는 인스턴트(t17)보다 더 늦은 인스턴트(t19)에서, 상기 다음 소스 비디오 프레임(F2)의 최종 소스 비디오 라인(N')을 가리키는 상기 제 2 포인터(AP2)가 상기 다음 소스 비디오 프레임(F2)의 상기 최종 소스 비디오 라인(N')을 저장 후에 판독하게 함으로써,
    상기 소스 프레임 레이트(SFR)의 거의 두 배인 디스플레이 프레임 레이트(DFR)를 획득하고 사전결정된 고정 시간 오프셋(OT)을 획득하도록 상기 디스플레이 프레임 레이트(DFR)를 적응(33)시키는 수단을 포함하는
    디스플레이 시스템.
  11. 제 2 항에 있어서,
    디스플레이 프레임 기간(DFP)은 상기 디스플레이 프레임 레이트(DFR)의 역인 지속시간을 가지며, 판독 기간(RP) 및 휴지 기간(ID)을 포함하고,
    상기 판독 기간(RP) 동안, 상기 판독(2) 수단은 상기 제 2 어드레스 포인터(AP2)의 제어 하에 상기 디스플레이 데이터(DDA)를 상기 메모리(5)로부터 판독하며,
    상기 휴지 기간(ID) 동안에는 어떠한 디스플레이 데이터(DDA)도 상기 메모리(5)로부터 판독되지 않고,
    상기 제어(2) 수단은,
    자유 실행 디스플레이 프레임 레이트를 상기 소스 디스플레이 프레임 레이트(SFR)의 값보다 낮은 값으로 설정하되, 상기 판독 기간(PR)의 지속시간은 소스 프레임 기간(SFP)보다 짧은 수단과,
    수신된 소스 동기화 인스턴트(SSI)에 대한 응답으로 상기 디스플레이 프레임 기간(SFP)을 재개하는 수단(32)을 포함하는
    디스플레이 시스템.
  12. 제 11 항에 있어서,
    상기 소스 프레임 레이트(SFR)의 거의 두 배가 되도록 상기 디스플레이 프레 임 레이트(DFR)를 적응시키는 수단(33)을 더 포함하는
    디스플레이 시스템.
KR1020067015433A 2004-01-28 2005-01-20 디스플레이 방법 및 디스플레이 시스템 KR20060128982A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04100283 2004-01-28
EP04100283.3 2004-01-28

Publications (1)

Publication Number Publication Date
KR20060128982A true KR20060128982A (ko) 2006-12-14

Family

ID=34814354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067015433A KR20060128982A (ko) 2004-01-28 2005-01-20 디스플레이 방법 및 디스플레이 시스템

Country Status (6)

Country Link
US (1) US8466924B2 (ko)
EP (1) EP1711934A1 (ko)
JP (1) JP2007519968A (ko)
KR (1) KR20060128982A (ko)
CN (1) CN100524451C (ko)
WO (1) WO2005073955A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620054B2 (en) 2014-10-10 2017-04-11 Samsung Display Co., Ltd. Timing controller, organic light-emitting diode (OLED) display having the same and method for driving the OLED display
US10785415B2 (en) 2016-03-03 2020-09-22 Sony Corporation Display control device and display control method

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760772B2 (en) 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
US8812706B1 (en) 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
DE602004030236D1 (de) 2003-06-02 2011-01-05 Qualcomm Inc Erzeugen und implementieren eines signalprotokolls und einer schnittstelle für höhere datenraten
AU2004300958A1 (en) 2003-08-13 2005-02-24 Qualcomm, Incorporated A signal interface for higher data rates
CA2538308C (en) 2003-09-10 2013-05-14 Qualcomm Incorporated High data rate interface
KR20080052699A (ko) 2003-10-15 2008-06-11 퀄컴 인코포레이티드 높은 데이터 레이트 인터페이스
KR100827573B1 (ko) 2003-10-29 2008-05-07 퀄컴 인코포레이티드 높은 데이터 레이트 인터페이스
TWI381686B (zh) 2003-11-12 2013-01-01 Qualcomm Inc 具有改良的鏈路控制之高資料速率介面
KR20060096161A (ko) 2003-11-25 2006-09-07 콸콤 인코포레이티드 향상된 링크 동기화를 제공하는 고속 데이터 레이트인터페이스
KR100906319B1 (ko) 2003-12-08 2009-07-06 퀄컴 인코포레이티드 링크 동기화를 갖는 고 데이터 레이트 인터페이스
CA2775734C (en) 2004-03-10 2014-01-07 Qualcomm Incorporated High data rate interface apparatus and method
RU2355121C2 (ru) 2004-03-17 2009-05-10 Квэлкомм Инкорпорейтед Устройство и способ интерфейса с высокой скоростью передачи данных
ATE518343T1 (de) 2004-06-04 2011-08-15 Qualcomm Inc Schnittstellenvorrichtung und -verfahren für hohe datenraten
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
US8539119B2 (en) 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
US8723705B2 (en) 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
US8667363B2 (en) 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8730069B2 (en) 2005-11-23 2014-05-20 Qualcomm Incorporated Double data rate serial encoder
US7917173B2 (en) * 2006-06-13 2011-03-29 Pixart Imaging Inc. Multimedia data communication method and system
KR100885913B1 (ko) * 2007-01-23 2009-02-26 삼성전자주식회사 티어링 효과를 감소시키는 방법 및 그에 따른 ｌｃｄ 장치
US20090058864A1 (en) * 2007-08-28 2009-03-05 Mediatek Inc. Method and system for graphics processing
US20120251085A1 (en) * 2011-03-31 2012-10-04 Hown Cheng Video multiplexing
JP2014052551A (ja) * 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
US9319590B2 (en) 2012-11-21 2016-04-19 Seiko Epson Corporation Image capturing device including display control section that causes display data to be displayed in first and second display regions of display screen, and method for controlling image capturing device
JP6044317B2 (ja) * 2012-11-21 2016-12-14 セイコーエプソン株式会社 撮影装置、撮影装置の制御方法
KR101946455B1 (ko) 2013-03-14 2019-02-11 삼성전자주식회사 시스템 온-칩 및 이의 동작 방법
KR102114342B1 (ko) 2013-03-15 2020-05-22 삼성전자주식회사 멀티미디어 시스템 및 이의 동작 방법
US20150170315A1 (en) * 2013-12-17 2015-06-18 Eric C. Samson Controlling Frame Display Rate
JP2018022932A (ja) * 2014-12-08 2018-02-08 株式会社ジャパンディスプレイ 表示システム及び表示装置
TWI748651B (zh) * 2019-09-17 2021-12-01 矽創電子股份有限公司 顯示器之更新畫面方法及其驅動裝置
US11705082B1 (en) 2021-09-14 2023-07-18 Fitbit Llc Method for reducing or eliminating tearing effect of an image on a display of wearable computing device
CN115841804B (zh) * 2023-02-21 2023-06-06 深圳曦华科技有限公司 分辨率实时切换控制方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU3548095A (en) 1994-08-31 1996-03-22 S3 Incorporated Apparatus for correction of video tearing
US6028586A (en) * 1997-03-18 2000-02-22 Ati Technologies, Inc. Method and apparatus for detecting image update rate differences
US6177922B1 (en) 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
JPH11184449A (ja) 1997-12-24 1999-07-09 Toshiba Corp 表示制御装置およびコンピュータシステム並びに動画表示制御方法
US6661427B1 (en) 1998-11-09 2003-12-09 Broadcom Corporation Graphics display system with video scaler
US6747656B2 (en) 2000-04-07 2004-06-08 Sony Corporation Image processing apparatus and method of the same, and display apparatus using the image processing apparatus
JP3611511B2 (ja) 2000-09-27 2005-01-19 三菱電機株式会社 マトリクス型表示装置及び画像データ表示方法並びに携帯情報端末装置
US7071992B2 (en) * 2002-03-04 2006-07-04 Macronix International Co., Ltd. Methods and apparatus for bridging different video formats
US7202870B2 (en) * 2002-04-01 2007-04-10 Mstar Semiconductor, Inc. Display controller provided with dynamic output clock

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620054B2 (en) 2014-10-10 2017-04-11 Samsung Display Co., Ltd. Timing controller, organic light-emitting diode (OLED) display having the same and method for driving the OLED display
US10785415B2 (en) 2016-03-03 2020-09-22 Sony Corporation Display control device and display control method

Also Published As

Publication number Publication date
CN100524451C (zh) 2009-08-05
JP2007519968A (ja) 2007-07-19
EP1711934A1 (en) 2006-10-18
US20070159490A1 (en) 2007-07-12
CN1914665A (zh) 2007-02-14
WO2005073955A1 (en) 2005-08-11
US8466924B2 (en) 2013-06-18

Similar Documents

Publication Publication Date Title
KR20060128982A (ko) 디스플레이 방법 및 디스플레이 시스템
KR102566790B1 (ko) 가변 프레임 모드를 지원하는 표시 장치의 구동 방법, 및 표시 장치
US4485378A (en) Display control apparatus
EP1280127A2 (en) Active matrix display device
US20130147822A1 (en) Frame Buffer Management and Self-Refresh Control in a Self-Refresh Display System
WO2007146570A2 (en) Blending multiple display layers
KR100415028B1 (ko) 표시 제어 방법, 표시 제어기, 표시 유닛 및 전자 기기
US8471859B2 (en) Device and method for controlling frame input and output
US6340959B1 (en) Display control circuit
US20060050075A1 (en) Method for frame rate conversion
EP0369481B1 (en) Video signal display apparatus with a liquid crystal display unit
US4941127A (en) Method for operating semiconductor memory system in the storage and readout of video signal data
CN113141481B (zh) 视频时序转换方法和装置、计算机可读介质
US20070052852A1 (en) Motion picture display device
US6870572B1 (en) Method and circuit for picture-in-picture superimposition
CN113345358A (zh) 适用于动态更新率的应用的显示驱动电路
JP2005208413A (ja) 画像処理装置及び画像表示装置
JP2004325821A (ja) 表示装置
US20050046757A1 (en) Image signal processor circuit and portable terminal device
JPH0955869A (ja) 画像同期化装置および方法
US10643515B2 (en) Display driver, display device and method of operating display driver
CN117218989A (zh) 显示面板及其驱动方法、计算机可读存储介质
JP2005116128A (ja) フレームメモリ回路
JPS6327504Y2 (ko)
JPS60143388A (ja) 動画表示方式

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application