JP2002093822A - ＺｎＯ系酸化物半導体層を有する半導体装置の製法 - Google Patents
ＺｎＯ系酸化物半導体層を有する半導体装置の製法Info
- Publication number
- JP2002093822A JP2002093822A JP2000278043A JP2000278043A JP2002093822A JP 2002093822 A JP2002093822 A JP 2002093822A JP 2000278043 A JP2000278043 A JP 2000278043A JP 2000278043 A JP2000278043 A JP 2000278043A JP 2002093822 A JP2002093822 A JP 2002093822A
- Authority
- JP
- Japan
- Prior art keywords
- zno
- based oxide
- oxide semiconductor
- semiconductor layer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
- H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/16—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02469—Group 12/16 materials
- H01L21/02472—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
Abstract
(57)【要約】
【課題】 半導体層成長後の基板温度を下げる間の雰囲
気や熱膨張係数の差に基づくエピタキシャル成長層への
転移や結晶欠陥の発生を抑制して、結晶性の優れた高品
質のＺｎＯ系酸化物半導体層を有する半導体装置の製法
を提供する。 【解決手段】 ＺｎＯ系酸化物半導体と異なる材質の基
板上に、ＺｎＯ系酸化物半導体層をヘテロエピタキシャ
ル成長する場合に、５００℃以上の高温で前記ＺｎＯ系
酸化物半導体層を成長し、ＺｎＯ系酸化物半導体層の成
長終了後に、酸素の供給を止め、かつ、基板温度を３５
０℃以下まで徐冷することを特徴とする。
気や熱膨張係数の差に基づくエピタキシャル成長層への
転移や結晶欠陥の発生を抑制して、結晶性の優れた高品
質のＺｎＯ系酸化物半導体層を有する半導体装置の製法
を提供する。 【解決手段】 ＺｎＯ系酸化物半導体と異なる材質の基
板上に、ＺｎＯ系酸化物半導体層をヘテロエピタキシャ
ル成長する場合に、５００℃以上の高温で前記ＺｎＯ系
酸化物半導体層を成長し、ＺｎＯ系酸化物半導体層の成
長終了後に、酸素の供給を止め、かつ、基板温度を３５
０℃以下まで徐冷することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえばＺｎＯ系
酸化物半導体を用いた発光ダイオード（以下、ＬＥＤと
いう）やレーザダイオード（以下、ＬＤという）などの
発光素子、ＳＡＷ（surface acoustic wave；表面弾性
波）フィルタやＳＡＷ発振素子などのＳＡＷデバイス、
焦電素子、圧電素子、ガスセンサなどのように、たとえ
ばサファイア基板上にＺｎＯ系酸化物半導体層をヘテロ
エピタキシャル成長する場合の半導体装置の製法に関す
る。さらに詳しくは、成長後の雰囲気ガスや基板とＺｎ
Ｏ系酸化物半導体層との間の熱膨張係数の差に起因する
ストレス、などに基づく成長膜中の転移や欠陥を減ら
し、高品質のＺｎＯ系酸化物半導体層を有する半導体装
置の製法に関する。
酸化物半導体を用いた発光ダイオード（以下、ＬＥＤと
いう）やレーザダイオード（以下、ＬＤという）などの
発光素子、ＳＡＷ（surface acoustic wave；表面弾性
波）フィルタやＳＡＷ発振素子などのＳＡＷデバイス、
焦電素子、圧電素子、ガスセンサなどのように、たとえ
ばサファイア基板上にＺｎＯ系酸化物半導体層をヘテロ
エピタキシャル成長する場合の半導体装置の製法に関す
る。さらに詳しくは、成長後の雰囲気ガスや基板とＺｎ
Ｏ系酸化物半導体層との間の熱膨張係数の差に起因する
ストレス、などに基づく成長膜中の転移や欠陥を減ら
し、高品質のＺｎＯ系酸化物半導体層を有する半導体装
置の製法に関する。
【０００２】
【従来の技術】フルカラーディスプレーや、信号灯など
の光源に用いられる青色系（紫外から黄色の波長領域）
のＬＥＤや、室温で連続発振する次世代の高精細ＤＶＤ
光源用の青色ＬＤは、最近サファイア基板上にＧａＮ系
化合物半導体を積層することにより得られるようになり
脚光を浴びている。このような波長の短い発光素子とし
て、ＧａＮ系化合物半導体が主流になっているが、Ｚｎ
Ｏ系などのII−VI族化合物半導体を用いることも検討さ
れている。ＺｎＯは、室温でのバンドギャップが３.３
７ｅＶあり、ＺｎＯ系酸化物は、前述のＤＶＤ光源のほ
か、透明導電膜、透明なＴＦＴ、ＳＡＷデバイス、圧電
素子などへの応用も期待されている。
の光源に用いられる青色系（紫外から黄色の波長領域）
のＬＥＤや、室温で連続発振する次世代の高精細ＤＶＤ
光源用の青色ＬＤは、最近サファイア基板上にＧａＮ系
化合物半導体を積層することにより得られるようになり
脚光を浴びている。このような波長の短い発光素子とし
て、ＧａＮ系化合物半導体が主流になっているが、Ｚｎ
Ｏ系などのII−VI族化合物半導体を用いることも検討さ
れている。ＺｎＯは、室温でのバンドギャップが３.３
７ｅＶあり、ＺｎＯ系酸化物は、前述のＤＶＤ光源のほ
か、透明導電膜、透明なＴＦＴ、ＳＡＷデバイス、圧電
素子などへの応用も期待されている。
【０００３】このＺｎＯ系酸化物半導体も、ＧａＮ系化
合物半導体やサファイアと同様にヘキサゴナル（hexago
nal）結晶であり、格子定数がＧａＮと近いため、Ｇａ
Ｎ系化合物半導体のエピタキシャル成長用基板として工
業的に広く用いられているサファイアが基板として考え
られている。しかし、サファイアの格子定数（ａ軸長）
は、０.４７５８ｎｍであるのに対して、ＺｎＯのａ軸
長は０.３２５２ｎｍであり、格子定数の差に基づく不
整合が大きく、エピタキシャル成長層中に転移や結晶欠
陥が生じやすいという問題がある。そのため、サファイ
ア基板上に３５０℃程度の低温でＺｎＯ層などのバッフ
ァ層を成膜してから、６００℃程度の高温でＺｎＯ系酸
化物半導体層を成長する方法などが考えられている。
合物半導体やサファイアと同様にヘキサゴナル（hexago
nal）結晶であり、格子定数がＧａＮと近いため、Ｇａ
Ｎ系化合物半導体のエピタキシャル成長用基板として工
業的に広く用いられているサファイアが基板として考え
られている。しかし、サファイアの格子定数（ａ軸長）
は、０.４７５８ｎｍであるのに対して、ＺｎＯのａ軸
長は０.３２５２ｎｍであり、格子定数の差に基づく不
整合が大きく、エピタキシャル成長層中に転移や結晶欠
陥が生じやすいという問題がある。そのため、サファイ
ア基板上に３５０℃程度の低温でＺｎＯ層などのバッフ
ァ層を成膜してから、６００℃程度の高温でＺｎＯ系酸
化物半導体層を成長する方法などが考えられている。
【０００４】
【発明が解決しようとする課題】前述のように、ＺｎＯ
系酸化物半導体層を成長する基板として、現在考えられ
ている最適なものは、サファイア基板である。しかし、
このサファイア基板表面にＺｎＯ系酸化物半導体層を成
長すると、バッファ層を介在させるなどの工夫を施して
もエピタキシャル成長層中の転移や結晶欠陥を充分には
減らすことができず、結晶性のよい高品質のＺｎＯ系酸
化物半導体層が得られないという問題がある。
系酸化物半導体層を成長する基板として、現在考えられ
ている最適なものは、サファイア基板である。しかし、
このサファイア基板表面にＺｎＯ系酸化物半導体層を成
長すると、バッファ層を介在させるなどの工夫を施して
もエピタキシャル成長層中の転移や結晶欠陥を充分には
減らすことができず、結晶性のよい高品質のＺｎＯ系酸
化物半導体層が得られないという問題がある。
【０００５】本発明者らは、このような問題を解決する
ため、鋭意検討を重ねた結果、従来結晶欠陥の生じる原
因が、基板とエピタキシャル成長されるＺｎＯ系酸化物
層との間の格子定数の差に基づく格子不整合にあり、こ
れを解消するという考えで、その対策が施されていた
が、サファイアとＺｎＯは、その熱膨張係数が、それぞ
れ７.３×１０-6Ｋ-1と、４.５３×１０-6Ｋ-1と異な
り、この熱膨張係数の差に基づき、新たな転移や結晶欠
陥が発生していることを見出した。さらに、一般的に
は、この種の半導体層の成長を終了した後は、その構成
元素の蒸気圧の高い材料の気体を流しながら基板温度を
下げるが、ＺｎＯ系酸化物半導体層の場合、酸素雰囲気
中に放置されると、転移や結晶欠陥が進みやすいことを
見出した。
ため、鋭意検討を重ねた結果、従来結晶欠陥の生じる原
因が、基板とエピタキシャル成長されるＺｎＯ系酸化物
層との間の格子定数の差に基づく格子不整合にあり、こ
れを解消するという考えで、その対策が施されていた
が、サファイアとＺｎＯは、その熱膨張係数が、それぞ
れ７.３×１０-6Ｋ-1と、４.５３×１０-6Ｋ-1と異な
り、この熱膨張係数の差に基づき、新たな転移や結晶欠
陥が発生していることを見出した。さらに、一般的に
は、この種の半導体層の成長を終了した後は、その構成
元素の蒸気圧の高い材料の気体を流しながら基板温度を
下げるが、ＺｎＯ系酸化物半導体層の場合、酸素雰囲気
中に放置されると、転移や結晶欠陥が進みやすいことを
見出した。
【０００６】本発明はこのような状況に鑑みてなされた
もので、半導体層成長後の基板温度を下げる間の雰囲気
や熱膨張係数の差に基づくエピタキシャル成長層への転
移や結晶欠陥の発生を抑制して、結晶性の優れた高品質
のＺｎＯ系酸化物半導体層を有する半導体装置の製法を
提供することを目的とする。
もので、半導体層成長後の基板温度を下げる間の雰囲気
や熱膨張係数の差に基づくエピタキシャル成長層への転
移や結晶欠陥の発生を抑制して、結晶性の優れた高品質
のＺｎＯ系酸化物半導体層を有する半導体装置の製法を
提供することを目的とする。
【０００７】
【課題を解決するための手段】前述のように、本発明者
らは、サファイア基板上にエピタキシャル成長するＺｎ
Ｏ系酸化物半導体層の結晶性を向上させるため、鋭意検
討を重ねた結果、６００℃程度の高温でＺｎＯ系酸化物
半導体層をエピタキシャル成長し、成長が終った後に、
直ちに基板を加熱するヒータをオフにすると、基板の温
度変化が早く、基板とＺｎＯ系酸化物半導体層との熱膨
張係数の差に基づき、両者間にストレスがかかり、エピ
タキシャル成長層中に新たに転移や結晶欠陥が発生する
ことを見出した。すなわち、ＺｎＯ系酸化物半導体層の
エピタキシャル成長中に結晶欠陥の生じないように注意
をしながら成長しても、成長を終了後に基板温度が急激
に低下すると、新たに転移や結晶欠陥が発生し、この転
移や結晶欠陥が大きく特性に影響することが判明した。
らは、サファイア基板上にエピタキシャル成長するＺｎ
Ｏ系酸化物半導体層の結晶性を向上させるため、鋭意検
討を重ねた結果、６００℃程度の高温でＺｎＯ系酸化物
半導体層をエピタキシャル成長し、成長が終った後に、
直ちに基板を加熱するヒータをオフにすると、基板の温
度変化が早く、基板とＺｎＯ系酸化物半導体層との熱膨
張係数の差に基づき、両者間にストレスがかかり、エピ
タキシャル成長層中に新たに転移や結晶欠陥が発生する
ことを見出した。すなわち、ＺｎＯ系酸化物半導体層の
エピタキシャル成長中に結晶欠陥の生じないように注意
をしながら成長しても、成長を終了後に基板温度が急激
に低下すると、新たに転移や結晶欠陥が発生し、この転
移や結晶欠陥が大きく特性に影響することが判明した。
【０００８】そして、ＺｎＯ系酸化物半導体層の成長終
了後に、ＺｎＯ系酸化物の材料である酸素の供給を止め
て、その温度低下を、たとえば５〜１０℃／分以下のゆ
っくりしたスピードで降温することにより、結晶性の優
れたＺｎＯ系酸化物半導体層が得られることを見出し
た。さらに、従来は蒸気圧の高い構成元素の気体はその
まま流しながら基板温度を下げているが、ＺｎＯ系酸化
物の場合、酸素ガス雰囲気流中で基板温度を下げると、
その酸素により表面が荒されるため、好ましくなく、酸
素の供給を停止することにより、結晶性の優れたＺｎＯ
系酸化物半導体層が得られることを見出した。
了後に、ＺｎＯ系酸化物の材料である酸素の供給を止め
て、その温度低下を、たとえば５〜１０℃／分以下のゆ
っくりしたスピードで降温することにより、結晶性の優
れたＺｎＯ系酸化物半導体層が得られることを見出し
た。さらに、従来は蒸気圧の高い構成元素の気体はその
まま流しながら基板温度を下げているが、ＺｎＯ系酸化
物の場合、酸素ガス雰囲気流中で基板温度を下げると、
その酸素により表面が荒されるため、好ましくなく、酸
素の供給を停止することにより、結晶性の優れたＺｎＯ
系酸化物半導体層が得られることを見出した。
【０００９】もちろん、ＺｎＯ系酸化物は、４００℃程
度の低温でもエピタキシャル成長することができ、この
程度の温度でエピタキシャル成長すれば、直接基板加熱
用のヒータをオフにして急激に温度を下げても、室温と
の温度差が小さいため、新たな結晶欠陥の発生は殆ど生
じないが、エピタキシャル成長の温度が低いと、残留キ
ャリア濃度を減らすことができず、５５０〜６００℃程
度の高温でエピタキシャル成長することが、残留キャリ
ア濃度を減らし、所望のキャリア濃度の半導体層が得ら
れると共に、ｐ形層のキャリア濃度も大きくしやすいこ
とを本発明者らは別途見出し、５００℃程度以上の高温
でＺｎＯ系酸化物半導体層をエピタキシャル成長するこ
とが好ましい。この場合に、とくに成長後の温度降下を
注意して制御する必要があることを見出した。
度の低温でもエピタキシャル成長することができ、この
程度の温度でエピタキシャル成長すれば、直接基板加熱
用のヒータをオフにして急激に温度を下げても、室温と
の温度差が小さいため、新たな結晶欠陥の発生は殆ど生
じないが、エピタキシャル成長の温度が低いと、残留キ
ャリア濃度を減らすことができず、５５０〜６００℃程
度の高温でエピタキシャル成長することが、残留キャリ
ア濃度を減らし、所望のキャリア濃度の半導体層が得ら
れると共に、ｐ形層のキャリア濃度も大きくしやすいこ
とを本発明者らは別途見出し、５００℃程度以上の高温
でＺｎＯ系酸化物半導体層をエピタキシャル成長するこ
とが好ましい。この場合に、とくに成長後の温度降下を
注意して制御する必要があることを見出した。
【００１０】本発明によるＺｎＯ系酸化物半導体層を有
する半導体装置の製法は、ＺｎＯ系酸化物半導体と異な
る熱膨張係数を有する基板上に、ＺｎＯ系酸化物半導体
層をヘテロエピタキシャル成長する場合に、５００℃以
上の高温で前記ＺｎＯ系酸化物半導体層を成長し、Ｚｎ
Ｏ系酸化物半導体層の成長終了後に、酸素の供給を止
め、かつ、基板温度を３５０℃以下まで徐冷することを
特徴とする。
する半導体装置の製法は、ＺｎＯ系酸化物半導体と異な
る熱膨張係数を有する基板上に、ＺｎＯ系酸化物半導体
層をヘテロエピタキシャル成長する場合に、５００℃以
上の高温で前記ＺｎＯ系酸化物半導体層を成長し、Ｚｎ
Ｏ系酸化物半導体層の成長終了後に、酸素の供給を止
め、かつ、基板温度を３５０℃以下まで徐冷することを
特徴とする。
【００１１】ここにＺｎＯ系酸化物半導体とは、Ｚｎを
含む酸化物を意味し、具体例としてはＺｎＯの他IIＡ族
とＺｎ、IIＢ族とＺｎ、またはIIＡ族およびIIＢ族とＺ
ｎのそれぞれの酸化物などを含む。
含む酸化物を意味し、具体例としてはＺｎＯの他IIＡ族
とＺｎ、IIＢ族とＺｎ、またはIIＡ族およびIIＢ族とＺ
ｎのそれぞれの酸化物などを含む。
【００１２】この方法を用いることにより、ＺｎＯ系酸
化物半導体層中に基板温度降下中の新たな転移や結晶欠
陥の誘発を防止することができ、アンドープの状態でキ
ャリア濃度が小さくなり、モビリティが向上する。その
結果、半導体発光素子での活性層の結晶性が優れ、高い
発光効率に寄与すると共に、ｐ形層などのキャリア濃度
を充分に上げることができなかったものを、結晶性が優
れることにより、キャリアのモビリティが向上し、キャ
リア濃度も非常に大きくなる。
化物半導体層中に基板温度降下中の新たな転移や結晶欠
陥の誘発を防止することができ、アンドープの状態でキ
ャリア濃度が小さくなり、モビリティが向上する。その
結果、半導体発光素子での活性層の結晶性が優れ、高い
発光効率に寄与すると共に、ｐ形層などのキャリア濃度
を充分に上げることができなかったものを、結晶性が優
れることにより、キャリアのモビリティが向上し、キャ
リア濃度も非常に大きくなる。
【００１３】
【発明の実施の形態】つぎに、図面を参照しながら本発
明によるＺｎＯ系酸化物半導体層を有する半導体装置の
製法について説明をする。本発明による半導体装置の製
法は、図１にその一実施形態であるフローチャートが示
されるように、ＺｎＯ系酸化物半導体と異なる熱膨張係
数を有する基板上に、ＺｎＯ系酸化物半導体層をヘテロ
エピタキシャル成長する場合に、５００℃以上の高温で
前記ＺｎＯ系酸化物半導体層を成長し、ＺｎＯ系酸化物
半導体層の成長終了後に、酸素の供給を止め、かつ、基
板温度を３５０℃以下まで徐冷することを特徴とする。
明によるＺｎＯ系酸化物半導体層を有する半導体装置の
製法について説明をする。本発明による半導体装置の製
法は、図１にその一実施形態であるフローチャートが示
されるように、ＺｎＯ系酸化物半導体と異なる熱膨張係
数を有する基板上に、ＺｎＯ系酸化物半導体層をヘテロ
エピタキシャル成長する場合に、５００℃以上の高温で
前記ＺｎＯ系酸化物半導体層を成長し、ＺｎＯ系酸化物
半導体層の成長終了後に、酸素の供給を止め、かつ、基
板温度を３５０℃以下まで徐冷することを特徴とする。
【００１４】具体的には、図１に示されるように、サフ
ァイア基板を脱脂洗浄し（Ｓ１）、ついで、たとえばＭ
ＢＥ（Molecular Beam Epitaxy；分子線エピタキシー）
成長室に入れて７００℃程度まで昇温して、２０分程度
のサーマルクリーニングを行う（Ｓ２）。その後、３５
０℃程度に基板温度を下げ、Ｚｎと酸素ラジカルのセル
を開口し、ＺｎＯからなるバッファ層を０.１μｍ程度
成長する（Ｓ３）。その後、Ｚｎセルを閉めると共に、
酸素ラジカルの照射を止めて基板温度を６００℃程度ま
で昇温する（Ｓ４）。この昇温は、通常の加熱用ヒータ
の電流を増加することにより行うもので、５０〜１００
℃／分程度の割合で昇温する。基板温度が所定の温度、
たとえば６００℃程度になったら、再度Ｚｎおよび酸素
ラジカルを開き、アンドープのＺｎＯ層を、たとえば１
〜２μｍ程度成長する（Ｓ５）。その後、酸素ラジカル
を止めると共に、基板加熱用のヒータを一度にオフにし
ないで、徐々に電流を下げることにより、たとえば５〜
１０℃／分程度の割合で、３５０℃以下まで基板温度を
下げる（Ｓ６）。その後、成長室から基板を取り出せ
ば、サファイア基板表面にアンドープのＺｎＯ層が得ら
れる。
ァイア基板を脱脂洗浄し（Ｓ１）、ついで、たとえばＭ
ＢＥ（Molecular Beam Epitaxy；分子線エピタキシー）
成長室に入れて７００℃程度まで昇温して、２０分程度
のサーマルクリーニングを行う（Ｓ２）。その後、３５
０℃程度に基板温度を下げ、Ｚｎと酸素ラジカルのセル
を開口し、ＺｎＯからなるバッファ層を０.１μｍ程度
成長する（Ｓ３）。その後、Ｚｎセルを閉めると共に、
酸素ラジカルの照射を止めて基板温度を６００℃程度ま
で昇温する（Ｓ４）。この昇温は、通常の加熱用ヒータ
の電流を増加することにより行うもので、５０〜１００
℃／分程度の割合で昇温する。基板温度が所定の温度、
たとえば６００℃程度になったら、再度Ｚｎおよび酸素
ラジカルを開き、アンドープのＺｎＯ層を、たとえば１
〜２μｍ程度成長する（Ｓ５）。その後、酸素ラジカル
を止めると共に、基板加熱用のヒータを一度にオフにし
ないで、徐々に電流を下げることにより、たとえば５〜
１０℃／分程度の割合で、３５０℃以下まで基板温度を
下げる（Ｓ６）。その後、成長室から基板を取り出せ
ば、サファイア基板表面にアンドープのＺｎＯ層が得ら
れる。
【００１５】前述のように、本発明者らは、サファイア
基板上に成長されるＺｎＯ系酸化物半導体層の結晶性を
向上させるため、図１に示されるプロセスで、ＺｎＯ系
酸化物半導体層を成長した後の基板温度の降温スピー
ド、およびその際の酸素ラジカルＯ*照射の有無など、
条件を種々変化させてモビリティ（ｃｍ2Ｖ-1ｓ-1）お
よびそのときのキャリア濃度（ｃｍ-3）を調べた。その
結果を表１に示す。
基板上に成長されるＺｎＯ系酸化物半導体層の結晶性を
向上させるため、図１に示されるプロセスで、ＺｎＯ系
酸化物半導体層を成長した後の基板温度の降温スピー
ド、およびその際の酸素ラジカルＯ*照射の有無など、
条件を種々変化させてモビリティ（ｃｍ2Ｖ-1ｓ-1）お
よびそのときのキャリア濃度（ｃｍ-3）を調べた。その
結果を表１に示す。
【００１６】
【表１】
【００１７】なお、表１において、降温スピードが遅い
とは、７℃／分、すなわち本発明の徐冷に相当するもの
で、速いとは、従来の加熱ヒータを一度にオフにする方
法で、たとえば２００℃／分程度のスピードで降下する
ことを意味する。また、酸素ラジカルＯ*の有無とは、
従来の、半導体層の成長が終った後も、酸素などの気体
はそのまま照射を続けて温度を下げたり上げたりしてい
た状態を「有」とし、この酸素ラジカルの照射も止めた
状態を「無」としている。表１から明らかなように、ラ
ジカル酸素の照射を止めてゆっくりと（５〜１０℃／
分）降温させることにより、小さなキャリア濃度で大き
なモビリティ８２.３が得られた。
とは、７℃／分、すなわち本発明の徐冷に相当するもの
で、速いとは、従来の加熱ヒータを一度にオフにする方
法で、たとえば２００℃／分程度のスピードで降下する
ことを意味する。また、酸素ラジカルＯ*の有無とは、
従来の、半導体層の成長が終った後も、酸素などの気体
はそのまま照射を続けて温度を下げたり上げたりしてい
た状態を「有」とし、この酸素ラジカルの照射も止めた
状態を「無」としている。表１から明らかなように、ラ
ジカル酸素の照射を止めてゆっくりと（５〜１０℃／
分）降温させることにより、小さなキャリア濃度で大き
なモビリティ８２.３が得られた。
【００１８】なお、表１からも明らかなように、ゆっく
りと降温させても、酸素ラジカルの照射を続けたままで
あると、むしろ急に冷却したものよりもモビリティは低
下し、好ましくなかった。これは、熱膨張係数の差に基
づく転移や結晶欠陥の発生よりも、酸素の取込みによる
補償（格子間にＯを取り込む）の方が大きいことを示し
ている。
りと降温させても、酸素ラジカルの照射を続けたままで
あると、むしろ急に冷却したものよりもモビリティは低
下し、好ましくなかった。これは、熱膨張係数の差に基
づく転移や結晶欠陥の発生よりも、酸素の取込みによる
補償（格子間にＯを取り込む）の方が大きいことを示し
ている。
【００１９】前述の例では、７℃／分の割合で降温させ
たが、余り遅くすると、時間がかかりすぎて量産には適
さず、降温スピードを早くするほど、アンドープのキャ
リア濃度が大きくなってモビリティが小さくなり、従来
の冷却方法に近づく。そのため、好ましくは５〜５０℃
／分、さらに好ましくは、５〜１０℃／分程度の割合で
徐冷することが望ましい。また、ＭｇまたはＣｄを混晶
したＺｎＯ系酸化物でも同様の結果が得られた。また、
ＭＢＥ法ではなく、ＭＯＣＶＤ（Metal Organic Chemic
al Vapor Deposition；有機金属化学気相成長）法によ
り成長する場合でも同様であった。
たが、余り遅くすると、時間がかかりすぎて量産には適
さず、降温スピードを早くするほど、アンドープのキャ
リア濃度が大きくなってモビリティが小さくなり、従来
の冷却方法に近づく。そのため、好ましくは５〜５０℃
／分、さらに好ましくは、５〜１０℃／分程度の割合で
徐冷することが望ましい。また、ＭｇまたはＣｄを混晶
したＺｎＯ系酸化物でも同様の結果が得られた。また、
ＭＢＥ法ではなく、ＭＯＣＶＤ（Metal Organic Chemic
al Vapor Deposition；有機金属化学気相成長）法によ
り成長する場合でも同様であった。
【００２０】本発明によれば、ＺｎＯ系酸化物半導体層
の成長を全て終了した後、基板温度を、成長温度の６０
０℃程度の高温から室温近くの低温まで、非常にゆっく
り（従来は、たとえばエピタキシャル成長の終了から室
温近くまでの降温時間が５分程度であったのが、本発明
では、４５分程度になる）下げているため、基板と成長
したＺｎＯ系酸化物半導体層との熱膨張係数が異なって
いても、そのストレスはそれほどＺｎＯ系酸化物半導体
層にかからない。しかも、従来はＺｎＯ系酸化物半導体
層の成長が終了しても、ＺｎやＭｇなどの金属材料はそ
のセルを閉めて照射が遮断されるものの、酸素などの気
体の材料源はそのまま流し続けられるのが一般的である
が、少なくとも酸素ラジカルの照射を遮断することによ
り、酸素を格子間などに過剰に取り込むこともなく、降
温するのに長い時間をかけても、熱膨張係数の差に基づ
くストレスを開放するだけで、非常に優れたＺｎＯ系酸
化物半導体層を得ることができる。
の成長を全て終了した後、基板温度を、成長温度の６０
０℃程度の高温から室温近くの低温まで、非常にゆっく
り（従来は、たとえばエピタキシャル成長の終了から室
温近くまでの降温時間が５分程度であったのが、本発明
では、４５分程度になる）下げているため、基板と成長
したＺｎＯ系酸化物半導体層との熱膨張係数が異なって
いても、そのストレスはそれほどＺｎＯ系酸化物半導体
層にかからない。しかも、従来はＺｎＯ系酸化物半導体
層の成長が終了しても、ＺｎやＭｇなどの金属材料はそ
のセルを閉めて照射が遮断されるものの、酸素などの気
体の材料源はそのまま流し続けられるのが一般的である
が、少なくとも酸素ラジカルの照射を遮断することによ
り、酸素を格子間などに過剰に取り込むこともなく、降
温するのに長い時間をかけても、熱膨張係数の差に基づ
くストレスを開放するだけで、非常に優れたＺｎＯ系酸
化物半導体層を得ることができる。
【００２１】さらに、具体的な例として、図２に示され
るＬＥＤチップの製法について説明する。このＬＥＤ
は、発光層形成部１０が、たとえばＣｄxＺｎ1-xＯ（０
≦ｘ＜１、たとえばｘ＝０.０８）からなる０.１μｍ程
度厚の活性層１５を、ＭｇyＺｎ1-yＯ（０≦ｙ＜１、た
とえばｙ＝０.１５）からなる２μｍ程度厚のｎ形のク
ラッド層１４と、ＭｇyＺｎ1-yＯ（０≦ｙ＜１、たとえ
ばｙ＝０.１５）からなる２μｍ程度厚のｐ形クラッド
層１６によりサンドイッチされた構造になっている。そ
して、その表面にｐ形ＺｎＯからなるｐ形コンタクト層
１７が１μｍ程度設けられている。
るＬＥＤチップの製法について説明する。このＬＥＤ
は、発光層形成部１０が、たとえばＣｄxＺｎ1-xＯ（０
≦ｘ＜１、たとえばｘ＝０.０８）からなる０.１μｍ程
度厚の活性層１５を、ＭｇyＺｎ1-yＯ（０≦ｙ＜１、た
とえばｙ＝０.１５）からなる２μｍ程度厚のｎ形のク
ラッド層１４と、ＭｇyＺｎ1-yＯ（０≦ｙ＜１、たとえ
ばｙ＝０.１５）からなる２μｍ程度厚のｐ形クラッド
層１６によりサンドイッチされた構造になっている。そ
して、その表面にｐ形ＺｎＯからなるｐ形コンタクト層
１７が１μｍ程度設けられている。
【００２２】このＬＥＤを製造するには、たとえばＭＢ
Ｅ装置内にサファイア基板１１をセッティングし、基板
温度を６００〜７００℃にしてサーマルクリーニングを
した後、基板温度を４００℃程度にし、酸素ラジカルお
よびＺｎのソース源（セル）のシャッターをあけて照射
し、ＺｎＯからなるバッファ層１２を５０ｎｍ〜０.１
μｍ程度成膜する。
Ｅ装置内にサファイア基板１１をセッティングし、基板
温度を６００〜７００℃にしてサーマルクリーニングを
した後、基板温度を４００℃程度にし、酸素ラジカルお
よびＺｎのソース源（セル）のシャッターをあけて照射
し、ＺｎＯからなるバッファ層１２を５０ｎｍ〜０.１
μｍ程度成膜する。
【００２３】ついで、酸素の照射を止めて基板温度を５
５０〜６００℃程度にし、その後酸素ラジカルのシャッ
ターを再度あけ、酸素ラジカルとＺｎを照射すると共
に、ｎ形ドーパントのＡｌまたはＧａのシャッターもあ
けてｎ形のＺｎＯからなるｎ形コンタクト層１３を１.
５μｍ程度成長させる。ついで、Ｍｇのシャッターもあ
けて、ＭｇyＺｎ1-yＯ（０≦ｙ＜１、たとえばｙ＝０.
１５）からなるｎ形のクラッド層１４を２μｍ程度、Ｍ
ｇを止めて、ＣｄのシャッターをあけアンドープでＣｄ
xＺｎ1-xＯ（０≦ｘ＜１、たとえばｘ＝０.０８）から
なる活性層１５を０.１μｍ程度成長する。
５０〜６００℃程度にし、その後酸素ラジカルのシャッ
ターを再度あけ、酸素ラジカルとＺｎを照射すると共
に、ｎ形ドーパントのＡｌまたはＧａのシャッターもあ
けてｎ形のＺｎＯからなるｎ形コンタクト層１３を１.
５μｍ程度成長させる。ついで、Ｍｇのシャッターもあ
けて、ＭｇyＺｎ1-yＯ（０≦ｙ＜１、たとえばｙ＝０.
１５）からなるｎ形のクラッド層１４を２μｍ程度、Ｍ
ｇを止めて、ＣｄのシャッターをあけアンドープでＣｄ
xＺｎ1-xＯ（０≦ｘ＜１、たとえばｘ＝０.０８）から
なる活性層１５を０.１μｍ程度成長する。
【００２４】そして、Ｃｄを止めてＭｇのシャッターを
再びあけ、さらにプラズマ励起チッ素のシャッターをあ
け、Ｎをドーピングしたｐ形ＭｇyＺｎ1-yＯ（０≦ｙ＜
１、たとえばｙ＝０.１５）からなるｐ形クラッド層１
６を２μｍ程度成長する。さらにＭｇを止めて、ｐ形Ｚ
ｎＯからなるｐ形コンタクト層１７を１μｍ程度順次成
長する。このｎ形クラッド層１４、活性層１５およびｐ
形クラッド層１６により発光層形成部１０を構成してい
る。
再びあけ、さらにプラズマ励起チッ素のシャッターをあ
け、Ｎをドーピングしたｐ形ＭｇyＺｎ1-yＯ（０≦ｙ＜
１、たとえばｙ＝０.１５）からなるｐ形クラッド層１
６を２μｍ程度成長する。さらにＭｇを止めて、ｐ形Ｚ
ｎＯからなるｐ形コンタクト層１７を１μｍ程度順次成
長する。このｎ形クラッド層１４、活性層１５およびｐ
形クラッド層１６により発光層形成部１０を構成してい
る。
【００２５】その後、酸素ラジカルを含む全ての材料の
供給を止め、基板温度を毎分５〜１０℃の割合でゆっく
り下げ、室温近辺まで充分に下がってからＭＢＥ装置よ
りエピタキシャル成長がされたウェハを取り出す。そし
て、スパッタ装置に入れて透明性導電膜であるＩＴＯ膜
１８を０.１５μｍ程度の厚さに設ける。その後、積層
した半導体層の一部をＲＩＥ法などのドライエッチング
によりｎ形コンタクト層１３を露出させ、サファイア基
板１１を研磨し、基板１１の厚さを１００μｍ程度と
し、ＩＴＯ膜１８上にＮｉ／Ａｌなどからなるｐ側電極
２０を、エッチングにより露出したｎ形コンタクト層１
３の表面にＴｉ／Ａｕなどからなるｎ側電極１９を、そ
れぞれたとえばリフトオフ法による真空蒸着などにより
形成する。その後ウェハからチップ化することにより、
図２に示されるＬＥＤチップが得られる。
供給を止め、基板温度を毎分５〜１０℃の割合でゆっく
り下げ、室温近辺まで充分に下がってからＭＢＥ装置よ
りエピタキシャル成長がされたウェハを取り出す。そし
て、スパッタ装置に入れて透明性導電膜であるＩＴＯ膜
１８を０.１５μｍ程度の厚さに設ける。その後、積層
した半導体層の一部をＲＩＥ法などのドライエッチング
によりｎ形コンタクト層１３を露出させ、サファイア基
板１１を研磨し、基板１１の厚さを１００μｍ程度と
し、ＩＴＯ膜１８上にＮｉ／Ａｌなどからなるｐ側電極
２０を、エッチングにより露出したｎ形コンタクト層１
３の表面にＴｉ／Ａｕなどからなるｎ側電極１９を、そ
れぞれたとえばリフトオフ法による真空蒸着などにより
形成する。その後ウェハからチップ化することにより、
図２に示されるＬＥＤチップが得られる。
【００２６】なお、この例では、発光層形成部１０がダ
ブルヘテロ接合のＬＥＤチップであったが、ヘテロ接合
またはホモ接合のｐｎ接合構造などの他の接合構造でも
同じである。また、ＬＥＤでなくてもＬＤであっても同
様である。この場合、たとえば活性層１５はノンドープ
のＣｄ0.03Ｚｎ0.97Ｏ／Ｃｄ0.2Ｚｎ0.8Ｏからなるバリ
ア層とウェル層とをそれぞれ５ｎｍおよび４ｎｍづつ交
互に２〜５層づつ積層した多重量子井戸構造により形成
することが好ましい。また、活性層１５が薄く充分に光
を活性層１５内に閉じ込められない場合には、たとえば
ＺｎＯからなる光ガイド層が活性層の両側に設けられ
る。また、ＩＴＯ膜１８からなる透明電極は不要で、直
接ｐ側電極２０をストライプ状にパターニングして形成
したり、半導体層の上部をメサ型形状にエッチングした
り、電流狭窄層を埋め込むことにより、電流注入領域を
画定する構造に形成される。
ブルヘテロ接合のＬＥＤチップであったが、ヘテロ接合
またはホモ接合のｐｎ接合構造などの他の接合構造でも
同じである。また、ＬＥＤでなくてもＬＤであっても同
様である。この場合、たとえば活性層１５はノンドープ
のＣｄ0.03Ｚｎ0.97Ｏ／Ｃｄ0.2Ｚｎ0.8Ｏからなるバリ
ア層とウェル層とをそれぞれ５ｎｍおよび４ｎｍづつ交
互に２〜５層づつ積層した多重量子井戸構造により形成
することが好ましい。また、活性層１５が薄く充分に光
を活性層１５内に閉じ込められない場合には、たとえば
ＺｎＯからなる光ガイド層が活性層の両側に設けられ
る。また、ＩＴＯ膜１８からなる透明電極は不要で、直
接ｐ側電極２０をストライプ状にパターニングして形成
したり、半導体層の上部をメサ型形状にエッチングした
り、電流狭窄層を埋め込むことにより、電流注入領域を
画定する構造に形成される。
【００２７】本発明の半導体発光素子の製法によれば、
発光層形成部を構成する活性層やｎ形クラッド層および
ｐ形クラッド層などの結晶性が非常に優れ、活性層の結
晶性が優れることによりＬＥＤの発光効率やＬＤのしき
い電流値を下げることができ、また、ｐ形クラッド層の
キャリア濃度を大幅に上げることができる（モビリティ
が大きい）ため、直列抵抗が小さくなり、低い動作電圧
で大きな出力が得られる高特性の発光素子が得られる。
また、発光素子に限らず、結晶性の優れた高品質のＺｎ
Ｏ系酸化物半導体層が得られるため、その品質を向上さ
せることができる。
発光層形成部を構成する活性層やｎ形クラッド層および
ｐ形クラッド層などの結晶性が非常に優れ、活性層の結
晶性が優れることによりＬＥＤの発光効率やＬＤのしき
い電流値を下げることができ、また、ｐ形クラッド層の
キャリア濃度を大幅に上げることができる（モビリティ
が大きい）ため、直列抵抗が小さくなり、低い動作電圧
で大きな出力が得られる高特性の発光素子が得られる。
また、発光素子に限らず、結晶性の優れた高品質のＺｎ
Ｏ系酸化物半導体層が得られるため、その品質を向上さ
せることができる。
【００２８】
【発明の効果】本発明によれば、ＺｎＯ系酸化物半導体
層を格子定数や熱膨張係数が大きく異なるサファイア基
板上に成長する場合でも、転移や結晶欠陥などの生成を
非常に抑えて成長させることができる。その結果、結晶
性の優れたＺｎＯ系酸化物半導体層により、半導体発光
素子など高性能なＺｎＯ系酸化物半導体層を有する半導
体装置が得られる。
層を格子定数や熱膨張係数が大きく異なるサファイア基
板上に成長する場合でも、転移や結晶欠陥などの生成を
非常に抑えて成長させることができる。その結果、結晶
性の優れたＺｎＯ系酸化物半導体層により、半導体発光
素子など高性能なＺｎＯ系酸化物半導体層を有する半導
体装置が得られる。
【図１】本発明による半導体装置の製法の一実施形態を
示すフローチャートである。
示すフローチャートである。
【図２】本発明により製造される装置の一例であるＬＥ
Ｄチップの説明図である。
Ｄチップの説明図である。
１４ ｎ形クラッド層 １５ 活性層 １６ ｐ形クラッド層 １７ ｐ形コンタクト層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ポール・フォンス 茨城県つくば市梅園１−１−４ 通商産業 省 工業技術院電子技術総合研究所内 (72)発明者 松原 浩司 茨城県つくば市梅園１−１−４ 通商産業 省 工業技術院電子技術総合研究所内 (72)発明者 山田 昭政 茨城県つくば市梅園１−１−４ 通商産業 省 工業技術院電子技術総合研究所内 (72)発明者 仁木 栄 茨城県つくば市梅園１−１−４ 通商産業 省 工業技術院電子技術総合研究所内 (72)発明者 中原 健 京都市右京区西院溝崎町21番地 ローム株 式会社内 Ｆターム(参考） 4G077 AA03 BB07 DA05 FE13 HA02 5F041 CA04 CA05 CA41 CA46 CA66 CA88 5F045 AA04 AA05 AB22 AC11 AD09 AD10 AF09 BB12 CA10 CA12 DA53 EE18 EK28 HA06
Claims (1)
- 【請求項１】 ＺｎＯ系酸化物半導体と異なる熱膨張係
数を有する基板上に、ＺｎＯ系酸化物半導体層をヘテロ
エピタキシャル成長する半導体装置の製法であって、５
００℃以上の高温で前記ＺｎＯ系酸化物半導体層を成長
し、ＺｎＯ系酸化物半導体層の成長終了後に、酸素の供
給を止め、かつ、基板温度を３５０℃以下まで徐冷する
ことを特徴とするＺｎＯ系酸化物半導体層を有する半導
体装置の製法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000278043A JP4540201B2 (ja) | 2000-09-13 | 2000-09-13 | ＺｎＯ系酸化物半導体層を有する半導体装置の製法 |
| US09/950,831 US6649434B2 (en) | 2000-09-13 | 2001-09-13 | Method of manufacturing semiconductor device having ZnO based oxide semiconductor layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000278043A JP4540201B2 (ja) | 2000-09-13 | 2000-09-13 | ＺｎＯ系酸化物半導体層を有する半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002093822A true JP2002093822A (ja) | 2002-03-29 |
| JP4540201B2 JP4540201B2 (ja) | 2010-09-08 |
Family
ID=18763267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000278043A Expired - Lifetime JP4540201B2 (ja) | 2000-09-13 | 2000-09-13 | ＺｎＯ系酸化物半導体層を有する半導体装置の製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6649434B2 (ja) |
| JP (1) | JP4540201B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005076341A1 (ja) * | 2004-02-06 | 2005-08-18 | Tohoku University | 薄膜及びｐ型酸化亜鉛薄膜製造方法と半導体デバイス |
| JP2006140489A (ja) * | 2004-11-10 | 2006-06-01 | Samsung Electronics Co Ltd | 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ |
| WO2008114845A1 (ja) * | 2007-03-20 | 2008-09-25 | Mitsubishi Gas Chemical Company, Inc. | Mg含有ZnO系混晶単結晶、その積層体およびそれらの製造方法 |
| JP2009196867A (ja) * | 2008-02-23 | 2009-09-03 | Citizen Holdings Co Ltd | ＭｇａＺｎ１−ａＯ単結晶薄膜の作製方法 |
| JP2009234824A (ja) * | 2008-03-26 | 2009-10-15 | Mitsubishi Gas Chem Co Inc | 自立Ｍｇ含有ＺｎＯ系混晶単結晶ウエファーおよびそれに用いるＭｇ含有ＺｎＯ系混晶単結晶の製造方法 |
| JP2011003775A (ja) * | 2009-06-19 | 2011-01-06 | Fujifilm Corp | 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス |
| JP2011029628A (ja) * | 2009-06-30 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR101106401B1 (ko) | 2003-07-04 | 2012-01-17 | 로제 가부시키가이샤 | 박판상 기판의 반송 장치 및 그 반송 제어 방법 |
| US8592251B2 (en) | 2009-11-20 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9054137B2 (en) | 2009-06-30 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR20160093610A (ko) * | 2013-11-28 | 2016-08-08 | 고쿠리츠다이가쿠호진 도호쿠다이가쿠 | 반도체 소자의 제조 방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4447755B2 (ja) * | 2000-08-28 | 2010-04-07 | 独立行政法人産業技術総合研究所 | ＺｎＯ系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法 |
| TW573372B (en) * | 2002-11-06 | 2004-01-21 | Super Nova Optoelectronics Cor | GaN-based III-V group compound semiconductor light-emitting diode and the manufacturing method thereof |
| DE10319972B4 (de) * | 2003-05-03 | 2006-07-27 | Otto-Von-Guericke-Universität Magdeburg | Verfahren zur Herstellung einer epitaktischen ZnO-Schicht |
| JP4661088B2 (ja) * | 2004-06-01 | 2011-03-30 | 住友化学株式会社 | ｐｎ接合を有する化合物半導体基板の製造方法 |
| US8059109B2 (en) * | 2005-05-20 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus |
| JP5396579B2 (ja) * | 2005-08-18 | 2014-01-22 | 国立大学法人山梨大学 | 酸化亜鉛薄膜の製造方法及び製造装置 |
| WO2011074506A1 (en) * | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN103811354B (zh) * | 2014-01-26 | 2016-09-14 | 中山大学 | 一种提高异质外延层晶体质量的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0959087A (ja) * | 1995-08-25 | 1997-03-04 | Minolta Co Ltd | 薄膜形成方法 |
| WO2000016411A1 (fr) * | 1998-09-10 | 2000-03-23 | Rohm Co., Ltd. | Del a semi-conducteur et son procede de fabrication |
| JP2001068485A (ja) * | 1999-08-31 | 2001-03-16 | Stanley Electric Co Ltd | ＺｎＯ結晶の成長方法、ＺｎＯ結晶構造及びそれを用いた半導体装置 |
| JP2001168392A (ja) * | 1999-12-10 | 2001-06-22 | Stanley Electric Co Ltd | 半導体素子及びその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324365A (en) * | 1991-09-24 | 1994-06-28 | Canon Kabushiki Kaisha | Solar cell |
| US6057561A (en) * | 1997-03-07 | 2000-05-02 | Japan Science And Technology Corporation | Optical semiconductor element |
| JPH11154774A (ja) * | 1997-08-05 | 1999-06-08 | Canon Inc | 面発光半導体デバイスの製造方法、この方法によって製造された面発光半導体デバイス及びこのデバイスを用いた表示装置 |
| JP3399392B2 (ja) * | 1999-02-19 | 2003-04-21 | 株式会社村田製作所 | 半導体発光素子、およびその製造方法 |
| JP3492551B2 (ja) * | 1999-05-21 | 2004-02-03 | スタンレー電気株式会社 | ｐ型ＩＩ―ＶＩ族化合物半導体結晶、その成長方法及びそれを用いた半導体装置 |
| KR100343949B1 (ko) * | 2000-01-26 | 2002-07-24 | 한국과학기술연구원 | 상온에서 작동하는 자외선 수광, 발광소자용 ＺｎＯ박막의 제조 방법 및 그를 위한 장치 |
| JP2002016285A (ja) * | 2000-06-27 | 2002-01-18 | National Institute Of Advanced Industrial & Technology | 半導体発光素子 |
| US6559736B2 (en) * | 2000-07-13 | 2003-05-06 | Rutgers, The State University Of New Jersey | Integrated tunable surface acoustic wave with quantum well structure technology and systems provided thereby |
| JP4447755B2 (ja) * | 2000-08-28 | 2010-04-07 | 独立行政法人産業技術総合研究所 | ＺｎＯ系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法 |
| US6423983B1 (en) * | 2000-10-13 | 2002-07-23 | North Carolina State University | Optoelectronic and microelectronic devices including cubic ZnMgO and/or CdMgO alloys |
-
2000
- 2000-09-13 JP JP2000278043A patent/JP4540201B2/ja not_active Expired - Lifetime
-
2001
- 2001-09-13 US US09/950,831 patent/US6649434B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0959087A (ja) * | 1995-08-25 | 1997-03-04 | Minolta Co Ltd | 薄膜形成方法 |
| WO2000016411A1 (fr) * | 1998-09-10 | 2000-03-23 | Rohm Co., Ltd. | Del a semi-conducteur et son procede de fabrication |
| JP2001068485A (ja) * | 1999-08-31 | 2001-03-16 | Stanley Electric Co Ltd | ＺｎＯ結晶の成長方法、ＺｎＯ結晶構造及びそれを用いた半導体装置 |
| JP2001168392A (ja) * | 1999-12-10 | 2001-06-22 | Stanley Electric Co Ltd | 半導体素子及びその製造方法 |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101106401B1 (ko) | 2003-07-04 | 2012-01-17 | 로제 가부시키가이샤 | 박판상 기판의 반송 장치 및 그 반송 제어 방법 |
| WO2005076341A1 (ja) * | 2004-02-06 | 2005-08-18 | Tohoku University | 薄膜及びｐ型酸化亜鉛薄膜製造方法と半導体デバイス |
| JP2006140489A (ja) * | 2004-11-10 | 2006-06-01 | Samsung Electronics Co Ltd | 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ |
| WO2008114845A1 (ja) * | 2007-03-20 | 2008-09-25 | Mitsubishi Gas Chemical Company, Inc. | Mg含有ZnO系混晶単結晶、その積層体およびそれらの製造方法 |
| JP2008230906A (ja) * | 2007-03-20 | 2008-10-02 | Mitsubishi Gas Chem Co Inc | Ｍｇ含有ＺｎＯ系混晶単結晶、その積層体およびそれらの製造方法 |
| JP2009196867A (ja) * | 2008-02-23 | 2009-09-03 | Citizen Holdings Co Ltd | ＭｇａＺｎ１−ａＯ単結晶薄膜の作製方法 |
| JP2009234824A (ja) * | 2008-03-26 | 2009-10-15 | Mitsubishi Gas Chem Co Inc | 自立Ｍｇ含有ＺｎＯ系混晶単結晶ウエファーおよびそれに用いるＭｇ含有ＺｎＯ系混晶単結晶の製造方法 |
| JP2011003775A (ja) * | 2009-06-19 | 2011-01-06 | Fujifilm Corp | 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス |
| US9136115B2 (en) | 2009-06-30 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10090171B2 (en) | 2009-06-30 | 2018-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US11417754B2 (en) | 2009-06-30 | 2022-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8697488B2 (en) | 2009-06-30 | 2014-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9054137B2 (en) | 2009-06-30 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10790383B2 (en) | 2009-06-30 | 2020-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2011029628A (ja) * | 2009-06-30 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9293566B2 (en) | 2009-06-30 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9299807B2 (en) | 2009-06-30 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10418467B2 (en) | 2009-06-30 | 2019-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9412768B2 (en) | 2009-06-30 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8513054B2 (en) | 2009-06-30 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9576795B2 (en) | 2009-06-30 | 2017-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9831101B2 (en) | 2009-06-30 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9985118B2 (en) | 2009-06-30 | 2018-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US20180233589A1 (en) | 2009-06-30 | 2018-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9461181B2 (en) | 2009-11-20 | 2016-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10186619B2 (en) | 2009-11-20 | 2019-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9093262B2 (en) | 2009-11-20 | 2015-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8592251B2 (en) | 2009-11-20 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR20160093610A (ko) * | 2013-11-28 | 2016-08-08 | 고쿠리츠다이가쿠호진 도호쿠다이가쿠 | 반도체 소자의 제조 방법 |
| KR102269609B1 (ko) * | 2013-11-28 | 2021-06-24 | 고쿠리츠다이가쿠호진 도호쿠다이가쿠 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020058351A1 (en) | 2002-05-16 |
| US6649434B2 (en) | 2003-11-18 |
| JP4540201B2 (ja) | 2010-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4189386B2 (ja) | 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法 | |
| JP4447755B2 (ja) | ＺｎＯ系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法 | |
| JP2002093822A (ja) | ＺｎＯ系酸化物半導体層を有する半導体装置の製法 | |
| JP5280004B2 (ja) | 発光素子及びその製造方法 | |
| JP3569807B2 (ja) | 窒化物半導体素子の製造方法 | |
| JP4767020B2 (ja) | 窒化物系化合物半導体素子の製造方法 | |
| JPH0964477A (ja) | 半導体発光素子及びその製造方法 | |
| JP2002016285A (ja) | 半導体発光素子 | |
| JP2002094114A (ja) | ＺｎＯ系酸化物半導体層を有する半導体装置およびその製法 | |
| WO2008029915A1 (fr) | Dispositif d'émission de lumière à semiconducteur et son procédé de fabrication | |
| JP3729065B2 (ja) | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ | |
| JP2003017420A (ja) | 窒化ガリウム系化合物半導体基板、及びその製造方法 | |
| JP2004304166A (ja) | ＺｎＯ系半導体素子 | |
| JP5257967B2 (ja) | 半導体光素子 | |
| JP2000150959A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| KR20120039324A (ko) | 질화갈륨계 반도체 발광소자 및 그 제조방법 | |
| JP4045499B2 (ja) | ＺｎＯ系半導体素子の製造方法 | |
| JPH10215035A (ja) | 化合物半導体素子及びその製造方法 | |
| JP2008115463A (ja) | Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ | |
| JP5561629B2 (ja) | 半導体光素子 | |
| JP2003224071A (ja) | 窒化物系半導体の製造方法及びそれを用いた窒化物半導体素子 | |
| JP2007103955A (ja) | 窒化物半導体素子および窒化物半導体結晶層の成長方法 | |
| JP5346200B2 (ja) | ＺｎＯ系半導体層とその製造方法、ＺｎＯ系半導体発光素子、及びＺｎＯ系半導体素子 | |
| JP2002076026A (ja) | ＺｎＯ系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法 | |
| JP2009088230A (ja) | 半導体発光素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090619 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090619 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090619 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100622 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4540201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |