JP2002083932A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 アンプに接続される入力抵抗器での分圧比率
と、同アンプに接続される帰還入力抵抗器の分圧比率と
を、共に設計通りに設定すること。 【解決手段】 半導体装置は、アンプ１０の入力端子１
２に択一的に接続される複数の第１の接続ポイントＡ１
〜Ａ４を有する第１の抵抗器２０と、アンプ１０の出力
端子１６に一端が接続され、アンプ１０の還入力端子１
４に択一的に接続される複数の第２の接続ポイントＢ１
〜Ｂ４を有する第２の抵抗器３０とを有する。アンプの
出力端子の電圧が一定となるように、第１の接続ポイン
トＡ１〜Ａ４の一つと、第２の接続ポイントＢ１〜Ｂ４
の一つとが選択される。第１，第２の抵抗器２０，３０
の各々は、基準長さをＬ３を有する第１基準抵抗器６１
と、基準長さＬ４を有する第２基準抵抗器６２とを、必
要な数だけ配線層７４により接続して形成される。第
１，第２の抵抗器を形成するための第１，第２基準抵抗
器６１，６２は、有効抵抗領域６０内に一緒に設けら
れ、規則正しく配列される。有効抵抗領域６０の周囲に
はダミー抵抗領域８０が配置される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力抵抗値と帰還
抵抗値とをそれぞれ可変としたアンプを内蔵した半導体
装置に関する。

【０００２】

【背景技術及び発明が解決しようとする課題】半導体装
置に内蔵されたアンプの入力端子と帰還入力端子とに、
それぞれ可変抵抗器を接続するものがある。可変抵抗器
は、所定の長さを持つ抵抗層途中に複数の接続ポイント
を有し、いずれか一つの接続ポイントが選択されること
で、抵抗値が可変される。

【０００３】この種のアンプでは、入力抵抗値と帰還入
力抵抗値とを切り換えた時に、アンプの出力電圧が許容
値を外れて変動してしまい、回路機能に支障をきたすと
いう問題があった。

【０００４】この要因は、アンプの入力端子と帰還入力
端子とに接続される可変抵抗器の抵抗値のばらつきであ
る。

【０００５】通常この種の可変抵抗器は、トランジスタ
形成に邪魔とならない領域に抵抗層を引き回して形成し
ている。また、アンプの入力端子に接続される抵抗器
と、帰還入力端子に接続される抵抗器とは、離れた場所
にそれぞれ形成されていた。

【０００６】そこで、本発明の目的は、アンプの入力端
子に接続される第１の抵抗器の一端から各接続ポイント
までの各長さとその抵抗器の全長との比である分圧比率
と、アンプの帰還入力端子に接続される第２の抵抗器の
一端から各接続ポイントまでの各長さとその抵抗器の全
長との比である分圧比率とを、それぞれ設計通りに設定
することのできる半導体装置を提供することにある。

【０００７】

【課題を解決するための手段】本発明に係る半導体装置
は、入力端子、帰還入力端子及び出力端子を有するアン
プと、前記アンプの前記入力端子に択一的に接続される
複数の第１の接続ポイントを有し、両端に電圧が印加さ
れる第１の抵抗器と、前記アンプの前記出力端子に一端
が接続され、前記アンプの前記帰還入力端子に択一的に
接続される複数の第２の接続ポイントを有する第２の抵
抗器と、前記アンプの出力端子の電圧が一定となるよう
に、前記複数の第１の接続ポイントの一つを前記入力端
子に、前記複数の第２の接続ポイントの一つを前記帰還
入力端子に、それぞれ接続する接続切り換え回路と、を
有し、前記第１，第２の抵抗器の各々は、少なくとも１
種の基準長さをそれぞれ有する複数の基準抵抗器を、配
線により接続して形成されていることを特徴とする。

【０００８】本発明によれば、第１，第２の抵抗器の各
々は、少なくとも１種の基準長さをそれぞれ有する複数
の基準抵抗器を配線により接続して形成されるので、各
抵抗器の一端からいずれか一つの接続ポイントまでの抵
抗長さは、すくなと１種の基準抵抗器の長さの整数倍と
なる。従って、第１の抵抗器の一端から各接続ポイント
までの各長さとその抵抗器の全長との比である分圧比率
と、第２の抵抗器の一端から各接続ポイントまでの各長
さとその抵抗器の全長との比である分圧比率とを、それ
ぞれ設計通りに設定することができる。このため、接続
切り換え回路は、アンプの出力端子の電圧が一定となる
ように、複数の第１の接続ポイントの一つを入力端子
に、複数の第２の接続ポイントの一つを帰還入力端子
に、それぞれ接続することができる。

【０００９】本発明では、記前記第１，第２の抵抗器
は、半導体基板上の一領域内にて互いに隣接して形成さ
れていることが好ましい。

【００１０】こうすると、第１，第２の抵抗器を作成す
るために必要なエッチングプロセスにて、エッチング個
所に依存する不均一処理が一領域内では生じにくくな
り、少なくとも一種の基準抵抗器の形状がばらつかない
ように加工することができる。

【００１１】本発明では、前記複数の基準抵抗器は、前
記半導体基板上の前記一領域内に規則的に配列されてい
ることを特徴とする。

【００１２】こうすると、第１，第２の抵抗器を作成す
るために必要なエッチングプロセスにて、エッチングパ
ターンの粗密に起因して生ずる不均一処理が一領域内に
て生じにくくなり、少なくとも一種の基準抵抗器の形状
のばらつきをより低減することができる。

【００１３】本発明では、前記第１，第２の抵抗器が配
置される前記一領域の周囲に、複数のダミーパターンが
配置されていることが好ましい。

【００１４】こうすると、第１，第２の抵抗器を作成す
るために必要なエッチングプロセスにて、中央の有効抵
抗領域とその周辺のダミー抵抗領域との間で不均一処理
が生じたとしても、中央の有効抵抗領域内では均一処理
が確保される。

【００１５】この複数のダミーパターンは、前記複数の
基準抵抗器にて形成することができ、これらのダミーパ
ターンは配線により接続されない。

【００１６】本発明の半導体装置は、前記複数の第１の
接続ポイントに接続された複数の第１の配線と、前記複
数の第２の接続ポイントに接続された複数の第２の配線
と、前記複数の第１の配線の一つを前記アンプの前記入
力端子に択一的に接続する第１のスイッチ群と、前記複
数の第２の配線の一つを前記アンプの前記帰還入力端子
に択一的に接続する第２のスイッチ群と、をさらに有す
ることができる。

【００１７】こうすると、第１，第２のスイッチ群の中
からのスイッチ選択によって、アンプの出力端子の電圧
が一定となるように第１，第２の抵抗器の抵抗値を選択
することができる。

【００１８】本発明の半導体装置は、前記第１の抵抗器
の一端に接続され、第１の温度勾配特性を有する電圧を
出力する第１の電源回路と、前記第１の抵抗器の他端に
接続され、前記第１の温度勾配特性とは異なる第２の温
度勾配特性を有する電圧を出力する第２の電源回路と、
をさらに有することを特徴とする。

【００１９】こうすると、アンプの出力端子より、第１
の温度勾配特性と第２の温度勾配特性との間で変化する
温度勾配特性を持つ電圧を得ることができる。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００２１】（半導体回路の説明）図１は、本発明の実
施形態に係る半導体装置の一部の回路図である。図１に
は、アンプ１０と、第１，第２の抵抗器２０，３０が示
されている。

【００２２】アンプ１０は入力端子（プラス入力端子）
１２、帰還入力端子（マイナス入力端子）１４及び出力
端子１６を有する。

【００２３】第１の抵抗器２０の両端には電圧Ｖが印加
されている。また、この第１の抵抗器２０は、アンプ１
０の入力端子１２に択一的に接続される複数例えば４つ
の第１の接続ポイントＡ１〜Ａ４を有する。

【００２４】第２の抵抗器３０の一端はアンプ１０の出
力端子１６に接続され、その他端はグランド電位ＶＳＳ
に接地されている。また、第２の抵抗器３０は、アンプ
１０の帰還入力端子１４に択一的に接続される複数の第
２の接続ポイントＢ１〜Ｂ４を有する。

【００２５】図２は、第１の接続ポイントＡ１〜Ａ４の
一つを入力端子１２に、第２の接続ポイントＢ１〜Ｂ４
の一つを帰還入力端子１４にそれぞれ接続する接続切り
換え回路４０を示している。

【００２６】この接続切り換え回路４０は、図１及び図
２に示すように、第１の接続ポイントＡ１〜Ａ４の一つ
を入力端子１２に接続する第１の接続切り換え回路４２
と、第２の接続ポイントＢ１〜Ｂ４の一つを帰還入力端
子１４に接続する第２の接続切り換え回路４４とを有す
る。

【００２７】第１の接続切り換え回路４２は、接続ポイ
ントＡ１，Ａ２の一方を選択するスイッチ４２Ａと、接
続ポイントＡ３，Ａ４の一方を選択するスイッチ４２Ｂ
と、スイッチ４２Ａ，４２Ｂの一方を選択するスイッチ
４２Ｃとを有する。

【００２８】同様に、第２の接続切り換え回路４４は、
接続ポイントＢ１，Ｂ２の一方を選択するスイッチ４４
Ａと、接続ポイントＢ３，Ｂ４の一方を選択するスイッ
チ４４Ｂと、スイッチ４４Ａ，４４Ｂの一方を選択する
スイッチ４４Ｃとを有する。

【００２９】この接続切り換え回路４０での接続を切り
換え制御する接続制御部５０が設けられている。この接
続制御部５０は、アンプ１０の出力端子の電圧が一定と
なるように、接続切り換え回路４０での接続を切り換え
制御し、例えばレジスタにて構成される。

【００３０】ここで、図１に示すように、第１の抵抗器
２０の接続ポイントＡ１，Ａ２は、第１の抵抗器２０の
例えば両端に位置するものとする。また、接続ポイント
Ａ３は全長Ｌ１の第１の抵抗器２０を２分する中点に位
置し、接続ポイントＡ４は接続ポイントＡ１から長さ
（３・Ｌ１／４）の位置にあるものとする。

【００３１】また、第１の抵抗器２０の各接続ポイント
Ａ１，Ａ２の電圧を例えば、２．０Ｖ、１．０Ｖとす
る。その中間の各接続ポイントＡ３，Ａ４での電圧は、
その接続ポイントまでの抵抗値に基づいて分圧されて、
それぞれ１．５Ｖ，１．２５Ｖとなる。すなわち、１．
５Ｖ＝２．０Ｖ−（２．０Ｖ−１．０Ｖ）×１／２であ
り、１．２５＝２．０Ｖ−（２．０Ｖ−１．０Ｖ）×３
／４であり、１／２，３／４がそれぞれ、第１の抵抗器
２０の一端から接続ポイントまでの長さと該第１の抵抗
器２０の全長との比である分圧比率となる。．ここで、
アンプ１０の出力端子１６の電圧を３．０Ｖに保ち、か
つ、接続切り換え回路４０にて選択される接続ポイント
の組み合わせを、（Ａ１，Ｂ１）、（Ａ２，Ｂ２）、
（Ａ３，Ｂ３）または（Ａ４，Ｂ４）とする。この場
合、第２の抵抗器３０の接続ポイントＢ１，Ｂ２は、全
長Ｌ２の第２の抵抗器３０を３等分する各位置に設定さ
れる。接続ポイントＢ３は接続ポイントＢ１，Ｂ２の中
点となり、接続ポイントＢ４は接続ポイントＢ２，Ｂ３
の中点となる。

【００３２】アンプ１０の出力端子１６の電圧を３Ｖで
一定に維持するのに重要なことは、例えば第１の抵抗器
２０にて接続ポイントＡ１が選択された場合には、全長
Ｌ２の第２の抵抗器３０では出力端子１６側の端部より
Ｌ２／３の位置にある接続ポイントＢ１が選択されるこ
とである。このとき、帰還入力端子１４の電圧は、３−
３×（１／３）＝２．０Ｖとなり、接続ポイントＡ１を
介して入力端子１２に入力される電圧２．０Ｖと一致す
るからである。もし、接続ポイントＢ１の位置がずれて
いると、アンプ１０の出力が３Ｖとはならない。

【００３３】他の接続ポイントを選択するときも同様で
ある。例えば接続ポイントＡ３，Ｂ３が選択される時に
は、接続ポイントＡ３が全長Ｌ１を有する第１の抵抗器
２０の中点に位置し、かつ、接続ポイントＢ３が全長Ｌ
２を有する第２の抵抗器３０の中点に位置することが重
要である。

【００３４】よって、全長Ｌ１，Ｌ２の長さよりも、第
１の抵抗器２０の一端から各接続ポイントＡ１〜Ａ４ま
での長さの全長Ｌ１に対する分圧比率と、第２の抵抗器
３０の一端から各接続ポイントＢ１〜Ｂ４までの長さの
全長Ｌ２に対する分圧比率が重要となる。

【００３５】（第１，第２の抵抗器の構造）図３は、第
１，第２の抵抗器２０，３０が形成されている半導体装
置の一領域の平面図である。図４は図３のＩ−Ｉ断面図
である。図５は、図３に示す複数の基準抵抗器を配線に
より接続して構成される第１，第２の抵抗器２０，３０
の等価回路図である。

【００３６】図３には、複数の第１基準抵抗器６１と、
第１の基準抵抗器６０の２倍の長さをそれぞれ持つ複数
の第２基準抵抗器６２とが規則的に配列されている状態
が図示され、さらに、それらを接続する上層の配線層７
４がハッチングにより図示されている。第１，第２基準
抵抗器６２，６２は例えばポリシリコン層にて形成さ
れ、配線層７４は金属例えばアルミニウムにて形成され
る。なお、抵抗器は必ずしもポリシリコン層にて形成す
るものに限らず、他の材質例えば不純物拡散層などにて
形成することもできる。

【００３７】第１，第２の抵抗器２０，３０が形成され
る有効抵抗領域６０では、第１，第２の基準抵抗器６
１，６２の両端は、図４に示すように、層間絶縁膜７０
を介して形成された上述の配線層７４とビア７２を介し
てコンタクトされている。

【００３８】ここで、図３に示す第１基準抵抗器６１の
有効長さＬ３は、図５に示す接続ポイント間の最短の有
効抵抗長さ、つまり接続ポイントＢ２，Ｂ４間及び接続
ポイントＢ３，Ｂ４間の各有効抵抗長さに一致してい
る。

【００３９】また、図３に示す第２基準抵抗器６２の有
効長さＬ４は、図５に示す接続ポイント間のうちの接続
ポイントＢ１，Ｂ３間の有効抵抗長さに一致している。

【００４０】図３では、２つの第１基準抵抗器６１と一
つの第２基準抵抗器６２とを１組とする抵抗器が横一列
に配置され、１組の抵抗器が縦方向にて繰り返し配置さ
れている。

【００４１】第１，第２の抵抗器２０，３０のうちの接
続ポイントＢ２，Ｂ４間、Ｂ３，Ｂ４間及びＢ１，Ｂ３
間以外の領域は、複数の第１基準抵抗器６１及び／また
は第２基準抵抗器６２を直列接続して形成されている。

【００４２】例えば、図１において第２の抵抗器３０の
接続ポイントＡ１よりもアンプ１０の出力端子１２側に
位置する抵抗器は、有効抵抗領域６０内の一列に位置す
る２つの第１基準抵抗器６１と一つの第２基準抵抗器６
２を直列接続することで構成される。第２の抵抗器３０
の接続ポイントＡ２よりも接地端側に位置する抵抗器も
また同様にして形成される。

【００４３】従って、第２の抵抗器３０を構成する複数
の第１，第２の基準抵抗器６１，６２が設計値通りに構
成されていれば、第２の抵抗器３０の一端から各接続ポ
イントＢ１〜Ｂ４まで長さの全長Ｌ２に対する分圧比率
が設計通りとなる。

【００４４】次に、第１の抵抗器２０について考察す
る。第１の抵抗器２０の接続ポイントＡ１，Ａ３間の抵
抗器は、図３又は図４に示すように、５つの第２基準抵
抗器６２を直列接続することで構成される。また、第１
の抵抗器２０の接続ポイントＡ３，Ａ４間及びＡ４，Ａ
２間の各抵抗器は、図３又は図４に示すように、５つの
第１基準抵抗器６１を直列接続することで構成される。

【００４５】従って、第１の抵抗器２０を構成する複数
の第１，第２の基準抵抗器６１，６２が設計値通りに構
成されていれば、第１の抵抗器２０の一端から各接続ポ
イントＡ１〜Ａ４まで長さの全長Ｌ２に対する分圧比率
も設計通りとなる。

【００４６】ここで、有効抵抗領域６０内には、第１の
抵抗器２０及び第２の抵抗器３０を形成するための複数
の第１，第２基準抵抗器６１，６２が、隣接して配列さ
れている。しかもこの有効抵抗領域６０には、複数の第
１，第２基準抵抗器６１，６２が規則正しく配列され、
例えば領域６０内の左側の第１列には第２基準抵抗器６
２が、それに隣接する第２，第３列には第１基準抵抗器
６１が配列されている。また、各抵抗器間の間隔も縦、
横方向でそれぞれ等しく設定されている。

【００４７】この有効抵抗領域６０の周囲にはダミー抵
抗領域８０が設けられている。このダミー抵抗領域８０
にも、複数の第１，第２基準抵抗器６１，６２が配置さ
れるが、これらには配線が施されない。

【００４８】以上のことから、有効抵抗領域６０内の複
数の第１，第２基準抵抗器６１，６２を設計通りに形成
することが可能となる。この理由について以下に説明す
る。

【００４９】第１，第２基準抵抗器６１，６２を微細加
工プロセスにより形成する際に、考慮すべき点の一つと
してエッチングプロセスの均一性を挙げることができ
る。

【００５０】エッチングプロセスの均一性が悪化する要
因として、離れた２ヶ所でのエッチングの均一性が悪化
したり、エッチング領域の中心と周縁とでエッチングの
均一性が悪化するという位置依存性を挙げることができ
る。

【００５１】また、エッチングパターンの粗密に起因し
て、エッチングに用いられる気体または液体が、エッチ
ング個所に均一に接触しないことが挙げられる。

【００５２】これらの問題は、特にウェットエッチング
時に顕著となる。これらの均一性阻害原因は、エッチン
グプロセスの条件が、エッチング個所またはエッチング
パターン形状に依存して異なるというものである。

【００５３】本実施の形態では、まず、第１，第２の抵
抗器２０，３０を構成するための第１，第２基準抵抗器
６１，６２を、有効抵抗領域６０内に隣接して配置して
いる。このため、エッチング個所の位置に依存したばら
つきが低減する。

【００５４】次に、有効抵抗領域６０には、複数の第
１，第２基準抵抗器６１，６２が規則正しく配列され、
領域６０内にエッチングパターンの密度がほぼ均一に配
列されている。このため、エッチングパターンの粗密の
配置に起因したエッチングの不均一を防止することがで
きる。

【００５５】さらに、有効抵抗領域６０の周囲にはダミ
ー抵抗領域８０が形成されている。このため、エッチン
グ領域の中心と周縁とでエッチングの均一性が悪化した
としても、中央領域の有効抵抗領域６０での面内均一性
を確保できる。

【００５６】（半導体装置の適用例）図６は、図１に示
すアンプ１０及び第１，第２の抵抗器２０，３０を含ん
で構成される温度補償回路を内蔵した表示用ドライバＩ
Ｃ例えば液晶ドライバＩＣの回路図である。

【００５７】図６において、液晶ドライバＩＣに内蔵さ
れる主な機能ブロックとして、下記の各機能ブロックが
設けられている。電源回路１００は、液晶駆動に必要な
基準電圧を生成する。電圧生成回路１１０は、電源回路
１００からの出力に基づいて液晶駆動に必要な電圧Ｖ
_LCD，Ｖ１〜Ｖ４を生成する。液晶駆動回路１５０は、
画素信号に基づいて電圧値Ｖ_LCD，Ｖ１〜Ｖ４またはグ
ランド電圧Ｖ_GNDの中から電圧を選択して信号電極に供
給する。

【００５８】図７は、液晶駆動回路１７０より信号電極
に供給される信号電位を示している。図７は液晶に印加
される電圧がフレーム毎に極性反転される場合の波形を
示している。図７に示す「１Ｈ」は一水平走査期間であ
る。第１フレームでは１Ｈに対して電圧がＶ_LCDとなる
パルス幅Ｗの割合（デューティ比）によって階調値が決
定される。同様に、第２フレームでは１Ｈの期間に対し
て電圧がＶ_GNDとなるパルス幅Ｗの割合（デューティ
比）によって階調値が決定される。

【００５９】本実施の形態では、液晶パネルの特性に応
じて、図７に示す電圧Ｖ_LCD，Ｖ１〜Ｖ４の各電圧値の
補正が可能となっている。

【００６０】図６に示す電源回路１００は、第１の温度
−電圧特性を有する第１の電源回路１００Ａと、第２の
温度−電圧特性を有する第１の電源回路１００Ｂと、第
１，第２の電源回路１００Ａ，１００Ｂからの出力電圧
に基づいて、所望の温度勾配を有する電圧特性に従った
電圧を出力する温度勾配選択回路１０６とを有する。

【００６１】第１の電源回路１００Ａは、図８に示す第
１の温度勾配（例えば−０．２％／℃）の温度−電圧特
性に従って変化する電圧Ａを出力する。一方、第２の電
源回路１００Ｂは、図８に示す第２の温度勾配（例えば
−０．５％／℃）の温度−電圧特性に従って変化する電
圧Ｂを出力する。そして、温度勾配選択回路１１０は、
図８に示す第１，第２の温度勾配の電圧Ａ，Ｂ間の所望
の温度勾配の電圧Ｃを選択して出力する。

【００６２】第１の電源回路１００Ａは、第１の温度勾
配特性を有する定電圧源１０２Ａからの電圧をアンプ１
０４Ａにて所定のゲインにて増幅して出力する。アンプ
１０４Ａの出力線とグランドとの間には抵抗器Ｒ１が接
続されている。この抵抗器Ｒ１の途中位置をアンプ１０
４Ａのマイナス端子に接続することで、アンプ１０４Ａ
の帰還経路に帰還抵抗器Ｒ１Ａが形成される。

【００６３】第２の電源回路１００Ｂは、第２の温度勾
配特性を有する定電圧源１０２Ｂからの電圧をアンプ１
０４Ｂにて所定のゲインにて増幅して出力する。アンプ
１０４Ｂの出力線とグランドとの間には抵抗器Ｒ２が接
続されている。この抵抗器Ｒ２の途中位置をアンプ１０
４Ｂのマイナス端子に接続することで、アンプ１０４Ｂ
の帰還経路に帰還抵抗器Ｒ２Ａが形成される。

【００６４】なお、上述した第１，第２の温度勾配は、
第１の定電圧源１０２Ａ，第２の定電圧源１０２Ｂを構
成するＭＯＳトランジスタのプロセス特性に依存して決
定される。

【００６５】温度勾配選択回路１０６は、図１及び図２
に示す構成を含んで構成される。この温度勾配選択回路
１０６は、第１，第２のアンプ１０４Ａ，１０４Ｂの出
力線同士を接続する接続線途中に挿入接続された第１の
抵抗器２０と、その抵抗器２０途中の任意の位置に接続
される第１の接続切り換え回路４２と、第１の接続切り
換え回路４２での接続を制御する接続制御部５０とを有
する。この接続制御部５０は、例えば、第１の接続切り
換え回路４２での接続位置情報を記憶する温度勾配選択
レジスタを含んで構成することができる。

【００６６】温度勾配選択レジスタはプログラマブルレ
ジスタで、自由に温度勾配を選択することができる。た
だし、使用される液晶パネルが特定されれば、製品出荷
時にその液晶パネルに固有の温度勾配が選択され、それ
以降は変更されることはない。本実施の形態では、温度
勾配選択レジスタの設定により、電源回路１００からの
出力電圧は、例えば図８の電圧特性Ｃを選択できる。

【００６７】温度勾配選択回路１０６にはアンプ１０が
設けられている。このアンプ１０の入力端子１２は第１
の接続切り換え回路４２に接続され、その出力端子１６
とグランドとの間には第２の抵抗器３０が接続されてい
る。この第２の抵抗器３０の途中位置をアンプ１０の帰
還入力端子１４に接続することで、アンプ１０の帰還経
路に帰還抵抗器が接続される。

【００６８】また、アンプ１０の帰還入力端子１４が第
２の抵抗器３０に接続される位置は第２の接続切り換え
回路４４により切り換え可能であり、この接続位置は接
続制御部５０により上述の通り制御される。

【００６９】従って、アンプ１０の出力端子１６から
は、図４に示す温度勾配を有する電圧特性Ｃに従った電
圧が出力される。

【００７０】なお、第１，第２の抵抗器２０，３０の接
続ポイントを変更することで、アンプ１０の出力端子１
６から得られる電圧の温度勾配特性Ｃは、図８の特性Ａ
から特性Ｂの範囲で変更することができる。この変更
は、図８に示すように、温度ｔ０の時にアンプ１０の出
力端子１６からの電圧が一定電位を維持するようにして
実施される。

【００７１】電子ボリュームスイッチＳＷ１は、第２の
抵抗器３０途中の任意位置に接続されるスイッチであ
る。ここで、電子ボリュームスイッチＳＷ１の接続位置
を変更することで、図８に示す電圧特性Ｃをさらに補正
することができる。

【００７２】この電子ボリュームスイッチＳＷ１の後段
に設けられた電圧生成回路１１０は、電子ボリュームス
イッチＳＷ１を介して電圧が入力されるアンプ１１２
と、その出力線とグランドとの間に接続された抵抗器Ｒ
３とを有する。そして、アンプ１１２の出力が電圧Ｖ
_LCDとされ、その電圧が抵抗器Ｒ３を用いて抵抗分割さ
れることで各電圧Ｖ１〜Ｖ４が生成される。

【００７３】本実施の形態では、環境温度に応じて、電
子ボリュームスイッチＳＷ１を制御することで、図８に
示す電圧特性Ｃを環境温度に応じてさらに補正してい
る。

【００７４】このために本実施の形態では、図８に示す
２種の温度勾配特性Ａ，Ｂを利用して環境温度を検出す
る温度検出部１２０を備えている。この温度検出部１２
０は、図６に示すように、発振回路１２１の発振出力を
分周する分周回路１２２と、分周回路１２２からのクロ
ックをカウントし、所定カウント値毎にリセットされる
カウンタ１２４と、第１の電源回路１００Ａ内の第１の
アンプ１０４Ａに接続された帰還抵抗器Ｒ１Ａに接続さ
れる温度検出用スイッチＳＷ２と、第２の電源回路１０
０Ｂ内の第２のアンプ１０４Ｂに接続された帰還抵抗器
Ｒ２Ａに接続される温度検出用スイッチＳＷ３と、温度
検出用スイッチＳＷ２，ＳＷ３を介して入力される電圧
を比較する比較器１２６と、比較器１２６の出力が変化
したときのカウンタ１２４の出力に基づいて、実温度に
対応するデータを出力する温度設定用レジスタ１２８と
を有する。

【００７５】こうして、温度検出部１２０は、電源回路
１００自体の温度勾配特性を利用して実温度を検出する
ことが可能となる。このように、電源回路１００に２種
の温度勾配を有する定電圧源１００Ａ，１００Ｂを設
け、その２種の温度勾配を利用して検出された実温度に
基づいて液晶印加電圧を補正しているので、より正確な
補正が可能となる。

【００７６】次に、検出された実温度に基づいて、電子
ボリュームスイッチＳＷ１を制御する電子ボリュームス
イッチ制御部１４０は、液晶パネルメーカの希望により
補正値が設定される例えばＲＯＭ、ＰＲＯＭなどにて形
成される補正テーブル１４２と、同様に液晶パネルメー
カの希望により設定された電子ボリュームスイッチＳＷ
１の制御基準値が格納されたレジスタ１４４と、それら
両者のディジタル値を加算して出力する加算器１４６と
を有する。

【００７７】図９は、電子ボリュームスイッチ制御部１
４０により制御された電子ボリュームスイッチＳＷ１か
らの出力に基づいて得られる液晶印加電圧Ｖ_LCDの温度
依存特性を示している。図９では、液晶印加電圧Ｖ_LCD
が低温領域Ｔａ、中間温度領域Ｔｂ，高温領域Ｔｃにて
異なる温度勾配を有する温度依存特性を示している。低
温領域Ｔａ及び高温領域Ｔｃは、補正テーブル１４２か
らの出力によって制御される電子ボリュームスイッチＳ
Ｗ１によって設定される。低温領域Ｔａは、低温になる
ほど、電子ボリュームスイッチＳＷ１にて選択される抵
抗値が小さく設定される（接点をアンプ１０の出力側に
近づける）。これに対して、高温領域Ｔｃでは、高温に
なるほど抵抗値が大きく設定される（接点をグランドＧ
ＮＤ側に近づける）。

【００７８】これにより、２種の温度勾配特性Ａ，Ｂを
持つ電源回路１００の出力電圧から、液晶パネルに固有
の温度依存性を有する液晶印加電圧Ｖ_LCD，Ｖ１〜Ｖ４
を生成することができる。

【００７９】なお、図９に示す温度依存特性は、３分割
領域にて異なる傾きを持つ直線補間としたが、分割数、
補間形式は他に種々の変形実施が可能であり、例えば曲
線補間を用いても良い。

【００８０】なお、本発明は、上記の実施の形態に限定
されるものではなく、本発明の要旨の範囲内で種々の変
形実施が可能である。例えば、上記実施形態では、第１
または第２基準抵抗器を直列接続して第１，第２の抵抗
器２０，３０を形成したが、一部に並列接続を用いても
良い。等しい抵抗値Ｒを持つ例えば２つの基準抵抗器を
並列接続すると、その等価抵抗値はＲ／２となるので、
これを利用して接続ポイント間の抵抗値を設計しても良
い。

【００８１】図１０は、一種類の基準抵抗器６１のみを
複数用いて、図１に示す第１，第２の抵抗器２０，３０
を形成する例を示している。こうすると、基準抵抗器６
１が縦、横に等間隔で規則正しく配列されるので、エッ
チング加工時の処理の均一性がより高く確保できる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る半導体装置の一部を
示す回路図である。

【図２】図１に示す接続切り換え回路の回路図である。

【図３】図１に示す第１，第２の抵抗器を構成する第
１，第２基準抵抗器が配列された有効抵抗領域とその周
囲のダミー抵抗領域を示す平面図である。

【図４】図３のＩ−Ｉ断面図である。

【図５】図３に示す有効抵抗領域内の等価回路図であ
る。

【図６】図１の回路を用いて構成される液晶ドライバＩ
Ｃのブロック図である。

【図７】図６に示す液晶駆動回路より信号電極に供給さ
れる信号電位を示す波形図である。

【図８】図６に示す電源回路の出力電圧の温度勾配を示
す特性図である。

【図９】図６に示す電子ボリュームスイッチの調整によ
って得られる液晶印加電圧Ｖ_{LC D}の温度依存特性を示す
特性図である。

【図１０】図１に示す第１，第２の抵抗器を構成する１
種類の基準抵抗器が配列された有効抵抗領域を示す平面
図である。

【符号の説明】

１０ アンプ １２ 入力端子 １４ 帰還入力端子 １６ 出力端子 ２０ 第１の抵抗器 ３０ 第２の抵抗器 ４０ 接続切り換え回路 ４２ 第１の接続切り換え回路 ４４ 第２の接続切り換え回路 ５０ 接続制御部 ６０ 有効抵抗領域 ６１ 第１基準抵抗器 ６２ 第２基準抵抗器 ７０ 層間絶縁膜 ７２ ビア ７４ 配線層 ８０ ダミー抵抗領域 Ａ１〜Ａ４ 複数の第１の接続ポイント Ｂ１〜Ｂ４ 複数の第２の接続ポイント

Claims (7)

【特許請求の範囲】
1. 【請求項１】 入力端子、帰還入力端子及び出力端子を
   有するアンプと、 前記アンプの前記入力端子に択一的に接続される複数の
   第１の接続ポイントを有し、両端に電圧が印加される第
   １の抵抗器と、 前記アンプの前記出力端子に一端が接続され、前記アン
   プの前記帰還入力端子に択一的に接続される複数の第２
   の接続ポイントを有する第２の抵抗器と、 前記アンプの出力端子の電圧が一定となるように、前記
   複数の第１の接続ポイントの一つを前記入力端子に、前
   記複数の第２の接続ポイントの一つを前記帰還入力端子
   に、それぞれ接続する接続切り換え回路と、 を有し、 前記第１，第２の抵抗器の各々は、少なくとも１種の基
   準長さをそれぞれ有する複数の基準抵抗器を、配線によ
   り接続して形成されていることを特徴とする半導体装
   置。
2. 【請求項２】 請求項１において、 前記前記第１，第２の抵抗器は、半導体基板上の一領域
   内にて互いに隣接して形成されていることを特徴とする
   半導体装置。
3. 【請求項３】 請求項２において、 前記複数の基準抵抗器は、前記半導体基板上の前記一領
   域内に規則的に配列されていることを特徴とする半導体
   装置。
4. 【請求項４】 請求項２または３において、 前記第１，第２の抵抗器が配置される前記一領域の周囲
   に、複数のダミーパターンが配置されていることを特徴
   とする半導体装置。
5. 【請求項５】 請求項４において、 前記複数のダミーパターンは、配線により接続されない
   前記複数の基準抵抗器にて形成されていることを特徴と
   する半導体装置。
6. 【請求項６】 請求項１乃至５のいずれかにおいて、 前記複数の第１の接続ポイントに接続された複数の第１
   の配線と、 前記複数の第２の接続ポイントに接続された複数の第２
   の配線と、 前記複数の第１の配線の一つを前記アンプの前記入力端
   子に択一的に接続する第１のスイッチ群と、 前記複数の第２の配線の一つを前記アンプの前記帰還入
   力端子に択一的に接続する第２のスイッチ群と、 をさらに有することを特徴とする半導体装置。
7. 【請求項７】 請求項１乃至６のいずれかにおいて、 前記第１の抵抗器の一端に接続され、第１の温度勾配特
   性を有する電圧を出力する第１の電源回路と、 前記第１の抵抗器の他端に接続され、前記第１の温度勾
   配特性とは異なる第２の温度勾配特性を有する電圧を出
   力する第２の電源回路と、 をさらに有することを特徴とする半導体装置。