JP2002076059A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JP2002076059A JP2002076059A JP2000306836A JP2000306836A JP2002076059A JP 2002076059 A JP2002076059 A JP 2002076059A JP 2000306836 A JP2000306836 A JP 2000306836A JP 2000306836 A JP2000306836 A JP 2000306836A JP 2002076059 A JP2002076059 A JP 2002076059A
- Authority
- JP
- Japan
- Prior art keywords
- fpc board
- acf
- cover lay
- attached
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】閉じ込められた気泡の放出を容易にし気泡によ
るＩＣとの接続強度の低下と接続不良を防ぎ、ＩＣ接続
の信頼性向上が可能な回路基板を提供する。 【構成】ＦＰＣ基板と、ＦＰＣ基板上の３方に配設され
る複数条の銅箔と、ＦＰＣ基板の外周部分に装着される
カバーレイと、銅箔上とカバーレイ上に貼付されＩＣが
接続されるＡＣＦとを有してなり、ＡＣＦが貼付される
カバーレイの３方向にそれぞれ切り込みを設けてなり、
貼付されたＡＣＦに接続されるＩＣの下部とその外周部
分にＦＰＣ基板を貫通する複数個以上の貫通穴を設けて
なり、カバーレイに設けられた切り込みを挟んで両側に
配設されそれぞれ切り込み部分から内方に延伸するガイ
ド溝を設けてなる。
るＩＣとの接続強度の低下と接続不良を防ぎ、ＩＣ接続
の信頼性向上が可能な回路基板を提供する。 【構成】ＦＰＣ基板と、ＦＰＣ基板上の３方に配設され
る複数条の銅箔と、ＦＰＣ基板の外周部分に装着される
カバーレイと、銅箔上とカバーレイ上に貼付されＩＣが
接続されるＡＣＦとを有してなり、ＡＣＦが貼付される
カバーレイの３方向にそれぞれ切り込みを設けてなり、
貼付されたＡＣＦに接続されるＩＣの下部とその外周部
分にＦＰＣ基板を貫通する複数個以上の貫通穴を設けて
なり、カバーレイに設けられた切り込みを挟んで両側に
配設されそれぞれ切り込み部分から内方に延伸するガイ
ド溝を設けてなる。
Description
【０００１】
【産業上の利用分野】本発明は、フレキシブルプリント
基板（以下ＦＰＣ基板という）に異方性導電膜（以下Ａ
ＣＦという）が貼付されＩＣが接続されてなる回路基板
に関する。
基板（以下ＦＰＣ基板という）に異方性導電膜（以下Ａ
ＣＦという）が貼付されＩＣが接続されてなる回路基板
に関する。
【０００２】
【従来の技術】図４は、従来の実施例を示す断面図であ
る。従来から、図４に示すように、ＦＰＣ基板１１の上
面に銅箔１２とＦＰＣ基板１１の外周部分にカバーレイ
１３が装着され、銅箔１２とカバーレイ１３の上面にＡ
ＣＦ１４が貼付されている。ＡＣＦ１４上にＩＣ８が接
続されて回路基板が構成されている。ＦＰＣ基板１１上
にＡＣＦ１４を貼付させた際にＦＰＣ基板とカバーレイ
１３との段差部分に隙間が生じ、この段差部分に加熱に
より発生する気泡９が閉じ込められてしまう。この状態
でＦＰＣ基板１１にＩＣ８の接続を行うとＡＣＦ１４が
硬化した後でも段差部分に気泡が残ってしまう。この気
泡により、ＡＣＦとＩＣとの密着面積が減少されて接続
強度が低下してしまう。また、加熱されたときに閉じ込
められた気泡が膨張してＡＣＦにクラックが入ったり、
剥離を起こしたりして接続不良を引き起こしやすく品質
や歩留まりの低下の要因となっている。
る。従来から、図４に示すように、ＦＰＣ基板１１の上
面に銅箔１２とＦＰＣ基板１１の外周部分にカバーレイ
１３が装着され、銅箔１２とカバーレイ１３の上面にＡ
ＣＦ１４が貼付されている。ＡＣＦ１４上にＩＣ８が接
続されて回路基板が構成されている。ＦＰＣ基板１１上
にＡＣＦ１４を貼付させた際にＦＰＣ基板とカバーレイ
１３との段差部分に隙間が生じ、この段差部分に加熱に
より発生する気泡９が閉じ込められてしまう。この状態
でＦＰＣ基板１１にＩＣ８の接続を行うとＡＣＦ１４が
硬化した後でも段差部分に気泡が残ってしまう。この気
泡により、ＡＣＦとＩＣとの密着面積が減少されて接続
強度が低下してしまう。また、加熱されたときに閉じ込
められた気泡が膨張してＡＣＦにクラックが入ったり、
剥離を起こしたりして接続不良を引き起こしやすく品質
や歩留まりの低下の要因となっている。
【０００３】
【発明が解決しようとする課題】本発明は、上述の問題
点を解決するためになされたもので、閉じ込められた気
泡の放出を容易にし気泡によるＩＣとの接続強度の低下
と接続不良を防ぎ、ＩＣ接続の信頼性向上が可能な回路
基板を提供することを目的とするものである。
点を解決するためになされたもので、閉じ込められた気
泡の放出を容易にし気泡によるＩＣとの接続強度の低下
と接続不良を防ぎ、ＩＣ接続の信頼性向上が可能な回路
基板を提供することを目的とするものである。
【０００４】
【課題を解決するための手段】本発明による回路基板
は、ＦＰＣ基板と、ＦＰＣ基板上の３方に配設される複
数条の銅箔と、ＦＰＣ基板の外周部分に装着されるカバ
ーレイと、銅箔上とカバーレイ上に貼付されＩＣが接続
されるＡＣＦとを有してなり、ＡＣＦが貼付されるカバ
ーレイの３方向にそれぞれ切り込みを設けてなり、貼付
されたＡＣＦに接続されるＩＣの下部とその外周部分に
ＦＰＣ基板を貫通する複数個以上の貫通穴を設けてな
り、カバーレイに設けられた切り込みを挟んで両側に配
設されそれぞれ切り込み部分から内方に延伸するガイド
溝を設けてなる。
は、ＦＰＣ基板と、ＦＰＣ基板上の３方に配設される複
数条の銅箔と、ＦＰＣ基板の外周部分に装着されるカバ
ーレイと、銅箔上とカバーレイ上に貼付されＩＣが接続
されるＡＣＦとを有してなり、ＡＣＦが貼付されるカバ
ーレイの３方向にそれぞれ切り込みを設けてなり、貼付
されたＡＣＦに接続されるＩＣの下部とその外周部分に
ＦＰＣ基板を貫通する複数個以上の貫通穴を設けてな
り、カバーレイに設けられた切り込みを挟んで両側に配
設されそれぞれ切り込み部分から内方に延伸するガイド
溝を設けてなる。
【０００５】
【作用】ＡＣＦが貼付されるカバーレイの３方向にそれ
ぞれ切り込みを設けたことにより、加熱によりＡＣＦを
貼付する時にＦＰＣ基板とカバーレイとの段差部分に閉
じ込められた気泡は切り込みより外部に放出されて残留
しないので、ＡＣＦがＦＰＣ基板、銅箔、カバーレイに
隙間なく密着して接続強度を高め密着不良や接続不良を
引き起こすこともなくＩＣとの接続の信頼性を向上させ
ることができる。また、ＡＣＦが貼付され接続されるＩ
Ｃの下部とその外周部分にＦＰＣ基板を貫通する複数個
以上の貫通穴を設けたことにより、加熱によりＡＣＦを
貼付する時にＦＰＣ基板とカバーレイとの段差部分や内
部に閉じ込められた気泡は貫通穴から外部に放出されて
残留しないので、ＡＣＦがＦＰＣ基板、銅箔、カバーレ
イに隙間なく密着して接続強度を高め気泡の熱膨張によ
るＡＣＦのクラック、剥離を起こすこともなくＩＣとの
接続の信頼性を向上させることができる。さらに、カバ
ーレイに設けられた切り込みを挟んで両側に配設されそ
れぞれ切り込み部分から内方に延伸するガイド溝を設け
たことにより、加熱によりＡＣＦを貼付する時にＦＰＣ
基板とカバーレイとの段差部分や内部に閉じ込められた
気泡は切り込みとガイド溝により外部へ容易に放出され
て残留しないので、ＡＣＦがＦＰＣ基板、銅箔、カバー
レイに隙間なく密着してＩＣとの接続強度がより高めら
れてＩＣとの接続の信頼性をより一層向上させることが
できる。
ぞれ切り込みを設けたことにより、加熱によりＡＣＦを
貼付する時にＦＰＣ基板とカバーレイとの段差部分に閉
じ込められた気泡は切り込みより外部に放出されて残留
しないので、ＡＣＦがＦＰＣ基板、銅箔、カバーレイに
隙間なく密着して接続強度を高め密着不良や接続不良を
引き起こすこともなくＩＣとの接続の信頼性を向上させ
ることができる。また、ＡＣＦが貼付され接続されるＩ
Ｃの下部とその外周部分にＦＰＣ基板を貫通する複数個
以上の貫通穴を設けたことにより、加熱によりＡＣＦを
貼付する時にＦＰＣ基板とカバーレイとの段差部分や内
部に閉じ込められた気泡は貫通穴から外部に放出されて
残留しないので、ＡＣＦがＦＰＣ基板、銅箔、カバーレ
イに隙間なく密着して接続強度を高め気泡の熱膨張によ
るＡＣＦのクラック、剥離を起こすこともなくＩＣとの
接続の信頼性を向上させることができる。さらに、カバ
ーレイに設けられた切り込みを挟んで両側に配設されそ
れぞれ切り込み部分から内方に延伸するガイド溝を設け
たことにより、加熱によりＡＣＦを貼付する時にＦＰＣ
基板とカバーレイとの段差部分や内部に閉じ込められた
気泡は切り込みとガイド溝により外部へ容易に放出され
て残留しないので、ＡＣＦがＦＰＣ基板、銅箔、カバー
レイに隙間なく密着してＩＣとの接続強度がより高めら
れてＩＣとの接続の信頼性をより一層向上させることが
できる。
【０００６】
【実施例】本発明による回路基板の実施例を図面に基づ
いて説明する。図１は、本発明による第１の実施例を示
す図で、（ａ）は平面図、（ｂ）はそのＡ−Ａ’断面図
である。図において、１はＦＰＣ基板、２はＦＰＣ基板
１上の３方に配設される複数条の銅箔、３はＦＰＣ基板
の外周部分に装着されるカバーレイ、４は銅箔２上とカ
バーレイ３上に貼付され図示してないＩＣが接続される
ＡＣＦ、５はＡＣＦ４が貼付されるカバーレイ３の３方
向にそれぞれ設けられた切り込みである。図１（ａ）、
（ｂ）に示されているように、ＦＰＣ基板１上の３方に
複数条の銅箔２が配設されており、ＦＰＣ基板１の外周
部分にはカバーレイ３が装着されている。カバーレイ３
の３方向にはそれぞれ切り込み５が設けられており、銅
箔２上とカバーレイ３上にはＡＣＦ４が貼付され、その
上面には図示してないＩＣが接続されて回路基板が構成
されている。ＦＰＣ基板１に銅箔２とカバーレイ３が装
着されてその上にＡＣＦ４が貼付された時に、加熱によ
りＦＰＣ基板１とカバーレイ３の段差部分に閉じ込めら
れた気泡はカバーレイ３に設けられた切り込み５から外
部に放出される。これにより段差部分の気泡が除去され
るので、ＡＣＦがＦＰＣ基板、銅箔、カバーレイに隙間
なく密着して接続強度を高め密着不良や接続不良を引き
起こすこともなくＩＣとの接続の信頼性を向上させるこ
とができる。なお、本実施例においてはカバーレイの３
方向にそれぞれ切り込みを設けた例で説明したが、これ
に限定されるものではなく切り込みの個所を多くすれば
気泡抜きをより効果的にすることができる。
いて説明する。図１は、本発明による第１の実施例を示
す図で、（ａ）は平面図、（ｂ）はそのＡ−Ａ’断面図
である。図において、１はＦＰＣ基板、２はＦＰＣ基板
１上の３方に配設される複数条の銅箔、３はＦＰＣ基板
の外周部分に装着されるカバーレイ、４は銅箔２上とカ
バーレイ３上に貼付され図示してないＩＣが接続される
ＡＣＦ、５はＡＣＦ４が貼付されるカバーレイ３の３方
向にそれぞれ設けられた切り込みである。図１（ａ）、
（ｂ）に示されているように、ＦＰＣ基板１上の３方に
複数条の銅箔２が配設されており、ＦＰＣ基板１の外周
部分にはカバーレイ３が装着されている。カバーレイ３
の３方向にはそれぞれ切り込み５が設けられており、銅
箔２上とカバーレイ３上にはＡＣＦ４が貼付され、その
上面には図示してないＩＣが接続されて回路基板が構成
されている。ＦＰＣ基板１に銅箔２とカバーレイ３が装
着されてその上にＡＣＦ４が貼付された時に、加熱によ
りＦＰＣ基板１とカバーレイ３の段差部分に閉じ込めら
れた気泡はカバーレイ３に設けられた切り込み５から外
部に放出される。これにより段差部分の気泡が除去され
るので、ＡＣＦがＦＰＣ基板、銅箔、カバーレイに隙間
なく密着して接続強度を高め密着不良や接続不良を引き
起こすこともなくＩＣとの接続の信頼性を向上させるこ
とができる。なお、本実施例においてはカバーレイの３
方向にそれぞれ切り込みを設けた例で説明したが、これ
に限定されるものではなく切り込みの個所を多くすれば
気泡抜きをより効果的にすることができる。
【０００７】図２は、本発明による第２の実施例を示す
図で、（ａ）は平面図、（ｂ）はそのＡ−Ａ’断面図で
ある。図において、１はＦＰＣ基板、２はＦＰＣ基板１
上の３方に配設される複数条の銅箔、３はＦＰＣ基板の
外周部分に装着されるカバーレイ、４は銅箔２上とカバ
ーレイ３上に貼付されＩＣ８が接続されるＡＣＦ、６は
ＡＣＦが貼付され接続されるＩＣ８の下部とその外周部
分のＦＰＣ基板１に設けられた複数個以上の貫通穴であ
る。図２（ａ）、（ｂ）に示されているように、ＦＰＣ
基板１上の３方に複数条の銅箔２が配設されており、Ｆ
ＰＣ基板１の外周部分にはカバーレイ３が装着されてい
る。銅箔２上とカバーレイ３上にはＡＣＦ４が貼付さ
れ、貼付されたＡＣＦ４に接続されるＩＣ８の下部とそ
の外周部分にＦＰＣ基板１を貫通する複数個以上の貫通
穴６が設けられており、ＡＣＦ４の上面にＩＣ８が接続
されて回路基板が構成されている。ＦＰＣ基板１に銅箔
２とカバーレイ３が装着されてその上にＡＣＦ４が貼付
された時に、加熱により銅箔２とカバーレイ３との段差
部分や内部に閉じ込められた気泡は、貼付されたＡＣＦ
に接続されるＩＣ８の下部とその外周部分に設けられた
ＦＰＣ基板１を貫通する複数個以上の貫通穴６から外部
に放出される。これにより段差部分や内部に気泡が残留
しないので、ＡＣＦがＦＰＣ基板、銅箔、カバーレイに
隙間なく密着して気泡の熱膨張によるクラック、剥離を
起こすこともなくＦＰＣ基板との密着性が高められＩＣ
との接続の信頼性がより向上する。
図で、（ａ）は平面図、（ｂ）はそのＡ−Ａ’断面図で
ある。図において、１はＦＰＣ基板、２はＦＰＣ基板１
上の３方に配設される複数条の銅箔、３はＦＰＣ基板の
外周部分に装着されるカバーレイ、４は銅箔２上とカバ
ーレイ３上に貼付されＩＣ８が接続されるＡＣＦ、６は
ＡＣＦが貼付され接続されるＩＣ８の下部とその外周部
分のＦＰＣ基板１に設けられた複数個以上の貫通穴であ
る。図２（ａ）、（ｂ）に示されているように、ＦＰＣ
基板１上の３方に複数条の銅箔２が配設されており、Ｆ
ＰＣ基板１の外周部分にはカバーレイ３が装着されてい
る。銅箔２上とカバーレイ３上にはＡＣＦ４が貼付さ
れ、貼付されたＡＣＦ４に接続されるＩＣ８の下部とそ
の外周部分にＦＰＣ基板１を貫通する複数個以上の貫通
穴６が設けられており、ＡＣＦ４の上面にＩＣ８が接続
されて回路基板が構成されている。ＦＰＣ基板１に銅箔
２とカバーレイ３が装着されてその上にＡＣＦ４が貼付
された時に、加熱により銅箔２とカバーレイ３との段差
部分や内部に閉じ込められた気泡は、貼付されたＡＣＦ
に接続されるＩＣ８の下部とその外周部分に設けられた
ＦＰＣ基板１を貫通する複数個以上の貫通穴６から外部
に放出される。これにより段差部分や内部に気泡が残留
しないので、ＡＣＦがＦＰＣ基板、銅箔、カバーレイに
隙間なく密着して気泡の熱膨張によるクラック、剥離を
起こすこともなくＦＰＣ基板との密着性が高められＩＣ
との接続の信頼性がより向上する。
【０００８】図３は、本発明による第３の実施例を示す
図で、（ａ）は平面図、（ｂ）はそのＡ−Ａ’断面図で
ある。図において、１はＦＰＣ基板、２はＦＰＣ基板１
上の３方に配設される複数条の銅箔、３はＦＰＣ基板の
外周部分に装着されるカバーレイ、４は銅箔２上とカバ
ーレイ３上に貼付され図示してないＩＣが接続されるＡ
ＣＦ、５はＡＣＦ４が貼付されるカバーレイ３の３方向
にそれぞれ設けられた切り込み、７はカバーレイに設け
られた切り込み５を挟んで両側に配設されそれぞれカバ
ーレイの切り込みからＡＣＦが貼付される部分の内方に
延伸するガイド溝である。図３（ａ）、（ｂ）に示され
ているように、ＦＰＣ基板１上の３方に複数条の銅箔２
が配設されており、ＦＰＣ基板１の外周部分にはカバー
レイ３が装着されている。カバーレイ３の３方向にはそ
れぞれ切り込み５が設けられ、切り込み５を挟んで両側
にカバーレイ３の切り込みから内方に延伸するガイド溝
が配設されており、銅箔２上とカバーレイ３上にはＡＣ
Ｆ４が貼付され、ＡＣＦ４の上面に図示してないＩＣが
接続されて回路基板が構成されている。ＦＰＣ基板１に
銅箔２とカバーレイ３が装着されてその上にＡＣＦ４が
貼付された時に、加熱により銅箔２とカバーレイ３との
段差部分や内部に閉じ込められた気泡はカバーレイの３
方向に設けられた切り込み５と切り込み５を挟んで両側
にカバーレイ３の切り込みから内方に延伸するガイド溝
７から放出される。これにより、ＡＣＦ内にある気泡の
外部への放出が容易となり気泡が残留しないので、ＡＣ
ＦがＦＰＣ基板、銅箔、カバーレイに隙間なく密着して
ＩＣとの接続強度を低下させることもなくＦＰＣ基板と
の密着性が高められＩＣとの接続の信頼性がより一層向
上する。上述の各実施例において、基板としてＦＰＣ基
板が使用されているが、これに限定されるものではなく
レジスト塗付してあるリジット基板、セラミック基板を
使用しても同様の効果を得ることができる。
図で、（ａ）は平面図、（ｂ）はそのＡ−Ａ’断面図で
ある。図において、１はＦＰＣ基板、２はＦＰＣ基板１
上の３方に配設される複数条の銅箔、３はＦＰＣ基板の
外周部分に装着されるカバーレイ、４は銅箔２上とカバ
ーレイ３上に貼付され図示してないＩＣが接続されるＡ
ＣＦ、５はＡＣＦ４が貼付されるカバーレイ３の３方向
にそれぞれ設けられた切り込み、７はカバーレイに設け
られた切り込み５を挟んで両側に配設されそれぞれカバ
ーレイの切り込みからＡＣＦが貼付される部分の内方に
延伸するガイド溝である。図３（ａ）、（ｂ）に示され
ているように、ＦＰＣ基板１上の３方に複数条の銅箔２
が配設されており、ＦＰＣ基板１の外周部分にはカバー
レイ３が装着されている。カバーレイ３の３方向にはそ
れぞれ切り込み５が設けられ、切り込み５を挟んで両側
にカバーレイ３の切り込みから内方に延伸するガイド溝
が配設されており、銅箔２上とカバーレイ３上にはＡＣ
Ｆ４が貼付され、ＡＣＦ４の上面に図示してないＩＣが
接続されて回路基板が構成されている。ＦＰＣ基板１に
銅箔２とカバーレイ３が装着されてその上にＡＣＦ４が
貼付された時に、加熱により銅箔２とカバーレイ３との
段差部分や内部に閉じ込められた気泡はカバーレイの３
方向に設けられた切り込み５と切り込み５を挟んで両側
にカバーレイ３の切り込みから内方に延伸するガイド溝
７から放出される。これにより、ＡＣＦ内にある気泡の
外部への放出が容易となり気泡が残留しないので、ＡＣ
ＦがＦＰＣ基板、銅箔、カバーレイに隙間なく密着して
ＩＣとの接続強度を低下させることもなくＦＰＣ基板と
の密着性が高められＩＣとの接続の信頼性がより一層向
上する。上述の各実施例において、基板としてＦＰＣ基
板が使用されているが、これに限定されるものではなく
レジスト塗付してあるリジット基板、セラミック基板を
使用しても同様の効果を得ることができる。
【０００９】
【発明の効果】本発明による回路基板によれば、ＡＣＦ
が貼付されるカバーレイの３方向にそれぞれ切り込みを
設けたことにより、加熱によりＦＰＣ基板とカバーレイ
との段差部分に閉じ込められた気泡は切り込みより外部
に放出されてＡＣＦがＦＰＣ基板、銅箔、カバーレイに
隙間なく密着して接続強度を高め密着不良や接続不良を
引き起こすこともなくＩＣとの接続の信頼性を向上させ
ることができる。また、ＡＣＦが貼付され接続されるＩ
Ｃの下部とその外周部分にＦＰＣ基板を貫通する複数個
以上の貫通穴を設けたことにより、加熱によりＦＰＣ基
板とカバーレイとの段差部分や内部に閉じ込められた気
泡は貫通穴から外部に放出されてＡＣＦがＦＰＣ基板、
銅箔、カバーレイに隙間なく密着して接続強度を高め気
泡の熱膨張によるＡＣＦのクラック、剥離を起こすこと
もなくＩＣとの接続の信頼性を向上させることができ
る。さらに、カバーレイに設けられた切り込みを挟んで
両側に配設されそれぞれ切り込み部分から内方に延伸す
るガイド溝を設けたことにより、加熱によりＦＰＣ基板
とカバーレイとの段差部分や内部に閉じ込められた気泡
は切り込みとガイド溝により外部へ容易に放出されてＡ
ＣＦがＦＰＣ基板、銅箔、カバーレイに隙間なく密着し
て接続強度をより高めＩＣとの接続の信頼性をより一層
向上させることができるという大きな効果が得られる。
が貼付されるカバーレイの３方向にそれぞれ切り込みを
設けたことにより、加熱によりＦＰＣ基板とカバーレイ
との段差部分に閉じ込められた気泡は切り込みより外部
に放出されてＡＣＦがＦＰＣ基板、銅箔、カバーレイに
隙間なく密着して接続強度を高め密着不良や接続不良を
引き起こすこともなくＩＣとの接続の信頼性を向上させ
ることができる。また、ＡＣＦが貼付され接続されるＩ
Ｃの下部とその外周部分にＦＰＣ基板を貫通する複数個
以上の貫通穴を設けたことにより、加熱によりＦＰＣ基
板とカバーレイとの段差部分や内部に閉じ込められた気
泡は貫通穴から外部に放出されてＡＣＦがＦＰＣ基板、
銅箔、カバーレイに隙間なく密着して接続強度を高め気
泡の熱膨張によるＡＣＦのクラック、剥離を起こすこと
もなくＩＣとの接続の信頼性を向上させることができ
る。さらに、カバーレイに設けられた切り込みを挟んで
両側に配設されそれぞれ切り込み部分から内方に延伸す
るガイド溝を設けたことにより、加熱によりＦＰＣ基板
とカバーレイとの段差部分や内部に閉じ込められた気泡
は切り込みとガイド溝により外部へ容易に放出されてＡ
ＣＦがＦＰＣ基板、銅箔、カバーレイに隙間なく密着し
て接続強度をより高めＩＣとの接続の信頼性をより一層
向上させることができるという大きな効果が得られる。
【図１】本発明による第１の実施例を示す図で、（ａ）
は平面図、（ｂ）はそのＡ−Ａ’断面図。
は平面図、（ｂ）はそのＡ−Ａ’断面図。
【図２】本発明による第２の実施例を示す図で、（ａ）
は平面図、（ｂ）はそのＡ−Ａ’断面図。
は平面図、（ｂ）はそのＡ−Ａ’断面図。
【図３】本発明による第３の実施例を示す図で、（ａ）
は平面図、（ｂ）はそのＡ−Ａ’断面図。
は平面図、（ｂ）はそのＡ−Ａ’断面図。
【図４】従来の実施例を示す断面図。
１，１１ ・・・ ＦＰＣ基板， ２，１２ ・・・
銅箔 ３，１３ ・・・ カバーレイ， ４，１４ ・・・
ＡＣＦ ５ ・・・ 切り込み， ６ ・・・ 貫通
穴 ７ ・・・ ガイド溝， ８ ・・・ ＩＣ ９ ・・・ 気泡
銅箔 ３，１３ ・・・ カバーレイ， ４，１４ ・・・
ＡＣＦ ５ ・・・ 切り込み， ６ ・・・ 貫通
穴 ７ ・・・ ガイド溝， ８ ・・・ ＩＣ ９ ・・・ 気泡
Claims (3)
- 【請求項１】ＦＰＣ基板（１）と、ＦＰＣ基板上の３方
に配設される複数条の銅箔（２）と、前記ＦＰＣ基板の
外周部分に装着されるカバーレイ（３）と、前記銅箔上
とカバーレイ上に貼付されＩＣが接続されるＡＣＦ
（４）とを有してなり、ＡＣＦが貼付される前記カバー
レイの３方向にそれぞれ切り込み（５）を設けてなるこ
とを特徴とする回路基板。 - 【請求項２】貼付された前記ＡＣＦに接続されるＩＣの
下部とその外周部分に前記ＦＰＣ基板（１）を貫通する
複数個以上の貫通穴（６）を設けてなることを特徴とす
る請求項１記載の回路基板。 - 【請求項３】前記カバーレイに設けられた切り込み
（５）を挟んで両側に配設されそれぞれ切り込み部分か
ら内方に延伸するガイド溝（７）を設けてなることを特
徴とする請求項１記載の回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000306836A JP2002076059A (ja) | 2000-09-01 | 2000-09-01 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000306836A JP2002076059A (ja) | 2000-09-01 | 2000-09-01 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076059A true JP2002076059A (ja) | 2002-03-15 |
Family
ID=18787450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000306836A Pending JP2002076059A (ja) | 2000-09-01 | 2000-09-01 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076059A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027603A1 (ja) * | 2003-09-09 | 2005-03-24 | Sony Chemicals Corporation | 電子部品実装モジュール |
| JP2006019450A (ja) * | 2004-06-30 | 2006-01-19 | Sumitomo Metal Micro Devices Inc | 回路基板及び実装後基板 |
| JP2010034590A (ja) * | 2009-11-09 | 2010-02-12 | Panasonic Corp | 半導体装置およびその実装方法 |
| CN109597254A (zh) * | 2019-01-08 | 2019-04-09 | 深圳市华星光电半导体显示技术有限公司 | 芯片绑定区域的结构及显示面板 |
-
2000
- 2000-09-01 JP JP2000306836A patent/JP2002076059A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027603A1 (ja) * | 2003-09-09 | 2005-03-24 | Sony Chemicals Corporation | 電子部品実装モジュール |
| JP2006019450A (ja) * | 2004-06-30 | 2006-01-19 | Sumitomo Metal Micro Devices Inc | 回路基板及び実装後基板 |
| JP2010034590A (ja) * | 2009-11-09 | 2010-02-12 | Panasonic Corp | 半導体装置およびその実装方法 |
| CN109597254A (zh) * | 2019-01-08 | 2019-04-09 | 深圳市华星光电半导体显示技术有限公司 | 芯片绑定区域的结构及显示面板 |
| WO2020143127A1 (zh) * | 2019-01-08 | 2020-07-16 | 深圳市华星光电半导体显示技术有限公司 | 芯片绑定区域的结构及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007019261A (ja) | 配線回路基板 | |
| JP2004235323A (ja) | 配線基板の製造方法 | |
| TWI693004B (zh) | 軟硬結合板及其製作方法 | |
| JP3895697B2 (ja) | フレキシブル配線回路基板 | |
| JP2002076059A (ja) | 回路基板 | |
| KR100693140B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP6195514B2 (ja) | 配線基板およびその製造方法 | |
| JP2004087657A (ja) | Ｔａｂテープ及びその製造方法並びにそれを用いた半導体装置 | |
| JP3751379B2 (ja) | プリント基板への実装方法及びプリント基板 | |
| JP2000236153A (ja) | プリント配線基板構造 | |
| JPH11307888A (ja) | 放熱層埋め込み型回路基板の製造方法 | |
| JP4199957B2 (ja) | 多層配線基板の製造方法 | |
| JP2674171B2 (ja) | プリント配線板 | |
| JPH1065320A (ja) | Ｓｍｄパレット形態ｆｐｃ | |
| JP2006108352A (ja) | 配線基板及びその製造方法 | |
| JP2008159749A (ja) | フレキシブルプリント配線板固定構造 | |
| JP2003060324A (ja) | プリント配線板 | |
| JPH05283831A (ja) | 銅張積層板 | |
| JP4473847B2 (ja) | フレキシブル配線回路基板およびその製造方法 | |
| JP2583991B2 (ja) | フレキシブルプリント配線板 | |
| JPH02298097A (ja) | スルホール部付片面屈曲フレキシブルプリント配線板の製法 | |
| JPS62263685A (ja) | プリント配線基板 | |
| JPH07321158A (ja) | フィルムキャリアおよびそれを用いた液晶表示素子とその製法 | |
| JP2733209B2 (ja) | 回路基板の製造方法 | |
| JP2003051651A (ja) | 剛性プリント基板及びその製造方法 |