JP2002043502A - マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法 - Google Patents
マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法Info
- Publication number
- JP2002043502A JP2002043502A JP2000224258A JP2000224258A JP2002043502A JP 2002043502 A JP2002043502 A JP 2002043502A JP 2000224258 A JP2000224258 A JP 2000224258A JP 2000224258 A JP2000224258 A JP 2000224258A JP 2002043502 A JP2002043502 A JP 2002043502A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor substrate
- plug
- semiconductor device
- connection plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 21
- 230000000149 penetrating effect Effects 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 239000002178 crystalline material Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 229920001721 polyimide Polymers 0.000 description 9
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
- H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】マルチチップ用半導体チップ製造時のスループ
ットを向上させると共に、チップスループラグと接続電
極との接合面積を稼いで信頼性の低下を防止する。 【解決手段】Ｓｉウェハ１０を貫通する貫通孔内に、該
貫通孔との側壁との間に隙間を有するように形成され、
Ｓｉウェハ１０ａと、このＳｉウェハ１０ａと前記貫通
孔の側壁との間の隙間に形成されたチップスループラグ
を有する。
ットを向上させると共に、チップスループラグと接続電
極との接合面積を稼いで信頼性の低下を防止する。 【解決手段】Ｓｉウェハ１０を貫通する貫通孔内に、該
貫通孔との側壁との間に隙間を有するように形成され、
Ｓｉウェハ１０ａと、このＳｉウェハ１０ａと前記貫通
孔の側壁との間の隙間に形成されたチップスループラグ
を有する。
Description
【０００１】
【発明の属する技術分野】発明は、複数のチップを用い
た半導体装置であるマルチチップ半導体装置、ならびに
マルチチップ半導体装置用チップおよびその形成方法に
関する。
た半導体装置であるマルチチップ半導体装置、ならびに
マルチチップ半導体装置用チップおよびその形成方法に
関する。
【０００２】
【従来の技術】近年、コンピュ−タ−や通信機器の重要
部分には、多数のトランジスタや抵抗等を電気回路を達
成するように結びつけ、半導体基板上に集積化して形成
した大規模集積回路（チップ）が多用されている。この
ため、機器全体の性能は、チップ単体の性能と大きく結
び付いている。
部分には、多数のトランジスタや抵抗等を電気回路を達
成するように結びつけ、半導体基板上に集積化して形成
した大規模集積回路（チップ）が多用されている。この
ため、機器全体の性能は、チップ単体の性能と大きく結
び付いている。
【０００３】一方、複数のチップを用いて、機器全体の
性能を図ったいわゆるマルチチップ半導体装置も提案さ
れている。このマルチチップ半導体装置の中に、複数の
半導体チップを積層するチップ・オン・チップ技術を用
いたマルチチップ半導体装置がある。このマルチチップ
半導体装置は、チップを縦方向に貫通する、正方形或い
は正多角形の貫通孔内に形成されたチップスループラグ
（接続プラグ）を介してチップ間の電気的接続がとられ
ている。
性能を図ったいわゆるマルチチップ半導体装置も提案さ
れている。このマルチチップ半導体装置の中に、複数の
半導体チップを積層するチップ・オン・チップ技術を用
いたマルチチップ半導体装置がある。このマルチチップ
半導体装置は、チップを縦方向に貫通する、正方形或い
は正多角形の貫通孔内に形成されたチップスループラグ
（接続プラグ）を介してチップ間の電気的接続がとられ
ている。
【０００４】正方形或いは正多角形の貫通孔に金属を埋
め込み形成するが、孔の径が大きい場合にはめっき等で
金属を埋め込む際に、埋め込みを行うために必要な膜厚
が厚くなり、スループットが下がるという問題があっ
た。
め込み形成するが、孔の径が大きい場合にはめっき等で
金属を埋め込む際に、埋め込みを行うために必要な膜厚
が厚くなり、スループットが下がるという問題があっ
た。
【０００５】スループットをあげるために貫通孔の形状
を長方形にし、埋め込むのに必要な膜厚を薄くする方法
が提案されている。ところが、チップスループラグの形
状を長方形にするとチップスループラグと接続電極との
接合面積が減り、信頼性が低下するという問題があっ
た。
を長方形にし、埋め込むのに必要な膜厚を薄くする方法
が提案されている。ところが、チップスループラグの形
状を長方形にするとチップスループラグと接続電極との
接合面積が減り、信頼性が低下するという問題があっ
た。
【０００６】
【発明が解決しようとする課題】上述したように、正多
角形の貫通孔に金属を埋め込むために必要な成膜量が大
きく、スループットが下がるという問題があった。ま
た、貫通孔の形状を長方形にして金属を埋め込むのに必
要な成膜量を薄くすると、チップとチップとの接合面積
が減り、信頼性が低下するという問題があった。
角形の貫通孔に金属を埋め込むために必要な成膜量が大
きく、スループットが下がるという問題があった。ま
た、貫通孔の形状を長方形にして金属を埋め込むのに必
要な成膜量を薄くすると、チップとチップとの接合面積
が減り、信頼性が低下するという問題があった。
【０００７】本発明の目的は、貫通孔に金属を埋め込む
ための必要な成膜量を小さくしてスループットの向上を
図ると共に、チップスループラグと接続電極との接合面
積を稼いで信頼性の低下を防止し得るマルチチップ半導
体装置及びその製造方法を提供することにある。
ための必要な成膜量を小さくしてスループットの向上を
図ると共に、チップスループラグと接続電極との接合面
積を稼いで信頼性の低下を防止し得るマルチチップ半導
体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】［構成］本発明は、上記
目的を達成するために以下のように構成されている。
目的を達成するために以下のように構成されている。
【０００９】（１）本発明（請求項１）に係わるマルチ
チップ半導体装置は、表面に素子が集積形成された半導
体基板と、この半導体基板表面上に形成された層間絶縁
膜とを有するチップを複数積層してなるマルチチップ半
導体装置において、少なくとも１つのチップは、前記半
導体基板を貫通する第１の貫通孔内に形成された金属か
らなる接続プラグと、この接続プラグ内を貫通する第２
の貫通孔内に形成され、半導体基板と同結晶材料で構成
された柱状の構造物とを有し、かつこの接続プラグを有
する少なくとも１つのチップは、前記接続プラグを介し
て他のチップと電気的に接続されていることを特徴とす
る。
チップ半導体装置は、表面に素子が集積形成された半導
体基板と、この半導体基板表面上に形成された層間絶縁
膜とを有するチップを複数積層してなるマルチチップ半
導体装置において、少なくとも１つのチップは、前記半
導体基板を貫通する第１の貫通孔内に形成された金属か
らなる接続プラグと、この接続プラグ内を貫通する第２
の貫通孔内に形成され、半導体基板と同結晶材料で構成
された柱状の構造物とを有し、かつこの接続プラグを有
する少なくとも１つのチップは、前記接続プラグを介し
て他のチップと電気的に接続されていることを特徴とす
る。
【００１０】前記貫通孔内の構造物と、前記接続プラグ
とは電気的に接続していることが好ましい。前記貫通孔
内の構造物と、前記接続プラグとは電気的に絶縁されて
いる。
とは電気的に接続していることが好ましい。前記貫通孔
内の構造物と、前記接続プラグとは電気的に絶縁されて
いる。
【００１１】（２）本発明（請求項３）に係わるマルチ
チップ半導体装置は、表面に素子が集積形成され半導体
基板と、この半導体基板表面上に形成された層間絶縁膜
とを有するチップを複数積層してなるマルチチップ半導
体装置において、少なくとも１つのチップは、その半導
体基板および層間絶縁膜を貫通し、該半導体基板に平行
な断面形状が矩形を複数組み合わせた形状の貫通孔内
に、金属からなる接続プラグが形成された構造を有し、
かつこの接続プラグを有する少なくとも１つのチップ
は、前記接続プラグを介して他のチップと電気的に接続
されていることを特徴とする。
チップ半導体装置は、表面に素子が集積形成され半導体
基板と、この半導体基板表面上に形成された層間絶縁膜
とを有するチップを複数積層してなるマルチチップ半導
体装置において、少なくとも１つのチップは、その半導
体基板および層間絶縁膜を貫通し、該半導体基板に平行
な断面形状が矩形を複数組み合わせた形状の貫通孔内
に、金属からなる接続プラグが形成された構造を有し、
かつこの接続プラグを有する少なくとも１つのチップ
は、前記接続プラグを介して他のチップと電気的に接続
されていることを特徴とする。
【００１２】前記接続プラグを貫通する第２の貫通孔内
に形成され、前記半導体基板と同結晶材料で構成された
柱状の構造物を有すること。
に形成され、前記半導体基板と同結晶材料で構成された
柱状の構造物を有すること。
【００１３】（３）本発明（請求項５）に係わるマルチ
チップ半導体装置用チップは、表面に素子が集積形成さ
れた半導体基板と、前記半導体基板を貫通する第１の貫
通孔内に形成された金属からなる接続プラグと、この接
続プラグを貫通する第２の貫通孔内に形成され、前記半
導体基板と同結晶材料で構成された柱状の構造物とを具
備してなることを特徴とする。
チップ半導体装置用チップは、表面に素子が集積形成さ
れた半導体基板と、前記半導体基板を貫通する第１の貫
通孔内に形成された金属からなる接続プラグと、この接
続プラグを貫通する第２の貫通孔内に形成され、前記半
導体基板と同結晶材料で構成された柱状の構造物とを具
備してなることを特徴とする。
【００１４】（４）本発明（請求項６）に係わるマルチ
チップ半導体装置用チップは、表面に素子が集積形成さ
れた半導体基板と、この半導体基板を貫通し、該半導体
基板に平行な断面形状が矩形を複数組み合わせた形状の
貫通孔内に形成され、他のチップと電気的に接続するた
めの金属からなる接続プラグとを具備してなることを特
徴とする。
チップ半導体装置用チップは、表面に素子が集積形成さ
れた半導体基板と、この半導体基板を貫通し、該半導体
基板に平行な断面形状が矩形を複数組み合わせた形状の
貫通孔内に形成され、他のチップと電気的に接続するた
めの金属からなる接続プラグとを具備してなることを特
徴とする。
【００１５】前記接続プラグ内に形成された第２の貫通
孔内に形成され、前記半導体基板と同結晶材料で構成さ
れた柱状の構造物とを有すること。
孔内に形成され、前記半導体基板と同結晶材料で構成さ
れた柱状の構造物とを有すること。
【００１６】（５）本発明（請求項８）に係わるマルチ
チップ半導体装置用チップの製造方法は、半導体基板表
面に素子を集積形成する工程と、この半導体基板をエッ
チングし、前記半導体基板を貫通しないリング状の孔を
形成する工程と、前記孔内に金属プラグとしての金属を
充填する工程と、前記半導体基板裏面から、前記半導体
基板および前記絶縁膜を後退させて、前記孔の底部の前
記金属プラグを露出させる工程とを有することを特徴と
する。
チップ半導体装置用チップの製造方法は、半導体基板表
面に素子を集積形成する工程と、この半導体基板をエッ
チングし、前記半導体基板を貫通しないリング状の孔を
形成する工程と、前記孔内に金属プラグとしての金属を
充填する工程と、前記半導体基板裏面から、前記半導体
基板および前記絶縁膜を後退させて、前記孔の底部の前
記金属プラグを露出させる工程とを有することを特徴と
する。
【００１７】［作用］本発明は、上記構成によって以下
の作用・効果を有する。本発明のマルチチップ半導体装
置及びマルチチップ用半導体チップによれば、接続孔内
に半導体基板と同じ結晶構造の柱状の構造物が有ること
によって、開口径を小さくしつつ、接続プラグの径を増
大することができるので、接合面積を増やすことがで
き、信頼性の低下を防止することができる。また、接続
孔内の構造物と接続プラグとを電気的に接続することに
よって、容量を減らすことができ、高周波特性の向上を
図ることができる。
の作用・効果を有する。本発明のマルチチップ半導体装
置及びマルチチップ用半導体チップによれば、接続孔内
に半導体基板と同じ結晶構造の柱状の構造物が有ること
によって、開口径を小さくしつつ、接続プラグの径を増
大することができるので、接合面積を増やすことがで
き、信頼性の低下を防止することができる。また、接続
孔内の構造物と接続プラグとを電気的に接続することに
よって、容量を減らすことができ、高周波特性の向上を
図ることができる。
【００１８】また、本発明のマルチチップ半導体装置及
びマルチチップ用半導体チップによれば、複数の矩形を
組み合わせることによって、開口径を小さくしつつ、接
続プラグの径を増大することができるので、接合面積を
増やすことができ、信頼性の低下を防止することができ
る。
びマルチチップ用半導体チップによれば、複数の矩形を
組み合わせることによって、開口径を小さくしつつ、接
続プラグの径を増大することができるので、接合面積を
増やすことができ、信頼性の低下を防止することができ
る。
【００１９】凹部内に半導体基板を残存させて開口幅を
狭めることによって、凹部内に充填させる接続プラグと
なる金属の堆積量が少なくなり、スループットの向上を
図ることできる。
狭めることによって、凹部内に充填させる接続プラグと
なる金属の堆積量が少なくなり、スループットの向上を
図ることできる。
【００２０】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。
を参照して説明する。
【００２１】［第１実施形態］図１は、本発明の第１の
実施形態に係わるマルチチップ半導体装置用チップの製
造方法を示す工程断面図である。先ず、図１（ａ）に示
すように、Ｓｉウェハ１０に素子分離絶縁膜１１及び半
導体素子１２を形成した後、半導体素子１２を保護する
絶縁膜１３を形成する。次いで、図１（ｂ）に示すよう
に、スループラグを形成するため、絶縁膜１３上にレジ
スト膜１４を形成する。レジスト膜は、開口部内にレジ
スト膜が形成され、開口部がリング状の形状である。そ
して、レジスト膜１４をマスクに絶縁膜１３及びＳｉウ
ェハ１０をエッチングして、内部に凸状のＳｉウェハ１
０ａが残存する凹部１５を形成する。リング状の凹部１
５の加工寸法は、径方向の開口幅が２〜１０μｍ、リン
グ径は１０〜４０μｍである。本実施形態の凹部の加工
寸法は、溝幅１０μｍ×リング径２５μｍ×深さ６０μ
ｍである。凹部１５のエッチング形状は、順テーパがつ
いている状態が望ましく、例えば深さ６５μｍ、表面の
開口幅が１０μｍのときに、底面での開口幅が８μｍ程
度であることが好ましい。凹部１５に順テーパを設ける
ことによって、後のプラグ材の埋め込み特性が良好にな
る。
実施形態に係わるマルチチップ半導体装置用チップの製
造方法を示す工程断面図である。先ず、図１（ａ）に示
すように、Ｓｉウェハ１０に素子分離絶縁膜１１及び半
導体素子１２を形成した後、半導体素子１２を保護する
絶縁膜１３を形成する。次いで、図１（ｂ）に示すよう
に、スループラグを形成するため、絶縁膜１３上にレジ
スト膜１４を形成する。レジスト膜は、開口部内にレジ
スト膜が形成され、開口部がリング状の形状である。そ
して、レジスト膜１４をマスクに絶縁膜１３及びＳｉウ
ェハ１０をエッチングして、内部に凸状のＳｉウェハ１
０ａが残存する凹部１５を形成する。リング状の凹部１
５の加工寸法は、径方向の開口幅が２〜１０μｍ、リン
グ径は１０〜４０μｍである。本実施形態の凹部の加工
寸法は、溝幅１０μｍ×リング径２５μｍ×深さ６０μ
ｍである。凹部１５のエッチング形状は、順テーパがつ
いている状態が望ましく、例えば深さ６５μｍ、表面の
開口幅が１０μｍのときに、底面での開口幅が８μｍ程
度であることが好ましい。凹部１５に順テーパを設ける
ことによって、後のプラグ材の埋め込み特性が良好にな
る。
【００２２】次いで、図１（ｃ）に示すように、レジス
ト膜１４を除去した後、ＣＶＤ法等を用いて、凹部１５
の表面を覆うシリコン酸化膜１６を堆積する。次いで、
図１（ｄ）に示すように、スパッタ法等を用いて、Ｔａ
Ｎ膜（不図示）、及びシード層となるＣｕ膜を堆積した
後、電解メッキ法を用いて凹部１５内が埋め込まれるよ
うにＣｕ膜１７を形成する。なお、ＴａＮ膜はＣｕの拡
散防止層と密着層とをかねており、この目的を達成する
材料で有れば他の材料を用いることができる。また、シ
ード層となるＣｕ膜の膜厚は、埋め込み性の向上を図る
ために、１μｍ以上であることが好ましい。
ト膜１４を除去した後、ＣＶＤ法等を用いて、凹部１５
の表面を覆うシリコン酸化膜１６を堆積する。次いで、
図１（ｄ）に示すように、スパッタ法等を用いて、Ｔａ
Ｎ膜（不図示）、及びシード層となるＣｕ膜を堆積した
後、電解メッキ法を用いて凹部１５内が埋め込まれるよ
うにＣｕ膜１７を形成する。なお、ＴａＮ膜はＣｕの拡
散防止層と密着層とをかねており、この目的を達成する
材料で有れば他の材料を用いることができる。また、シ
ード層となるＣｕ膜の膜厚は、埋め込み性の向上を図る
ために、１μｍ以上であることが好ましい。
【００２３】このＣｕ膜の形成工程において、従来の製
造方法では、円形の凹部に埋め込まなければならなかっ
た。しかし、本実施形態の場合には、半径方向の開口径
ａの凹部を埋め込めばよいので、円筒状の埋め込み時間
は従来に比べて半分以下になる。
造方法では、円形の凹部に埋め込まなければならなかっ
た。しかし、本実施形態の場合には、半径方向の開口径
ａの凹部を埋め込めばよいので、円筒状の埋め込み時間
は従来に比べて半分以下になる。
【００２４】次いで、図２（ｅ）に示すように、ダマシ
ン技術を用いて絶縁膜１３上のシリコン酸化膜１６、Ｔ
ａＮ膜及びＣｕ膜１７を除去して、凹部１５内にチップ
スループラグ（接続プラグ）１７を埋め込み形成する。
このとき、予め配線層と同時形成する、若しくは下部配
線とチップスループラグとの接続がとれるように加工を
行っても良い。
ン技術を用いて絶縁膜１３上のシリコン酸化膜１６、Ｔ
ａＮ膜及びＣｕ膜１７を除去して、凹部１５内にチップ
スループラグ（接続プラグ）１７を埋め込み形成する。
このとき、予め配線層と同時形成する、若しくは下部配
線とチップスループラグとの接続がとれるように加工を
行っても良い。
【００２５】次いで、図２（ｆ）に示すように、絶縁膜
１３上にチップスループラグ１７及び半導体素子１２に
接続する配線１８を形成する。そして、層間絶縁膜１９
を堆積した後、配線１８に接続するプラグ２０を形成す
る。層間絶縁膜１９上に配線２１，層間絶縁膜２２及び
プラグ２３を形成した後、パッド２４及びポリイミドか
らなる保護膜２５を形成する。
１３上にチップスループラグ１７及び半導体素子１２に
接続する配線１８を形成する。そして、層間絶縁膜１９
を堆積した後、配線１８に接続するプラグ２０を形成す
る。層間絶縁膜１９上に配線２１，層間絶縁膜２２及び
プラグ２３を形成した後、パッド２４及びポリイミドか
らなる保護膜２５を形成する。
【００２６】チップのダイソート及びバーインをウェハ
状態で行った後、図２（ｇ）に示すように、Ｓｉウェハ
１０の裏面側に対して研削及びＲＩＥを行って、チップ
スループラグ１７を露出させる。そして、Ｓｉウェハ１
０の裏面にパッシベーション層２６を形成した後、パッ
シベーション層２６をエッチングしチップスループラグ
１７を露出させる。
状態で行った後、図２（ｇ）に示すように、Ｓｉウェハ
１０の裏面側に対して研削及びＲＩＥを行って、チップ
スループラグ１７を露出させる。そして、Ｓｉウェハ１
０の裏面にパッシベーション層２６を形成した後、パッ
シベーション層２６をエッチングしチップスループラグ
１７を露出させる。
【００２７】上述した工程を形成されたウェハを切り出
して得られるチップをフリップチップボンダー等を用い
て順次積層し、図３に示すマルチチップ半導体装置を形
成する。図３において、３１はチップ、３２はバリアメ
タル、３３はハンダ、３４は下部基板である。
して得られるチップをフリップチップボンダー等を用い
て順次積層し、図３に示すマルチチップ半導体装置を形
成する。図３において、３１はチップ、３２はバリアメ
タル、３３はハンダ、３４は下部基板である。
【００２８】以上の工程により形成されたチップスルー
プラグをより詳細に図４に示す。図４（ａ）はチップす
るプラグの基板主面に対して垂直方向の断面図、図４
（ｂ）は図４（ａ）のＡ−Ａ’部の断面図である。図４
において、図２と同一な部位には同一符号を付し、詳細
な説明を省略する。
プラグをより詳細に図４に示す。図４（ａ）はチップす
るプラグの基板主面に対して垂直方向の断面図、図４
（ｂ）は図４（ａ）のＡ−Ａ’部の断面図である。図４
において、図２と同一な部位には同一符号を付し、詳細
な説明を省略する。
【００２９】図４に示すように、Ｓｉウェハ１０及び絶
縁膜１３を貫通する第１の貫通孔内にチップスループラ
グ１７が形成され、チップスループラグ１７に形成され
た第２の貫通孔内にＳｉウェハ１０ａが形成されてい
る。リング状のチップスループラグ１７は、リングの中
心に対して対称な図形なので、縦，横，斜めのあらゆる
方向の位置ズレに対して、余裕がある。
縁膜１３を貫通する第１の貫通孔内にチップスループラ
グ１７が形成され、チップスループラグ１７に形成され
た第２の貫通孔内にＳｉウェハ１０ａが形成されてい
る。リング状のチップスループラグ１７は、リングの中
心に対して対称な図形なので、縦，横，斜めのあらゆる
方向の位置ズレに対して、余裕がある。
【００３０】従来の幅１０μｍ×長さ６０μｍ×深さ６
０μｍのチップスループラグと、本実施形態の溝幅１０
μｍ×リング径２５μｍ×深さ６０μｍのチップスルー
プラグとを比較した場合、チップの積層時に要求される
位置合わせ精度は、従来±２μｍであったのに対し、本
実施形態では±５μｍであり、位置精度を２．５倍緩和
させることが可能になった。
０μｍのチップスループラグと、本実施形態の溝幅１０
μｍ×リング径２５μｍ×深さ６０μｍのチップスルー
プラグとを比較した場合、チップの積層時に要求される
位置合わせ精度は、従来±２μｍであったのに対し、本
実施形態では±５μｍであり、位置精度を２．５倍緩和
させることが可能になった。
【００３１】また、チップスループラグの側面面積は容
量に比例する。従来のチップスループラグの側面面積は
８２００μｍ2 であったのに対し、本実施形態では４７
１０μｍ2 である。従って、本実施形態のチップスルー
プラグは、従来のチップスループラグに対して約４３％
容量を減らすことができる。
量に比例する。従来のチップスループラグの側面面積は
８２００μｍ2 であったのに対し、本実施形態では４７
１０μｍ2 である。従って、本実施形態のチップスルー
プラグは、従来のチップスループラグに対して約４３％
容量を減らすことができる。
【００３２】また、チップスループラグの内部に、半導
体基板と同結晶材料で校正された柱状の構造物を有する
ことで、スループラグ全体の熱膨張係数差による応力を
低減させることができ、チップスループラグ周辺のクラ
ックの発生を押さえることができる。
体基板と同結晶材料で校正された柱状の構造物を有する
ことで、スループラグ全体の熱膨張係数差による応力を
低減させることができ、チップスループラグ周辺のクラ
ックの発生を押さえることができる。
【００３３】次に、電気的特性を比較した。本実施形態
のリング状のチップスループラグ内部のＳｉと、チップ
スループラグの下部が電気的に接続し、Ｓｉ柱とチップ
スループラグとが同電位となっているため、容量として
寄与しない。従って、基板とチップスループラグとの容
量を２０％以上低減することが可能となる。そして、容
量の低減により、信号の遅延を抑制することができる。
のリング状のチップスループラグ内部のＳｉと、チップ
スループラグの下部が電気的に接続し、Ｓｉ柱とチップ
スループラグとが同電位となっているため、容量として
寄与しない。従って、基板とチップスループラグとの容
量を２０％以上低減することが可能となる。そして、容
量の低減により、信号の遅延を抑制することができる。
【００３４】なお、図５に示す構造でも、リング状のチ
ップスループラグ内のＳｉ柱は、チップスループラグと
同電位になる。しかし、望ましくは図に示すように、Ｓ
ｉ柱の上面及び下面が配線に接続する構造が好ましい。
図５において、図４と同一な部位には同一符号を付し、
詳細な説明を省略する。
ップスループラグ内のＳｉ柱は、チップスループラグと
同電位になる。しかし、望ましくは図に示すように、Ｓ
ｉ柱の上面及び下面が配線に接続する構造が好ましい。
図５において、図４と同一な部位には同一符号を付し、
詳細な説明を省略する。
【００３５】また、リング状のチップスループラグ内の
Ｓｉ柱をチップスループラグに対してフローティングに
するためには、図６に示すように、Ｓｉ柱下面にパッシ
ベーション層を残すように形成すればよい。図６におい
て、図５と同一な部位には同一符号を付し、詳細な説明
を省略する。
Ｓｉ柱をチップスループラグに対してフローティングに
するためには、図６に示すように、Ｓｉ柱下面にパッシ
ベーション層を残すように形成すればよい。図６におい
て、図５と同一な部位には同一符号を付し、詳細な説明
を省略する。
【００３６】ところで、図７の工程断面図に示す製造方
法を用いて、Ｓｉウェハを貫通する内部に単結晶Ｓｉ以
外の構造物を形成しても良い。
法を用いて、Ｓｉウェハを貫通する内部に単結晶Ｓｉ以
外の構造物を形成しても良い。
【００３７】図７（ａ）に示すように、内部に凸状のＳ
ｉウェハ１０が残存しない凹部７１を形成する。次い
で、図７（ｂ）に示すように、凹部７１内にシリコン酸
化膜１６及び、チップスループラグとなるＣｕ膜１７及
びポリイミド膜７２を充填させる。ポリイミド膜７２は
塗布によって形成される。次いで、図７（ｃ）に示すよ
うに、絶縁膜１３上にチップスループラグ１７及び半導
体素子１２に接続する配線１８を形成する。そして、層
間絶縁膜１９を堆積した後、配線１８に接続するプラグ
２０を形成する。層間絶縁膜１９上に配線２１，層間絶
縁膜２２及びプラグ２３を形成した後、パッド２４及び
ポリイミドからなる保護膜２５を形成する。そして、チ
ップのダイソート及びバーインをウェハ状態で行った
後、Ｓｉウェハ１０の裏面側に対して研削及びＲＩＥを
行って、チップスループラグ１７及びポリイミド膜７２
を露出させる。そして、Ｓｉウェハ１０の裏面にパッシ
ベーション層２６を形成した後、パッシベーション層２
６をエッチングしチップスループラグ１７を露出させ
る。
ｉウェハ１０が残存しない凹部７１を形成する。次い
で、図７（ｂ）に示すように、凹部７１内にシリコン酸
化膜１６及び、チップスループラグとなるＣｕ膜１７及
びポリイミド膜７２を充填させる。ポリイミド膜７２は
塗布によって形成される。次いで、図７（ｃ）に示すよ
うに、絶縁膜１３上にチップスループラグ１７及び半導
体素子１２に接続する配線１８を形成する。そして、層
間絶縁膜１９を堆積した後、配線１８に接続するプラグ
２０を形成する。層間絶縁膜１９上に配線２１，層間絶
縁膜２２及びプラグ２３を形成した後、パッド２４及び
ポリイミドからなる保護膜２５を形成する。そして、チ
ップのダイソート及びバーインをウェハ状態で行った
後、Ｓｉウェハ１０の裏面側に対して研削及びＲＩＥを
行って、チップスループラグ１７及びポリイミド膜７２
を露出させる。そして、Ｓｉウェハ１０の裏面にパッシ
ベーション層２６を形成した後、パッシベーション層２
６をエッチングしチップスループラグ１７を露出させ
る。
【００３８】且つポリイミド膜の成膜は塗布で行うこと
ができるので、Ｃｕ膜を凹部内に充填させる場合に比べ
てスループットの向上を図ることができる。なお、ポリ
イミド膜７２を露出させずに、チップスループラグ１７
のみを露出させポリイミドを露出させないことも可能で
はある。
ができるので、Ｃｕ膜を凹部内に充填させる場合に比べ
てスループットの向上を図ることができる。なお、ポリ
イミド膜７２を露出させずに、チップスループラグ１７
のみを露出させポリイミドを露出させないことも可能で
はある。
【００３９】［第２の実施形態］図８は、本発明の第２
の実施形態に係わるマルチチップ半導体装置用チップの
概略構成を示す図である。図８（ａ）はマルチチップ半
導体装置用チップの断面図、図８（ｂ）は図８（ａ）の
Ａ−Ａ’部の断面図である。図８において、図４と同一
な部位には同一符号を付し、その詳細な説明を省略す
る。
の実施形態に係わるマルチチップ半導体装置用チップの
概略構成を示す図である。図８（ａ）はマルチチップ半
導体装置用チップの断面図、図８（ｂ）は図８（ａ）の
Ａ−Ａ’部の断面図である。図８において、図４と同一
な部位には同一符号を付し、その詳細な説明を省略す
る。
【００４０】図８に示すように、電気的に絶縁されたリ
ング状の二つのＣｕチップスループラグ１７ａ，１７ｂ
が形成されている。それぞれのチップスループラグ１７
ａ，１７ｂには、異なる配線８１ａ，８１ｂが接続され
別電位になっている。例えば、外側のチップスループラ
グ１７ａをグランド線、内側のチップスループラグ１７
ｂを信号線とした場合に、高周波特性の向上を図ること
ができる。
ング状の二つのＣｕチップスループラグ１７ａ，１７ｂ
が形成されている。それぞれのチップスループラグ１７
ａ，１７ｂには、異なる配線８１ａ，８１ｂが接続され
別電位になっている。例えば、外側のチップスループラ
グ１７ａをグランド線、内側のチップスループラグ１７
ｂを信号線とした場合に、高周波特性の向上を図ること
ができる。
【００４１】この２重のチップスループラグは以下のよ
うにして形成される。チップスループラグが形成される
リング状の凹部を形成して、凹部の側面及び底面を覆う
絶縁膜を形成した後、凹部内にＣｕを埋め込まずに、凹
部内にＣｕをコンフォーマルに形成する。その後、凹部
を埋め込むように絶縁膜を堆積する。次いで、裏面加工
の際に、凹部に埋め込まれた絶縁膜が露出するまで切削
を行う。
うにして形成される。チップスループラグが形成される
リング状の凹部を形成して、凹部の側面及び底面を覆う
絶縁膜を形成した後、凹部内にＣｕを埋め込まずに、凹
部内にＣｕをコンフォーマルに形成する。その後、凹部
を埋め込むように絶縁膜を堆積する。次いで、裏面加工
の際に、凹部に埋め込まれた絶縁膜が露出するまで切削
を行う。
【００４２】［第３の実施形態］図９は、本発明の第２
の実施形態に係わるマルチチップ半導体装置用チップの
概略構成を示す図である。図９（ａ）はマルチチップ半
導体装置用チップの断面図、図９（ｂ）は図９（ａ）の
Ａ−Ａ’部の断面図である。図９において、図４と同一
な部位には同一符号を付し、その詳細な説明を省略す
る。
の実施形態に係わるマルチチップ半導体装置用チップの
概略構成を示す図である。図９（ａ）はマルチチップ半
導体装置用チップの断面図、図９（ｂ）は図９（ａ）の
Ａ−Ａ’部の断面図である。図９において、図４と同一
な部位には同一符号を付し、その詳細な説明を省略す
る。
【００４３】本実施形態のチップスループラグの形状
は、上記実施形態のようにリング状ではなく、幅１０μ
ｍ×奥行き６０μｍの長方形を二つ組み合わせた十字型
をしていることである。
は、上記実施形態のようにリング状ではなく、幅１０μ
ｍ×奥行き６０μｍの長方形を二つ組み合わせた十字型
をしていることである。
【００４４】本実施形態のように、十字型であってあっ
ても、埋め込み時間は、従来の長方形とほぼ同じであ
り、且つチップの積層時に要求される位置合わせ精度を
緩和させることができる。
ても、埋め込み時間は、従来の長方形とほぼ同じであ
り、且つチップの積層時に要求される位置合わせ精度を
緩和させることができる。
【００４５】また、図１０に示すように、断面形状が長
方形を二つ組み合わせたＴ字形状であっても良い。図１
０において、図４と同一な部位には同一符号を付し、そ
の詳細な説明を省略する。またさらには、図１１，１２
に示すように、断面形状が、３つの長方形を組み合わせ
た形状であっても良い。図１１，１２において、図４と
同一な部位には同一符号を付し、その詳細な説明を省略
する。ただし、多数の長方形（矩形）を組み合わせると
重ね合わした部位での開口幅が広くなるので、凹部内を
全てＣｕで埋め込むためには、第１の実施形態と同様に
凹部の内部にＳｉウェハを残存させておくことが好まし
い。しかし、凹部内をすべて導電材料で埋め込む必要は
なく、中空状態、絶縁膜を充填しても何ら問題がない。
方形を二つ組み合わせたＴ字形状であっても良い。図１
０において、図４と同一な部位には同一符号を付し、そ
の詳細な説明を省略する。またさらには、図１１，１２
に示すように、断面形状が、３つの長方形を組み合わせ
た形状であっても良い。図１１，１２において、図４と
同一な部位には同一符号を付し、その詳細な説明を省略
する。ただし、多数の長方形（矩形）を組み合わせると
重ね合わした部位での開口幅が広くなるので、凹部内を
全てＣｕで埋め込むためには、第１の実施形態と同様に
凹部の内部にＳｉウェハを残存させておくことが好まし
い。しかし、凹部内をすべて導電材料で埋め込む必要は
なく、中空状態、絶縁膜を充填しても何ら問題がない。
【００４６】また、さらには３つの長方形を組み合わせ
てＹ字状で合っても良いし、二つの長方形を組み合わせ
た“「”のような形状であっても良い。
てＹ字状で合っても良いし、二つの長方形を組み合わせ
た“「”のような形状であっても良い。
【００４７】なお、本実施形態において、チップスルー
プラグの断面形状は、二つ又は三つの長方形を組み合わ
せた形状であったが、四つ以上の長方形を組み合わせた
形状であっても良い。
プラグの断面形状は、二つ又は三つの長方形を組み合わ
せた形状であったが、四つ以上の長方形を組み合わせた
形状であっても良い。
【００４８】チップスループラグの断面形状は、あらゆ
る方向の位置ズレに対応するために、中心に対して点対
称な図形であることが好ましい。
る方向の位置ズレに対応するために、中心に対して点対
称な図形であることが好ましい。
【００４９】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態では、チップス
ループラグの材料としてＣｕを用いたが、Ｃｕ以外にも
低抵抗のメタル材料で有れば用いることが可能である。
また、凹部内をすべて導電材料で埋め込む必要はなく、
中空状態、絶縁膜を充填しても何ら問題がなかった。
るものではない。例えば、上記実施形態では、チップス
ループラグの材料としてＣｕを用いたが、Ｃｕ以外にも
低抵抗のメタル材料で有れば用いることが可能である。
また、凹部内をすべて導電材料で埋め込む必要はなく、
中空状態、絶縁膜を充填しても何ら問題がなかった。
【００５０】その他、本発明は、その要旨を逸脱しない
範囲で、種々変形して実施することが可能である。
範囲で、種々変形して実施することが可能である。
【００５１】
【発明の効果】以上説明したように本発明によれば、接
続孔内に半導体基板と同じ結晶構造の柱状の構造物が有
ることによって、開口径を小さくしつつ、接続プラグの
径を増大することができるので、接合面積を増やすこと
ができ、信頼性の低下を防止することができる。また、
複数の矩形を組み合わせることによって、開口径を小さ
くしつつ、接続プラグの径を増大することができるの
で、接合面積を増やすことができ、信頼性の低下を防止
することができる。
続孔内に半導体基板と同じ結晶構造の柱状の構造物が有
ることによって、開口径を小さくしつつ、接続プラグの
径を増大することができるので、接合面積を増やすこと
ができ、信頼性の低下を防止することができる。また、
複数の矩形を組み合わせることによって、開口径を小さ
くしつつ、接続プラグの径を増大することができるの
で、接合面積を増やすことができ、信頼性の低下を防止
することができる。
【００５２】凹部内に半導体基板を残存させて開口幅を
狭めることによって、凹部内に充填させる接続プラグと
なる金属の堆積量が少なくなり、スループットの向上を
図ることできる。
狭めることによって、凹部内に充填させる接続プラグと
なる金属の堆積量が少なくなり、スループットの向上を
図ることできる。
【００５３】凹部内に半導体基板を残存させて開口幅を
狭めることによって、凹部内に充填させる接続プラグと
なる金属の堆積量が少なくなり、スループットの向上を
図ることできる。また、接続孔内に半導体基板と同じ結
晶構造の柱状構造物が有ることによって、接合面積を増
やすことができ、信頼性の低下を防止することができ
る。
狭めることによって、凹部内に充填させる接続プラグと
なる金属の堆積量が少なくなり、スループットの向上を
図ることできる。また、接続孔内に半導体基板と同じ結
晶構造の柱状構造物が有ることによって、接合面積を増
やすことができ、信頼性の低下を防止することができ
る。
【図１】本発明の第１の実施形態に係わるマルチチップ
半導体装置用チップの製造工程を示す工程断面図。
半導体装置用チップの製造工程を示す工程断面図。
【図２】本発明の第１の実施形態に係わるマルチチップ
半導体装置用チップの製造工程を示す工程断面図。
半導体装置用チップの製造工程を示す工程断面図。
【図３】第１の実施形態に係わるマルチチップ半導体装
置の概略構成を示す図。
置の概略構成を示す図。
【図４】図１，２の製造方法を用いて形成されたチップ
スループラグをより詳細に示す図。
スループラグをより詳細に示す図。
【図５】第１の実施形態に係わるチップスループラグの
変形例を示す図。
変形例を示す図。
【図６】第１の実施形態に係わるチップスループラグの
変形例を示す図。
変形例を示す図。
【図７】第１の実施形態に係わるチップスループラグの
変形例を示す工程断面図。
変形例を示す工程断面図。
【図８】第２の実施形態に係わるチップスループラグの
概略構成を示す図。
概略構成を示す図。
【図９】第３の実施形態に係わるチップスループラグの
概略構成を示す図。
概略構成を示す図。
【図１０】第３の実施形態に係わるチップスループラグ
の変形例を示す図。
の変形例を示す図。
【図１１】第３の実施形態に係わるチップスループラグ
の変形例を示す図。
の変形例を示す図。
【図１２】第３の実施形態に係わるチップスループラグ
の変形例を示す図。
の変形例を示す図。
１０…Ｓｉウェハ １１…素子分離絶縁膜 １２…半導体素子 １３…絶縁膜 １４…レジスト膜 １５…凹部 １６…シリコン酸化膜 １７…チップスループラグ １８…配線 １９…層間絶縁膜 ２０…プラグ ２１…配線 ２２…層間絶縁膜 ２３…プラグ ２４…パッド ２５…保護膜 ２６…パッシベーション層
Claims (8)
- 【請求項１】表面に素子が集積形成された半導体基板
と、この半導体基板表面上に形成された層間絶縁膜とを
有するチップを複数積層してなるマルチチップ半導体装
置において、 少なくとも１つのチップは、 前記半導体基板を貫通する第１の貫通孔内に形成された
金属からなる接続プラグと、 この接続プラグ内を貫通する第２の貫通孔内に形成さ
れ、半導体基板と同結晶材料で構成された柱状の構造物
とを有し、 かつこの接続プラグを有する少なくとも１つのチップ
は、前記接続プラグを介して他のチップと電気的に接続
されていることを特徴とするマルチチップ半導体装置。 - 【請求項２】前記貫通孔内の構造物と、前記接続プラグ
とは電気的に接続していることを特徴とする請求項１に
記載のマルチチップ半導体装置。 - 【請求項３】表面に素子が集積形成された半導体基板
と、この半導体基板表面上に形成された層間絶縁膜とを
有するチップを複数積層してなるマルチチップ半導体装
置において、 少なくとも１つのチップは、その半導体基板を貫通し、
該半導体基板に平行な断面形状が矩形を複数組み合わせ
た形状の貫通孔内に、金属からなる接続プラグが形成さ
れた構造を有し、かつこの接続プラグを有する少なくと
も１つのチップは、前記接続プラグを介して他のチップ
と電気的に接続されていることを特徴とするマルチチッ
プ半導体装置。 - 【請求項４】前記接続プラグ内を貫通する第２の貫通孔
内に形成され、前記半導体基板と同結晶材料で構成され
た柱状の構造物を有することを特徴とする請求項３に記
載のマルチチップ半導体装置。 - 【請求項５】表面に素子が集積形成された半導体基板
と、 前記半導体基板を貫通する第１の貫通孔内に形成された
金属からなる接続プラグと、 この接続プラグ内を貫通する第２の貫通孔内に形成さ
れ、前記半導体基板と同結晶材料で構成された柱状の構
造物とを具備してなることを特徴とするマルチチップ半
導体装置用チップ。 - 【請求項６】表面に素子が集積形成された半導体基板
と、 この半導体基板を貫通し、該半導体基板に平行な断面形
状が矩形を複数組み合わせた形状の貫通孔内に形成さ
れ、他のチップと電気的に接続するための金属からなる
接続プラグとを具備してなることを特徴とするマルチチ
ップ半導体装置用チップ。 - 【請求項７】前記接続プラグ内に形成された第２の貫通
孔内に形成され、前記半導体基板と同結晶材料で構成さ
れた柱状の構造物とを有することを特徴とする請求項６
に記載のマルチチップ半導体装置用チップ。 - 【請求項８】半導体基板表面に素子を集積形成する工程
と、 前記半導体基板表面側から前記半導体基板をエッチング
し、内部に該半導体基板が残存する凹部を形成する工程
と、 前記凹部内に金属プラグとしての金属を充填する工程
と、 前記半導体基板裏面側から、前記半導体基板を後退させ
て、前記金属プラグを露出させる工程とを含むことを特
徴とするマルチチップ半導体装置用チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000224258A JP2002043502A (ja) | 2000-07-25 | 2000-07-25 | マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000224258A JP2002043502A (ja) | 2000-07-25 | 2000-07-25 | マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002043502A true JP2002043502A (ja) | 2002-02-08 |
Family
ID=18718250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000224258A Pending JP2002043502A (ja) | 2000-07-25 | 2000-07-25 | マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002043502A (ja) |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019431A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびそれを用いた半導体モジュール |
| JP2006261403A (ja) * | 2005-03-17 | 2006-09-28 | Elpida Memory Inc | 半導体装置 |
| JP2007165461A (ja) * | 2005-12-12 | 2007-06-28 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2007335886A (ja) * | 2007-07-26 | 2007-12-27 | Seiko Epson Corp | 回路基板及び電子機器 |
| JP2008091852A (ja) * | 2006-09-30 | 2008-04-17 | Hynix Semiconductor Inc | 積層パッケージおよびその製造方法 |
| US7436069B2 (en) | 2004-12-02 | 2008-10-14 | Nec Electronics Corporation | Semiconductor device, having a through electrode semiconductor module employing thereof and method for manufacturing semiconductor device having a through electrode |
| JP2009503809A (ja) * | 2005-06-14 | 2009-01-29 | キュービック・ウエハ・インコーポレーテッド | 背面対前面バイアプロセス |
| JP2009506528A (ja) * | 2005-08-26 | 2009-02-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電気的に遮蔽されたウェハ貫通インターコネクト |
| JPWO2007023963A1 (ja) * | 2005-08-26 | 2009-03-05 | 株式会社日立製作所 | 半導体装置 |
| JP2009260284A (ja) * | 2008-03-25 | 2009-11-05 | Panasonic Corp | 半導体素子、および半導体素子の製造方法 |
| JP2009277719A (ja) * | 2008-05-12 | 2009-11-26 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US20100304565A1 (en) * | 2005-06-14 | 2010-12-02 | John Trezza | Processed wafer via |
| US7898086B2 (en) | 2005-02-28 | 2011-03-01 | Oki Semiconductor Co., Ltd. | Semiconductor device having a package base with at least one through electrode |
| US7964972B2 (en) | 2004-06-30 | 2011-06-21 | Renesas Electronics Corporation | Semiconductor device providing a first electrical conductor and a second electrical conductor in one through hole and method for manufacturing the same |
| JP2011521444A (ja) * | 2008-04-22 | 2011-07-21 | マイクロン テクノロジー， インク． | 凹型ソケットを有する環状バイアを備えるダイスタッキング |
| JP2011530810A (ja) * | 2008-08-08 | 2011-12-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ウェハ貫通ビアおよびこれを作成する方法 |
| CN102386145A (zh) * | 2010-08-30 | 2012-03-21 | 半导体元件工业有限责任公司 | 包括沟槽内的特征件的电子器件 |
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| US8455973B2 (en) | 2009-12-04 | 2013-06-04 | Denso Corporation | Region divided substrate and semiconductor device |
| CN103548120A (zh) * | 2011-06-23 | 2014-01-29 | 国际商业机器公司 | 最优化环形穿透基板通路 |
| US8749019B2 (en) | 2011-03-04 | 2014-06-10 | Denso Corporation | Region-divided substrate, semiconductor device having region-divided substrate, and method for manufacturing the same |
| US8846445B2 (en) | 2005-06-14 | 2014-09-30 | Cufer Asset Ltd. L.L.C. | Inverse chip connector |
| US8981533B2 (en) | 2012-09-13 | 2015-03-17 | Semiconductor Components Industries, Llc | Electronic device including a via and a conductive structure, a process of forming the same, and an interposer |
| US9812354B2 (en) | 2015-05-15 | 2017-11-07 | Semiconductor Components Industries, Llc | Process of forming an electronic device including a material defining a void |
| WO2022209571A1 (ja) * | 2021-03-30 | 2022-10-06 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置および電子機器 |
| WO2023112689A1 (ja) * | 2021-12-13 | 2023-06-22 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
-
2000
- 2000-07-25 JP JP2000224258A patent/JP2002043502A/ja active Pending
Cited By (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7768133B2 (en) | 2004-06-30 | 2010-08-03 | Nec Electronics Corporation | Semiconductor device and semiconductor module employing thereof |
| US7964972B2 (en) | 2004-06-30 | 2011-06-21 | Renesas Electronics Corporation | Semiconductor device providing a first electrical conductor and a second electrical conductor in one through hole and method for manufacturing the same |
| US8390098B2 (en) | 2004-06-30 | 2013-03-05 | Renesas Electronics Corporation | Semiconductor device providing a first electrical conductor and a second electrical conductor in one through hole and method for manufacturing the same |
| JP2006019431A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびそれを用いた半導体モジュール |
| US7898073B2 (en) | 2004-06-30 | 2011-03-01 | Renesas Electronics Corporation | Semiconductor device and semiconductor module employing thereof |
| US7436069B2 (en) | 2004-12-02 | 2008-10-14 | Nec Electronics Corporation | Semiconductor device, having a through electrode semiconductor module employing thereof and method for manufacturing semiconductor device having a through electrode |
| US7811920B2 (en) | 2004-12-02 | 2010-10-12 | Nec Electronics Corporation | Semiconductor device having a through electrode, semiconductor module employing thereof and method for manufacturing semiconductor device having a through electrode |
| US7898086B2 (en) | 2005-02-28 | 2011-03-01 | Oki Semiconductor Co., Ltd. | Semiconductor device having a package base with at least one through electrode |
| JP2006261403A (ja) * | 2005-03-17 | 2006-09-28 | Elpida Memory Inc | 半導体装置 |
| US9754907B2 (en) | 2005-06-14 | 2017-09-05 | Cufer Asset Ltd. L.L.C. | Tooling for coupling multiple electronic chips |
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| US10340239B2 (en) | 2005-06-14 | 2019-07-02 | Cufer Asset Ltd. L.L.C | Tooling for coupling multiple electronic chips |
| US8643186B2 (en) * | 2005-06-14 | 2014-02-04 | Cufer Asset Ltd. L.L.C. | Processed wafer via |
| US20100304565A1 (en) * | 2005-06-14 | 2010-12-02 | John Trezza | Processed wafer via |
| US8846445B2 (en) | 2005-06-14 | 2014-09-30 | Cufer Asset Ltd. L.L.C. | Inverse chip connector |
| JP2009503809A (ja) * | 2005-06-14 | 2009-01-29 | キュービック・ウエハ・インコーポレーテッド | 背面対前面バイアプロセス |
| US9324629B2 (en) | 2005-06-14 | 2016-04-26 | Cufer Asset Ltd. L.L.C. | Tooling for coupling multiple electronic chips |
| US9147635B2 (en) | 2005-06-14 | 2015-09-29 | Cufer Asset Ltd. L.L.C. | Contact-based encapsulation |
| JP2009506528A (ja) * | 2005-08-26 | 2009-02-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電気的に遮蔽されたウェハ貫通インターコネクト |
| JP4828537B2 (ja) * | 2005-08-26 | 2011-11-30 | 株式会社日立製作所 | 半導体装置 |
| US7948088B2 (en) | 2005-08-26 | 2011-05-24 | Hitachi, Ltd. | Semiconductor device |
| JPWO2007023963A1 (ja) * | 2005-08-26 | 2009-03-05 | 株式会社日立製作所 | 半導体装置 |
| JP2007165461A (ja) * | 2005-12-12 | 2007-06-28 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2008091852A (ja) * | 2006-09-30 | 2008-04-17 | Hynix Semiconductor Inc | 積層パッケージおよびその製造方法 |
| JP2007335886A (ja) * | 2007-07-26 | 2007-12-27 | Seiko Epson Corp | 回路基板及び電子機器 |
| US7994634B2 (en) | 2008-03-25 | 2011-08-09 | Panasonic Corporation | Semiconductor element and semiconductor element fabrication method |
| JP2009260284A (ja) * | 2008-03-25 | 2009-11-05 | Panasonic Corp | 半導体素子、および半導体素子の製造方法 |
| JP2011521444A (ja) * | 2008-04-22 | 2011-07-21 | マイクロン テクノロジー， インク． | 凹型ソケットを有する環状バイアを備えるダイスタッキング |
| JP2009277719A (ja) * | 2008-05-12 | 2009-11-26 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2011530810A (ja) * | 2008-08-08 | 2011-12-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ウェハ貫通ビアおよびこれを作成する方法 |
| US8455973B2 (en) | 2009-12-04 | 2013-06-04 | Denso Corporation | Region divided substrate and semiconductor device |
| CN102386145A (zh) * | 2010-08-30 | 2012-03-21 | 半导体元件工业有限责任公司 | 包括沟槽内的特征件的电子器件 |
| US9117802B2 (en) | 2010-08-30 | 2015-08-25 | Semiconductor Components Industries, Llc | Electronic device including a feature in an opening |
| CN106158736A (zh) * | 2010-08-30 | 2016-11-23 | 半导体元件工业有限责任公司 | 包括沟槽内的特征件的电子器件 |
| EP2423947A3 (en) * | 2010-08-30 | 2014-02-26 | Semiconductor Components Industries, LLC | Electronic device including a feature in a trench |
| CN106158736B (zh) * | 2010-08-30 | 2020-01-03 | 半导体元件工业有限责任公司 | 包括沟槽内的特征件的电子器件 |
| US8749019B2 (en) | 2011-03-04 | 2014-06-10 | Denso Corporation | Region-divided substrate, semiconductor device having region-divided substrate, and method for manufacturing the same |
| JP2014517547A (ja) * | 2011-06-23 | 2014-07-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路構造、集積回路、および堅牢なｔｓｖ構造を形成する方法 |
| CN103548120A (zh) * | 2011-06-23 | 2014-01-29 | 国际商业机器公司 | 最优化环形穿透基板通路 |
| US8981533B2 (en) | 2012-09-13 | 2015-03-17 | Semiconductor Components Industries, Llc | Electronic device including a via and a conductive structure, a process of forming the same, and an interposer |
| US9812354B2 (en) | 2015-05-15 | 2017-11-07 | Semiconductor Components Industries, Llc | Process of forming an electronic device including a material defining a void |
| WO2022209571A1 (ja) * | 2021-03-30 | 2022-10-06 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置および電子機器 |
| EP4318591A4 (en) * | 2021-03-30 | 2024-12-18 | Sony Semiconductor Solutions Corporation | Light detection device and electronic apparatus |
| WO2023112689A1 (ja) * | 2021-12-13 | 2023-06-22 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002043502A (ja) | マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法 | |
| US8778791B2 (en) | Semiconductor structure and method for making the same | |
| US8053898B2 (en) | Connection for off-chip electrostatic discharge protection | |
| US9059167B2 (en) | Structure and method for making crack stop for 3D integrated circuits | |
| JP4439976B2 (ja) | 半導体装置およびその製造方法 | |
| KR100882703B1 (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 그 제조 방법 | |
| JP5377340B2 (ja) | ダイ、スタック構造、及びシステム | |
| JP5021992B2 (ja) | 半導体装置およびその製造方法 | |
| US8487422B2 (en) | Chip stack with conductive column through electrically insulated semiconductor region | |
| JP2006019455A (ja) | 半導体装置およびその製造方法 | |
| CN101510536A (zh) | 半导体装置及半导体装置的制造方法 | |
| TWI407539B (zh) | Semiconductor device | |
| JP2008085226A (ja) | 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法 | |
| TW202310365A (zh) | 三維元件結構及其形成方法 | |
| US8390130B1 (en) | Through via recessed reveal structure and method | |
| US8921984B2 (en) | Through silicon via in semiconductor device | |
| US20250070038A1 (en) | Semiconductor package | |
| JP3442630B2 (ja) | 半導体装置 | |
| JP2919488B2 (ja) | 半導体集積回路装置 | |
| KR102676541B1 (ko) | 패키지 구조물 | |
| CN115732410A (zh) | 制造电子芯片的方法 | |
| US20230378079A1 (en) | Chip package structure with conductive pillar | |
| US20240371780A1 (en) | Semiconductor device with protective structure and method of manufacturing the same | |
| US11756891B2 (en) | Semiconductor device and method for manufacturing same | |
| US20250192083A1 (en) | Semiconductor package |