JP2002042123A - 画像処理装置および画像処理方法 - Google Patents

画像処理装置および画像処理方法

Info

Publication number
JP2002042123A
JP2002042123A JP2000227477A JP2000227477A JP2002042123A JP 2002042123 A JP2002042123 A JP 2002042123A JP 2000227477 A JP2000227477 A JP 2000227477A JP 2000227477 A JP2000227477 A JP 2000227477A JP 2002042123 A JP2002042123 A JP 2002042123A
Authority
JP
Japan
Prior art keywords
image data
memory
data
input
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000227477A
Other languages
English (en)
Inventor
Kenji Kameyama
憲二 亀山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2000227477A priority Critical patent/JP2002042123A/ja
Publication of JP2002042123A publication Critical patent/JP2002042123A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)

Abstract

(57)【要約】 【課題】出力インターフェイスから転送後、アプリケー
ション側で有効画像データ以外のデータを表示する際
に、任意のデータを表示できるようにする。 【解決手段】 入力インターフェイス、入力ブロック、
メモリコントローラ、出力ブロックおよび出力インター
フェイスとを備え、メモリコントローラによってメモリ
への画像データの書き込みおよびメモリからの画像デー
タの読み出しを行うとともに、出力インターフェイスに
おいてダイレクト・メモリ・アクセスを行う画像処理装
置において、前記入力ブロック102は、画像データを
前記入力インターフェイス101から有効画像データ1
02aとして取り込み、取り込みが終了した時点で入力
ブロック102のバッファ102Bfに残った有効画像
データ102aに端数データ102bを付加して前記メ
モリコントローラ103に転送する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、複写機、イメー
ジスキャナ、ファクシミリ、プリンタなどのように読み
取った画像データあるいは転送されてきた画像データを
メモリに書き込み、DMA(Direct Memory Access)制
御によって画像データを転送する画像処理装置および画
像処理方法に関する。
【0002】
【従来の技術】従来から実施されている画像処理装置で
は入力インターフェイスからの制御信号状態が無効にな
った段階でデータ取り込みをやめるためメモリへの書き
込み/読み出し速度やリフレッシュとの競合の調停を行
うためのバッファを有する入出力ブロックのうち入力ブ
ロックにおいてはバッファサイズに応じて不定データが
最終の有効画像データに付加されてメモリに書き込まれ
る。これは入力ブロックとメモリコントローラ間のデー
タの受け渡しがハンドシェイクではなく一括で行われる
ためである。
【0003】また、DMAを行う出力インターフェイス
からの読み出し要求に対してはメモリ(バッファ)が空
になるまでデータ転送を行うため、前述のようにバッフ
ァサイズに応じて不定データを最終の有効画像データに
付加してメモリに書き込む場合においても、最終画像デ
ータ転送時に有効画像データに付加する端数データ量は
一意に決まらなかった。これは、入出力ブロック内のバ
ッファサイズに対して読み取り条件が異なる場合には、
有効画像データ量が変動するためである。
【0004】
【発明が解決しようとする課題】すなわち、従来では、
入力される最終有効画像データが不定データとなってい
るので、アプリケーション側で有効画像データ以外の任
意の端数データを表示させることができないという問題
があった。
【0005】また、前述のようにDMAを行う出力イン
ターフェイスからの読み出し要求に対してはメモリ(バ
ッファ)が空になるまでデータ転送を行うため、前述の
ようにバッファサイズに応じて不定データを最終の有効
画像データに付加してメモリに書き込む場合において
も、最終画像データ転送時に有効画像データに付加する
端数データ量は一意に決まらなかった。この問題を解決
するためには、例えばカウンタなどにより出力ブロック
にデータ転送量を把握する機能を持たせればよいが、回
路規模が大きくなる。
【0006】そこで、本発明の第1の目的は、出力イン
ターフェイスから転送後、アプリケーション側で有効画
像データ以外のデータを表示する際に、任意のデータを
表示できるようにすることにある。
【0007】第2の目的は、出力インターフェイスから
転送される最終画像データ量が変動する場合でも、回路
規模を大きくすることなく転送するデータ量を最小限に
抑えることができるようにすることにある。
【0008】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、入力インターフェイス、入力ブロック、
メモリコントローラ、出力ブロックおよび出力インター
フェイスとを備え、メモリコントローラによってメモリ
への画像データの書き込みおよびメモリからの画像デー
タの読み出しを行うとともに、出力インターフェイスに
おいてダイレクト・メモリ・アクセスを行う画像処理装
置において、前記入力ブロックは、画像データを前記入
力インターフェイスから有効画像データとして取り込
み、取り込みが終了した時点で入力ブロックに残った有
効画像データに端数データを付加して前記メモリコント
ローラに転送することを特徴とする。この場合、前記有
効画像データは入力インターフェイスからの制御信号に
基づいて設定される。
【0009】また、本発明は、入力インターフェイス、
入力ブロック、メモリコントローラ、出力ブロックおよ
び出力インターフェイスとを備え、メモリコントローラ
によってメモリへの画像データの書き込みおよびメモリ
からの画像データの読み出しを行うとともに、出力イン
ターフェイスにおいてダイレクト・メモリ・アクセスを
行う画像処理装置において、前記出力ブロックが、前記
メモリから読み出された画像データを出力インターフェ
イスに転送する画像データのうち、最終転送となる画像
データの転送量を設定する手段を備えていることを特徴
とする。この設定する手段は、後述の実施形態では例え
ばメモリコントローラのレジスタが対応し、レジスタの
設定を変えることにより、転送量は前記任意に設定でき
る。なお、転送量はバイト単位で設定される。
【0010】また、本発明は、入力インターフェイス、
入力ブロック、メモリコントローラ、出力ブロックおよ
び出力インターフェイスとを備え、メモリコントローラ
によってメモリへの画像データの書き込みおよびメモリ
からの画像データの読み出しを行うとともに、出力イン
ターフェイスにおいてダイレクト・メモリ・アクセスを
行う画像処理方法において、制御信号によってコントロ
ールされた画像データを前記入力インターフェイスから
有効画像データとして入力ブロックに取り込み、取り込
みが終了した時点で入力ブロックに残った有効画像デー
タに端数データを付加して前記メモリに書き込むことを
特徴とする。
【0011】この場合、前記メモリに画像データを書き
込んだ後、前記メモリから画像データを読み出し、前記
出力ブロックを介して前記出力インターフェイスに画像
を転送する際、最終転送となる画像データの転送量は、
例えばメモリコントローラのレジスタによって設定され
る。
【0012】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。
【0013】図1は本実施形態に係る画像処理装置の構
成を示すブロック図、図2は第1の制御信号B1、第2
の制御信号B2および入力画像データの入力タイミング
を示すタイミングチャート、図3は入力ブロック内のバ
ッファの状態を示す図、図4は出力ブロック内のバッフ
ァの状態を示す図である。
【0014】図1において、画像処理装置100は入力
インターフェイス101と、入力ブロック102と、メ
モリコントローラ103と、出力ブロック104と、出
力インターフェイス105とからなり、メモリコントロ
ーラ103は画像処理装置100外のメモリ106に接
続されている。入力インターフェイス101から入力ブ
ロック102へは第1および第2の制御信号B1,B2
によってコントロールされた画像データがデータバスA
1から入力される。図2に示すように、画像データは第
1および第2の制御信号B1,B2がともにアクティブ
の区間でのみ有効である。
【0015】一方、入力ブロック102内のバッファ1
02Bfは図3に示すように有効データ102aと、端
数データ102bとに分かれており、バッファサイズが
Xバイトの場合には、有効データ102aが5バイトで
あれば、(X−5)バイト部分に任意の端数データ、す
なわち“0”あるいは“1”を画像処理装置101内の
図示しないレジスタ(例えばメモリコントローラに設け
られている)によって設定する。ただし、このレジスタ
設定は、画像データの取り込み前に行われる。その後、
制御信号B1,B2がインアクティブであることを検知
した入力ブロック102から端数データを含むXバイト
の画像データがメモリコントローラ103にシフトさ
れ、メモリコントローラ103からメモリ106に書き
込まれる。なお、有効データのバイト数は図示しないカ
ウンタにより、データ転送時に認識される。また、入力
ブロック102からメモリコントローラ103へのデー
タ転送はデータバスA2を介して行われ、メモリコント
ローラ103からメモリ106への転送はデータバスA
3を介して行われる。
【0016】このようにしてメモリ106書き込む場
合、有効画像データ102aの後に付加してメモリ10
06に書き込まれるデータに“0”または“1”の任意
の端数データ102bを設定することができるので、出
力インターフェイス105から転送後、アプリケーショ
ン側で有効画像データ以外のデータを表示する場合にお
いても、“0”および“1”を含んだ任意のデータを表
示することができる。
【0017】図1において、制御信号Cは画像データ入
力入力インターフェイス101から入力ブロック102
に画像データが入力される際、制御信号B1,B2がイ
ンアクティブになったのち入力ブロック102へ付加し
た端数データ102b量(図3ではX−3バイト)のう
ち、後述の最終データ転送量を示す制御信号である。制
御信号Dはメモリ106が空であることを通知する制御
信号、制御信号Eは制御信号B1,B2がインアクティ
ブでかつ入力ブロック102でのデータ処理が終了して
いることを通知する制御信号である。これらの制御信号
C〜Eは出力ブロック104で最終画像データであるこ
とを検知するために用いられる。
【0018】そこで、図1において、DMAを行う画像
データ出力インターフェイス105から読み出し要求
(データ転送要求)が合った場合には、メモリ106か
らデータを読み出し、出力ブロック104を介して出力
インターフェイス105に読み出した画像データが転送
される。その際、出力ブロック104において、前記制
御信号C,D,Eの状態に基づいてメモリ106から読
み出した画像データが最終画像データであることを検知
する。最終画像データであることを検知した出力ブロッ
ク104では、予め画像処理装置内のレジスタ、例えば
メモリコントローラ103内の図示しないレジスタによ
って設定された最終データ転送量に基づいて出力インタ
ーフェイス105に画像データを転送する。この転送
は、前記レジスタによって最終データ転送量を4バイト
バンダリとした場合には、入力ブロック102への有効
データが5バイトであると、制御信号Cは8バイトとい
う状態を出力ブロック104に通知する。そこで、出力
ブロック104では制御信号C,D,Eの状態から判断
して図4のバッファ104Bfに示すように最終画像デ
ータとして有効データ104a5バイト、端数データ1
04b3バイトの計8バイトのデータ104cを出力イ
ンターフェイス105に転送する。これにより、8バイ
ト以降の端数データ104dは出力インターフェイス1
05に転送されることはない。したがって、転送される
端数データ104bはここでは、3バイトのみとなり、
転送する端数データは最小限に抑えられる。なお、メモ
リコントローラ103から出力ブロック104へはデー
タバスA4を介して、また、出力ブロック104から出
力インターフェイス105へはデータバスA5を介して
それぞれデータは転送される。
【0019】このように出力インターフェイス105か
ら転送される最終画像データの転送料(端数データを含
む画像データ量)を設定することができるので、アプリ
ケーション側でデータ転送量の制約がある場合でも、設
定を変更することにより柔軟に対応することができる。
これにより転送する端数データを最小限に抑えることが
できる。
【0020】
【発明の効果】以上のように、請求項1記載の発明によ
れば、入力ブロックは、画像データを前記入力インター
フェイスから有効画像データとして取り込み、取り込み
が終了した時点で入力ブロックに残った有効画像データ
に端数データを付加して前記メモリコントローラに転送
するので、アプリケーション側で有効画像データ以外の
データを表示する場合に任意のデータを表示することが
可能となる。
【0021】請求項2記載の発明によれば、前記有効画
像データは入力インターフェイスからの制御信号に基づ
いて設定されるので、そのために回路規模が大規模にな
ることなく、有効画像データが設定できる。
【0022】請求項3記載の発明によれば、出力ブロッ
クは、メモリから読み出された画像データを出力インタ
ーフェイスに転送する画像データのうち、最終転送とな
る画像データの転送量を任意に設定するので、必要最小
限の画像データの転送で抑えることができる。
【0023】請求項4記載の発明によれば、前記任意に
設定される転送量はバイト単位で設定されるので、転送
される端数データを最小限に抑えることができる。
【0024】請求項5記載の発明によれば、制御信号に
よってコントロールされた画像データを前記入力インタ
ーフェイスから有効画像データとして入力ブロックに取
り込み、取り込みが終了した時点で入力ブロックに残っ
た有効画像データに端数データを付加して前記メモリに
書き込むので、アプリケーション側で有効画像データ以
外のデータを表示する場合に任意のデータを表示するこ
とが可能となる。
【0025】請求項6記載の発明によれば、前記メモリ
に画像データを書き込んだ後、前記メモリから画像デー
タを読み出し、前記出力ブロックを介して前記出力イン
ターフェイスに画像を転送する際、最終転送となる画像
データの転送量をメモリコントローラのレジスタによっ
て任意に設定することができるので、データ転送量を把
握する機能を備えていなくとも、最終画像データの転送
量を任意に設定することが可能となり、回路規模が大き
くなることはない。
【図面の簡単な説明】
【図1】本発明の実施形態に係る画像処理装置の構成を
示すブロック図である。
【図2】図1における第1の制御信号B1、第2の制御
信号B2および入力画像データの入力タイミングを示す
タイミングチャートである。
【図3】図1の入力ブロック内のバッファの状態を示す
図である。
【図4】図1の出力ブロック内のバッファの状態を示す
図である。
【符号の説明】
101 入力インターフェイス 102 入力ブロック 102Bf バッファ 102a,104a 有効データ 102b,104b,104d 端数データ 103 メモリコントローラ 104 出力ブロック 104Bf バッファ 104c 最終画像データ 105 出力インターフェイス 106 メモリ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 入力インターフェイス、入力ブロック、
    メモリコントローラ、出力ブロックおよび出力インター
    フェイスとを備え、メモリコントローラによってメモリ
    への画像データの書き込みおよびメモリからの画像デー
    タの読み出しを行うとともに、出力インターフェイスに
    おいてダイレクト・メモリ・アクセスを行う画像処理装
    置において、 前記入力ブロックは、画像データを前記入力インターフ
    ェイスから有効画像データとして取り込み、取り込みが
    終了した時点で入力ブロックに残った有効画像データに
    端数データを付加して前記メモリコントローラに転送す
    ることを特徴とする画像処理装置。
  2. 【請求項2】 前記有効画像データは入力インターフェ
    イスからの制御信号に基づいて設定されることを特徴と
    する請求項1記載の画像処理装置。
  3. 【請求項3】 入力インターフェイス、入力ブロック、
    メモリコントローラ、出力ブロックおよび出力インター
    フェイスとを備え、メモリコントローラによってメモリ
    への画像データの書き込みおよびメモリからの画像デー
    タの読み出しを行うとともに、出力インターフェイスに
    おいてダイレクト・メモリ・アクセスを行う画像処理装
    置において、 前記出力ブロックは、前記メモリから読み出された画像
    データを出力インターフェイスに転送する画像データの
    うち、最終転送となる画像データの転送量を設定する手
    段を備えていることを特徴とする画像処理装置。
  4. 【請求項4】 前記設定される転送量はバイト単位で設
    定されることを特徴とする請求項3記載の画像処理装
    置。
  5. 【請求項5】 入力インターフェイス、入力ブロック、
    メモリコントローラ、出力ブロックおよび出力インター
    フェイスとを備え、メモリコントローラによってメモリ
    への画像データの書き込みおよびメモリからの画像デー
    タの読み出しを行うとともに、出力インターフェイスに
    おいてダイレクト・メモリ・アクセスを行う画像処理方
    法において、 制御信号によってコントロールされた画像データを前記
    入力インターフェイスから有効画像データとして入力ブ
    ロックに取り込み、取り込みが終了した時点で入力ブロ
    ックに残った有効画像データに端数データを付加して前
    記メモリに書き込むことを特徴とする画像処理方法。
  6. 【請求項6】 前記メモリに画像データを書き込んだ
    後、前記メモリから画像データを読み出し、前記出力ブ
    ロックを介して前記出力インターフェイスに画像を転送
    する際、最終転送となる画像データの転送量をメモリコ
    ントローラのレジスタによって設定することを特徴とす
    る請求項5記載の画像処理方法。
JP2000227477A 2000-07-27 2000-07-27 画像処理装置および画像処理方法 Pending JP2002042123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000227477A JP2002042123A (ja) 2000-07-27 2000-07-27 画像処理装置および画像処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000227477A JP2002042123A (ja) 2000-07-27 2000-07-27 画像処理装置および画像処理方法

Publications (1)

Publication Number Publication Date
JP2002042123A true JP2002042123A (ja) 2002-02-08

Family

ID=18720920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000227477A Pending JP2002042123A (ja) 2000-07-27 2000-07-27 画像処理装置および画像処理方法

Country Status (1)

Country Link
JP (1) JP2002042123A (ja)

Similar Documents

Publication Publication Date Title
JP2004171209A (ja) 共有メモリデータ転送装置
JPH10334037A (ja) 通信dma装置
JP3523181B2 (ja) 非同期バスインタフェース回路及びマイクロコンピュータ
JP2002042123A (ja) 画像処理装置および画像処理方法
JP4135374B2 (ja) 拡張カードおよび拡張カードの記憶部へのデータ書き込み方法
JP3478565B2 (ja) パラレルインタフェース回路
JP2005301714A (ja) マルチcpuシステム、そのデータ転送方法、及びそのプログラム
JP2642087B2 (ja) 主記憶装置間データ転送処理機構
JPH10105488A (ja) 通信用コントローラ
JPH0424729A (ja) 画像データ出力方式
JPH09219716A (ja) データ転送制御方式
JP2541117B2 (ja) デ―タアクセス装置
JP2001243170A (ja) データ転送装置
JPH0465777A (ja) 画像データ転送方式
JPS63226749A (ja) デ−タ転送方式
JPH1145333A (ja) スキャナインタフェース回路
JPS61214047A (ja) メモリデ−タ転送回路
JP2000115480A (ja) 画像読取装置
JPH01113875A (ja) 画像入力装置
JP2001167046A (ja) 画像処理装置
JPH01240960A (ja) Dma転送制御回路
JPH10111927A (ja) 画像処理装置
JP2006040120A (ja) 画像処理機能メモリ
JP2000250733A (ja) 画像表示システム及びその画像表示方法
JPH08287001A (ja) 表示回路