JP2001502435A

JP2001502435A - 温度検出回路

Info

Publication number: JP2001502435A
Application number: JP11511889A
Authority: JP
Inventors: リチャードジョンバルケル
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1997-08-08
Filing date: 1998-07-06
Publication date: 2001-02-20
Also published as: GB9716838D0; EP0931248A1; WO1999008082A1; KR20000068726A; KR100481244B1; US6084462A; DE69832954D1; DE69832954T2; EP0931248B1

Abstract

(57)【要約】電力半導体装置（MOSFET/IGBT）と集積化するのに適した温度検出回路は、第１及び第２IGFET（Ｍ１及びＭ２）と一緒に集積化された温度検出用ｐ‐ｎダイオード手段（Ｄ１、Ｄ２等）を含む。温度検出用ｐ‐ｎダイオード手段（Ｄ１、Ｄ２等）通る電流路が、負の温度係数を有する電圧降下（Ｖｆ）を生じる。IGFET（Ｍ１及びＭ２）はそれぞれ別々の電流路中に結合されてこれらのソース及びゲート電極（ｓ及びｇ）間に別々のゲート‐ソース電圧信号（Vgs１及びVgs２）を有するようになっている。第１IGFET（Ｍ１）のゲート‐ソース電圧（Vgs１）は第２IGFET（Ｍ２）のゲート‐ソース電圧（Vgs２）の温度係数（存在する場合）よりも大きな値の負の温度係数を有する。第１IGFET（Ｍ１）のソース及びゲート電極（ｓ及びｇ）の一方がｐ‐ｎダイオード手段（Ｄ１、Ｄ２等）に結合され、第１及び第２IGFET（Ｍ１及びＭ２）が比較器（COMP）として又はこの比較器と一緒に互いに結合されてｐ‐ｎダイオード手段（Ｄ１、Ｄ２等）の電圧降下（Ｖｆ）をIGFET（Ｍ１及びＭ２）のゲート‐ソース電圧信号（Vgs１及びVgs２）間のいかなる差とも比較し、温度しきい値に関連する検出温度を表す論理出力信号（Tabs）を生じるようになっている。

Description

【発明の詳細な説明】温度検出回路本発明は、絶縁ゲート電界効果トランジスタ（以後“IGFET”と称する）を有する温度検出回路、特に、しかし排他的でなく、電力半導体装置、例えば電力IG FET(以後“MOSFET”と称する)、電力絶縁ゲートバイポーラトランジスタ（以後 “IGBT”と称する）又は電力バイポーラトランジスタと集積化するのに適した温度検出回路に関するものである。米国特許第5,336,943号明細書には、互いに同じ絶縁ゲート電界効果型である第１及び第２IGFETを有するこのような温度検出回路が開示されている。これらのIGFETは互いに別々の電流路内で、これらのソース及びゲート電極間にゲート ‐ソース電圧信号をそれぞれ有するように結合されている。各IGFETは、そのドレイン電極がそのゲート電極に結合されているダイオード接続トランジスタである。第１IGFETは、その両端間の電圧が温度とともに変化するそのサブしきい値領域中の深くで動作する。第２IGFETは、この第２IGFETの両端間の電圧が温度に殆ど依存しないその２乗領域で動作する。比較回路は第１及び第２IGFETのそれぞれの両端間の電圧を比較して、第１IGFETによって検出された温度を表す出力信号を生ぜしめる。比較回路に対する適切な信号レベルを得るには、一般に２つ以上の直列接続した第１IGFETが必要となる。第２IGFETは、温度しきい値に相当する基準レベルを比較回路に与える。温度検出用IGFETを用いた他の温度検出回路も米国特許第5,336,943号明細書に記載されている。この米国特許第5,336,943 号明細書の全ての内容を参考にすることができる。温度検出用ｐ‐ｎダイオードを用いた他の種類の温度検出回路は、国際公開パンフレットＷＯ97/02592（米国特許第5,726,481号；特表平10−505714号）及びその引例、例えば欧州特許出願公開第0414499号に開示されている。これらの文献の全ての内容も参考にすることができる。この他の種類の回路は、負の温度係数を有する電圧降下を生ぜしめる温度検出用ｐ‐ｎダイオード手段を通る電流路を具えている。ｐ‐ｎダイオード手段を順方向バイアスするか或いは逆方向バイアスする異なる回路も可能である。ｐ‐ｎダイオードの逆方向特性は強い温度依存性を有することが分っているも、温度検出のためには一般に、ｐ‐ｎダイオードの順方向特性の温度依存性が用いられている。従って、逆方向バイアスされたｐ‐ｎ接合の漏洩電流が温度とともに指数関数的に増大する。逆方向バイアスされたｐ‐ｎダイオードの場合、この電流により抵抗の両端間に負の温度係数の電圧降下を発生させる。順方向バイアスされたｐ‐ｎダイオードの場合、このｐ ‐ｎダイオード自体の両端間に負の温度係数の電圧降下が発生する。温度検出回路もIGFETを有する増幅器を具えており、そのゲート電極はｐ‐ｎダイオード手段に結合され、そのドレイン電極に検出温度を表す出力信号を生じる。このような温度検出回路は、電力半導体装置を過熱から保護するようにこの電力半導体装置の動作を調整するのに有利であることが確かめられている。このような回路は特に、いわゆる“スマートパワー”装置の分野において、電力装置区分を過熱から保護するのと、その論理回路の動作を適切に維持するのとの双方に有利である。この場合、制御機能を得る低電圧論理回路には、その動作を制御するのに高電圧電力装置が低価格で集積化されており、過大な温度増大により不適切な論理機能が生じるおそれがある。これらの既知の温度検出回路は良好に動作するも、本発明者は、異なる時間に製造した同種の回路に対し、すなわち同種の回路の異なるバッチ処理に対ししきい値温度が大きく広がるおそれがあるということを確かめた。従って、この広がりを低減するために、IGFETのしきい値電圧と関連する処理パラメータの変化を制御するのが特に重要である。本発明の目的は、しきい値温度がIGFETのしきい値電圧と関連する処理パラメータの変化に影響されにくい他の種類の温度検出回路を提供するとともに、簡単な集積回路構造を採用する機会をも得られるようにすることにある。本発明は、温度検出回路において、該温度検出回路が、負の温度係数を有する電圧降下を生ぜしめる温度検出用ｐ‐ｎダイオード手段を通る電流路と、互いに同じ絶緑ゲート電界効果型である第１及び第２トランジスタであって、互いに別々の電流路内で、これらのソース及びゲート電極間にゲート‐ソース電圧信号をそれぞれ有するように結合されている当該第１及び第２トランジスタとを具え、第１トランジスタのゲート‐ソース電圧が第２トランジスタのゲート‐ソース電圧のいかなる温度係数よりも値が大きな負の温度係数を有し、第１トランジスタのソース及びゲート電極のうちの一方の電極が前記ｐ‐ｎダイオード手段に結合されており、第１及び第２トランジスタが比較回路において互いに結合され、この比較回路がｐ‐ｎダイオード手段の電圧降下を、第１及び第２トランジスタのゲート‐ソース電圧信号間のいかなる差とも比較して検出温度を表す出力信号を温度しきい値と関連して発生させるようになっており、第２トランジスタが第１トランジスタのゲートしきい値と平衡するゲートしきい値を有し、比較回路に温度しきい値に対応する基準レベルを与えるようになっていることを特徴とする。以下の説明を容易にするために、第１及び第２絶縁ゲート電界効果トランジスタを第１及び第２IGFETで示し、第１IGFET及び第２IGFETのそれぞれのゲート‐ ソース電圧信号をVgs１及びVgs２で示し、ｐ‐ｎダイオード手段の電圧降下をＶｆで示す。本発明による温度検出回路は、温度検出のために、ｐ‐ｎダイオード手段とIGFET手段との組合せを用いる。比較回路はＶｆを、Vgs１及びVgs２間のいかなる差とも比較し、検出温度を表す出力信号を生じる。第２IGFETは比較回路に温度しきい値に相当する一次平衡基準レベルを与える。IGFETのゲートしきい値は通常、正確な基準とはみなされない。しかし、本発明においては、第２IG FETのゲートしきい値に悪影響を与える処理パラメータのいかなる変化も、これと同じ絶縁ゲート電界効果型である第１IGFETにより平衡化される為、以下に説明するようにゲートしきい値の一次変化が相殺される。温度検出区分にｐ‐ｎダイオード手段を用いることにより、電位の不平衡を回路に導入するおそれがある。しかし、特に順方向バイアスされたｐ‐ｎダイオードの場合、ｐ‐ｎダイオード手段の両端間のＶｆに悪影響を及ぼす処理パラメータの変化を、（デプレション型IGFET又はエンハンスメント型IGFETのいずれかの）IGFETのゲートしきい値に悪影響を及ぼす処理パラメータの変化よりもかなり高精度に制御しうる。前記比較回路が前記第１及び第２IGFETを有し、これらIGFETが前記ｐ‐ｎダイオード手段のＶｆをこれらIGFETのVgs１及びVgs２間のいかなる差とも比較するようにすることにより、特にコンパクトで信頼性のある回路構造が得られる。この場合、この比較回路の検出温度出力信号が第１及び第２IGFETの一方のドレイン電極から取出されるようにすることができる。温度検出回路のコンパクトな一形態では、前記ｐ‐ｎダイオード手段を第１IG FETの主電流通路と直列の組合せに接続して温度検出区分を形成するようにでき、第２IGFETのゲート電極が前記直列の組合せから入力信号を受けるようにすることができる。第１IGFETは、特定の回路構成に応じてそのドレイン電極がそのゲートに結合されたダイオード接続トランジスタとするか、増幅器構造にして用いることができる。第１及び第２IGFETのソース電極は共通電圧電源ラインに結合することができる。この共通電圧電源ラインへの第２IGFETのソース電極の結合ラインには、第１IGFETのソース電極の結合ラインに存在しない追加の直列抵抗を設け、第２IGF ETのスイッチングしきい値電圧（有効ゲートしきい値電圧）を第１IGFETのスイッチングしきい値電圧に比べて増大させるようにすることができる。第１及び第２IGFETの各々にはその絶縁ゲートに加えてバックゲート電極を設けることができ、これらバックゲート電極はソース電極と同じ共通電圧電源ラインに結合することができる。他のコンパクト形態の温度検出回路では、第１及び第２IGFETが差動対として互いに結合されて前記比較回路を構成しており、前記ｐ‐ｎダイオード手段は第１IGFETのゲート電極に結合されているようにする。従って、ｐ‐ｎダイオード手段は第１及び第２トランジスタのゲート電極間に結合することができる。第２IGFETのドレイン電極が、場合によっては１つ以上の縦続接続した増幅器段を介して検出温度出力信号を生じるようにすることができる。しかし、第１IG FETをそのサブしきい値領域で動作させることにより、より大きな増幅を達成でき、従って第１IGFETのドレイン電極が検出温度出力信号を生じるようにするのがより一層有利である。前記ｐ‐ｎダイオード手段のＶｆの負の温度係数は第１IGFETのVgsの負の温度係数よりも大きな値にすることができる。負の温度係数の電圧降下を生ぜしめるには、順方向に又は逆方向にバイアスしたｐ‐ｎダイオードを用いることができる。順方向バイアスしたｐ‐ｎダイオードの両端間のＶｆは一般に、導通しているIGFETの両端間のソース‐ドレイン電圧降下よりも低い。これにより、２つ以上の温度感応性順方向バイアスｐ‐ｎダイオードを直列に接続して回路の負の温度係数の温度感応性を高めるようにすることができる。従って、前記ｐ‐ｎダイオード手段がｐ‐ｎダイオードの直列の組合せを有するようにしうる。前記温度検出回路をコンパクトなレイアウトで集積化する場合、第２IGFETは幾分冷えている領域に離して配置するのが良いも、第１及び第２IGFETの双方を検出温度に（少なくともある程度）さらされている領域に位置させることができる。第１及び第２IGFETの温度係数をできるだけ相違させることにより、最大感度が得られる。この場合、第１IGFETをそのサブしきい値領域で動作させてその大きな負の温度係数を得るようにし、第２IGFETをその２乗領域で動作させることができる。２乗領域では第２IGFETの両端間の電圧を温度に殆ど依存しないようにできるか、或いはこれをわずかに正にすることができる。１つのIGFETをサブしきい値領域で動作させて大きな負の温度係数を得るようにするとともに、同じ絶緑ゲート電界効果型の他の１つのIGFETをその２乗領域で動作させるように、これらのIGFETを互いに異なる電流密度で動作させる回路を構成するのに、（I GFETの幾何学的形状及びバイアス条件のような）設計上のパラメータをいかに選択するかに関する詳細な説明に対しては、米国特許第5,336,943号明細書を参照しうる。本発明による温度検出回路においてこのような原理を採用する場合、温度検出用ｐ‐ｎダイオード手段をも設け、第２IGFETをその２乗領域において第１IGFETに対し異なる電流密度で動作させることにより、この第２IGFETが（第１ IGFETのゲートしきい値に対して平衡した）温度しきい値基準レベルを規定するようにする。本発明による温度検出回路では、比較器が、１つ以上の縦続接続トランジスタを有する増幅器段を具えるようにすることができる。好ましくは、これらの縦続接続トランジスタを第１及び第２IGFETと同じ絶縁ゲート電界効果型として、回路の異なるバッチ処理に対しゲートしきい値電圧に不所望な広がりを生ぜしめるおそれのある処理パラメータ変化を補償するようにする。本発明による温度検出回路は電力半導体装置と集積化し、この電力半導体装置の動作温度を検出するようにしうる。この場合、ｐ‐ｎダイオード手段と少なくとも第１IGFETとが電力半導体装置の熱発生領域の近くに位置するように、集積回路をレイアウトすることができる。ｐ‐ｎダイオード手段のみではなく第１IG FETをも熱発生領域の近くに配置することにより最大の感度を得ることができる。しかし、第２IGFET（及び温度検出に用いない他の回路素子）は熱発生領域から離れた領域に位置させるのが有利である。本発明による上述した特徴及びその他の特徴を、添付図面を参照して実施例につき詳細に説明する。図中、図１〜６は、本発明による温度検出回路の６つの異なる実施例の回路線図であり、図７は、図１〜６の回路をいかに電力半導体装置と集積化しうるかを示す、半導体本体の一部を通る線図的断面図である。図１〜６の温度検出回路の各々は、第１及び第２トランジスタＭ１及びＭ２と一緒に集積回路として集積化した温度検出用ｐ‐ｎダイオード手段Ｄ１、Ｄ２等を有する。第１及び第２トランジスタＭ１及びＭ２は互いに同じ絶縁ゲート電界効果型であり、これらトランジスタは図示の例ではＮチャネルエンハンスメント型である。各回路は温度検出用ｐ‐ｎダイオード手段Ｄ１、Ｄ２等を通る電流通路を有し、この電流通路に、負の温度係数を有する電圧降下Ｖｆを生ぜしめる。 IGFET Ｍ１及びＭ２は別々の電流通路で互いに結合され、これらのソース及びゲート電極ｓ及びｇ間に別々のゲート‐ソース電圧信号Vgs１及びVgs２を有するようになっている。Ｍ１のゲート‐ソース電圧Vgs１は、大きさがＭ２のゲート‐ ソース電圧Vgs２の温度係数（存在する場合）よりも大きな負の温度係数を有する。Ｍ１のソース及びゲート電極の一方ｓ又はｇがｐ‐ｎダイオード手段Ｄ１、Ｄ２等に結合されている。ｐ‐ｎダイオード手段Ｄ１、Ｄ２等と第１及び第２IG FET Ｍ１及びＭ２とは互いに結合されて、（比較器COMPを有する）比較回路を構成し、この比較回路により、ｐ‐ｎダイオード手段Ｄ１、Ｄ２等から得られる電圧降下Ｖｆを、Ｍ１及びＭ２の電圧Vgs１及びVgs２間のいかなる差電圧とも比較し、温度しきい値に関連する検出温度を表す出力信号を生ぜしめるようになっている。第２IGFET Ｍ２は第１IGFET Ｍ１のゲートしきい値と平衡するゲートしきい値Ｖ_Tを有し、比較回路COMPに、温度しきい値に対応する基準レベルを与えるようになっている。図１〜５の回路では、温度検出用ｐ‐ｎダイオード手段Ｄ１、Ｄ２等が順方向バイアスされ、負の温度係数のＶｆがｐ‐ｎダイオード手段の両端間の順方向電圧降下である。図６の回路では、温度検出用ｐ‐ｎダイオード手段Ｄ１’が逆方向バイアスされ、負の温度係数のＶｆはＤ１’と直列の抵抗Ｒ１１の両端間の電圧降下となる。図５の回路では、比較器COMPがIGFET Ｍ１及びＭ２に加えられており、一方、図１〜４及び図６の回路は、比較器COMPをＭ１へのＭ２の結合を以て構成している点で、よりコンパクトな構成である。図１〜６の特定例では、IG FET Ｍ１、Ｍ２、Ｍ３、Ｍ４等の全てがｎチャネルエンハンスメント型であり、バックゲート接続ラインｂを設けるｐ型本体領域内に形成されている。図１〜４及び図６のコンパクトな構成の回路では、比較回路COMPが、互いに結合されたＭ１及びＭ２を有し、ｐ‐ｎダイオード手段Ｄ１、Ｄ２等から得られる電圧降下Ｖｆを、Ｍ１及びＭ２の電圧Vgs１及びVgs２間のいかなる差電圧とも比較するようになっている。これらのコンパクトな構成の回路では、比較回路COMP の検出温度出力信号はＭ１又はＭ２の何れかのドレイン電極ｄから取出される。この出力信号は、Ｍ１及びＭ２と同じ絶縁ゲート電界効果型でありＭ１及びＭ２と同じ集積回路の一部を構成する他のIGFET Ｍ３、Ｍ４等の縦続接続段を経て増幅される。図１〜６の回路の各々は第１及び第２電源ライン１及び２を有する。第１電源ライン１は正の電源電圧Ｖに接続し、第２電源ライン２は接地端子に、又はより一層複雑な集積回路では内部の電圧リターンレベル（内部接地点）に接続することができる。図１〜６の回路は電源ライン１及び２間の並列電流路にＤ１、Ｄ２、Ｍ１、Ｍ２、Ｍ３等の種々の構成を採用し、種々の回路区分を得ている。それにもかかわらず、これらの回路区分はそれぞれの回路で一緒に動作し、後に式（１）で表す同一の基本比較関数を実行する。次に、各回路を順次説明する。図１の回路は第１回路区分ＭＯＤ１及び第２回路区分ＭＯＤ２を有する。回路区分ＭＯＤ１は、ダイオード接続したIGFET Ｍ１と順方向バイアスするｐ‐ｎダイオードＤ１及びＤ２との直列チェーン回路を有する。この直列チェーン回路の一端は接地ライン２に接続されている。この直列チェーン回路の他端は、抵抗Ｒ２を経てライン１に接続され、Ｒ２の大きさにより規定された実質的に一定の電流が、この直列チェーン回路Ｍ１，Ｄ１，Ｄ２を流れる。バイアス条件は、IG FET Ｍ１がそのサブしきい値領域内で動作するように設定する。この直列チェーン回路Ｍ１，Ｄ１，Ｄ２の両端間の電圧は、各構成素子Ｍ１及びＤ１及びＤ２が１℃当り約２ｍＶの変化を呈する為に著しく温度に依存する。定電流規定装着（抵抗Ｒ２）から給電される接地直列チェーン回路Ｍ１，Ｄ１，Ｄ２は負の大きな温度係数を有するノード電圧をノード１１及び１２に生ぜしめる。回路区分ＭＯＤ２は、この回路区分ＭＯＤ２の入力スイッチングしきい値が温度に殆ど依存しないか或いは正の温度係数を有するように設計及びバイアスした IGFETインバータＭ２、Ｍ３、Ｍ４の縦続接続回路を有する。いずれの場合にも、ＭＯＤ２のスイッチングしきい値は、２乗成分を含む為、サブしきい値電圧で動作する１つのIGFETのしきい値電圧Ｖ_Tよりもかなり大きくする。従って、特に簡単な回路設計では、IGFET Ｍ２、Ｍ３、Ｍ４の各々を、IGFETの両端間の電圧が温度に殆ど依存しないその２乗領域で動作させることができる。各IGFET Ｍ２，Ｍ３，Ｍ４の動作条件はそのチャネルの幾何学的形状と、IGFETのドレイン電極ｄを電源ライン１に結合するそのそれぞれの負荷抵抗Ｒ３，Ｒ４，Ｒ５とによって決定される。各IGFET Ｍ２，Ｍ３，Ｍ４のソース電極ｓは接地ライン２に結合されている。各IGFET Ｍ２，Ｍ３，Ｍ４は、そのゲート電極ｇに入力を受け、そのドレイン電極ｄと、その負荷抵抗Ｒ３、Ｒ４又はＲ５との直列ノード１３、１４又は１５に出力を生じる増幅用インバータとして作用する。ノード１３におけるＭ２の出力は論理信号、すなわち温度しきい値を超える前は“０”で温度しきい値を超えた後は“１”である。このIGFET Ｍ２は、その２乗領域においてＭ１とは異なる電流密度で動作することにより（Ｍ１のゲートしきい値に対し平衡した）温度しきい値基準レベルを規定する。ＭＯＤ２の増幅された論理信号出力をTabsで示す。ＭＯＤ１及びＭＯＤ２は、Ｍ２のゲート電極ｇを直列チェーン回路Ｍ１，Ｄ１，Ｄ２の頂部に結合することにより相互接続する。図１に例示する特定の形態では、ダイオード接続したIGFET Ｍ１がこの直列チェーン回路の頂部にある。ＭＯＤ１の出力は、Ｍ１のゲート電極ｇ及びドレイン電極ｄ問の結合点上の回路ノード１２から取出される。ＭＯＤ１は温度検出区分を構成し、その出力端がＭ２のゲート電極ｇに結合されている。ＭＯＤ２は接地基準比較区分として作用し、そのスイッチングしきい値は前述したように、大地に対しオフセットした（Ｍ２のゲート電極ｇにおける）良好に規定された電圧である。図１の回路の温度が変化して、直列チェーン回路Ｍ１，Ｄ１，Ｄ２の両端間の電圧が（Ｍ２の電圧Vgs２により規定された）ＭＯＤ２のスイッチングしきい値を通り過ぎるようになると、Ｍ２がターンオンする。従って、ＭＯＤ２はＭ１及びＤ１，Ｄ２からの信号に関する比較関数を実行し、温度しきい値を正確に識別し、そのTabs出力を“０”から“１”に変えることによりこのしきい値を知らせる。従って、この温度検出回路に用いた比較原理は以下の関数で表すことができる。（Vgs１−Vgs２）＝｜Ｖｆ｜ ……（１）ここに、（Vgs１−Vgs２）はIGFET Ｍ１及びＭ２のゲート‐ソース電圧間の差であり、Vgs１はVgs２よりも大きな温度係数を有し、｜Ｖｆ｜はｐ‐ｎダイオード手段Ｄ１，Ｄ２の両端間の順方向電圧降下の大きさであり、この電圧降下も負の大きな温度係数を有する。Ｍ２（縦続接続回路Ｍ２，Ｍ３，Ｍ４の第１インバータ）の動作条件がＭＯＤ２の入力しきい値の主成分を規定する。Ｍ１はそのサブしきい値領域で動作するようにバイアスされるも、Ｍ２はその２乗領域で動作するようバイアスされ、そのドレイン電流（及びそのVgs２）は温度に依存しないか又はわずかに正の温度係数を有する。従って、Ｍ２のゲート‐ソース電圧Vgs２がＭＯＤ２の入力しきい値を決定し、実際には、比較回路をトリップする温度しきい値を規定するための（温度で変化するＤ１，Ｄ２のＶｆや温度で変化するＭ１のVgs１と比べる）精密基準レベルを形成する。従って、Ｍ２は、接地ライン２に対するそれ自体の比較関数のための比較の役割及び精密基準の役割の双方を演ずる。 IGFETは通常比較回路に対する精密基準レベルを規定しうるものと考えられていないが、Ｍ２はＭＯＳゲートしきい値電圧値Ｖ_Tに対して平衡したこの回路で精密基準レベルを規定しうる。従って、Ｍ２の１つのＶ_T及び２乗成分の合計がＭＯＤ２の入力段に与えられ、一方、温度検出区分ＭＯＤ１の出力もＭ１によって得られる１つのみのＶ_Tを有する。Ｍ１及びＭ２は同じ処理型のIGFETである為、図１の集積回路のいかなる特定の単位（バッチ）を製造するのにも用いた製造処理におけるいかなる不注意の又は不可避の変動によるＭ２のＶ_Tにおけるいかなる不確定性をも、ＭＯＤ１におけるＭ１のＶ_Tが相殺する。この相殺はＶ_Tにおける一次変動を相殺する効果を有する。この相殺は、一次のみである。その理由は、IGFET Ｍ１及びＭ２はかなり異なる電流密度で動作し、その結果Ｍ２の電圧Vgs２がサブしきい値IGFET Ｍ１の対応する電圧Vgs１よりも例えば、少なくとも0.5〜0.7ボルトだけ高くなる為である。従って、（Ｍ１＋Ｄ１＋Ｄ２）により検出された温度が、Ｍ２を“０”から“１”に切換えるのに充分となる時点で、以下の電圧レベルが図１の回路の特定例で存在しうる。すなわち、ＶｆはＤ１の両端間で0.4ボルト、Ｄ２の両端間で0.4ボルトであり、Ｍ１のVgsは0.5ボルト、Ｍ２のVgsは1.3ボルトである。図１の回路はｐ‐ｎダイオード手段Ｄ１、Ｄ２の順方向電圧に対して不平衡である。その理由は、ＭＯＤ２の入力端にこのようなダイオードが存在しない為である。しかし、ｐ‐ｎダイオードのＶｆは、対応するＭＯＳゲートしきい値（デプレション型IGFET又はエンハンスメント型IGFETのいずれか）よりも極めて高い精度で制御しうる。ｐ‐ｎダイオードはIGFETのサブしきい値領域内でこのIGFET のVgsと同じレベルの温度感度（１℃当り約−２ｍＶ）を呈しうる。更に、ダイオードのＶｆの値が導通しているIGFETのソース‐ドレイン電圧に比べて低い場合には、数個のｐ‐ｎダイオードＤ１，Ｄ２等を直列に接続して回路の温度感度を高めることができる。直列チェーン回路Ｍ１，Ｄ１，Ｄ２に用いられる直列ｐ ‐ｎダイオードの個数は回路の温度しきい値を規定する設計上の変数の１つである。図１の回路は２つのｐ‐ｎダイオードＤ１及びＤ２と１つのサブしきい値IGFE T Ｍ１とをＭＯＤ１における温度感応素子として有する。これらの素子の全体の温度感度は、各ｐ‐ｎダイオードの温度感度が−２ｍＶ／℃でサブしきい値IGFE T Ｍ１の温度感度も−２ｍＶ／℃である為に、約−６ｍＶ／℃である。ＭＯＤ２のインバータIGFET Ｍ２，Ｍ３，Ｍ４は無視しうる或いは小さな正の温度係数をＭＯＤ２の入力しきい値に与えるようにバイアスされる為、図１の回路の全体の等価な温度感度は（ノード１２で測定して）６ｍＶ／℃に等しいか或いはそれよりも大きくなる。小さな正の温度係数を有するＭＯＤ２を動作させることを選択する場合には、縦続接続されたインバータIGFET Ｍ２，Ｍ３，Ｍ４は図１の回路の温度感度を極限まで増大させる高いドレイン電流密度で動作する。図１の回路には（Ｄ３及びＲ１０のような）追加の回路素子を設けることができ、これらの回路素子は、集積回路の導電性相互接続パターンを適切に設計することにより回路中に設ける（或いは回路から省略する）ことができる。例えば、並列のｐ‐ｎダイオードＤ３設け、Ｄ１、Ｄ２及びＤ３に相当する等価の１つのｐ‐ｎダイオードの有効面積を変えることにより、ｐ‐ｎダイオード手段のＶｆを変更することができる。ＭＯＤ１及びＭＯＤ２のIGFET Ｍ１、Ｍ２、Ｍ３、Ｍ４の各々はその絶縁ゲートｇに加えてバックゲート電極ｂを有する。これらトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４のバックゲート電極ｂ及びソース電極ｓの双方は共通ライン２に結合されている。しかし、図１に示すように、接地ライン２へのＭ２のソース電極ｓの結合ラインに、Ｍ１の結合ラインに存在しない追加の直列抵抗Ｒ１０を設け、これによりＭ１のゲートしきい値電圧に対しＭ２のゲートしきい値電圧Ｖ_Tを変更するようにすることができる。縦続接続したインバータチェーン回路Ｍ２，Ｍ３，Ｍ４における第１IGFET Ｍ２のこのソースデジェネレイション抵抗Ｒ１０がＭＯＤ２の入力しきい値を、従って比較回路の温度しきい値（トリップ点）を変更する。ＭＯＤ１及びＭＯＤ２の双方の動作はライン１における電源電圧Ｖの大きさに応じて変化する為、この抵抗Ｒ１０の値はそれほど大きくせずに比較器COMPのトリップ点が電源電圧Ｖの大きさに著しく依存するようにする。図１の回路は前述した従来技術の温度検出回路に比べて重要な利点がある。例えば、温度検出回路の温度しきい値及びその他のパラメータが集積回路に対する製造処理変化に影響されにくくなる。従って、製造広がりを少なくすることができる。Ｒ１０及びＤ３のような追加の素子を任意的に設けることにより回路特性の正確な調整が可能となる。Ｍ１及びＭ２を互いに接続して比較機能を得ることにより米国特許第5,335,943号におけるように比較器に対する追加の素子及び追加のレイアウト領域を設ける必要がなくなる。同様な利点は、本発明によるＤ１、Ｄ２等と相俟ったＭ１及びＭ２の他の回路構成からも得ることができる。図２にＭ１及びＭ２を差動増幅器構造のロングテイルペアーとして並べ換えた一例を示す。IGFET Ｍ１及びＭ２の差動対は（図１の場合と同様に、Ｒ２及びＲ３の値に関連してチャネルの幾何学的形状を異ならせることにより）異なる電流密度でゆっくり動作する為、Ｍ１のサブしきい値領域における当該Ｍ１とＭ２の２乗領域における当該Ｍ２とが相俟って、基準／比較の複合機能を論理出力を以て回路ノード１３に生じる。図２の回路では、Ｍ１はダイオード接続されていない。ｐ‐ｎダイオードチェーン回路Ｄ１，Ｄ２等は抵抗Ｒ１及びＲ２によりそれぞれ電源ライン１及び２に結合されている。Ｍ１のゲート電極ｇはｐ‐ｎダイオードチェーン回路Ｄ１，Ｄ２等とＲ６との直列ノード１６に接続され、負の大きな温度係数を有する信号をCOMPに入力させる。図２の回路では、ｐ‐ｎダイオード手段Ｄ１，Ｄ２等がＭ１及びＭ２の差動対のゲート電極ｇ間に結合されている。既知のように電流ミラー配置として構成しうる電流発生器ＩＩによりＭ１及びＭ２のソース電極ｓが接地ライン２に結合されている。従って、図２の回路には、図１の回路に比べて（電流発生器ＩＩを設けるための）迫加の回路素子を設ける必要があるという些細な欠点がある。図２の構造の差動増幅器回路は図１の回路と同じ一般的な原理に応じた温度しきい値検出の動作をする。Ｍ１及びＭ２の差動増幅器はＭ１及びＭ２のゲート‐ ソース電圧を互いに減算し、Vgs１及びVgs２間の差を前述した関数（１）に応じてｐ‐ｎダイオード手段Ｄ１，Ｄ２の両端間の順方向電圧降下Ｖｆの大きさと比較する。図２の回路は、図１の回路と相違して、第１回路区分ＭＯＤ３にＭ２とＭ１，Ｄ１，Ｄ２とを一緒に有し、この回路区分が温度検出機能と比較機能とを組合せる。図２の特定例でも、（Ｍ１＋Ｄ１＋Ｄ２）により検出した温度がＭ２を切換えるのに充分となる時点で、以下の電圧レベルが比較器の入力端に存在しうる。すなわち、ＶｆはＤ１の両端間で0.4ボルト、Ｄ２の両端間で0.4ボルトであり、Ｍ１のVgsは0.5ボルト、Ｍ２のVgsは1.3ボルトである。ＭＯＤ３の出力信号は温度しきい値に関連する検出温度を表す論理信号である。第２回路区分ＭＯＤ４はこの論理信号を増幅するものであり、図１の場合と同様に縦続接続したインバータとしてＭ３及びＭ４を有する。図２の回路では、次に増幅を行うＭ３のインバータ段に対する入力はＭ２のドレイン電極ｄにおける回路ノード１３から取出される。図３は図２の回路の変形例を示し、本例では、Ｍ３に対する入力がＭ１のドレイン電極ｄにおける回路ノード１２’から取出される。（Ｍ１が動作している場合のように）IGFETがそのサブしきい値領域で動作することにより,通常は利得を大きくしうるものである。しかし、Ｍ１はＭ２と相俟って差動対を構成する為、図３の構成の第１回路区分ＭＯＤ３’からの利得は図２の構成のＭＯＤ３からの利得よりも大きくならない。この場合、出力信号Tabsに対し所望の位相を保持するためには、図３の第２回路区分ＭＯＤ５は奇数個のインバータ段を有する必要がある。従って、図３には、例えば、差動対Ｍ１，Ｍ２に続く、第２回路区分ＭＯＤ５を形成する１つのみのインバータ段Ｍ３を示している。図１の回路では、Ｍ１のドレイン電極ｄがアナログの検出温度出力信号を生じるも、図３におけるＭ１のドレイン電極は比較器COMPの論理出力信号を生じる。図４に示すように、(サブしきい値領域で動作する)Ｍ１のドレイン電極ｄが論理出力信号を良好な増幅度を以て、Ｍ３の入力端への回路ノード１２’に生じるようにした、図１の変形例が可能である。従って、図４の利点は、Ｍ１がそのサブしきい値領域で動作することにより第１回路区分ＭＯＤ６において検出温度出力信号の増幅度を一層高めることができ、図１の増幅用インバータ段Ｍ３，Ｍ４の個数を減少させることができるということである。この図４の回路では、第１回路区分ＭＯＤ６が（２乗領域で動作する）Ｍ２と、Ｍ１，Ｄ１，Ｄ２とを有する。第２回路区分ＭＯＤ５は縦続接続したインバータIGFET Ｍ３を経て検出温度信号を増幅する。図２〜４の全ての回路において、ソースデジェネレイション抵抗Ｒ７により第１インバータIGFET Ｍ３のソース電極ｓを電源ライン２に結合している。図１〜４は、IGFET Ｍ１及びＭ２の一方又は双方がCOMPの比較機能を達成する本発明によるコンパクトな回路配置を示している。しかし、本発明の原理は、比較器COMPをIGFET Ｍ１及びＭ２に追加し、この比較器がその入力をＭ１及びＭ２から受けるようにした、あまりコンパクトでない回路にも採用することができる。米国特許第5,335,943号に開示された温度検出回路に対し幾つかの類似性を有するこのような回路の一例を図５に示す。比較器COMPは、図５の回路のＭ２、Ｒ３、Ｒ２、Ｍ１、Ｄ１、Ｄ２等と一体にするか、或いは外部構成素子とすることができる。図５の回路においても、図１〜４の回路におけるようにＭ１をそのサブしきい値領域において動作させてこのＭ１が負の温度係数を有するようにし、一方Ｍ２はその２乗領域で動作させてこのＭ２の両端間の電圧が温度に殆ど依存しないようにする。図５のＭ２は、米国特許第5,335,943号の回路と相違して、Ｍ１及びＭ２のしきい値電圧Ｖ_Tと関連する処理パラメータにおけるいかなるバッチ変化にもかかわらず、比較器COMPに対する精密基準レベルを与えることができる。従って、１つのＶ_Tを有するＭ１が比較器COMPに負の入力を与え、一方比較器COMPの正の入力もＭ２により与えられる丁度１つのＶ_T（＋２乗成分）を有する。Ｍ１及びＭ２は双方共、これらのゲート電極ｇがこれらのドレイン電極ｄに接続された、ダイオード接続のIGFETである。図５の回路では、負の大きな温度係数が図１の場合と同様にＭ１，Ｄ１，Ｄ２の直列チェーン回路により与えられる。図５の比較器COMPによる比較は前述した関数（１）に応じて行なわれる。図１〜５の回路では、温度検出用ｐ‐ｎダイオード手段Ｄ１，Ｄ２等は順方向バイアスされる。図６は、温度検出用ｐ‐ｎダイオード手段Ｄ１’を逆バイアスして漏洩電流に負の大きな温度係数を与えるようにした変形例（例えば、図２及び３の回路区分ＭＯＤ３及びＭＯＤ３’の変形例）を示している。この漏洩電流はＤ１’と直列の抵抗Ｒ１１を流れ、この抵抗Ｒ１１の両端間に負の温度係数の電圧降下（式（１）のＶｆ）を生ぜしめる。Ｄ１’とＲ１１との直列ノード２１は、サブしきい値領域で動作するＭ１のゲート電極ｇに結合されている。このノード２１とは反対側のＲ１１の端部は、２乗領域で動作するとともにＭ１とで差動対を構成するＭ２のゲート電極ｇに結合されている。これにより得られる回路区分ＭＯＤ８は、温度検出機能と（前述したような）基準／比較の複合機能との双方を達成する。このＭＯＤ８の論理出力は、（良好な増幅を達成する）回路ノード１２’又は回路ノード１３のいずれかから取出すことができる。この出力信号は、例えばＭＯＤ４又はＭＯＤ５に類似する増幅用のインバータ区分に供給することができる。図７は、半導体本体１２０の４つの部分を通る断面図であり、図１〜６の温度検出回路を如何にして電力半導体装置MOSFET又はIGBTと集積化しうるかを示している。区分(ｂ)、（ｃ）及び（ｄ）は米国特許第5,335,943号に示されるIGFET、抵抗及び電力半導体装置に相当する。この図７は米国特許第5,335,943号の符合に１００を加えた符合を用いている。半導体本体１２０は比較的多量にドーピングした単結晶シリコン基板１２１を有することができ、この基板上には比較的少量にドーピングしたｎ導電型のエピタキシャル層１２２が設けられている。本例では、電力半導体装置MOSFET又はIG BTは縦型構造をしており、エピタキシャル層１２２により得られる共通ドレインドリフト領域を共有する極めて多数（何十万）の並列接続したトランジスタセルを有する。図７の区分（ｄ）は１つのみのこのようなトランジスタセルを示している。MOSFETの場合、基板１２１はドレインドリフト領域と同じ導電型であり、この基板にはドレイン電極１２３が接触している。IGBTの場合には、基板１２１は反対導電型をしており、この基板にはアノード電極１２３が接触している。各トランジスタセルはｐ導電型のトランジスタ本体領域１２４を有し、この領域内にｎ導電型ソース領域１２５が形成されている。トランジスタ本体領域１２４はより一層多量にドーピングした中央領域１２４ａを有することができる。領域１２５及び１２４ａには電極１２８が接触しており、この電極はMOSFETのソース電極又はIGBTのカソード電極である。電力装置MOSFET又はIGBTはｎチャネルエンハンスメント型であり、この場合、ｎ型導通チャネル１２７が絶縁ゲート１２６によりトランジスタ本体領域１２４内に誘起される。図７（ｄ）には、チャネル１２７及びゲート１２６に対しプレーナセルラー形状が示されているも、いわゆる “トレンチゲート”形状の種々の既知の形態のものをMOSFET又はIGBTに対し用いることができ、この場合、隣合うセル間の、半導体本体１２０の主表面に形成されたトレンチ（溝）内に絶縁ゲート１２６を存在させる。この場合、チャネル１２７はトレンチの側壁に沿って垂直に延在する。図１〜６の温度検出回路は、図７（ｄ）に示すようなプレーナ形状の、又はトレンチゲート形状の電力半導体装置と集積化しうること明らかである。区分(ａ)、（ｂ）及び（ｃ）は、電力装置MOSFET又はIGBTの１つ以上の側方に位置し且つ図１〜６の何れか１つの温度検出回路の回路素子を集積化する半導体本体１２０の領域を示す。トランジスタセルを有するとともに電力半導体装置の動作中熱を発生する当該電力半導体装置MOSFET又はIGBTの能動領域の付近に、少なくともｐ‐ｎダイオード手段Ｄ１、Ｄ２等と第１IGFET Ｍ１とが位置している。図７の区分(ａ)、（ｂ）及び（ｃ）は、半導体本体１２０の上側主表面に隣接するｐ導電型分離ウエル１３１内及びその上にこれらの素子Ｄ１、Ｍ１、Ｒ１等を形成することを示している。これらの分離ウエル１３１の１つ以上を電力装置MOSFET又はIGBTの能動領域の周辺の外側に設けるか、或いは電力装置MOSF ET又はIGBTのトランジスタセルによって囲むことができる。ウエル１３１は、トランジスタ本体領域１２４を設けるのに用いるマスキング及びドーピング工程中に形成することができる。Ｍ１のようなＮチャネルエンハンスメント型のIGFETは、絶縁ゲート１３４により分離されたｎ型ドレイン及びソース領域１３２及び１３３によりこのようなｐ型分離ウエル１３１内に形成しうる。領域１３２及び１３３は、ソース領域１２５を設けるのに用いるマスキング及びドーピング工程中に形成することができる。IGFETに対するバックゲート接続体は、分離ウエル１３１に接触する電極１３５を以て構成しうる。Ｒ１等のような抵抗はｎ導電型抵抗領域１３６により分離ウエル１３１内に形成しうる。これらの抵抗領域１３６も、電力装置のソース領域１２５を設けるのに用いるマスキング及びドーピング工程中に形成することができる。しかし、抵抗Ｒ１等の抵抗領域は、トランジスタ本体領域１２４を設けるのに用いるマスキング及びドーピング工程でｐ導電型を以て形成しうる。或いはまた、抵抗Ｒ１等は本体１２０の上側面上に設けた絶縁層上の、ドーピングされた多結晶シリコンの薄膜素子として設けることもできる。電極１３７及び１３８が抵抗領域１３６に接触して抵抗接続が達成されている。Ｄ１のようなｐ‐ｎダイオードは、シリコン本体１２０内に設けたｐ型及びｎ型領域を以て構成しうる。しかし、本体１２０の上側面上に設けた絶縁層上の薄膜素子として、良好に分離したｐ‐ｎダイオードを形成しうる。このような薄膜構造を図７の区分（ａ）に示す。図７に示すダイオードＤ１は、多結晶シリコン膜の形態で並べて形成したｐ導電型領域１４２及びｎ導電型領域１４３を有し、これらの領域間にｐ‐ｎ接合を形成している。領域１４２には電極１４４が接触し、領域１４３には電極１４５が接触している。これら回路素子Ｍ１、Ｒ１、Ｄ１の種々の電極ｓ、ｄ、ｇ、１３５、１３７、１３８、１４４、１４５は、電力装置のゲート１２６の導電材料（一般に多結晶シリコン）を形成するのに用いる堆積及びエッチング工程によって、或いは電極１２８の導電材料（一般にアルミニウムのような金属）を以て形成しうる。図１〜６におけるようなこれらの素子Ｍ１、Ｒ１、Ｄ１の回路接続はこれらの導電材料のそれぞれの領域における相互接続パターンによって達成する。従って、図１〜６の温度検出回路を既知の方法で電力半導体装置と集積化しうる。図１〜７はｎチャネルエンハンスメント型のIGFETを示しているも、本発明による温度検出回路はｐチャネルエンハンスメント型のIGFETを以て、或いはデプレション型のIGFETを以ても形成しうること明らかである。比較回路COMPに対する基準レベルにおけるＶ_Tの平衡を得るために双方のIGFET Ｍ１及びＭ２を同じ絶縁ゲート電界効果型とする。上述した開示から当業者にとって種々の変形が可能であること明らかである。このような変形には、当該技術分野にとって既に知られている等価な特徴及びその他の特徴を含めることができ、これらの特徴は上述した特徴に変えて或いはこれらに加えて用いることができる。この出願において請求の範囲は特徴の特定の組合せに成文化してあるが、本発明の開示範囲には、請求の範囲に記載したのと同じ発明に関するものであるかどうかや、本発明と同じ技術問題のどれか又は全てを解決するか否かにかかわらず、本明細書に明示的に或いは非明示的に開示したいかなる新規な特徴又はそのいかなる新規な組合せ又はその一般化したいかなるものも含まれることに注意すべきである。

───────────────────────────────────────────────────── 【要約の続き】なる差とも比較し、温度しきい値に関連する検出温度を表す論理出力信号（Tabs）を生じるようになっている。

Claims

【特許請求の範囲】１．温度検出回路において、該温度検出回路が、負の温度係数を有する電圧降下を生ぜしめる温度検出用ｐ‐ｎダイオード手段を通る電流路と、互いに同じ絶縁ゲート電界効果型である第１及び第２トランジスタであって、互いに別々の電流路内で、これらのソース及びゲート電極間にゲート‐ソース電圧信号をそれぞれ有するように結合されている当該第１及び第２トランジスタとを具え、第１トランジスタのゲート‐ソース電圧が第２トランジスタのゲート‐ソース電圧のいかなる温度係数よりも値が大きな負の温度係数を有し、第１トランジスタのソース及びゲート電極のうちの一方の電極が前記ｐ‐ｎダイオード手段に結合されており、第１及び第２トランジスタが比較回路において互いに結合され、この比較回路がｐ‐ｎダイオード手段の電圧降下を、第１及び第２トランジスタのゲート‐ソース電圧信号間のいかなる差とも比較して検出温度を表す出力信号を温度しきい値と関連して発生させるようになっており、第２トランジスタが第１トランジスタのゲートしきい値と平衡するゲートしきい値を有し、比較回路に温度しきい値に対応する基準レベルを与えるようになっていることを特徴とする温度検出回路。２．請求の範囲１に記載の温度検出回路において、前記比較回路が前記第１及び第２トランジスタを有し、これらトランジスタが前記ｐ‐ｎダイオード手段の電圧降下をこれらトランジスタのゲート‐ソース電圧信号間のいかなる差とも比較するようになっており、この比較回路の検出温度出力信号が第１及び第２トランジスタの一方のドレイン電極から取出されるようになっていることを特徴とする温度検出回路。３．請求の範囲２に記載の温度検出回路において、前記ｐ‐ｎダイオード手段は第１トランジスタの主電流通路と直列の組合せに接続されて温度検出区分を形成しており、第２トランジスタのゲート電極は前記直列の組合せから入力信号を受けるようになっていることを特徴とする温度検出回路。４．請求の範囲３に記載の温度検出回路において、第１及び第２トランジスタのソース電極が共通電圧電源ラインに結合され、この共通電圧電源ラインへの第２トランジスタのソース電極の結合ラインは、第１トランジスタのソース電極の結合ラインに存在しない追加の直列抵抗を有し、第２トランジスタのスイッチングしきい値電圧を第１トランジスタのスイッチングしきい値電圧に比べて増大させることを特徴とする温度検出回路。５．請求の範囲２に記載の温度検出回路において、第１及び第２トランジスタが差動対として互いに結合されて前記比較回路を構成しており、前記ｐ‐ｎダイオード手段は第１及び第２トランジスタのゲート電極間に結合されていることを特徴とする温度検出回路。６．請求の範囲１に記載の温度検出回路において、第１トランジスタのドレイン電極が検出温度出力信号を生じるようになっていることを特徴とする温度検出回路。７．請求の範囲１に記載の温度検出回路において、前記ｐ‐ｎダイオード手段の電圧降下の負の温度係数が第１トランジスタのゲート‐ソース電圧の負の温度係数よりも大きな値であることを特徴とする温度検出回路。８．請求の範囲７に記載の温度検出回路において、前記ｐ‐ｎダイオード手段が順方向バイアスされるｐ‐ｎダイオードの直列の組合せを有していることを特徴とする温度検出回路。９．請求の範囲１に記載の温度検出回路において、第１トランジスタがそのサブしきい値領域で動作してその負の温度係数を得るようになっており、第２トランジスタがその２乗領域で動作するようになっていることを特徴とする温度検出回路。１０．電力半導体装置と集積化され、この電力半導体装置の動作温度を検出する請求の範囲１に記載の温度検出回路において、前記ｐ‐ｎダイオード手段と、少なくとも第１トランジスタとが前記電力半導体装置の熱発生領域の付近に位置していることを特徴とする温度検出回路。