JP2001326433A - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法

Info

Publication number
JP2001326433A
JP2001326433A JP2000146679A JP2000146679A JP2001326433A JP 2001326433 A JP2001326433 A JP 2001326433A JP 2000146679 A JP2000146679 A JP 2000146679A JP 2000146679 A JP2000146679 A JP 2000146679A JP 2001326433 A JP2001326433 A JP 2001326433A
Authority
JP
Japan
Prior art keywords
layer
shielding
forming
metal wall
signal pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000146679A
Other languages
English (en)
Other versions
JP3384995B2 (ja
Inventor
Eiji Yoshimura
栄二 吉村
Masao Okubo
昌男 大久保
Kazumasa Okubo
和正 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daiwa Kogyo Co Ltd
Japan Electronic Materials Corp
Original Assignee
Daiwa Kogyo Co Ltd
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daiwa Kogyo Co Ltd, Japan Electronic Materials Corp filed Critical Daiwa Kogyo Co Ltd
Priority to JP2000146679A priority Critical patent/JP3384995B2/ja
Publication of JP2001326433A publication Critical patent/JP2001326433A/ja
Priority to US10/234,669 priority patent/US20040040739A1/en
Application granted granted Critical
Publication of JP3384995B2 publication Critical patent/JP3384995B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0542Continuous temporary metal layer over metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 従来技術と比較して、高周波特性や耐ノイズ
性が更に優れる多層配線基板及びその製造方法を提供す
る。 【解決手段】 信号パターン1を有する中間配線層と、
その中間配線層の上側に絶縁層2を介して形成され、前
記信号パターン1の上方に位置する上側遮蔽部13を有
する上側遮蔽層と、前記中間配線層の下側に絶縁層3を
介して形成され、前記信号パターン1の下方に位置する
下側遮蔽部14を有する下側遮蔽層とを備える多層配線
基板であって、前記信号パターン1の両側の下方にて前
記下側遮蔽部から立設する下側金属壁16と、その下側
金属壁16の上方に立設する上側金属壁15とを設け
て、前記上側遮蔽部13と前記下側遮蔽部14とを導電
接続することで筒状遮蔽部10を形成してある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、信号パターンとそ
の周囲に形成される筒状遮蔽部を備えるシールド構造を
有する多層配線基板及びその製造方法に関し、特に、高
周波特性に優れ、耐ノイズ性の良好な多層配線基板及び
その製造方法に関する。
【0002】
【従来の技術】近年、電子機器等の小形化や軽量化に伴
い、配線基板に対しても高密度化の要求が高まり、これ
に対応すべく配線層の多層構造化が行われている。多層
配線基板の製造は、絶縁層と配線パターンの形成を順次
繰り返すビルドアップ方式により、主に行われている。
【0003】一方、デジタル信号の処理の高速化や携帯
通信機器の普及により、多層配線基板においても、高周
波特性や耐ノイズ性の改善の要求が高まっており、多層
配線基板における各種のシールド構造(遮蔽構造)が提
案されている。
【0004】例えば、特開平11−68313号公報に
は、信号線の回路パターンを断面コの字型の遮蔽層で上
方から囲った疑似同軸構造を有する多層配線基板や、更
に信号線の回路パターンの下方に絶縁層を介して面状パ
ターンを形成したものが開示されている。また、信号線
の回路パターンを絶縁層を介して上下の面状パターンで
挟み込んだシールド構造も知られている。
【0005】
【発明が解決しようとする課題】しかし、上記の技術で
は、いずれも信号線の回路パターンの全周を覆う筒状の
遮蔽層が形成されていないため、配線基板の更なる高密
度化や機器類の高速化において、高周波特性や耐ノイズ
性が十分とは言えなかった。つまり、配線基板が高密度
化すると、信号パターン間の電磁結合が密となるため、
静電誘導、電磁誘導などによるノイズやクロストークの
影響を受け易くなり、また信号パターン周辺の部品や他
のパターンの影響で、高周波域での特性インピーダンス
が不均一になり易い。
【0006】そこで、本発明の目的は、従来技術と比較
して、高周波特性や耐ノイズ性が更に優れる多層配線基
板及びその製造方法を提供することにある。
【0007】
【課題を解決するための手段】上記目的は、下記の如き
本発明により達成できる。即ち、本発明の多層配線基板
は、信号パターンを有する中間配線層と、その中間配線
層の上側に絶縁層を介して形成され、前記信号パターン
の上方に位置する上側遮蔽部を有する上側遮蔽層と、前
記中間配線層の下側に絶縁層を介して形成され、前記信
号パターンの下方に位置する下側遮蔽部を有する下側遮
蔽層とを備える多層配線基板であって、前記信号パター
ンの両側の下方にて前記下側遮蔽部から立設する下側金
属壁と、その下側金属壁の上方に立設する上側金属壁と
を設けて、前記上側遮蔽部と前記下側遮蔽部とを導電接
続することで筒状遮蔽部を形成してあることを特徴とす
る。
【0008】また、本発明の別の多層配線基板は、信号
パターンとその両側に形成された遮蔽パターンとを有す
る中間配線層と、その中間配線層の上側に絶縁層を介し
て形成され、前記信号パターンの上方に位置する上側遮
蔽部を有する上側遮蔽層と、前記中間配線層の下側に絶
縁層を介して形成され、前記信号パターンの下方に位置
する下側遮蔽部を有する下側遮蔽層とを備える多層配線
基板であって、両側の前記遮蔽パターン上に立設する上
側金属壁と前記遮蔽パターン下に立設する下側金属壁と
を設けて、前記上側遮蔽部と前記下側遮蔽部とを導電接
続することで筒状遮蔽部を形成してあることを特徴とす
る。
【0009】一方、本発明の多層配線基板の製造方法
は、下側遮蔽層の上側に絶縁層を介して信号パターンを
有する中間配線層を形成した後、その中間配線層の上側
に絶縁層を介して上側遮蔽層を形成する工程を有する多
層配線基板の製造方法であって、(a)前記信号パター
ンが形成される部分の下方に下側遮蔽部を有する下側遮
蔽層を形成する工程と、(b)前記信号パターンが形成
される部分の両側の下方にて前記下側遮蔽部から立設す
る下側金属壁と、その下側金属壁が露出しつつ前記下側
遮蔽層を覆う絶縁層とを形成する工程と、(c)両側の
前記下側金属壁の露出部の上面に接する遮蔽パターンと
その遮蔽パターンの間に設けられる前記信号パターンと
を有する中間配線層を形成する工程と、(d)両側の前
記遮蔽パターンの上方に立設する上側金属壁と、その上
側金属壁が露出しつつ前記中間配線層を覆う絶縁層とを
形成する工程と、(e)両側の前記上側金属壁の露出部
の間を少なくとも導電接続する上側遮蔽部を有する上側
遮蔽層を形成する工程とを有する、筒状遮蔽部を備える
多層配線基板の製造方法である。
【0010】また、本発明の別の製造方法は、下側遮蔽
層の上側に絶縁層を介して信号パターンを有する中間配
線層を形成した後、その中間配線層の上側に絶縁層を介
して上側遮蔽層を形成する工程を有する多層配線基板の
製造方法であって、(a)前記信号パターンが形成され
る部分の下方に下側遮蔽部を有する下側遮蔽層を形成す
る工程と、(b)前記信号パターンが形成される部分の
両側の下方にて前記下側遮蔽部から立設する下側金属壁
と、その下側金属壁が露出しつつ前記下側遮蔽層を覆う
絶縁層とを形成する工程と、(c’)両側の前記下側金
属壁の露出部の間に設けられる前記信号パターンを有す
る中間配線層を形成する工程と、(d’)両側の前記下
側金属壁の露出部の上方に立設する上側金属壁と、その
上側金属壁が露出しつつ前記中間配線層を覆う絶縁層と
を形成する工程と、(e)両側の前記上側金属壁の露出
部の間を少なくとも導電接続する上側遮蔽部を有する上
側遮蔽層を形成する工程とを有する、筒状遮蔽部を備え
る多層配線基板の製造方法である。
【0011】上記において、前記下側金属壁及び前記上
側金属壁の形成は、それら金属壁を構成する金属のエッ
チング時に耐性を示す別の金属を、前記下側遮蔽層又は
前記中間配線層の非パターン部を含めた全面に被覆して
保護金属層を形成する工程と、その保護金属層の全面に
前記金属壁を構成する金属のメッキ層を電解メッキによ
り形成する工程と、そのメッキ層の前記金属壁を形成す
る表面部分に、マスク層を形成する工程と、前記メッキ
層のエッチングを行う工程と、少なくとも前記保護金属
層の浸食が可能なエッチングを行って、少なくとも前記
非パターン部を被覆する保護金属層を除去する工程によ
り行われることが好ましい。
【0012】なお、本発明の多層配線基板は、半導体検
査に使用されるプローブカード用の配線基板として好適
に用いられる。
【0013】[作用効果]本発明の多層配線基板による
と、信号パターンの両側の下方にて下側遮蔽部から立設
する下側金属壁と、その上方に立設する上側金属壁とを
設けて、上側遮蔽部と下側遮蔽部とを導電接続すること
で、ビルドアップ方式に準じた方法により、信号パター
ンの周囲に筒状遮蔽部を形成することができる。このた
め従来技術と比較して、高周波特性や耐ノイズ性が更に
優れる多層配線基板を提供することができる。
【0014】また、本発明の別の多層配線基板による
と、信号パターンの両側に形成された遮蔽パターン上に
立設する上側金属壁と遮蔽パターン下に立設する下側金
属壁とを設けて、上側遮蔽部と下側遮蔽部とを導電接続
することで、ビルドアップ方式に準じた方法により、信
号パターンの周囲に筒状遮蔽部を形成することができ
る。このため従来技術と比較して、高周波特性や耐ノイ
ズ性が更に優れる多層配線基板を提供することができ
る。なお、遮蔽パターンを下側金属壁と上側金属壁との
間に介在させてあるため、両層のより確実な導電接続が
可能となる。
【0015】一方、本発明の製造方法によると、ビルド
アップ方式に準じた方法により、下側遮蔽部、下側金属
壁、遮蔽パターン、上側金属壁、上側遮蔽部を順次形成
して、信号パターンの周囲に筒状遮蔽部を形成できるた
め、従来技術と比較して、高周波特性や耐ノイズ性が更
に優れる多層配線基板の製造方法を提供することができ
る。
【0016】また、本発明の別の製造方法によると、ビ
ルドアップ方式に準じた方法により、下側遮蔽部、下側
金属壁、上側金属壁、上側遮蔽部を順次形成して、信号
パターンの周囲に筒状遮蔽部を形成できるため、従来技
術と比較して、高周波特性や耐ノイズ性が更に優れる多
層配線基板の製造方法を提供することができる。
【0017】前記下側金属壁及び前記上側金属壁の形成
が、それら金属壁を構成する金属のエッチング時に耐性
を示す別の金属を、前記下側遮蔽層又は前記中間配線層
の非パターン部を含めた全面に被覆して保護金属層を形
成する工程と、その保護金属層の全面に前記金属壁を構
成する金属のメッキ層を電解メッキにより形成する工程
と、そのメッキ層の前記金属壁を形成する表面部分に、
マスク層を形成する工程と、前記メッキ層のエッチング
を行う工程と、少なくとも前記保護金属層の浸食が可能
なエッチングを行って、少なくとも前記非パターン部を
被覆する保護金属層を除去する工程により行われる場
合、保護金属層を設けてあるため、メッキ層のエッチン
グ時に下側遮蔽層や中間配線層が浸食されることなく、
マスク層を形成した位置に所望の金属壁を形成すること
ができる。また、保護金属層が全面に形成されているた
め、メッキ層を電解メッキにより形成することができ、
しかも孔内でなく、全面にメッキ層を形成するため、電
流密度を高めて短時間に所望厚さを有するメッキ層を形
成することができる。そして、上記の工程は、エッチン
グやメッキを組み合わせたものであり、レーザ照射等の
特殊な工程を特に必要としない。
【0018】本発明の多層配線基板が、半導体検査に使
用されるプローブカード用の配線基板として用いられる
場合、特に当該用途では、半導体検査に使用される信号
の高速化に伴い、高い周波数の信号を信号線に通す必要
があり、配線間のクロストークの防止等が緊急の課題と
なっていたところ、本発明の如き信号パターンの周囲に
筒状遮蔽部を形成した多層配線基板によると、上記課題
に好適に対応できるようになり、上記用途として本発明
は極めて有用となる。
【0019】
【発明の実施の形態】以下、本発明の好ましい実施形態
について、図面を参照しながら、多層配線基板、多層配
線基板の製造方法の順で説明する。
【0020】〔多層配線基板〕本発明の多層配線基板
は、図1に示すように、信号パターン1を有する中間配
線層と、その中間配線層の上側に絶縁層2を介して形成
され、信号パターン1の上方に位置する上側遮蔽部13
を有する上側遮蔽層と、中間配線層の下側に絶縁層3を
介して形成され、信号パターン1の下方に位置する下側
遮蔽部14を有する下側遮蔽層とを備える。なお、下側
遮蔽層は、通常、絶縁層4(又は基材)の表面に形成さ
れている。
【0021】また、信号パターン1の両側の下方にて下
側遮蔽部14から立設する下側金属壁16と、その下側
金属壁16の上方に立設する上側金属壁15とを設け
て、上側遮蔽部13と下側遮蔽部14とを導電接続する
ことで筒状遮蔽部10を形成してある。
【0022】本発明の別の多層配線基板は、上記の多層
配線基板において、下側金属壁16と上側金属壁15と
の間に、遮蔽パターン11,12を介在させたものであ
るが、本発明では遮蔽パターン11,12の何れか一方
のみを介在させてもよい。このような多層配線基板は、
図2に示すように、信号パターン1とその両側に形成さ
れた遮蔽パターン11,12とを有する中間配線層と、
その中間配線層の上側に絶縁層2を介して形成され、信
号パターン1の上方に位置する上側遮蔽部13を有する
上側遮蔽層と、中間配線層の下側に絶縁層3を介して形
成され、信号パターン1の下方に位置する下側遮蔽部1
4を有する下側遮蔽層とを備える。
【0023】また、両側の前記遮蔽パターン11,12
上には上側金属壁15を立設してあり、遮蔽パターン1
1,12下には下側金属壁16を立設してある。これら
を設けることにより、上側遮蔽部13と下側遮蔽部14
とを導電接続することで筒状遮蔽部10を形成してあ
る。なお、遮蔽パターン11,12は下側金属壁16や
上側金属壁15の底部の幅に近い幅が好ましいが、幅を
より広く形成してもよい。その場合、両側の遮蔽パター
ン11,12の最も信号パターン1に近い部分に下側金
属壁16や上側金属壁15が形成される。従って、本発
明における遮蔽パターン11,12、上側遮蔽部13、
下側遮蔽部14、上側金属壁15、及び下側金属壁16
は、それらによって筒状遮蔽部10を形成し得る導電体
であれば、何れの材料、構造、形状等でもよい。なお、
上側遮蔽層及び下側遮蔽層は、上側遮蔽部13又は下側
遮蔽部14を含む層であり、それらとは別の配線パター
ン等を同時に含んでいてもよい。
【0024】上記において、信号パターン1や筒状遮蔽
部10は、直線状又は非直線状に形成されるが、高周波
域での特性インピーダンスを均一にする上で、信号パタ
ーン1と筒状遮蔽部10とで構成されるシールド構造の
断面形状が均一であるほど好ましい。また、筒状遮蔽部
10は信号パターン1の全体又は一部に対して形成され
る。
【0025】上記のような信号パターン1と筒状遮蔽部
10とで構成されるシールド構造は、多層配線基板にお
いて単数又は複数設けられる。シールド構造が複数設け
られる場合、各シールド構造は、同一面内又は異なる面
内に設けられ、各々のシールド構造が、独立して又は一
部連結して形成される。
【0026】図3に示す例は、複数のシールド構造が同
一面内に設けられた例であるが、筒状遮蔽部10を構成
する上側遮蔽部13と下側遮蔽部14とが、隣接するシ
ールド構造間で共通の金属パネルで形成されている。ま
た、下側金属壁16と上側金属壁15とを、隣接するシ
ールド構造間で共用してもよい。
【0027】また、上記の多層配線基板は、図4に示す
ように、シールド構造以外の部分に配線パターン5を有
していてもよく、上側遮蔽層、中間配線層、下側遮蔽層
などに形成することができる。基板の両面にビルドアッ
プした両面多層配線基板としてもよく、その場合、中央
の基板側を下側と仮定して、本発明は説明される。
【0028】なお、信号パターン1や筒状遮蔽部10
は、金属、導電性塗膜などの導電体で形成されるが、具
体的な材料としては、以下の製造方法で説明されるもの
が好ましい。なお、以下の如き製造方法に応じて、下側
金属壁16や上側金属壁15は1種又は2種以上の金属
等が積層された構造となる。
【0029】本発明の多層配線基板は、以下で述べる本
発明の製造方法により好適に製造することができるが、
予めパターン形成した複数の層を、加熱加圧等により接
合する方法でも製造することができる。
【0030】〔多層配線基板の製造方法〕本発明の多層
配線基板の製造方法は、下側遮蔽層の上側に絶縁層を介
して信号パターンを有する中間配線層を形成した後、そ
の中間配線層の上側に絶縁層を介して上側遮蔽層を形成
する工程を有するものである。そして、図5〜図8に示
すように、(a)信号パターンが形成される部分の下方
に下側遮蔽部14を有する下側遮蔽層を形成する工程
(図5(1)参照)と、(b)信号パターンが形成され
る部分の両側の下方にて下側遮蔽部14から立設する下
側金属壁16と、その下側金属壁16が露出しつつ下側
遮蔽層を覆う絶縁層3とを形成する工程(図6(8)参
照)と、(c)両側の下側金属壁の露出部16eの上面
に接する遮蔽パターン11,12とその間に設けられる
信号パターン1とを有する中間配線層を形成する工程
(図7(9)参照)と、(d)両側の遮蔽パターン1
1,12の上方に立設する上側金属壁15と、その上側
金属壁15が露出しつつ前記中間配線層を覆う絶縁層2
とを形成する工程(図8(12)参照)と、(e)両側
の上側金属壁の露出部15eの間を少なくとも導電接続
する上側遮蔽部13を有する上側遮蔽層を形成する工程
(図8(13)参照)とを有する。これによって、筒状
遮蔽部10を備える多層配線基板を製造するものであ
る。
【0031】また、本発明の別の製造方法は、上記の
(c)工程に代えて、(c’)両側の下側金属壁の露出
部16eの間に設けられる信号パターン1を有する中間
配線層を形成する工程と、上記の(d)工程に代えて、
(d’)両側の下側金属壁の露出部16eの上方に立設
する上側金属壁15と、その上側金属壁15が露出しつ
つ前記中間配線層を覆う絶縁層2とを形成する工程を有
するものである。
【0032】これら何れの製造方法においても以下で述
べるような方法により、下側金属壁16と上側金属壁1
5とを形成するのが好ましい。
【0033】先ず、図5(1)に示すように、基材4上
に下側遮蔽部14をパターン形成する。その際、パター
ン形成の方法はいずれでもよく、例えば、エッチングレ
ジストを使用する方法や、パターンメッキ用レジストを
使用する方法等で作製することができる。基材4として
は、ガラス繊維とポリイミド樹脂等の各種反応硬化性樹
脂とからなる基材を用いることができ、また、下側遮蔽
部14を構成する金属としては、通常、銅、ニッケル、
錫等が使用できる。
【0034】次に、図5(2)に示すように、下側遮蔽
部14を含む下側遮蔽層の非パターン部を含めた全面に
無電解メッキを行って下地導電層16aを形成する。無
電解メッキには、通常、銅、ニッケル、錫等のメッキ液
が使用されるが、これらの金属は、下側遮蔽部14を構
成する金属と同一でも異なっていてもよい。無電解メッ
キのメッキ液は、各種金属に対応して周知であり、各種
のものが市販されている。なお、無電解メッキに先立っ
て、パラジウム等のメッキ触媒を沈着させてもよい。
【0035】次に、図5(3)に示すように、下側遮蔽
層の非パターン部を含めた全面を保護金属層16bで被
覆すべく、下地導電層16aの全面に電解メッキを行っ
て保護金属層16bを形成する。その際、保護金属層1
6bを構成する金属としては、下側金属壁16を構成す
る金属のエッチング時に耐性を示す別の金属が使用され
る。具体的には、下側金属壁16を構成する金属が銅で
ある場合、保護金属層16bを構成する別の金属として
は、金、銀、亜鉛、パラジウム、ルテニウム、ニッケ
ル、ロジウム、鉛−錫系はんだ合金、又はニッケル−金
合金等が使用される。但し、本発明は、これらの金属の
組合せに限らず、電解メッキ可能な金属と、そのエッチ
ング時に耐性を示す別の金属との組合せが何れも使用可
能である。なお、電解メッキは、周知の方法で行うこと
ができる。
【0036】即ち、本発明における金属壁を構成する金
属のエッチング時に耐性を示す別の金属を、下側遮蔽層
又は前記中間配線層の非パターン部を含めた全面に被覆
して保護金属層を形成する工程は、上述のように下地導
電層16a等が介在する状態で、保護金属層16bによ
る被覆を行ってもよく、また、介在させずに直接、保護
金属層16bによる被覆を行ってもよい。基材4の全面
に無電解メッキを行って下地導電層16aを形成した後
にパターン形成した下側遮蔽層に対し、その全面に電解
メッキを行って保護金属層16bを形成してもよい。ま
た、下地導電層をスパッタリング等により形成すること
も可能である。
【0037】次に、図5(4)に示すように、保護金属
層16bの全面に金属壁を構成する金属のメッキ層16
cを電解メッキにより形成する。当該金属としては、通
常、銅、ニッケル等が使用されるが、下側遮蔽部14を
構成する金属とは同一でも異なっていてもよい。メッキ
層16cの厚みとしては、例えば20〜200μmが例
示される。このように電解メッキにより全面にメッキ層
16cを形成するため、メッキ層16cの高さが略等し
くなり、略均一な高さの金属壁を迅速に形成することが
できる。
【0038】次に、図6(5)に示すように、メッキ層
16cの前記金属壁を形成する表面部分にマスク層20
を形成する。マスク層20は、例えばスクリーン印刷や
フォトリソグラフィーにより形成することができる。マ
スク層20の幅は、金属壁の幅に応じて決定され、例え
ば100〜300μm、或いはそれ以上のものが例示さ
れる。
【0039】次に、図6(6)に示すように、メッキ層
16cのエッチングを行う。その際、エッチングによる
浸食量が多過ぎると、形成される金属壁が細線化(アン
ダーカットの増大)して、後の工程に支障をきたす場合
が生じ、逆に、浸食量が少な過ぎると、非パターン部に
メッキ層16cが残存して、短絡の原因となる場合が生
じる。従って、上記のエッチングによる浸食の程度は、
図6(6)に示す程度か、或いはこれより多少増減する
範囲内が好ましい。
【0040】エッチングの方法としては、メッキ層16
c及び保護金属層16bを構成する各金属の種類に応じ
た、各種エッチング液を用いたエッチング方法が挙げら
れる。例えば、メッキ層16cが銅であり、保護金属層
16bが前述の金属(金属系レジストを含む)の場合、
市販のアルカリエッチング液、過硫酸アンモニウム、過
酸化水素/硫酸等が使用される。
【0041】次に、図6(7)に示すように、マスク層
20の除去を行うが、これは薬剤除去、剥離除去など、
マスク層20の種類に応じて適宜選択すればよい。例え
ば、スクリーン印刷により形成された感光性のインクで
ある場合、アルカリ等の薬品にて除去される。
【0042】マスク層20を除去する前又は後に、少な
くとも保護金属層16bの浸食が可能なエッチングを行
って、少なくとも非パターン部を被覆する保護金属層1
6bを除去する。保護金属層16bの除去には、その浸
食が可能なエッチングを通常行う。エッチングの方法と
しては、前記とは異なるエッチング液を用いたエッチン
グ方法が挙げられるが、塩化物エッチング液を用いると
金属系レジスト及び銅の両者が浸食されるため、その他
のエッチング液を用いるのが好ましい。具体的には、前
述の金属の組合せの場合、はんだ剥離用として市販され
ている、硝酸系、硫酸系、シアン系などの酸系のエッチ
ング液等を用いるのが好ましい。
【0043】次に、非パターン部に残存する下地導電層
16aをソフトエッチングで除去するが、ソフトエッチ
ングを行うのは、金属壁等を過度に浸食するのを防止す
るためである。ソフトエッチングの方法としては、エッ
チング液を低濃度で使用したり、また緩やかなエッチン
グの処理条件で使用したりする方法等が挙げられる。
【0044】次に、図6(8)に示すように、絶縁層3
を形成するための絶縁材の塗布を行った後、硬化した絶
縁材を研削・研磨等することにより、信号パターンが形
成される部分の両側の下方にて下側遮蔽部14から立設
する下側金属壁16と、その下側金属壁16が露出しつ
つ下側遮蔽層を覆う絶縁層3とを形成する(b工程)。
絶縁材としては、例えば絶縁性が良好で安価な液状ポリ
イミド樹脂等の反応硬化性樹脂を用いることができ、こ
れを各種方法で、下側金属壁16の高さよりやや厚くな
るように塗布した後、加熱又は光照射等により硬化させ
ればよい。塗布方法としては、ホットプレス及び各種コ
ーターが用いられる。また、研削の方法としては、ダイ
ヤモンド製等の硬質刃を回転板の半径方向に複数配置し
た硬質回転刃を有する研削装置を使用する方法が挙げら
れ、当該硬質回転刃を回転させながら、固定支持された
配線基板の上面に沿って移動させることによって、上面
を平坦化することができる。また、研磨の方法として
は、ベルトサンダ、バフ研磨等により軽く研磨する方法
が挙げられる。
【0045】次に、図7(9)に示すように、両側の下
側金属壁16の露出部16eの上面に接する遮蔽パター
ン11,12とその間に設けられる信号パターン1とを
有する中間配線層を形成する(c工程)。この中間配線
層の形成は、下側遮蔽層と同様に、例えば、フォトリソ
グラフィ技術を用いて所定のマスクを形成し、エッチン
グ処理することによって、所定のパターンを持った中間
配線層を形成することができる。
【0046】また、図7(10)〜図8(12)に示す
ように、前記と同様にして、両側の遮蔽パターン11,
12の上方に立設する上側金属壁15と、その上側金属
壁15が露出しつつ前記中間配線層を覆う絶縁層2とを
形成する(d工程)。つまり、中間配線層の非パターン
部を含めた全面に無電解メッキを行って下地導電層15
aを形成し、その全面に電解メッキを行って保護金属層
15bを形成する(図7(10)参照)。次に、保護金
属層15bの全面に金属壁を構成する金属のメッキ層を
電解メッキにより形成し、メッキ層の前記金属壁を形成
する表面部分にマスク層を形成した後、メッキ層のエッ
チングを行い、次いで、マスク層を除去し、その前後い
ずれかに、少なくとも保護金属層15bの浸食が可能な
エッチングを行って、少なくとも非パターン部を被覆す
る保護金属層15bを除去し、残存する下地導電層15
aをソフトエッチングで除去する(図7(11)参
照)。次に、絶縁層2を形成するための絶縁材の塗布を
行った後、硬化した絶縁材を研削・研磨等する(図8
(12)参照)。
【0047】次に、図8(13)に示すように、両側の
上側金属壁15の露出部15eの間を少なくとも導電接
続する上側遮蔽部13を有する上側遮蔽層を形成する
(e工程)。この工程も下側遮蔽層と同様に、例えば、
フォトリソグラフィ技術を用いて所定のマスクを形成
し、エッチング処理することによって、所定のパターン
を持った下側遮蔽層を形成することができる。
【0048】〔別の実施形態〕 (1)前記下側金属壁及び前記上側金属壁を形成するに
際し、その金属壁を構成する金属のエッチング時に耐性
を示す導電体を、前記下側遮蔽層のパターン部に被覆し
て導電体層を形成する工程、その導電体層を含む略全面
に、前記金属壁を構成する金属のメッキ層を形成する工
程、そのメッキ層の前記金属壁を形成する表面部分に、
マスク層を形成する工程、及び前記メッキ層のエッチン
グを行う工程を含む工程により本発明を実施してもよ
い。
【0049】(2)また、前記下側金属壁及び前記上側
金属壁を形成するに際し、下側遮蔽層の非パターン部を
含めた略全面に、下側遮蔽層とは異なる金属であって前
記金属壁を構成する金属のメッキ層を形成する工程、そ
のメッキ層の前記金属壁を形成する表面部分に、マスク
層を形成する工程、及び前記メッキ層を浸食し前記下側
遮蔽層を浸食しにくいエッチング剤により前記メッキ層
のエッチングを行う工程を含む工程により、本発明を実
施してもよい。
【0050】(3)また、前記下側金属壁及び前記上側
金属壁を形成するに際し、その形成部分が開口した絶縁
層に、金属をメッキしたり、導電性塗膜を塗布したりし
てもよい。絶縁層の開口部に金属をメッキする場合、無
電解メッキと電解メッキを行ってもよいが、下側遮蔽部
は通常、グランド又は電源線となるため、そこから導通
をとって、電解メッキを行うのが好ましい。
【0051】〔プローブカード用配線基板としての実施
形態〕次に、本発明の多層配線基板を半導体検査に使用
されるプローブカード用の配線基板として使用する場合
の実施形態について述べる。
【0052】プローブカードは、一般的に半導体デバイ
スのボンディングパッド等に接続するための50〜25
0μmΦ程度のタングステン製等の針を樹脂で固定し、
その針元を多層配線基板に設けられたパッドに半田付け
等により接続し、基板内で信号線を配線して、基板の外
周に設けられたパッドでテスターに電気的接続をする構
造になっている。針には同軸針を使用したり、針の長さ
を出来るだけ短くする構造にする事により、高速信号の
テストに対応するのが好ましい。そして、配線基板を本
発明のように信号線を完全に遮蔽した構造とする事によ
り、高速テスト信号への対応が可能となる。このため本
発明の多層配線基板は、プローブカード用配線基板とし
て極めて有用である。
【図面の簡単な説明】
【図1】本発明の多層配線基板の一例を示す斜視図
【図2】本発明の多層配線基板の他の例を示す斜視図
【図3】本発明の多層配線基板の他の例を示す断面図
【図4】本発明の多層配線基板の他の例を示す断面図
【図5】本発明の多層配線基板の製造方法の一例を示す
工程図(1)〜(4)
【図6】本発明の多層配線基板の製造方法の一例を示す
工程図(5)〜(8)
【図7】本発明の多層配線基板の製造方法の一例を示す
工程図(9)〜(11)
【図8】本発明の多層配線基板の製造方法の一例を示す
工程図(12)〜(13)
【符号の説明】
1 信号パターン 2 絶縁層 3 絶縁層 10 筒状遮蔽部 11 遮蔽パターン 12 遮蔽パターン 13 上側遮蔽部 14 下側遮蔽部 15 上側金属壁 16 下側金属壁 20 マスク層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大久保 昌男 兵庫県尼崎市西長洲町2丁目5番13号 日 本電子材料株式会社内 (72)発明者 大久保 和正 兵庫県尼崎市西長洲町2丁目5番13号 日 本電子材料株式会社内 Fターム(参考) 5E321 AA17 AA31 GG05 5E338 AA03 BB02 BB12 BB25 CC01 CC05 CD01 CD02 EE13 5E346 AA35 BB02 BB04 BB06 CC04 CC10 CC31 CC32 CC33 CC37 CC38 CC39 CC40 DD03 DD25 DD47 DD48 EE31 GG17 GG22 HH04 HH06

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 信号パターンを有する中間配線層と、そ
    の中間配線層の上側に絶縁層を介して形成され、前記信
    号パターンの上方に位置する上側遮蔽部を有する上側遮
    蔽層と、前記中間配線層の下側に絶縁層を介して形成さ
    れ、前記信号パターンの下方に位置する下側遮蔽部を有
    する下側遮蔽層とを備える多層配線基板であって、前記
    信号パターンの両側の下方にて前記下側遮蔽部から立設
    する下側金属壁と、その下側金属壁の上方に立設する上
    側金属壁とを設けて、前記上側遮蔽部と前記下側遮蔽部
    とを導電接続することで筒状遮蔽部を形成してある多層
    配線基板。
  2. 【請求項2】 信号パターンとその両側に形成された遮
    蔽パターンとを有する中間配線層と、その中間配線層の
    上側に絶縁層を介して形成され、前記信号パターンの上
    方に位置する上側遮蔽部を有する上側遮蔽層と、前記中
    間配線層の下側に絶縁層を介して形成され、前記信号パ
    ターンの下方に位置する下側遮蔽部を有する下側遮蔽層
    とを備える多層配線基板であって、両側の前記遮蔽パタ
    ーン上に立設する上側金属壁と前記遮蔽パターン下に立
    設する下側金属壁とを設けて、前記上側遮蔽部と前記下
    側遮蔽部とを導電接続することで筒状遮蔽部を形成して
    ある多層配線基板。
  3. 【請求項3】 下側遮蔽層の上側に絶縁層を介して信号
    パターンを有する中間配線層を形成した後、その中間配
    線層の上側に絶縁層を介して上側遮蔽層を形成する工程
    を有する多層配線基板の製造方法であって、(a)前記
    信号パターンが形成される部分の下方に下側遮蔽部を有
    する下側遮蔽層を形成する工程と、(b)前記信号パタ
    ーンが形成される部分の両側の下方にて前記下側遮蔽部
    から立設する下側金属壁と、その下側金属壁が露出しつ
    つ前記下側遮蔽層を覆う絶縁層とを形成する工程と、
    (c)両側の前記下側金属壁の露出部の上面に接する遮
    蔽パターンとその遮蔽パターンの間に設けられる前記信
    号パターンとを有する中間配線層を形成する工程と、
    (d)両側の前記遮蔽パターンの上方に立設する上側金
    属壁と、その上側金属壁が露出しつつ前記中間配線層を
    覆う絶縁層とを形成する工程と、(e)両側の前記上側
    金属壁の露出部の間を少なくとも導電接続する上側遮蔽
    部を有する上側遮蔽層を形成する工程とを有する、筒状
    遮蔽部を備える多層配線基板の製造方法。
  4. 【請求項4】 下側遮蔽層の上側に絶縁層を介して信号
    パターンを有する中間配線層を形成した後、その中間配
    線層の上側に絶縁層を介して上側遮蔽層を形成する工程
    を有する多層配線基板の製造方法であって、(a)前記
    信号パターンが形成される部分の下方に下側遮蔽部を有
    する下側遮蔽層を形成する工程と、(b)前記信号パタ
    ーンが形成される部分の両側の下方にて前記下側遮蔽部
    から立設する下側金属壁と、その下側金属壁が露出しつ
    つ前記下側遮蔽層を覆う絶縁層とを形成する工程と、
    (c’)両側の前記下側金属壁の露出部の間に設けられ
    る前記信号パターンを有する中間配線層を形成する工程
    と、(d’)両側の前記下側金属壁の露出部の上方に立
    設する上側金属壁と、その上側金属壁が露出しつつ前記
    中間配線層を覆う絶縁層とを形成する工程と、(e)両
    側の前記上側金属壁の露出部の間を少なくとも導電接続
    する上側遮蔽部を有する上側遮蔽層を形成する工程とを
    有する、筒状遮蔽部を備える多層配線基板の製造方法。
  5. 【請求項5】 前記下側金属壁及び前記上側金属壁の形
    成は、それら金属壁を構成する金属のエッチング時に耐
    性を示す別の金属を、前記下側遮蔽層又は前記中間配線
    層の非パターン部を含めた全面に被覆して保護金属層を
    形成する工程と、その保護金属層の全面に前記金属壁を
    構成する金属のメッキ層を電解メッキにより形成する工
    程と、そのメッキ層の前記金属壁を形成する表面部分
    に、マスク層を形成する工程と、前記メッキ層のエッチ
    ングを行う工程と、少なくとも前記保護金属層の浸食が
    可能なエッチングを行って、少なくとも前記非パターン
    部を被覆する保護金属層を除去する工程により行われる
    請求項3又は4記載の多層配線基板の製造方法。
  6. 【請求項6】 半導体検査に使用されるプローブカード
    用の配線基板として用いられるものである請求項1又は
    2に記載の多層配線基板。
JP2000146679A 2000-05-18 2000-05-18 多層配線基板及びその製造方法 Expired - Fee Related JP3384995B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000146679A JP3384995B2 (ja) 2000-05-18 2000-05-18 多層配線基板及びその製造方法
US10/234,669 US20040040739A1 (en) 2000-05-18 2002-09-03 Multilayer wiring board and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000146679A JP3384995B2 (ja) 2000-05-18 2000-05-18 多層配線基板及びその製造方法
US10/234,669 US20040040739A1 (en) 2000-05-18 2002-09-03 Multilayer wiring board and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2001326433A true JP2001326433A (ja) 2001-11-22
JP3384995B2 JP3384995B2 (ja) 2003-03-10

Family

ID=32684103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000146679A Expired - Fee Related JP3384995B2 (ja) 2000-05-18 2000-05-18 多層配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US20040040739A1 (ja)
JP (1) JP3384995B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356483A (ja) * 2003-05-30 2004-12-16 Clover Denshi Kogyo Kk 多層配線基板
JP2006073589A (ja) * 2004-08-31 2006-03-16 Toppan Printing Co Ltd 配線基板及びその製造方法と半導体パッケージ及びプリント配線板
JP2007305756A (ja) * 2006-05-11 2007-11-22 Sumitomo Bakelite Co Ltd 回路基板
JP2010062516A (ja) * 2008-09-04 2010-03-18 Samsung Electro-Mechanics Co Ltd マイクロストリップラインを備えた印刷回路基板、ストリップラインを備えた印刷回路基板、及びそれらの製造方法
JP2013251520A (ja) * 2012-05-30 2013-12-12 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd 一体的ファラデーシールドを備えた多層電子構造体
TWI469698B (zh) * 2012-08-08 2015-01-11 Unimicron Technology Corp 線路結構及其製作方法
WO2017030061A1 (ja) * 2015-08-18 2017-02-23 株式会社村田製作所 多層基板、電子機器および多層基板の製造方法
JP2020102580A (ja) * 2018-12-25 2020-07-02 京セラ株式会社 配線基板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004061531A2 (en) * 2003-01-07 2004-07-22 Matsushita Electric Industrial Co., Ltd. Method for producing a belt for an image forming apparatus
JP2004273563A (ja) * 2003-03-05 2004-09-30 Shinko Electric Ind Co Ltd 基板の製造方法及び基板
US7851709B2 (en) * 2006-03-22 2010-12-14 Advanced Semiconductor Engineering, Inc. Multi-layer circuit board having ground shielding walls
KR100762395B1 (ko) * 2006-04-10 2007-10-02 엘지전자 주식회사 고주파 임피던스 매칭이 가능한 인쇄회로기판 및 그 제조방법
KR101654820B1 (ko) * 2008-07-09 2016-09-06 인벤사스 코포레이션 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법
CN103974564B (zh) * 2013-01-24 2018-11-06 北大方正集团有限公司 Pcb同轴电缆的制作方法及pcb同轴电缆
KR102552614B1 (ko) * 2016-02-26 2023-07-06 주식회사 기가레인 연성회로기판
US10779402B1 (en) * 2019-05-03 2020-09-15 Intel Corporation Noise sensitive trace 3D ground-shielding crosstalk mitigation
KR20220042765A (ko) * 2020-09-28 2022-04-05 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 시스템, 및 이의 제조 방법
JP2022133504A (ja) * 2021-03-02 2022-09-14 イビデン株式会社 プリント配線板
CN113380833B (zh) * 2021-05-31 2024-02-20 合肥维信诺科技有限公司 阵列基板、显示面板及阵列基板的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0710030B2 (ja) * 1990-05-18 1995-02-01 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
JPH04267586A (ja) * 1991-02-22 1992-09-24 Nec Corp 同軸配線パターンおよびその形成方法
US6353189B1 (en) * 1997-04-16 2002-03-05 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356483A (ja) * 2003-05-30 2004-12-16 Clover Denshi Kogyo Kk 多層配線基板
JP2006073589A (ja) * 2004-08-31 2006-03-16 Toppan Printing Co Ltd 配線基板及びその製造方法と半導体パッケージ及びプリント配線板
JP4548047B2 (ja) * 2004-08-31 2010-09-22 凸版印刷株式会社 配線基板の製造方法
JP2007305756A (ja) * 2006-05-11 2007-11-22 Sumitomo Bakelite Co Ltd 回路基板
JP2010062516A (ja) * 2008-09-04 2010-03-18 Samsung Electro-Mechanics Co Ltd マイクロストリップラインを備えた印刷回路基板、ストリップラインを備えた印刷回路基板、及びそれらの製造方法
JP2013251520A (ja) * 2012-05-30 2013-12-12 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd 一体的ファラデーシールドを備えた多層電子構造体
TWI469698B (zh) * 2012-08-08 2015-01-11 Unimicron Technology Corp 線路結構及其製作方法
US8987608B2 (en) 2012-08-08 2015-03-24 Unimicron Technology Corp. Circuit structure and manufacturing method thereof
WO2017030061A1 (ja) * 2015-08-18 2017-02-23 株式会社村田製作所 多層基板、電子機器および多層基板の製造方法
US10448510B2 (en) 2015-08-18 2019-10-15 Murata Manufacturing Co., Ltd. Multilayer substrate and electronic device
JP2020102580A (ja) * 2018-12-25 2020-07-02 京セラ株式会社 配線基板
JP7237566B2 (ja) 2018-12-25 2023-03-13 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
US20040040739A1 (en) 2004-03-04
JP3384995B2 (ja) 2003-03-10

Similar Documents

Publication Publication Date Title
JP2001326433A (ja) 多層配線基板及びその製造方法
US3742597A (en) Method for making a coated printed circuit board
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
US7169313B2 (en) Plating method for circuitized substrates
KR100240915B1 (ko) 회로 기판 및 그의 제조 방법
US20060008970A1 (en) Optimized plating process for multilayer printed circuit boards having edge connectors
JPH09246719A (ja) 基板の導体層の形成方法
KR20060048212A (ko) 전해 도금을 이용한 배선 기판의 제조 방법
KR101167464B1 (ko) 인쇄회로기판의 제조방법
JP2856240B2 (ja) プリント回路基板を再加工する方法
JPH05183259A (ja) 高密度プリント配線板の製造方法
US6527963B1 (en) Method of manufacturing multilayer wiring boards
JP2005183464A (ja) 配線回路基板
US3447960A (en) Method of manufacturing printed circuit boards
JP2005285986A (ja) 柱状金属体の形成方法及び柱状金属体
KR100498977B1 (ko) E-bga 인쇄회로기판의 공동 내벽을 도금하는 방법
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JP2004023037A (ja) 多層配線基板及びその製造方法
JP2002185140A (ja) 多層プリント基板及びその製造方法
JP3178677B2 (ja) 多層配線基板の製造方法
JP4385482B2 (ja) フィルムキャリアの製造方法
JP4798858B2 (ja) 柱状金属体の形成方法及び多層配線基板の製造方法
JPH0669660A (ja) プリント配線板およびその製造方法
JPH1117331A (ja) 可撓性回路基板の製造法
JP2003194852A (ja) 半導体回路検査治具

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees