CN113380833B - 阵列基板、显示面板及阵列基板的制备方法 - Google Patents

阵列基板、显示面板及阵列基板的制备方法 Download PDF

Info

Publication number
CN113380833B
CN113380833B CN202110604825.4A CN202110604825A CN113380833B CN 113380833 B CN113380833 B CN 113380833B CN 202110604825 A CN202110604825 A CN 202110604825A CN 113380833 B CN113380833 B CN 113380833B
Authority
CN
China
Prior art keywords
layer
shielding
sub
substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110604825.4A
Other languages
English (en)
Other versions
CN113380833A (zh
Inventor
张云天
张金方
刘权
郑启涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Visionox Technology Co Ltd
Original Assignee
Hefei Visionox Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Visionox Technology Co Ltd filed Critical Hefei Visionox Technology Co Ltd
Priority to CN202110604825.4A priority Critical patent/CN113380833B/zh
Publication of CN113380833A publication Critical patent/CN113380833A/zh
Application granted granted Critical
Publication of CN113380833B publication Critical patent/CN113380833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本申请公开了一种阵列基板、显示面板及阵列基板的制备方法，该阵列基板设有显示区域以及位于显示区域外围的边框区域，同时该阵列基板包括：衬底；图案化的屏蔽层，设置在衬底的一侧，包括位于显示区域的第一屏蔽块以及位于边框区域的第二屏蔽块，其中，第二屏蔽块的厚度大于第一屏蔽块的厚度，第一屏蔽块用于隔绝静电，第二屏蔽块至少突出第一屏蔽块的部分用于传输电信号；半导体层，设置在屏蔽层背离衬底一侧，其中，半导体层的有源区在衬底上的正投影与第一屏蔽块在衬底上的正投影至少部分重合。本申请所提供的阵列基板既能实现静电防护，也能实现窄边框化。

Description

阵列基板、显示面板及阵列基板的制备方法
技术领域
本申请涉及显示技术领域，特别是涉及一种阵列基板、显示面板及阵列基板的制备方法。
背景技术
目前窄边框化是显示面板不断发展的方向，通常窄边框化受限于布线空间，因此为了实现极限窄边框化，目前采用的方式主要是压缩布线金属的线宽以及同层间距，而由于当布线金属的线宽以及同层间距压缩至接近产线工艺制程能力时，产品良率会受到很大影响，因此目前的做法不会一直无限压缩，也就是说目前压缩布线金属的线宽以及同层间距的做法存在局限性。
发明内容
本申请主要解决的技术问题是提供一种阵列基板、显示面板及阵列基板的制备方法，既能实现静电防护，也能实现窄边框化。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种阵列基板，所述阵列基板设有显示区域以及位于所述显示区域外围的边框区域，所述阵列基板包括：衬底；图案化的屏蔽层，设置在所述衬底的一侧，包括位于所述显示区域的第一屏蔽块以及位于所述边框区域的第二屏蔽块，其中，所述第二屏蔽块的厚度大于所述第一屏蔽块的厚度，所述第一屏蔽块用于隔绝静电，所述第二屏蔽块至少突出所述第一屏蔽块的部分用于传输电信号；半导体层，设置在所述屏蔽层背离所述衬底一侧，其中，所述半导体层的有源区在所述衬底上的正投影与所述第一屏蔽块在所述衬底上的正投影至少部分重合。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种显示面板，包括上述的阵列基板。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种阵列基板的制备方法，所述制备方法包括：在衬底一侧形成图案化的屏蔽层，所述屏蔽层包括位于显示区域的第一屏蔽块以及位于边框区域的第二屏蔽块，其中，所述第二屏蔽块的厚度大于所述第一屏蔽块的厚度，所述第一屏蔽块用于隔绝静电，所述第二屏蔽块至少突出所述第一屏蔽块的部分用于传输电信号；在所述屏蔽层背离所述衬底一侧设置半导体层，其中，所述半导体层的有源区在所述衬底上的正投影与所述第一屏蔽块在所述衬底上的正投影至少部分重合。
本申请的有益效果是：本申请一方面在显示区域设置第一屏蔽块以及在边框区域设置第二屏蔽块，能够同时实现静电防护和窄边框化，另一方面设置第二屏蔽块的厚度大于第一屏蔽块的厚度，可以同时兼顾第二屏蔽块的电阻以及显示区域的平坦度。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请阵列基板一实施方式的剖面结构示意图；
图2是现有技术与本申请方案的简单对比图；
图3是图1阵列基板的制备方法的流程示意图；
图4是对应图3方法的制备过程图；
图5是图4的后续过程图；
图6是图3中步骤S110在一应用场景下对应的制备过程图；
图7是图6的后续过程图；
图8是图1阵列基板在一应用场景下的具体剖面结构示意图；
图9是图3中步骤S110在另一应用场景下对应的制备过程图；
图10是图9的后续过程图；
图11是图1阵列基板在另一应用场景下的具体剖面结构示意图；
图12是本申请显示面板一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参阅图1，图1是本申请阵列基板一实施方式的剖面结构示意图，该阵列基板1000设有显示区域1001以及边框区域1002，边框区域1002设置在显示区域1001的外围，同时阵列基板1000包括衬底1100、屏蔽层1200以及半导体层1300，衬底1100、屏蔽层1200以及半导体层1300依次层叠设置。
衬底1100可以是柔性基板，例如其材料为PI(聚酰亚胺)，也可以是硬质基板，例如其材料为玻璃，当衬底1100为柔性基板时，阵列基板1000可以应用于OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板，当衬底1100为硬质基板时，阵列基板1000可以应用于LCD(Liquid Crystal Display，液晶显示器)显示面板。
屏蔽层1200设置在衬底1100的一侧，其经过图案化，包括位于显示区域1001的第一屏蔽块1210以及位于边框区域1002的第二屏蔽块1220，其中，第二屏蔽块1220的厚度大于第一屏蔽块1210的厚度，第一屏蔽块1210用于隔绝静电，第二屏蔽块1220至少突出第一屏蔽块1210的部分用于传输电信号，即第二屏蔽块1220用作传输线，也就是说，第一屏蔽块1210与第二屏蔽块1220的作用不同。
其中，为了便于说明，将第二屏蔽块1220未突出第一屏蔽块1210的部分定义为第一子块，第二屏蔽块1220突出第一屏蔽块1210的部分定义为第二子块，而第二屏蔽块1220至少突出第一屏蔽块1210的部分用于传输电信号指的是：在第二屏蔽块1220中，只有第二子块用于传输电信号，或者，在第二屏蔽块1220中，第二子块用来传输电信号，同时第一子块中的至少部分(第一子块中的部分或者全部)也用来传输电信号。
本申请考虑到显示区域1001的结构通常比边框区域1002中的结构复杂，例如，边框区域1002一般主要用作布线，且布置的传输线在衬底1100上的正投影一般不会发生正交现象，但显示区域1001中结构在衬底1100上的正投影发生正交现象很多，因此要求显示区域1001中的各个材料层相比较于边框区域1002更加平坦，同时传输电信号的传输线的电阻越小，越有利于电信号的传输，因此本实施方式设置第二屏蔽块1220的厚度大于第一屏蔽块1210的厚度，可以同时兼顾第二屏蔽块1220的电阻以及显示区域1001的平坦度。
继续参阅图1，半导体层1300设置在屏蔽层1200背离衬底1100一侧，其包括有源区1310，该有源区1310可以用作阵列基板1000上薄膜晶体管(图未示)中的有源区，同时有源区1310在衬底1100上的正投影与第一屏蔽块1210在衬底1100上的正投影至少部分重合，从而第一屏蔽块1210可以减少自衬底1100背离屏蔽层1200一侧向另一侧传输的静电对有源区1310的损害，从而起到静电防护作用。
其中，在一应用场景中，有源区1310在衬底1100上的正投影与第一屏蔽块1210在衬底1100上的正投影部分重合，在另一应用场景中，有源区1310在衬底1100上的正投影被第一屏蔽块1210在衬底1100上的正投影覆盖，可以理解的是，相比于部分重合，此时第一屏蔽块1210对有源区1310的静电防护作用更优。
另外在阵列基板1000中，在半导体层1300背离衬底1100一侧还设置有位于边框区域1002的其他传输线(图未示)，这些传输线与第二屏蔽块1220一起传输信号。
在现有技术中，边框区域1002中并不会设置第二屏蔽块1220用作传输线，而本实施方式相当于在边框区域1002中增加了一层布线层，结合图2(图2中填充部分表示传输线)，在增加一层布线层后，同层的传输线变少，且传输线之间的间距可以变大，因此假设在增加布线层后，不改变原本同层的传输线之间的间距，只改变同层的传输线的数量，那么边框区域1002的宽度可以减小，从而实现窄边框化。
从上述内容可以看出，本实施方式的方案一方面在显示区域1001设置第一屏蔽块1210，以及在边框区域1002设置第二屏蔽块1220，能够同时实现静电防护和窄边框化，另一方面设置第二屏蔽块1220的厚度大于第一屏蔽块1210的厚度，可以同时兼顾第二屏蔽块1220的电阻以及显示区域1001的平坦度。
其中，屏蔽层1200中第一屏蔽块1210、第二屏蔽块1220的数量均可以是多个，其中图1中以第一屏蔽块1210的数量为一个、第二屏蔽块1220的数量为三个进行示意说明。
同时，衬底1100与屏蔽层1200可以是直接接触，也可以如图1所示，两者之间还设置有例如缓冲层1400等其他材料层。类似地，屏蔽层1200与半导体层1300之间也可以设置有其他材料层(图未示)，在此不做限制。
参阅图3、图4和图5，阵列基板1000的制备方法包括：
S110：在衬底1100一侧形成图案化的屏蔽层1200，屏蔽层1200包括位于显示区域1001的第一屏蔽块1210以及位于边框区域1002的第二屏蔽块1220，其中，第二屏蔽块1220的厚度大于第一屏蔽块1210的厚度，第一屏蔽块1210用于隔绝静电，第二屏蔽块1220至少突出第一屏蔽块1210的部分用于传输电信号。
S120：在屏蔽层1200背离衬底1100一侧设置半导体层1300，其中，半导体层1300的有源区1310在衬底1100上的正投影与第一屏蔽块1210在衬底1100上的正投影至少部分重合。
其中，当衬底1100与屏蔽层1200之间设置有缓冲层1400时，在形成图案化的屏蔽层1200之间，还会在衬底1100一侧形成缓冲层1400。
在一应用场景中，步骤S110在衬底1100一侧形成图案化的屏蔽层1200的步骤可以是：先形成第一屏蔽块1210、第二屏蔽块1220中的一个，再形成第一屏蔽块1210、第二屏蔽块1220中的另一个。
在另一应用场景中，结合图4和图5，步骤S110在衬底1100一侧形成图案化的屏蔽层1200的步骤还可以包括：
(a1)：在衬底1100一侧形成整层的屏蔽层1200以及光刻胶层1010。
(b1)：利用掩膜板1020对光刻胶层1010进行曝光，其中，掩膜板1020包括与显示区域1001对应的第一遮光区域1021以及与边框区域1002对应的第二遮光区域1022，第一遮光区域1021的透光率大于第二遮光区域1022的透光率。
具体地，第一遮光区域1021是半透光区域，第二遮光区域1022是不透光区域，或者，第一遮光区域1021和第二遮光区域1022都是半透光区域，但是相比第二遮光区域1022，第一遮光区域1021单位面积内透过的光更多。
(c1)：对经过曝光后的光刻胶层1010进行显影，并以显影后的光刻胶层1010为掩膜对整层的屏蔽层1200进行刻蚀。
具体地，在经过显影后，只剩下显示区域1001和边框区域1002的光刻胶层1010，此时在经过刻蚀后，不被光刻胶层1010遮挡的屏蔽层1200全部被去除。
(d1)：去除显影后的光刻胶层1010直至对应显示区域1001的屏蔽层1200裸露。
具体地，由于第一遮光区域1021的透光率大于第二遮光区域1022的透光率，因此在显影后，显示区域1001的光刻胶层1010的厚度小于边框区域1002的光刻胶层1010的厚度。
因此在去除显影后的光刻胶层1010的过程中，当对应显示区域1001的屏蔽层1200裸露时，边框区域1002依然残留有光刻胶层1010。
(e1)：以剩余的光刻胶层1010为掩膜对屏蔽层1200进行刻蚀直至对应显示区域1001的屏蔽层1200的厚度为预设厚度。
具体地，此时在刻蚀的过程中，由于边框区域1002依然残留有光刻胶层1010，因此边框区域1002的遮蔽层1200不会被刻蚀，只有显示区域1001的遮蔽层1200会被刻蚀。
其中可以通过控制刻蚀的时间来对屏蔽层1200的刻蚀深度进行把握。
(f1)：去除剩余的光刻胶层1010。
具体地，在去除剩余的光刻胶层1010(即边框区域1002的光刻胶层1010)，得到第一屏蔽块1210以及第二屏蔽块1220。
上述方法中，需要通过控制刻蚀的时间来对屏蔽层1200的刻蚀深度进行把握，该过程存在把握不精准且把握难度大的缺陷，因为为了避免该缺陷，结合图6和图7，在另一应用场景中，步骤S110在衬底1100一侧形成图案化的屏蔽层1200包括：
(a2)：在衬底1100一侧依次形成第一屏蔽子层1201、第一导电子层1202以及光刻胶层1010。
(b2)：利用掩膜板1020对光刻胶层1010进行曝光，其中，掩膜板1020包括与显示区域1001对应的第一遮光区域1021以及与边框区域1002对应的第二遮光区域1022，第一遮光区域1021的透光率大于第二遮光区域1022的透光率。
(c2)：对经过曝光后的光刻胶层1010进行显影，并以显影后的光刻胶层1010为掩膜对第一导电子层1202、第一屏蔽子层1201进行刻蚀。
(d2)：去除显影后的光刻胶层1010直至对应显示区域1001的第一导电子层1202裸露。
(e2)：以剩余的光刻胶层1010为掩膜对第一导电子层1202进行刻蚀直至对应显示区域1001的第一屏蔽子层1201裸露。
(f2)：去除剩余的光刻胶层1010。
具体地，在对第一导电子层1202进行刻蚀时，第一屏蔽子层1201不会被刻蚀液进行刻蚀，或者第一屏蔽子层1201被刻蚀液刻蚀的速度小于第一导电子层1202被刻蚀液刻蚀的速度，因此能够准确地把握显示区域1001中剩余的屏蔽层1200的厚度。
此时最终得到的阵列基板1000的剖面图如图8所示，此时第一屏蔽块1210由位于显示区域1001中的第一屏蔽子层1201构成，第二屏蔽块1220由位于边框区域1002的第一屏蔽子层1201和第一导电子层1202构成。
其中，可以设置第一屏蔽子层1201和第一导电子层1202的材料相同，但第一屏蔽子层1201的致密度小于第一导电子层1202的致密度来保证在对第一导电子层1202进行刻蚀时，第一屏蔽子层1201被刻蚀液刻蚀的速度小于第一导电子层1202被刻蚀液刻蚀的速度，也就是说，设置第一屏蔽子层1201中分子间的间隙小于第一导电子层1202中分子的间隙。
其中可以设置形成第一屏蔽子层1201的速度小于形成第一导电子层1202的速度来控制第一屏蔽子层1201的致密度小于第一导电子层1202的致密度。
其中第一屏蔽子层1201和第一导电子层1202的材料相同时，第一屏蔽子层1201和第一导电子层1202的材料均为导电材料(例如包括钼、钛、钽、钨中的至少一种)。
同时，还可以设置第一屏蔽子层1201和第一导电子层1202的材料不同来保证在对第一导电子层1202进行刻蚀时，第一屏蔽子层1201不会被刻蚀液进行刻蚀。
例如，第一屏蔽子层1201的材料为半导体材料(例如包括多晶硅、非晶硅等中的至少一种)，第一导电子层1202为导电材料(例如包括钼、钛、钽、钨中的至少一种)，具体例如，第一屏蔽子层1201的材料为非晶硅(A-Si)，第一导电子层1202为钼(MO)，又或者，第一屏蔽子层1201、第一导电子层1202均为导电材料，但是两种导电材料不同，例如，第一屏蔽子层1201的材料是氧化烟锡(ITO)，第一导电子层1202的材料是钼(MO)。
在另一应用场景中，考虑到通常采用同种材料作为静电防护以及信号传输的主要材料，因此如图9和图10所示，此时步骤S110在衬底1100一侧形成图案化的屏蔽层1200包括：
(a3)：在衬底1100一侧依次形成第一屏蔽子层1201、第一导电子层1202、第二导电子层1203以及光刻胶层1010。
(b3)：利用掩膜板1020对光刻胶层1010进行曝光，其中，掩膜板1020包括与显示区域1001对应的第一遮光区域1021以及与边框区域1002对应的第二遮光区域1022，第一遮光区域1021的透光率大于第二遮光区域1022的透光率。
(c3)：对经过曝光后的光刻胶层1010进行显影，并以显影后的光刻胶层1010为掩膜对第二导电子层1203、第一导电子层1202、第一屏蔽子层1201进行刻蚀。
(d3)：去除显影后的光刻胶层1010直至对应显示区域1001的第二导电子层1203裸露。
(e3)：以剩余的光刻胶层1010为掩膜对第二导电子层1203、第一导电子层1202进行刻蚀直至对应显示区域1001的第一屏蔽子层1201裸露。
其中，对第二导电子层1203、第一导电子层1202进行刻蚀的刻蚀液不同。
(f3)：去除剩余的光刻胶层1010。
具体地，此时最终得到的阵列基板1000的剖面图如图11所示，此时图案化的第二导电子层1203层叠设置于位于边框区域1002的第一导电子层1202背离衬底1100一侧，第一屏蔽块1210由位于显示区域1001中的第一屏蔽子层1201构成，第二屏蔽块1220由位于边框区域1002的第一屏蔽子层1201、第一导电子层1202以及第二导电子层1203构成。
其中，第二导电子层1203与第一屏蔽子层1201的材料相同，第一导电子层1202与第一屏蔽子层1201的材料不同。
为了便于说明，将第二导电子层1203与第一屏蔽子层1201的材料定义为第一材料，第一导电子层1202的材料定义为第二材料，此时将第一材料作为静电防护以及信号传输的主要材料，第二材料用作在刻蚀过程中对第一材料起保护作用，避免在刻蚀过程中将显示区域1001中的第一屏蔽子层1201刻蚀掉。
其中，第一屏蔽子层1201和第二导电子层1203的材料均为钼，第一导电子层1202的材料为氧化铟锡(ITO)，或者，第二导电子层1203与第一屏蔽子层1201的材料为钛，第一导电子层1202的材料为钼，总而言之，只要保证第二导电子层1203与第一屏蔽子层1201的材料相同，第一导电子层1202与第一屏蔽子层1201的材料不同即可。
其中，为了保证第二屏蔽块1220有足够的厚度以减小电阻，此时设置第二导电子层1203的厚度大于第一屏蔽子层1201的厚度，例如，第一屏蔽子层1201、第二导电子层1203的厚度分别为
同时，第二导电子层1203的厚度可以与第一屏蔽子层1201的厚度相等或者接近，例如，第一屏蔽子层1201、第一导电子层1202的厚度依次为
参阅图12，图12是本申请显示面板一实施方式的结构示意图，该显示面板2000包括阵列基板2100，其中阵列基板2100与上述任一项实施方式中的阵列基板1000结构相同，具体可参见上述实施方式，在此不再赘述。
其中显示面板2000既可以是OLED显示面板，也可以是LCD显示面板，在此不做限制。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (5)

1.一种阵列基板，其特征在于，所述阵列基板设有显示区域以及位于所述显示区域外围的边框区域，所述阵列基板包括：
衬底；
图案化的屏蔽层，设置在所述衬底的一侧，包括位于所述显示区域的第一屏蔽块以及位于所述边框区域的第二屏蔽块，其中，所述第二屏蔽块的厚度大于所述第一屏蔽块的厚度，所述第一屏蔽块用于隔绝静电，所述第二屏蔽块至少突出所述第一屏蔽块的部分用于传输电信号；
半导体层，设置在所述屏蔽层背离所述衬底一侧，其中，所述半导体层的有源区在所述衬底上的正投影与所述第一屏蔽块在所述衬底上的正投影至少部分重合；
其中，所述屏蔽层包括：
图案化的第一屏蔽子层，位于所述显示区域和所述边框区域；
图案化的第一导电子层，层叠设置于位于所述边框区域的所述第一屏蔽子层背离所述衬底一侧；
图案化的第二导电子层，层叠设置于位于所述边框区域的所述第一导电子层背离所述衬底一侧；
其中，位于所述显示区域的所述第一屏蔽子层构成所述第一屏蔽块，位于所述边框区域的所述第一屏蔽子层、所述第一导电子层和所述第二导电子层进一步构成所述第二屏蔽块；
且所述第一屏蔽子层的材料为导电材料，所述第一导电子层的材料和所述第一屏蔽子层的材料不同，所述第二导电子层的材料和所述第一屏蔽子层的材料相同。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二导电子层的厚度大于所述第一屏蔽子层的厚度。
3.一种显示面板，其特征在于，所述显示面板包括如权利要求1至2任一项所述的阵列基板。
4.一种阵列基板的制备方法，其特征在于，所述制备方法包括：
在衬底一侧形成图案化的屏蔽层，所述屏蔽层包括位于显示区域的第一屏蔽块以及位于边框区域的第二屏蔽块，其中，所述第二屏蔽块的厚度大于所述第一屏蔽块的厚度，所述第一屏蔽块用于隔绝静电，所述第二屏蔽块至少突出所述第一屏蔽块的部分用于传输电信号；
在所述屏蔽层背离所述衬底一侧设置半导体层，其中，所述半导体层的有源区在所述衬底上的正投影与所述第一屏蔽块在所述衬底上的正投影至少部分重合；
其中，所述屏蔽层包括：
图案化的第一屏蔽子层，位于所述显示区域和所述边框区域；
图案化的第一导电子层，层叠设置于位于所述边框区域的所述第一屏蔽子层背离所述衬底一侧；
图案化的第二导电子层，层叠设置于位于所述边框区域的所述第一导电子层背离所述衬底一侧；
其中，位于所述显示区域的所述第一屏蔽子层构成所述第一屏蔽块，位于所述边框区域的所述第一屏蔽子层、所述第一导电子层和所述第二导电子层进一步构成所述第二屏蔽块；
且所述第一屏蔽子层的材料为导电材料，所述第一导电子层的材料和所述第一屏蔽子层的材料不同，所述第二导电子层的材料和所述第一屏蔽子层的材料相同。
5.根据权利要求4所述的制备方法，其特征在于，所述在衬底一侧形成图案化的屏蔽层的步骤，包括：
在所述衬底一侧依次形成第一屏蔽子层、第一导电子层、第二导电子层以及光刻胶层；
利用掩膜板对所述光刻胶层进行曝光，其中，所述掩膜板包括与所述显示区域对应的第一遮光区域以及与所述边框区域对应的第二遮光区域，所述第一遮光区域的透光率大于所述第二遮光区域的透光率；
对经过曝光后的所述光刻胶层进行显影，并以显影后的所述光刻胶层为掩膜对所述第二导电子层、所述第一导电子层、所述第一屏蔽子层进行刻蚀；
去除显影后的所述光刻胶层直至对应所述显示区域的所述第二导电子层裸露；
以剩余的所述光刻胶层为掩膜对所述第二导电子层、所述第一导电子层进行刻蚀直至对应所述显示区域的所述第一屏蔽子层裸露；
去除剩余的所述光刻胶层。
CN202110604825.4A 2021-05-31 2021-05-31 阵列基板、显示面板及阵列基板的制备方法 Active CN113380833B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110604825.4A CN113380833B (zh) 2021-05-31 2021-05-31 阵列基板、显示面板及阵列基板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110604825.4A CN113380833B (zh) 2021-05-31 2021-05-31 阵列基板、显示面板及阵列基板的制备方法

Publications (2)

Publication Number Publication Date
CN113380833A CN113380833A (zh) 2021-09-10
CN113380833B true CN113380833B (zh) 2024-02-20

Family

ID=77575280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110604825.4A Active CN113380833B (zh) 2021-05-31 2021-05-31 阵列基板、显示面板及阵列基板的制备方法

Country Status (1)

Country Link
CN (1) CN113380833B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080102568A (ko) * 2007-05-21 2008-11-26 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN104658973A (zh) * 2015-02-28 2015-05-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105702685A (zh) * 2016-03-01 2016-06-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107153296A (zh) * 2017-07-19 2017-09-12 武汉华星光电技术有限公司 显示面板及其制作方法、显示器
CN107664891A (zh) * 2017-10-26 2018-02-06 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3384995B2 (ja) * 2000-05-18 2003-03-10 株式会社ダイワ工業 多層配線基板及びその製造方法
US20070257339A1 (en) * 2006-05-08 2007-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Shield structures
CN110275333B (zh) * 2018-03-14 2022-11-25 群创光电股份有限公司 显示设备以及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080102568A (ko) * 2007-05-21 2008-11-26 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN104658973A (zh) * 2015-02-28 2015-05-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105702685A (zh) * 2016-03-01 2016-06-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107153296A (zh) * 2017-07-19 2017-09-12 武汉华星光电技术有限公司 显示面板及其制作方法、显示器
CN107664891A (zh) * 2017-10-26 2018-02-06 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板及显示装置

Also Published As

Publication number Publication date
CN113380833A (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
US7553711B2 (en) Method for fabricating a thin film transistor for use with a flat panel display device
US7951631B2 (en) Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same
CN109300840B (zh) 显示基板及其制造方法、显示装置
KR101942982B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
JP2001324725A (ja) 液晶表示装置およびその製造方法
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
US10504943B2 (en) Method for manufacturing an array substrate motherboard
WO2015110027A1 (zh) 像素结构及其制作方法和显示面板
KR100660531B1 (ko) 반사투과 복합형 박막트랜지스터 액정표시장치
WO2014166181A1 (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置
US6309903B2 (en) Method for manufacturing fringe field switching mode liquid crystal display device
CN111180471A (zh) 阵列基板及其制造方法
EP2757589A2 (en) Methods for fabricating a thin film transistor and an array substrate
CN104952792A (zh) Tft基板结构的制作方法
WO2015043023A1 (zh) Tft-lcd阵列基板的制造方法、液晶面板及液晶显示器
KR20070080476A (ko) 3 마스크 공정에 의한 액정표시장치의 제조방법
CN111897168A (zh) 阵列基板及其制备方法、显示装置
EP3185287B1 (en) Array substrate and manufacturing method thereof, and display device
CN109727999B (zh) 阵列基板的制备方法、阵列基板及显示装置
TWI383502B (zh) 畫素結構及其製造方法
US20120241746A1 (en) Electrophoresis display and manufacturing method
WO2018205569A1 (zh) 显示基板及其制备方法、显示面板和显示装置
CN113380833B (zh) 阵列基板、显示面板及阵列基板的制备方法
CN115810636A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant