JP2002185140A - 多層プリント基板及びその製造方法 - Google Patents
多層プリント基板及びその製造方法Info
- Publication number
- JP2002185140A JP2002185140A JP2000382578A JP2000382578A JP2002185140A JP 2002185140 A JP2002185140 A JP 2002185140A JP 2000382578 A JP2000382578 A JP 2000382578A JP 2000382578 A JP2000382578 A JP 2000382578A JP 2002185140 A JP2002185140 A JP 2002185140A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring
- filling
- via hole
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】ビア径の微細化が可能で、配線パターンの高密
度化が可能な多層プリント基板及びその製造方法を提供
することにある。 【解決手段】配線及びパッド部からなる下層回路２が形
成された基板１の上に第１の絶縁層３が形成される。第
１の充填ビア６は、第１の絶縁層３を貫通して、パッド
部の上に形成される。第１の絶縁層３の上には、第１の
絶縁層３よりも膜厚の薄い第２の絶縁層７が形成され
る。第２の絶縁層７を貫通して、第１の充填ビア６より
も直径の小さい第２の充填ビア９と、ビアパッド１１Ａ
と、配線１１Ｂが形成される。
度化が可能な多層プリント基板及びその製造方法を提供
することにある。 【解決手段】配線及びパッド部からなる下層回路２が形
成された基板１の上に第１の絶縁層３が形成される。第
１の充填ビア６は、第１の絶縁層３を貫通して、パッド
部の上に形成される。第１の絶縁層３の上には、第１の
絶縁層３よりも膜厚の薄い第２の絶縁層７が形成され
る。第２の絶縁層７を貫通して、第１の充填ビア６より
も直径の小さい第２の充填ビア９と、ビアパッド１１Ａ
と、配線１１Ｂが形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置などを
搭載する多層プリント基板及びその製造方法に係り、特
に、導体配線の層間接続に金属充填されたビアホールを
有する多層プリント基板及びその製造方法に関する。
搭載する多層プリント基板及びその製造方法に係り、特
に、導体配線の層間接続に金属充填されたビアホールを
有する多層プリント基板及びその製造方法に関する。
【０００２】
【従来の技術】近年、電子機器の小型化が急速にすすむ
につれ、多層プリント基板は、益々高密度であることが
要求されており、配線の微細化が進められている。高密
度配線を形成する方法としては、例えば、特開平８−２
４２０７７号公報に記載されているように、絶縁層基板
上に絶縁樹脂と導電回路を交互に形成し、ビアホールで
層間接続するビルドアップ工法が知られている。多層プ
リント基板の配線密度を上げるために、ビアホール内を
導電性材料で充填し、その上に同軸上に上層のビアホー
ルを形成している。
につれ、多層プリント基板は、益々高密度であることが
要求されており、配線の微細化が進められている。高密
度配線を形成する方法としては、例えば、特開平８−２
４２０７７号公報に記載されているように、絶縁層基板
上に絶縁樹脂と導電回路を交互に形成し、ビアホールで
層間接続するビルドアップ工法が知られている。多層プ
リント基板の配線密度を上げるために、ビアホール内を
導電性材料で充填し、その上に同軸上に上層のビアホー
ルを形成している。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
多層プリント基板では、さらなるビア径の微細化が困難
であり、配線パターンの高密度化が困難であるという問
題がある。すなわち、ビアホール内に確実に金属を充填
させるためのビア径は、現状の絶縁層厚で、φ５０μｍ
以下にすることは困難である。ビア径を小さくすること
ができなければ、ビアホールのパッド径の面積に邪魔さ
れ、ビルドアップ層上に形成する高密度配線パターンの
更なる高密度化は困難となる。
多層プリント基板では、さらなるビア径の微細化が困難
であり、配線パターンの高密度化が困難であるという問
題がある。すなわち、ビアホール内に確実に金属を充填
させるためのビア径は、現状の絶縁層厚で、φ５０μｍ
以下にすることは困難である。ビア径を小さくすること
ができなければ、ビアホールのパッド径の面積に邪魔さ
れ、ビルドアップ層上に形成する高密度配線パターンの
更なる高密度化は困難となる。
【０００４】高密度パターンを形成するのに障害となる
パッド径は、ビアホールの大きさに依存しており、ビア
径φ５０μｍの場合には、ビルドアップ層上に形成する
パッド径はプロセス上の基板寸法変化からφ１００μｍ
程度にする必要がある。例えば、パッドピッチの設計が
０．２ｍｍの場合、この間に配線を２本通したい場合、
配線幅は２０μｍにする必要があるが、現状では、２５
μｍ以下の配線幅を実現しようとすると、歩留まりが低
下することになる。同様なパッドピッチで、配線幅を太
くするには、ビアパッド径を小さくし、ビアホール径も
小さくすればよいが、実際上、ビアホール径を例えば、
φ５０μｍ以下とすると、現状の絶縁層厚では、充填材
料が充填しにくくなる等、微小ビアホールの穴埋め形成
が難しいものである。微小ビアホールの穴埋めが形成で
きないと、ビア直上に半導体チップを実装するような場
合には対応できないものである。また、導電性材料をビ
アホール内に充填する場合、材料費と製造工数の増加に
よる多層プリント配線板の製造コストが増加することに
なる。
パッド径は、ビアホールの大きさに依存しており、ビア
径φ５０μｍの場合には、ビルドアップ層上に形成する
パッド径はプロセス上の基板寸法変化からφ１００μｍ
程度にする必要がある。例えば、パッドピッチの設計が
０．２ｍｍの場合、この間に配線を２本通したい場合、
配線幅は２０μｍにする必要があるが、現状では、２５
μｍ以下の配線幅を実現しようとすると、歩留まりが低
下することになる。同様なパッドピッチで、配線幅を太
くするには、ビアパッド径を小さくし、ビアホール径も
小さくすればよいが、実際上、ビアホール径を例えば、
φ５０μｍ以下とすると、現状の絶縁層厚では、充填材
料が充填しにくくなる等、微小ビアホールの穴埋め形成
が難しいものである。微小ビアホールの穴埋めが形成で
きないと、ビア直上に半導体チップを実装するような場
合には対応できないものである。また、導電性材料をビ
アホール内に充填する場合、材料費と製造工数の増加に
よる多層プリント配線板の製造コストが増加することに
なる。
【０００５】本発明の目的は、ビア径の微細化が可能
で、配線パターンの高密度化が可能な多層プリント基板
及びその製造方法を提供することにある。
で、配線パターンの高密度化が可能な多層プリント基板
及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、配線及びパッド部からなる下層回路が形
成された基板と、この基板及び下層回路の上に形成され
た第１の絶縁層と、この第１の絶縁層を貫通して、上記
パッド部の上に形成された第１の充填ビアと、上記第１
の絶縁層の上に形成されると共に、第１の絶縁層よりも
膜厚の薄い第２の絶縁層と、この第２の絶縁層を貫通し
て、上記第１の充填ビアの上に形成されるとともに、第
１の充填ビアよりも直径の小さい第２の充填ビアと、こ
の第２の充填ビアの上に形成されたビアパッドと、上記
第２の絶縁層の上に形成された配線とを備えるようにし
たものである。また、上記目的を達成するために、本発
明は、配線及びパッド部からなる下層回路が形成された
基板の上に、第１の絶縁層を形成し、この第１の絶縁層
を貫通して上記パッド部の上に第１のビアホールを形成
し、この第１のビアホールを導電性材料で充填して第１
の充填ビアを形成し、上記第１の絶縁層の上に、上記第
１の絶縁層よりも膜厚の薄い第２の絶縁層を形成し、こ
の第２の絶縁層を貫通して上記第１の充填ビアの上に、
上記第１のビアホールよりも直径の小さな第２のビアホ
ールを形成し、この第２のビアホールを導電性材料で充
填して第２の充填ビアを形成し、この第２の充填ビアの
上にビアパッドを形成し、上記第２の絶縁層の上に配線
を形成するようにしたものである。かかる構成及び方法
によれば、ビア径の微細化が可能で、配線パターンの高
密度化が可能とし得るものである。
に、本発明は、配線及びパッド部からなる下層回路が形
成された基板と、この基板及び下層回路の上に形成され
た第１の絶縁層と、この第１の絶縁層を貫通して、上記
パッド部の上に形成された第１の充填ビアと、上記第１
の絶縁層の上に形成されると共に、第１の絶縁層よりも
膜厚の薄い第２の絶縁層と、この第２の絶縁層を貫通し
て、上記第１の充填ビアの上に形成されるとともに、第
１の充填ビアよりも直径の小さい第２の充填ビアと、こ
の第２の充填ビアの上に形成されたビアパッドと、上記
第２の絶縁層の上に形成された配線とを備えるようにし
たものである。また、上記目的を達成するために、本発
明は、配線及びパッド部からなる下層回路が形成された
基板の上に、第１の絶縁層を形成し、この第１の絶縁層
を貫通して上記パッド部の上に第１のビアホールを形成
し、この第１のビアホールを導電性材料で充填して第１
の充填ビアを形成し、上記第１の絶縁層の上に、上記第
１の絶縁層よりも膜厚の薄い第２の絶縁層を形成し、こ
の第２の絶縁層を貫通して上記第１の充填ビアの上に、
上記第１のビアホールよりも直径の小さな第２のビアホ
ールを形成し、この第２のビアホールを導電性材料で充
填して第２の充填ビアを形成し、この第２の充填ビアの
上にビアパッドを形成し、上記第２の絶縁層の上に配線
を形成するようにしたものである。かかる構成及び方法
によれば、ビア径の微細化が可能で、配線パターンの高
密度化が可能とし得るものである。
【０００７】
【発明の実施の形態】以下、図１及び図２を用いて、本
発明の一実施形態による多層プリント基板の構成及びそ
の製造方法について説明する。最初に、図１を用いて、
本実施形態による多層プリント基板の構成及びその製造
方法について説明する。図１は、本発明の一実施形態に
よる多層プリント基板の製造方法を示す工程図である。
発明の一実施形態による多層プリント基板の構成及びそ
の製造方法について説明する。最初に、図１を用いて、
本実施形態による多層プリント基板の構成及びその製造
方法について説明する。図１は、本発明の一実施形態に
よる多層プリント基板の製造方法を示す工程図である。
【０００８】図１（Ａ）に示すように、絶縁材料等から
なる基板１の上には、予め、下層回路２がサブトラクテ
ィブ法或いはアディティブ法で形成されている。下層回
路２は、配線パターンや、上層に形成されるビアパッド
の導通を取るためのパッド等である。基板１の上に、感
光性絶縁樹脂を塗布し、第１絶縁層３を形成する。第１
絶縁層３の膜厚Ｈ１は、下層回路２と、この上層に形成
される回路との電気絶縁性を満足させる膜厚とし、ま
た、第１絶縁層３に形成するビアホールの無電解銅メッ
キによるビアフィリングが可能な膜厚とする。ビアホー
ルの径を例えば１００μｍとし、アスペクト比を１／２
以下にする場合、第１絶縁層３の膜厚Ｈ１は、例えば、
５０μｍである。なお、第１絶縁層３の膜厚Ｈ１は、例
えば、２０〜１００μｍの範囲とすることができる。
なる基板１の上には、予め、下層回路２がサブトラクテ
ィブ法或いはアディティブ法で形成されている。下層回
路２は、配線パターンや、上層に形成されるビアパッド
の導通を取るためのパッド等である。基板１の上に、感
光性絶縁樹脂を塗布し、第１絶縁層３を形成する。第１
絶縁層３の膜厚Ｈ１は、下層回路２と、この上層に形成
される回路との電気絶縁性を満足させる膜厚とし、ま
た、第１絶縁層３に形成するビアホールの無電解銅メッ
キによるビアフィリングが可能な膜厚とする。ビアホー
ルの径を例えば１００μｍとし、アスペクト比を１／２
以下にする場合、第１絶縁層３の膜厚Ｈ１は、例えば、
５０μｍである。なお、第１絶縁層３の膜厚Ｈ１は、例
えば、２０〜１００μｍの範囲とすることができる。
【０００９】次に、図１（Ｂ）に示すように、第１絶縁
層３のビア開口部形成場所が遮光するように円形の黒い
ドッドが形成されているマスクフィルムを第１絶縁層３
の表面に密着させ、紫外線を照射し、ビア開口部形成場
所以外の領域を光硬化させる。マスクフィルムの円形ド
ットの直径は、１００μｍのビアホールを形成する場
合、１００μｍである。なお、マスクフィルムの円形ド
ットの直径は、直径３０〜２００μｍの範囲とすること
ができる。次に、第１絶縁層３を現像し、ビアホール４
を形成し、熱硬化及び必要に応じて後露光を行う。ビア
ホール４の直径Ｒ１は、例えば、１００μｍである。次
に、第１絶縁層３の表面の光硬化層とビアホール４内の
樹脂残渣除去を行うため、粗化処理を行う。粗化処理
は、アルカリ性過マンガン酸塩水溶液による化学研磨或
いはサンドブラスト等の機械研磨にて行う。この時、ビ
アホール４の底部に残る樹脂は、粗化処理によって、完
全に除去する。
層３のビア開口部形成場所が遮光するように円形の黒い
ドッドが形成されているマスクフィルムを第１絶縁層３
の表面に密着させ、紫外線を照射し、ビア開口部形成場
所以外の領域を光硬化させる。マスクフィルムの円形ド
ットの直径は、１００μｍのビアホールを形成する場
合、１００μｍである。なお、マスクフィルムの円形ド
ットの直径は、直径３０〜２００μｍの範囲とすること
ができる。次に、第１絶縁層３を現像し、ビアホール４
を形成し、熱硬化及び必要に応じて後露光を行う。ビア
ホール４の直径Ｒ１は、例えば、１００μｍである。次
に、第１絶縁層３の表面の光硬化層とビアホール４内の
樹脂残渣除去を行うため、粗化処理を行う。粗化処理
は、アルカリ性過マンガン酸塩水溶液による化学研磨或
いはサンドブラスト等の機械研磨にて行う。この時、ビ
アホール４の底部に残る樹脂は、粗化処理によって、完
全に除去する。
【００１０】次に、図１（Ｃ）に示すように、めっき前
処理を行う。めっき前処理は、ビアホール４の底部に露
出する銅を軽くエッチングし、ビアホール４内のみを無
電解銅めっきにて、第１絶縁層３の膜厚まで析出させ、
銅充填ビア６を形成する。次に、第１絶縁層３の表面と
ビアホール４内のメッキの表面が面一になるように、機
械研磨にて平坦化を行う。
処理を行う。めっき前処理は、ビアホール４の底部に露
出する銅を軽くエッチングし、ビアホール４内のみを無
電解銅めっきにて、第１絶縁層３の膜厚まで析出させ、
銅充填ビア６を形成する。次に、第１絶縁層３の表面と
ビアホール４内のメッキの表面が面一になるように、機
械研磨にて平坦化を行う。
【００１１】次に、図１（Ｄ）に示すように、第１絶縁
層３の表面に、極薄の感光性絶縁樹脂を塗布し、第２絶
縁層７を形成する。第２絶縁層７の膜厚Ｈ２は、例え
ば、２０μｍとする。第２絶縁層７の膜厚Ｈ２は、例え
ば、１０〜３０μｍの範囲とすることができる。
層３の表面に、極薄の感光性絶縁樹脂を塗布し、第２絶
縁層７を形成する。第２絶縁層７の膜厚Ｈ２は、例え
ば、２０μｍとする。第２絶縁層７の膜厚Ｈ２は、例え
ば、１０〜３０μｍの範囲とすることができる。
【００１２】次に、図１（Ｅ）に示すように、第２絶縁
層７のビア開口部形成場所が遮光するように円形の黒い
ドッドが形成されているマスクフィルムを第２絶縁層７
の表面に密着させ、紫外線を照射し、ビア開口部形成場
所以外の領域を光硬化させる。マスクフィルムの円形ド
ットの直径は、３０μｍのビアホールを形成する場合、
３０μｍである。なお、マスクフィルムの円形ドットの
直径は、直径１０〜５０μｍの範囲とすることができ
る。次に、第２絶縁層７を現像し、ビアホール８を形成
し、熱硬化及び必要に応じて後露光を行う。ビアホール
８の直径Ｒ２は、例えば、３０μｍである。次に、バフ
研磨やベルトサンダー研磨或いは研磨量を算出できる研
磨機にて、第２絶縁層７の表面を厚さ３〜５μ研磨して
除去し、第２絶縁層７の厚さを例えば１５μｍとし、第
２絶縁層７の粗面化及び平坦化を行う。研磨後の第２絶
縁層７の膜厚Ｈ３は、第２絶縁層７に形成したビアホー
ル８の無電解銅メッキによるビアフィリングが可能な膜
厚とする。ビアホールの径を例えば３０μｍとし、アス
ペクト比を１／２以下にする場合、研磨後の第２絶縁層
７の膜厚Ｈ３は、例えば、１５μｍである。次に、第２
絶縁層７の表面の光硬化層とビアホール８内の樹脂残渣
除去を行うため、粗化処理を行う。この時、ビアホール
８の底部に残る樹脂は、粗化処理によって、完全に除去
する。
層７のビア開口部形成場所が遮光するように円形の黒い
ドッドが形成されているマスクフィルムを第２絶縁層７
の表面に密着させ、紫外線を照射し、ビア開口部形成場
所以外の領域を光硬化させる。マスクフィルムの円形ド
ットの直径は、３０μｍのビアホールを形成する場合、
３０μｍである。なお、マスクフィルムの円形ドットの
直径は、直径１０〜５０μｍの範囲とすることができ
る。次に、第２絶縁層７を現像し、ビアホール８を形成
し、熱硬化及び必要に応じて後露光を行う。ビアホール
８の直径Ｒ２は、例えば、３０μｍである。次に、バフ
研磨やベルトサンダー研磨或いは研磨量を算出できる研
磨機にて、第２絶縁層７の表面を厚さ３〜５μ研磨して
除去し、第２絶縁層７の厚さを例えば１５μｍとし、第
２絶縁層７の粗面化及び平坦化を行う。研磨後の第２絶
縁層７の膜厚Ｈ３は、第２絶縁層７に形成したビアホー
ル８の無電解銅メッキによるビアフィリングが可能な膜
厚とする。ビアホールの径を例えば３０μｍとし、アス
ペクト比を１／２以下にする場合、研磨後の第２絶縁層
７の膜厚Ｈ３は、例えば、１５μｍである。次に、第２
絶縁層７の表面の光硬化層とビアホール８内の樹脂残渣
除去を行うため、粗化処理を行う。この時、ビアホール
８の底部に残る樹脂は、粗化処理によって、完全に除去
する。
【００１３】次に、図１（Ｆ）に示すように、めっき前
処理を行う。めっき前処理は、ビアホール８の底部に露
出する銅を軽くエッチングし、表面に触媒を付与し、感
光性絶縁フィルム１０を被膜する。次に、感光性絶縁フ
ィルム１０の配線回路場所が遮光するように、上層回路
１１となる黒パターンが形成されているマスクフィルム
を、感光性絶縁フィルム１０表面に密着させ、紫外線を
照射し、回路開口部以外の領域を光硬化させる。次に、
現像し、上層回路１１となる開口部を形成し、熱硬化及
び必要に応じて後露光を行う。
処理を行う。めっき前処理は、ビアホール８の底部に露
出する銅を軽くエッチングし、表面に触媒を付与し、感
光性絶縁フィルム１０を被膜する。次に、感光性絶縁フ
ィルム１０の配線回路場所が遮光するように、上層回路
１１となる黒パターンが形成されているマスクフィルム
を、感光性絶縁フィルム１０表面に密着させ、紫外線を
照射し、回路開口部以外の領域を光硬化させる。次に、
現像し、上層回路１１となる開口部を形成し、熱硬化及
び必要に応じて後露光を行う。
【００１４】次に、図１（Ｇ）に示すように、無電解銅
めっきにより、第２絶縁層７に形成したビアホール径の
１／２以上のめっきを行い、ビアホール内へのメッキ充
填による銅充填ビア９及びビアパッド１１Ａ，１１Ａ’
の形成と、第２絶縁層７の表面にメッキによる配線パタ
ーン１１Ｂ，１１Ｂ’からなる上層回路１１を同時に形
成し、多層プリント配線板を得る。ビアパッド１１Ａ，
１１Ｂの直径Ｒ３は、ビアホール８の直径Ｒ２が３０μ
ｍの場合、６０μｍとしている。
めっきにより、第２絶縁層７に形成したビアホール径の
１／２以上のめっきを行い、ビアホール内へのメッキ充
填による銅充填ビア９及びビアパッド１１Ａ，１１Ａ’
の形成と、第２絶縁層７の表面にメッキによる配線パタ
ーン１１Ｂ，１１Ｂ’からなる上層回路１１を同時に形
成し、多層プリント配線板を得る。ビアパッド１１Ａ，
１１Ｂの直径Ｒ３は、ビアホール８の直径Ｒ２が３０μ
ｍの場合、６０μｍとしている。
【００１５】以上説明したように、本実施形態では、２
種類のビアホール４，８を用いるとともに、第１のビア
ホール４にめっきを充填した後、その上に、第２のビア
ホール８を形成し、その中に、めっきを充填している。
ここで、第１の絶縁膜３の膜厚を上下の回路の絶縁に必
要な膜厚としたとき、第１のビアホール４の直径は、こ
の第１の絶縁膜３の膜厚に対して、例えばアスペクト比
１／２以下の直径として、めっきによる充填可能なもの
としている。第２のビアホール８が形成される第２絶縁
膜７の膜厚は、第１の絶縁膜３に比べて薄くすることに
より、第２絶縁膜７に形成される第２ビアホール８の直
径を小さくでき、ビアパッド１１Ａの直径を小さくする
ことができる。
種類のビアホール４，８を用いるとともに、第１のビア
ホール４にめっきを充填した後、その上に、第２のビア
ホール８を形成し、その中に、めっきを充填している。
ここで、第１の絶縁膜３の膜厚を上下の回路の絶縁に必
要な膜厚としたとき、第１のビアホール４の直径は、こ
の第１の絶縁膜３の膜厚に対して、例えばアスペクト比
１／２以下の直径として、めっきによる充填可能なもの
としている。第２のビアホール８が形成される第２絶縁
膜７の膜厚は、第１の絶縁膜３に比べて薄くすることに
より、第２絶縁膜７に形成される第２ビアホール８の直
径を小さくでき、ビアパッド１１Ａの直径を小さくする
ことができる。
【００１６】次に、図２を用いて、本実施形態による多
層プリント基板における配線幅について説明する。図２
は、本発明の一実施形態による多層プリント基板におけ
る配線幅について説明する平面図である。
層プリント基板における配線幅について説明する。図２
は、本発明の一実施形態による多層プリント基板におけ
る配線幅について説明する平面図である。
【００１７】下層回路であるパッド部２Ａ，２Ａ’の上
には、それぞれ、ビアホール４内に充填されためっき６
Ａ，６Ａ’が形成されている。パッド部２Ａ，２Ａ’の
直径は、例えば、１５０μｍである。円形のめっき６
Ａ，６Ａ’の直径Ｒ１は、１００μｍである。めっき６
Ａ，６Ａ’の上には、それぞれ、ビアホール８内に充填
されためっき８Ａ，８Ａ’が形成されている。円形のめ
っき８Ａ，８Ａ’の直径Ｒ２は、３０μｍである。めっ
き８Ａ，８Ａ’の上には、それぞれ、ビアパッド１１
Ａ，１１Ａ’が形成されている。ビアパッド１１Ａ，１
１Ａ’の直径Ｒ３は、６０μｍである。
には、それぞれ、ビアホール４内に充填されためっき６
Ａ，６Ａ’が形成されている。パッド部２Ａ，２Ａ’の
直径は、例えば、１５０μｍである。円形のめっき６
Ａ，６Ａ’の直径Ｒ１は、１００μｍである。めっき６
Ａ，６Ａ’の上には、それぞれ、ビアホール８内に充填
されためっき８Ａ，８Ａ’が形成されている。円形のめ
っき８Ａ，８Ａ’の直径Ｒ２は、３０μｍである。めっ
き８Ａ，８Ａ’の上には、それぞれ、ビアパッド１１
Ａ，１１Ａ’が形成されている。ビアパッド１１Ａ，１
１Ａ’の直径Ｒ３は、６０μｍである。
【００１８】ここで、パッドピッチ（ビアパッド１１Ａ
とビアパッド１１Ａ’の間の距離）Ｗ１を、０．２ｍｍ
（２００μｍ）とすると、ビアパッド１１Ａ，１１Ａ’
の直径Ｒ３は、６０μｍであるので、パッドギャップＷ
２は、１４０μｍとなる。ビアバッド１１Ａ，１１Ａ’
の間に、２本の配線１１Ｂ，１１Ｂ’を通す場合、パッ
ドギャップＷ２は１４０μｍであるので、配線１１Ｂ，
１１Ｂ’の幅Ｗ３は３０μｍとし、配線ギャップＷ４を
２７μｍとし、配線ギャップＷ５を２６μｍとすること
ができる。なお、配線１１Ｂ，１１Ｂ’の両側には、他
の配線１１ｂ，１１ｂ’が配置されている。
とビアパッド１１Ａ’の間の距離）Ｗ１を、０．２ｍｍ
（２００μｍ）とすると、ビアパッド１１Ａ，１１Ａ’
の直径Ｒ３は、６０μｍであるので、パッドギャップＷ
２は、１４０μｍとなる。ビアバッド１１Ａ，１１Ａ’
の間に、２本の配線１１Ｂ，１１Ｂ’を通す場合、パッ
ドギャップＷ２は１４０μｍであるので、配線１１Ｂ，
１１Ｂ’の幅Ｗ３は３０μｍとし、配線ギャップＷ４を
２７μｍとし、配線ギャップＷ５を２６μｍとすること
ができる。なお、配線１１Ｂ，１１Ｂ’の両側には、他
の配線１１ｂ，１１ｂ’が配置されている。
【００１９】従来の多層配線基板では、ビアパッドの直
径が１００μｍであるため、パッドピッチを２００μｍ
とすると、パッドギャップが１００μとなり、その結
果、配線及び配線ギャップを２０μｍとせざるを得ない
が、配線幅が２０μとなると歩留まりが極端に低下す
る。歩留まりを向上するには、配線幅や配線ギャップを
例えば２５μｍ以上とする必要があるが、本実施形態で
は、２５μｍ以上とすることができる。
径が１００μｍであるため、パッドピッチを２００μｍ
とすると、パッドギャップが１００μとなり、その結
果、配線及び配線ギャップを２０μｍとせざるを得ない
が、配線幅が２０μとなると歩留まりが極端に低下す
る。歩留まりを向上するには、配線幅や配線ギャップを
例えば２５μｍ以上とする必要があるが、本実施形態で
は、２５μｍ以上とすることができる。
【００２０】以上のように、本実施形態では、ビア径の
微細化が可能であるため、ビアパッドの直径を小さくで
き、ビアギャップを広く取れるため、配線パターンの高
密度化が可能となる。また、配線層とビアホール内の充
填材料が同種類であるため、接続信頼性を向上すること
ができる。
微細化が可能であるため、ビアパッドの直径を小さくで
き、ビアギャップを広く取れるため、配線パターンの高
密度化が可能となる。また、配線層とビアホール内の充
填材料が同種類であるため、接続信頼性を向上すること
ができる。
【００２１】なお、以上の説明では、基板１の上に感光
性絶縁材料によって第１の絶縁層３を形成しているが、
樹脂付銅張積層板を使用することも可能である。樹脂付
銅張積層板を用いる場合には、樹脂部分をレーザーにて
ビアホールを形成する。また、第１絶縁層３のビアホー
ル４の形成は、レーザ−（ＣＯ２、エキシマ、ＵＶ−Ｙ
ＡＧ）或いはプラズマで行うことができる。また、第２
絶縁層７のビアホール８の形成は、第１絶縁層のビアホ
ール内充填材が一部に乗るような形で、レーザー加工及
び感光性樹脂による露光，現像にてビアホールを形成す
ることができる。
性絶縁材料によって第１の絶縁層３を形成しているが、
樹脂付銅張積層板を使用することも可能である。樹脂付
銅張積層板を用いる場合には、樹脂部分をレーザーにて
ビアホールを形成する。また、第１絶縁層３のビアホー
ル４の形成は、レーザ−（ＣＯ２、エキシマ、ＵＶ−Ｙ
ＡＧ）或いはプラズマで行うことができる。また、第２
絶縁層７のビアホール８の形成は、第１絶縁層のビアホ
ール内充填材が一部に乗るような形で、レーザー加工及
び感光性樹脂による露光，現像にてビアホールを形成す
ることができる。
【００２２】
【発明の効果】本発明によれば、ビア径の微細化が可能
で、配線パターンの高密度化が可能となる。
で、配線パターンの高密度化が可能となる。
【図１】本発明の一実施形態による多層プリント基板の
製造方法を示す工程図である。
製造方法を示す工程図である。
【図２】本発明の一実施形態による多層プリント基板に
おける配線幅について説明する平面図である。
おける配線幅について説明する平面図である。
１…基板 ２…下層回路 ３…第１絶縁層 ４…ビアホール ６，９…充填ビア ７…第２絶縁層 ８…ビアホール １０…感光性絶縁フィルム １１…上層回路 １１Ａ…ビアパッド １１Ｂ…配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田代 義昌 神奈川県秦野市堀山下１番地 株式会社日 立製作所エンタープライズサーバ事業部内 (72)発明者 山田 竜司 神奈川県秦野市堀山下１番地 株式会社日 立製作所エンタープライズサーバ事業部内 (72)発明者 高野 千啓 神奈川県秦野市堀山下１番地 株式会社日 立製作所エンタープライズサーバ事業部内 Ｆターム(参考） 5E317 AA24 BB01 BB11 BB12 CC31 CD01 CD05 CD11 CD32 GG14 5E346 AA02 AA04 AA12 AA15 AA29 AA32 AA43 BB15 BB16 CC08 CC32 DD03 DD32 DD33 EE19 EE39 FF01 FF02 FF07 FF13 FF27 GG01 GG15 GG27 GG28 HH07 HH11 HH26
Claims (3)
- 【請求項１】配線及びパッド部からなる下層回路が形成
された基板と、 この基板及び下層回路の上に形成された第１の絶縁層
と、 この第１の絶縁層を貫通して、上記パッド部の上に形成
された第１の充填ビアと、 上記第１の絶縁層の上に形成されると共に、第１の絶縁
層よりも膜厚の薄い第２の絶縁層と、 この第２の絶縁層を貫通して、上記第１の充填ビアの上
に形成されるとともに、第１の充填ビアよりも直径の小
さい第２の充填ビアと、 この第２の充填ビアの上に形成されたビアパッドと、 上記第２の絶縁層の上に形成された配線とを備えたこと
を特徴とする多層プリント基板。 - 【請求項２】配線及びパッド部からなる下層回路が形成
された基板の上に、第１の絶縁層を形成し、 この第１の絶縁層を貫通して上記パッド部の上に第１の
ビアホールを形成し、 この第１のビアホールを導電性材料で充填して第１の充
填ビアを形成し、 上記第１の絶縁層の上に、上記第１の絶縁層よりも膜厚
の薄い第２の絶縁層を形成し、 この第２の絶縁層を貫通して上記第１の充填ビアの上
に、上記第１のビアホールよりも直径の小さな第２のビ
アホールを形成し、 この第２のビアホールを導電性材料で充填して第２の充
填ビアを形成し、 この第２の充填ビアの上にビアパッドを形成し、 上記第２の絶縁層の上に配線を形成することを特徴とす
る多層プリント基板の製造方法。 - 【請求項３】請求項２記載の多層プリント基板の製造方
法において、 上記第２の充填ビアの形成と、上記ビアパッドの形成
と、上記配線の形成を同時に行うことを特徴とする多層
プリント基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382578A JP2002185140A (ja) | 2000-12-15 | 2000-12-15 | 多層プリント基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382578A JP2002185140A (ja) | 2000-12-15 | 2000-12-15 | 多層プリント基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002185140A true JP2002185140A (ja) | 2002-06-28 |
Family
ID=18850377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000382578A Pending JP2002185140A (ja) | 2000-12-15 | 2000-12-15 | 多層プリント基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002185140A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342930A (ja) * | 2003-05-16 | 2004-12-02 | Hitachi Aic Inc | 非貫通導通穴を有する多層基板 |
| US9301406B2 (en) | 2011-10-27 | 2016-03-29 | Nitto Denko Corporation | Wired circuit board |
| JP2018051903A (ja) * | 2016-09-28 | 2018-04-05 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
| JP2022095995A (ja) * | 2016-09-28 | 2022-06-28 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
-
2000
- 2000-12-15 JP JP2000382578A patent/JP2002185140A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342930A (ja) * | 2003-05-16 | 2004-12-02 | Hitachi Aic Inc | 非貫通導通穴を有する多層基板 |
| US9301406B2 (en) | 2011-10-27 | 2016-03-29 | Nitto Denko Corporation | Wired circuit board |
| JP2018051903A (ja) * | 2016-09-28 | 2018-04-05 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
| US10862019B2 (en) | 2016-09-28 | 2020-12-08 | Brother Kogyo Kabushiki Kaisha | Actuator device and liquid ejection apparatus |
| JP2021104682A (ja) * | 2016-09-28 | 2021-07-26 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
| JP7074232B2 (ja) | 2016-09-28 | 2022-05-24 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
| US11367828B2 (en) | 2016-09-28 | 2022-06-21 | Brother Kogyo Kabushiki Kaisha | Actuator device and liquid ejection apparatus |
| JP2022095995A (ja) * | 2016-09-28 | 2022-06-28 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
| JP7201116B2 (ja) | 2016-09-28 | 2023-01-10 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW561803B (en) | Circuit substrate and manufacturing method thereof | |
| JP2004256908A (ja) | メッキ引込線なしにメッキされるパッケージ基板およびその製造方法 | |
| JP3229286B2 (ja) | プリント回路基板の製造方法 | |
| US20100221414A1 (en) | Method for manufacturing printed wiring board | |
| JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
| JPH09246719A (ja) | 基板の導体層の形成方法 | |
| US20070272654A1 (en) | Method for Manufacturing Circuit Board | |
| JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JP2003046243A (ja) | 高密度多層ビルドアップ配線板の製造方法 | |
| JP2004193292A (ja) | スル−ホ−ル配線基板およびその製造方法 | |
| JP4470499B2 (ja) | 多層配線基板の製造方法及び多層配線基板 | |
| JP2002185140A (ja) | 多層プリント基板及びその製造方法 | |
| JP2001189561A (ja) | 多層配線基板とその製造方法 | |
| JP3770895B2 (ja) | 電解めっきを利用した配線基板の製造方法 | |
| JP2003188509A (ja) | プリント配線基板 | |
| TW200522835A (en) | Process for manufacturing a wiring substrate | |
| JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
| JP2003209359A (ja) | コア基板およびその製造方法 | |
| JP2000216513A (ja) | 配線基板及びそれを用いた製造方法 | |
| KR101523840B1 (ko) | 프린트 배선판 및 프린트 배선판의 제조 방법 | |
| JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JP2004095582A (ja) | コア基板およびその製造方法 | |
| JP2003142823A (ja) | 両面可撓性回路基板の製造法 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JP2003273510A (ja) | プリント基板の製造方法 |