JP2001319424A - 信号処理回路および半導体集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 回路の高速性を維持しつつ、スライスレベル
の調整機能を小規模の回路面積で実現することができる
信号処理回路および半導体集積回路を提供する。 【解決手段】 コンパレータ４は、入力されたアナログ
ＲＦ信号をデジタル信号に変換して、チャージポンプ回
路７に入力する。チャージポンプ回路７は、コンパレー
タ４から出力されるデジタル信号の出力レベルに応じて
積分キャパシタＣ１の充放電を制御する。この積分キャ
パシタＣ１の充電量は、ＲＦアンプ３の基準電圧Ｖｉｎ
として使用され、ＲＦアンプ３から出力されたアナログ
ＲＦ信号の中心電圧レベルがデジタル信号の平均直流レ
ベルに応じて調整される。こうして、信号再生回路１０
０のスライスレベルが適正に制御されることになる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号処理回路およ
び半導体集積回路に関し、特に、ＣＤ（コンパクトディ
スク）等の光ディスクに記録された信号を処理する信号
処理回路および半導体集積回路に関する。

【０００２】

【従来の技術】ＣＤ、ＣＤ−ＲＯＭ等の光ディスクに記
録された信号の再生にあたっては、光ディスクから読み
出されたアナログＲＦ（Radio Frequency ）信号を、所
定のスライスレベルを基準としてデジタル信号に変換す
る処理が行われている。そして、光ディスクに記録され
たデータは、多くの場合、ＥＦＭ（Eight to FourteenM
odulation）信号であり、信号の直流成分が基本的に０
となるように設定されている。このため、デジタル変換
における上記スライスレベルは、アナログＲＦ信号の中
心電圧レベルになるように制御されている。

【０００３】図９は、従来の光ディスク用の信号再生回
路の構成を示す回路図であり、上記のアナログＲＦ信号
をデジタル信号へ変換するデジタル変換部およびスライ
スレベルコントロール部の構成を示している。

【０００４】光ピックアップによって光ディスクから読
み出された信号は、ＲＦアンプ５１により、増幅され、
これがアナログＲＦ信号として、直流成分除去用のキャ
パシタ５２を介してコンパレータ５３の反転入力端子に
供給される。このコンパレータ５３は、デジタル変換部
であり、その非反転入力端子には、基準電圧Ｖｒｅｆが
供給されており、上記アナログＲＦ信号がこの基準電圧
Ｖｒｅｆと比較され、デジタル信号に変換されて出力さ
れる。

【０００５】キャパシタ５２とコンパレータ５３の反転
入力端子との間には、抵抗５４の一端が接続され、この
抵抗５４の他端には、積分キャパシタ５５の正側電極が
接続され、積分キャパシタ５５の充放電によってアナロ
グＲＦ信号の中心電圧レベルが調整される。

【０００６】コンパレータ５３の出力側と積分キャパシ
タ５５の正側電極との間には、チャージポンプ回路５６
および抵抗５７が設けられている。このチャージポンプ
回路５６は、コンパレータ５３から出力されるデジタル
信号の出力レベルに応じて積分キャパシタ５５の充放電
を制御し、積分キャパシタ５５の充電量が出力デジタル
信号の平均直流レベルに応じて制御されることとなる。

【０００７】すなわち、コンパレータ５３の出力は、チ
ャージポンプ回路５６および抵抗５７を介して積分キャ
パシタ５５で積分され、デジタル信号の平均値が演算さ
れる。この平均値は、抵抗５４を介してアナログＲＦ信
号に加えられる。したがって、アナログＲＦ信号の中心
電圧レベルが、積分キャパシタ５５の正側電極の電圧レ
ベル、すなわち、デジタル信号の平均直流レベルに応じ
て調整され、スライスレベルがアナログＲＦ信号の中心
電圧レベルに追従するようにアナログＲＦ信号の中心電
圧レベルが制御される。

【０００８】

【発明が解決しようとする課題】しかしながら、上記の
従来の信号再生回路では、直流成分除去用のキャパシタ
５２や抵抗５４を設ける必要があるため、回路面積が増
大し、コストが高くなるという問題がある。また、キャ
パシタ５２や抵抗５４をチップに内蔵せず、外付けにし
た場合は、キャパシタ５２や抵抗５４の寄生容量が大き
くなるため、高速化が困難になるという問題もある。

【０００９】本発明の目的は、回路の高速性を維持しつ
つ、スライスレベルの調整機能を小規模の回路面積で実
現することができる信号処理回路および半導体集積回路
を提供することである。

【００１０】本発明の他の目的は、入力信号の直流成分
を正確に検出することができる信号処理回路および半導
体集積回路を提供することである。

【００１１】

【課題を解決するための手段および発明の効果】（１）
第１の発明 第１の発明に係る信号処理回路は、入力された信号を増
幅する増幅回路と、増幅回路からの出力を第１基準値に
基づいてデジタル信号に変換する変換回路と、変換回路
からのデジタル信号を積分して増幅回路の第２基準値と
してフィードバックするフィードバック回路とを備える
ものである。

【００１２】本発明に係る信号処理回路においては、入
力された信号が増幅回路により増幅され、増幅回路から
の出力が変換回路により第１基準値に基づいてデジタル
信号に変換され、変換回路からのデジタル信号がフィー
ドバック回路により積分され、増幅回路の第２基準値と
してフィードバックされる。この結果、直流成分除去用
のキャパシタや抵抗を設ける必要がなくなり、回路の高
速性を維持しつつ、スライスレベルの調整機能を小規模
の回路面積で実現することができる。

【００１３】（２）第２の発明 第２の発明に係る信号処理回路は、入力された信号を増
幅する増幅回路と、増幅回路からの出力を第１基準値に
基づいてデジタル信号に変換する変換回路と、増幅回路
によって増幅される前の信号の直流成分を検出する検出
回路とを備えるものである。

【００１４】本発明に係る信号処理回路においては、入
力された信号が増幅回路により増幅され、増幅回路から
の出力が変換回路により第１基準値に基づいてデジタル
信号に変換され、増幅回路によって増幅される前の信号
の直流成分が検出回路により検出される。このように、
増幅される前の信号すなわち変換回路からのデジタル信
号のレベルに応じて中心電圧レベルが調整される前の信
号の直流成分を検出することができるので、入力信号の
直流成分を正確に検出することができる。

【００１５】（３）第３の発明 第３の発明に係る信号処理回路は、第２の発明に係る信
号処理回路の構成において、信号処理回路は、変換回路
からのデジタル信号を積分して、増幅回路の第２基準値
としてフィードバックするフィードバック回路をさらに
備えるものである。

【００１６】この場合、入力された信号が増幅回路によ
り増幅され、増幅回路からの出力が変換回路により第１
基準値に基づいてデジタル信号に変換され、変換回路か
らのデジタル信号がフィードバック回路により積分さ
れ、増幅回路の第２基準値としてフィードバックされ
る。この結果、直流成分除去用のキャパシタや抵抗を設
ける必要がなくなり、回路の高速性を維持しつつ、スラ
イスレベルの調整機能を小規模の回路面積で実現するこ
とができる。

【００１７】（４）第４の発明 第４の発明に係る信号処理回路は、第１または第３の発
明に係る信号処理回路の構成において、増幅回路は、入
力された信号と第２基準値との差を増幅するものであ
る。

【００１８】この場合、入力された信号とフィードバッ
クされる第２基準値との差を増幅することができるの
で、スライスレベルを適正に制御することができる。

【００１９】（５）第５の発明 第５の発明に係る信号処理回路は、第４の発明に係る信
号処理回路の構成において、増幅回路は、入力側に位置
する第１増幅回路と出力側に位置する第２増幅回路との
少なくとも２段の増幅回路を含むものである。

【００２０】この場合、第１増幅回路により入力信号の
中心電圧レベルを調整することができるとともに、第２
増幅回路により入力信号を所望の振幅まで増幅すること
ができ、入力信号を高精度に増幅して変換回路へ出力す
ることができる。

【００２１】（６）第６の発明 第６の発明に係る信号処理回路は、第４の発明に係る信
号処理回路の構成において、増幅回路の少なくとも一部
は、完全差動型増幅回路を含み、完全差動型増幅回路の
一方の出力は、第１基準値として変換回路へ入力される
ものである。

【００２２】この場合、増幅回路の出力レンジを広くと
ることができるので、増幅度を大きくして変換回路を高
速に動作させることができ、また、同相ノイズを除去す
ることができる。

【００２３】（７）第７の発明 第７の発明に係る信号処理回路は、第５の発明に係る信
号処理回路の構成において、フィードバック回路は、変
換回路からのデジタル信号を積分して第１増幅回路にフ
ィードバックするものである。

【００２４】この場合、変換回路からのデジタル信号が
積分され、第１増幅回路にフィードバックされるので、
デジタル信号のレベルに応じて入力信号の中心電圧レベ
ルを調整することができ、スライスレベルを適正に制御
することができる。

【００２５】（８）第８の発明 第８の発明に係る信号処理回路は、第４の発明に係る信
号処理回路の構成において、フィードバック回路は、積
分キャパシタと、変換回路からのデジタル信号のレベル
に応じて積分キャパシタを充放電させる充放電回路とを
含むものである。

【００２６】この場合、充放電回路により変換回路から
のデジタル信号のレベルに応じて積分キャパシタが充放
電され、デジタル信号のレベルに応じて入力信号の中心
電圧レベルを調整することができる。

【００２７】（９）第９の発明 第９の発明に係る信号処理回路は、第２の発明に係る信
号処理回路の構成において、検出回路は、増幅回路によ
って増幅される前の信号のピーク値を検出してホールド
するピークホールド回路と増幅回路によって増幅される
前の信号のボトム値を検出してホールドするボトムホー
ルド回路との少なくとも一方を含むものである。

【００２８】この場合、ピークホールド回路またはボト
ムホールド回路により増幅回路によって増幅される前の
信号のピーク値またはボトム値を検出しているので、変
換回路からのデジタル信号のレベルに応じて中心電圧レ
ベルが調整される前の信号のピーク値またはボトム値を
検出することができ、信号の正確なピーク値またはボト
ム値を検出することができる。

【００２９】（１０）第１０の発明 第１０の発明に係る信号処理回路は、第２の発明に係る
信号処理回路の構成において、検出回路は、入力側に位
置する第１検出用増幅回路と出力側に位置する第２検出
用増幅回路との少なくとも２段の検出用増幅回路と、第
２検出用増幅回路の出力信号のピーク値を検出してホー
ルドするピークホールド回路と、第２検出用増幅回路の
出力信号のボトム値を検出してホールドするボトムホー
ルド回路とを含むものである。

【００３０】この場合、変換回路からのデジタル信号の
レベルに応じて中心電圧レベルが調整される前の信号を
第１および第２検出用増幅回路により増幅回路と同様に
増幅し、所望の振幅に増幅した信号のピーク値およびボ
トム値を検出することができるので、信号のピーク値お
よびボトム値をより正確に検出することができる。

【００３１】（１１）第１１の発明 第１１の発明に係る信号処理回路は、第２の発明に係る
信号処理回路の構成において、検出回路は、入力側に位
置する第１検出用増幅回路と、第１検出用増幅回路の出
力信号を増幅する第２検出用増幅回路と、第２検出用増
幅回路の出力信号を増幅する第３検出用増幅回路と、第
３検出用増幅回路の出力信号のピーク値を検出してホー
ルドするピークホールド回路と、第３検出用増幅回路の
出力信号のボトム値を検出してホールドするボトムホー
ルド回路とを含むものである。

【００３２】この場合、変換回路からのデジタル信号の
レベルに応じて中心電圧レベルが調整される前の信号を
第１乃至第３検出用増幅回路により増幅回路と同様に増
幅し、所望の振幅に増幅した信号のピーク値およびボト
ム値を検出することができるので、信号のピーク値およ
びボトム値をより正確に検出することができる。

【００３３】（１２）第１２の発明 第１２の発明に係る信号処理回路は、第４の発明に係る
信号処理回路の構成において、増幅回路は、入力側に位
置する第１増幅回路と、第１増幅回路の出力信号の波形
を整形する波形整形回路と、波形整形回路の出力信号を
増幅する第２増幅回路と、出力側に位置し、第２増幅回
路の出力信号を増幅する第３増幅回路とを含み、第２お
よび第３増幅回路は、完全差動型増幅回路を含み、第３
増幅回路の一方の出力は、第１基準値として前記変換回
路へ入力されるものである。

【００３４】この場合、第１増幅回路により入力信号の
中心電圧レベルを調整し、中心電圧レベルを調整された
信号を波形整形回路により波形整形し、波形整形された
信号を第２および第３増幅回路により２段階で所望の振
幅まで増幅することができる。また、第２および第３増
幅回路として完全差動型増幅回路を用いているので、増
幅回路の出力レンジを広くとることができ、増幅度を大
きくして変換回路を高速に動作させることができるとと
もに、同相ノイズを除去することができる。

【００３５】（１３）第１３の発明 第１３の発明に係る半導体集積回路は、光ピックアップ
からの出力信号を処理する上記の信号処理回路を備え、
増幅回路は、光ピックアップからの出力信号を増幅し、
信号処理回路と他の回路とがＣＭＯＳ集積回路により１
チップ化して形成されるものである。

【００３６】本発明に係る半導体集積回路においては、
光ピックアップからの出力信号を増幅する信号処理回路
に、回路の高速性を維持しつつ、スライスレベルの調整
機能を小規模の回路面積で実現できる信号処理回路を用
い、信号処理回路と他の回路とをＣＭＯＳ集積回路によ
り１チップ化して形成しているので、高速性を維持しつ
つ、スライスレベルの調整機能を小規模の回路面積で実
現できる光ディスクドライブ装置用の１チップＣＭＯＳ
集積回路を実現することができる。

【００３７】

【発明の実施の形態】以下、本発明の第１の実施の形態
による光ディスク用の信号再生回路について図１を参照
しながら説明する。図１は、本発明の第１の実施の形態
における光ディスクに記憶されたアナログ信号をデジタ
ル信号に変換する信号再生回路１００を示している。

【００３８】光ピックアップにより光ディスクから読み
出され、ピックアップから出力される信号は、ピックア
ップ回路１を介してレベルシフタ２に入力されてレベル
シフタ２によりレベルシフトされ、ＲＦアンプ３の反転
入力端子に入力されてＲＦアンプ３により増幅される。
この増幅された信号がアナログＲＦ信号として、コンパ
レータ４の反転入力端子に供給される。コンパレータ４
は、デジタル変換部であり、その非反転入力端子には、
一定の基準電圧Ｖｒｅｆが供給されており、上記アナロ
グＲＦ信号をこの基準電圧Ｖｒｅｆと比較してデジタル
信号に変換して出力する。

【００３９】本実施の形態において、ＲＦアンプ３が増
幅回路に相当し、コンパレータ４が変換回路に相当し、
基準電圧Ｖｒｅｆが第１基準値に相当し、レベルシフタ
２によりレベルシフトされたピックアップから出力され
る信号が増幅回路に入力される信号に相当する。

【００４０】上記のデジタル信号は、インバータ５，６
を介して図示しない後段の信号処理部に供給され、ここ
で、デジタル信号に基づいて音声信号や映像信号が再生
される。

【００４１】また、インバータ６からのデジタル信号
は、チャージポンプ回路７に入力される。そして、チャ
ージポンプ回路７の出力側は、抵抗Ｒ１を介してＲＦア
ンプ３の第１演算増幅回路９の非反転入力端子に接続さ
れる。

【００４２】チャージポンプ制御部８は、チャージポン
プ回路７に対し、信号再生回路１００のスライスレベル
を調整したい場合には、ＬＯＷ（Ｌ）レベルの信号を出
力し、スライスレベルをホールドしたい場合には、ＨＩ
ＧＨ（Ｈ）レベルの信号を出力する。

【００４３】抵抗Ｒ１とＲＦアンプ３の非反転入力端子
との間には、充放電によってアナログＲＦ信号の中心電
圧レベルをシフトさせるための積分キャパシタＣ１の正
側電極が接続されている。

【００４４】ＲＦアンプ３は、第１演算増幅回路９、波
形整形回路１０および第２演算増幅回路１１を順次直結
した構成からなる。すなわち、レベルシフタ２と第１演
算増幅回路９の反転入力端子との間に抵抗Ｒ２が接続さ
れ、第１演算増幅回路９の反転入力端子と出力端子との
間に抵抗Ｒ３が接続され、第１演算増幅回路９の出力端
子は波形整形回路１０の反転入力端子に接続されてい
る。また、波形整形回路１０の出力端子と第２演算増幅
回路１１の反転入力端子との間に抵抗Ｒ４が接続され、
第２演算増幅回路１１の反転入力端子と出力端子との間
に抵抗Ｒ５が接続されている。

【００４５】そして、第１演算増幅回路９の反転入力端
子にレベルシフタ２からの信号が入力され、非反転入力
端子に積分キャパシタＣ１の充電量に基づく基準電圧Ｖ
ｉｎが入力される。なお、本実施の形態において、第１
演算増幅回路９が第１増幅回路に相当し、基準電圧Ｖｉ
ｎが第２基準値に相当する。

【００４６】ここで、本実施の形態では、ＲＦアンプ３
を、波形整形回路１０を挟んだ第１演算増幅回路９と第
２演算増幅回路１１との多段直列構成とすることによ
り、入力段の第１演算増幅回路９に出力信号の中心電圧
レベルを調整する機能を持たせ、出力段の第２演算増幅
回路には、アナログＲＦ信号を所望の振幅まで増幅する
機能を持たせている。なお、本実施の形態において、第
２演算増幅回路１１が第２増幅回路に相当する。

【００４７】また、波形整形回路１０と第２演算増幅回
路１１との基準電圧には、コンパレータ４の基準電圧Ｖ
ｒｅｆと同じ基準電圧Ｖｒｅｆが用いられ、この基準電
圧Ｖｒｅｆは、波形整形回路１０および第２演算増幅回
路１１の非反転入力端子に入力される。

【００４８】ここで、チャージポンプ回路７の構成につ
いて説明する。電源ＶｃｃとＧＮＤ（接地電位）との間
には、それぞれ定電流源１２，１３を介して、Ｐチャン
ネルトランジスタ１４とＮチャンネルトランジスタ１５
とがこの順に設けられ、２つのトランジスタ１４，１５
の接続点が抵抗Ｒ１の一端に接続されている。トランジ
スタ１４のゲート電極にはＮＡＮＤ回路１６の出力側が
接続され、トランジスタ１５のゲート電極にはＮＯＲ回
路１７の出力側が接続されている。

【００４９】ＮＡＮＤ回路１６の一方の入力端子と、Ｎ
ＯＲ回路１７の一方の入力端子とには、それぞれインバ
ータ６の出力側が接続されている。ＮＯＲ回路１７の他
方の入力端子にはチャージポンプ制御部８が接続され、
ＮＡＮＤ回路１６の他方の入力端子にも、インバータ１
８を介してチャージポンプ制御部８が接続されている。

【００５０】そして、チャージポンプ回路７は、チャー
ジポンプ制御部８からの制御信号がＬレベルの場合、す
なわち、スライスレベルを調整する場合には、例えば、
インバータ６から出力がＨレベルならば（コンパレータ
４からの出力がＨレベルならば）、トランジスタ１４お
よびトランジスタ１５のゲート電極にＬレベルの電圧が
印加され、トランジスタ１４のみがオンして電源Ｖｃｃ
からトランジスタ１４を介して電流が流れ、抵抗Ｒ１を
介して積分キャパシタＣ１が充電される。

【００５１】一方、コンパレータ４からの出力がＬレベ
ルの場合には、トランジスタ１４およびトランジスタ１
５のゲート電極にＨレベルの電圧が印加され、トランジ
スタ１５のみがオンして、出力側より電流を引き込むた
め、抵抗Ｒ１を介して積分キャパシタＣ１が放電する。

【００５２】また、チャージポンプ制御部８からの制御
信号がＨレベルであって、スライスレベルをホールドす
る場合には、コンパレータ４からの出力レベルに関わら
ず、トランジスタ１４のゲート電極にＨレベルの電圧が
印加され、トランジスタ１５のゲート電極にＬレベルの
電圧が印加される。したがって、トランジスタ１４，１
５がいずれもオフして、積分キャパシタＣ１に対する充
放電が停止し、これにより、コンパレータ４におけるス
ライスレベルがホールドされる。なお、本実施の形態に
おいて、積分キャパシタＣ１、抵抗Ｒ１およびチャージ
ポンプ回路７がフィードバック回路に相当し、チャージ
ポンプ回路７が充放電回路に相当する。

【００５３】上記の構成に基づいて、信号再生回路１０
０のスライスレベルを調整したい場合の動作を以下に説
明する。

【００５４】この場合、チャージポンプ制御部８は、チ
ャージポンプ回路７に対し、Ｌレベルの信号を出力して
いる。このとき、光ピックアップにより光ディスクから
読み出され、ピックアップから出力される信号は、レベ
ルシフタ２によりレベルシフトされ、第１演算増幅回路
９で差動増幅される。差動増幅された信号は、波形整形
回路１０で処理された後、さらに第２演算増幅回路１１
で差動増幅され、これがアナログＲＦ信号として、コン
パレータ４の反転入力端子に供給される。

【００５５】コンパレータ４は、入力されたアナログＲ
Ｆ信号をデジタル信号に変換して、インバータ５，６を
介してチャージポンプ回路７へ入力する。チャージポン
プ回路７は、上述した通り、コンパレータ４から出力さ
れるデジタル信号の出力レベルがＨレベルかまたはＬレ
ベルかに応じて積分キャパシタＣ１の充放電が制御され
る。したがって、積分キャパシタＣ１の充電量がデジタ
ル信号の平均直流レベルに応じて制御されることにな
る。

【００５６】この積分キャパシタＣ１の充電量が、ＲＦ
アンプ３の第１演算増幅回路９の基準電圧Ｖｉｎとして
使用されるので、ＲＦアンプ３から出力されたアナログ
ＲＦ信号の中心電圧レベルは、積分キャパシタＣ１の正
側電極の電圧レベル、すなわち、デジタル信号の平均直
流レベルに応じて常時調整される。そして、コンパレー
タ４は、このアナログＲＦ信号を、非反転入力端子に供
給される基準電圧Ｖｒｅｆに基づいて正確にデジタル信
号に変換し、これを出力する。

【００５７】こうして、アナログＲＦ信号の中心電圧レ
ベルがデジタル信号の平均直流レベルに応じて調整さ
れ、さらに、コンパレータ４のデジタル信号がアナログ
ＲＦ信号の中心電圧レベルに追従するように制御される
ので、結果として信号再生回路１００のスライスレベル
が適正に制御されることになる。

【００５８】以上のように、本実施の形態においては、
アナログＲＦ信号のレベルが低下した場合、このレベル
低下に追従して、チャージポンプ回路７が積分キャパシ
タＣ１を放電し、ＲＦアンプ３の第１演算増幅回路９の
非反転入力端子の電位（基準電圧Ｖｉｎ）を下げて、第
１演算増幅回路９の出力以降のアナログＲＦ信号のレベ
ル変動を防ぐことができるので、デジタル信号は適正な
出力レベルになる。

【００５９】なお、積分キャパシタＣ１で積分されたデ
ジタル信号の平均値をコンパレータ４の基準値として供
給することも考えられるが、この場合、コンパレータ４
の反転入力端子の信号と非反転入力端子の信号との双方
が変動するので、コンパレータ４の動作レンジが広くな
り、コンパレータ４の設計が困難になる問題があるの
で、望ましくない。

【００６０】次に、本発明の第２の実施の形態による光
ディスク用の信号再生回路について図面を参照しながら
説明する。図２は、本発明の第２の実施の形態による光
ディスク用の信号再生回路の構成を示す回路図である。
なお、図２に示す信号再生回路と図１に示す信号再生回
路とで同一部分には同一符号を付し、その詳細な説明を
省略する。

【００６１】図２は、本発明の第２の実施の形態におけ
る光ディスクに記録されたアナログ信号をデジタル信号
に変換する信号再生回路１０１を示している。この信号
再生回路１０１においては、ＲＦアンプ３の出力段の第
２演算増幅回路４１として、完全差動型の演算増幅回路
を用い、第２演算増幅回路４１の反転入力端子に抵抗Ｒ
６を接続し、反転入力端子と反転出力端子との間に抵抗
Ｒ７を接続し、非反転入力端子に抵抗Ｒ８を接続し、非
反転入力端子と非反転出力端子との間に抵抗Ｒ９を接続
し、第２演算増幅回路４１の反転出力をコンパレータ４
の反転入力端子に入力し、第２演算増幅回路４１の非反
転出力をコンパレータ４の非反転入力端子に入力してい
る。

【００６２】すなわち、第２演算増幅回路４１として完
全差動型の演算増幅回路を用い、コンパレータ４の基準
電圧として第２演算増幅回路４１の非反転出力を用いる
ことにより、出力レンジを広くとることができ、その結
果、ＲＦアンプ３ａの増幅度を大きくして、後段のコン
パレータ４を高速に動作させることができるとともに、
同相ノイズを除去することができる。

【００６３】ところで、上記の各実施の形態の信号再生
回路を含むＣＤ再生装置においては、ピックアップから
出力される信号の直流成分を正確に検出して、エラー検
出やエラーを補正するためのサーボ制御に利用するため
に、ピックアップから出力される信号のピーク値を検出
してホールドするピークホールド回路と、ピックアップ
から出力される信号のボトム値を検出してホールドする
ボトムホールド回路とを設ける必要がある。なお、上記
エラーには、ディスクの傷等によるバーストエラー、ミ
ラー変調、フォーカスエラー、トラッキングエラー等が
あり、エラー補正には、例えば増幅回路のゲイン調整が
ある。

【００６４】ピックアップから出力される信号のピーク
値とボトム値とを検出するためには、通常は、ＲＦアン
プで増幅されたアナログＲＦ信号をピークホールド回路
とボトムホールド回路とに入力する必要がある。しかし
ながら、上記の各実施の形態では、ＲＦアンプ３，３ａ
から出力されたアナログＲＦ信号の中心電圧レベルが、
デジタル信号の平均直流レベルに応じて調整されるの
で、ＲＦアンプ３，３ａから出力されたアナログＲＦ信
号からはピックアップから出力される信号の正確なピー
ク値およびボトム値（直流成分）を得ることができな
い。

【００６５】このため、以下に説明する第３の実施の形
態では、ＲＦアンプに入力される前のピックアップから
出力される信号を用いてピックアップから出力される信
号の正確なピーク値およびボトム値を検出し、上記の問
題を解消している。図３は、本発明の第３の実施の形態
による光ディスク用の信号再生回路の構成を示す回路図
である。なお、図３に示す信号再生回路と図１に示す信
号再生回路とで同一部分には同一符号を付し、その詳細
な説明を省略する。

【００６６】図３に示す信号再生回路１０２では、ＲＦ
アンプ３ｂと並列にＲＦアンプ１９を設け、ＲＦアンプ
３ｂに入力される前のピックアップから出力される信号
（レベルシフタ２によりレベルシフトされた信号）をＲ
Ｆアンプ１９で増幅し、増幅されたアナログＲＦ信号を
ピークホールド回路２０とボトムホールド回路２１とに
入力している。

【００６７】ＲＦアンプ１９は、第３演算増幅回路２２
と第４演算増幅回路２３とを、可変抵抗ＶＲ１１を介し
て直結した多段直列構成からなる。レベルシフタ２から
の信号が抵抗Ｒ１１を介して第３演算増幅回路２２の反
転入力端子に入力され、第３演算増幅回路２２の非反転
入力端子に基準電圧Ｖｒｅｆが入力され、第３演算増幅
回路２２の反転入力端子と出力端子との間に抵抗Ｒ１２
が接続される。第４演算増幅回路２３の非反転入力端子
に基準電圧Ｖｒｅｆが入力され、第４演算増幅回路２３
の反転入力端子と出力端子との間に抵抗Ｒ１３が接続さ
れる。

【００６８】本実施の形態において、ＲＦアンプ１９、
ピークホールド回路２０およびボトムホールド回路２１
が検出回路に相当し、第３演算増幅回路２２が第１検出
用増幅回路に相当し、第４演算増幅回路２３が第２検出
用増幅回路に相当する。

【００６９】ピークホールド回路２０およびボトムホー
ルド回路２１からの出力（ピーク値およびボトム値）
は、エラー検出または補正回路２４に入力される。この
エラー検出または補正回路２４の一例について以下に説
明する。

【００７０】信号再生回路１０２を含むＣＤ再生装置に
おけるトラッキング制御やフォーカス制御においては、
高精度が要求されるため、フィードバックループを有す
るサーボ制御が一般的に行われている。そして、サーボ
制御を安定に保つためには、制御対象位置と制御目標位
置との誤差を正しく把握する必要がある。このため、通
常、ピックアップ回路１に、図４に示す複数のセンサか
らなる検出器２５を設け、各センサ出力の差から誤差信
号を得るようにしている。

【００７１】図４に示すように、検出器２５は、センサ
Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆの６分割に構成されている。例
えば、フォーカスエラー信号ＦＥは、（Ａ＋Ｃ）−（Ｂ
＋Ｄ）の演算により生成され、トラッキングエラー信号
ＴＥは、サイドスポット用のセンサＥ，Ｆを用いて（Ｅ
−Ｆ）の演算を行うことにより生成される。

【００７２】エラー検出または補正回路２４では、図５
に示すように、一方のセンサ出力、例えばセンサＡおよ
びセンサＣの出力の加算値（またはセンサＥの出力）を
増幅する第５演算増幅回路２６と、他方のセンサ出力、
例えばセンサＢおよびセンサＤの出力の加算値（または
センサＦの出力）を増幅する第６演算増幅回路２７とを
有するレベルシフタ２からの出力信号を受け、２つの増
幅回路の出力の差をとる第７演算増幅回路２８の出力を
誤差信号とする。なお、図５に示すレベルシフタ２は、
図１等に示すレベルシフタ２であり、図１等の場合、第
５演算増幅回路２６および第６演算増幅回路２７の出力
をバッファ（図示省略）で受け、このバッファの出力が
ＲＦアンプ３等に出力される。

【００７３】第５演算増幅回路２６および第６演算増幅
回路２７は、ゲインコントロール信号ＧＣによりゲイン
調整可能な増幅回路で構成される。すなわち、第５演算
増幅回路２６の反転入力端子には抵抗Ｒ２１，Ｒ２２を
介してセンサＡ，Ｃの出力が入力され、第５演算増幅回
路２６の非反転入力端子には基準電圧Ｖｒｅｆが入力さ
れ、第５演算増幅回路２６の反転入力端子と出力端子と
の間にはキャパシタＣ２１および可変抵抗ＶＲ２１が接
続される。また、第６演算増幅回路２７の反転入力端子
には抵抗Ｒ２３，２４を介してセンサＢ，Ｄの出力が入
力され、第６演算増幅回路２７の非反転入力端子には基
準電圧Ｖｒｅｆが入力され、第６演算増幅回路２７の反
転入力端子と出力端子との間にはキャパシタＣ２２およ
び可変抵抗ＶＲ２２が接続される。したがって、可変抵
抗ＶＲ２１，ＶＲ２２の抵抗値をゲインコントロール信
号ＧＣに応じて調整することにより、第５演算増幅回路
２６および第６演算増幅回路２７のゲインが調整され
る。

【００７４】また、第５演算増幅回路２６の出力端子と
第７演算増幅回路２８の反転入力端子との間に抵抗Ｒ２
５が接続され、第６演算増幅回路２７の出力端子と第７
演算増幅回路２８の非反転入力端子との間に抵抗Ｒ２６
が接続され、第７演算増幅回路２８の非反転入力端子と
出力端子との間に抵抗Ｒ２７が接続される。

【００７５】したがって、第７演算増幅回路２８により
第５および第６演算増幅回路２６，２７の出力の差が求
められ、第７演算増幅回路２８からの誤差信号に基づき
サーボ制御回路２９がフォーカス制御およびトラッキン
グ制御を行う。

【００７６】第５および第６演算増幅回路２６，２７で
は、ゲインコントロール信号ＧＣが正側に増加したと
き、第５演算増幅回路２６のゲインが増加するとともに
第６演算増幅回路２７のゲインが減少し、一方、ゲイン
コントロール信号ＧＣが負側に増加したとき、第６演算
増幅回路２７のゲインが増加するとともに第５演算増幅
回路のゲインが減少する。このように、第５および第６
演算増幅回路２６，２７は、反対のゲイン特性を有し、
通常、センサ出力比調整回路と呼ばれている。

【００７７】ここで、検出器２５の各センサの検出感度
にはバラツキがあるので、制御対象が真の目標位置に到
達した場合においても実際には誤差信号が０にならず、
いわゆるオフセット誤差が発生する。このため、エラー
検出またはエラー補正回路２４では、ピークホールド回
路２０およびボトムホールド回路２１からの出力をこの
オフセット誤差の補正に利用する。

【００７８】エラー検出またはエラー補正回路２４は、
第７演算増幅回路２８およびサーボ回路２９に加え、減
算回路３１、ＡＤ（アナログ・デジタル）変換器３２、
オフセットコントロール回路３３およびＤＡ（デジタル
・アナログ）変換器３４を含む。

【００７９】減算回路３１は、ピークホールド回路２０
からのピーク値ＰＨとボトムホールド回路２１からのボ
トム値ＢＨとを減算し、減算結果（ＰＨ−ＢＨ）をＲＦ
振幅信号として出力する。ＲＦ振幅信号は、光ピックア
ップが正確に制御目標位置にあるときに最大出力とな
る。

【００８０】ＡＤ変換器３２は、ＲＦ振幅信号をＡＤ変
換する。オフセットコントロール回路３３は、システム
コントローラ３５からのコマンドに応じて制御を行い、
ＡＤ変換されたＲＦ振幅信号を監視し、デジタルのゲイ
ンコントロール信号を出力する。ＤＡ変換器３４は、デ
ジタルのゲインコントロール信号をアナログのゲインコ
ントロール信号ＧＣに変換する。

【００８１】上記の構成において、システムコントロー
ラ３５がオフセット自動調整コマンドを出力すると、オ
フセットコントロール回路３３は、レベルシフタ２への
ゲインコントロール信号ＧＣを０レベルにし、ＲＦ振幅
信号の値を減算回路３１から取り込み、内部の記憶回路
に記憶する。

【００８２】次に、オフセットコントロール回路３３
は、正側にΔＶだけゲインコントロール信号ＧＣを増幅
させ、ゲインコントロール信号ＧＣが０レベルのときの
ＲＦ振幅信号の値より大きくなったか否かを判定する。
そして、大きくなった場合、オフセットコントロール回
路３３は、ゲインコントロール信号ＧＣを順次ΔＶずつ
増加してＲＦ振幅信号の値を記憶しながら、ＲＦ振幅信
号の値が増加しつづけているか否かを判定する。

【００８３】この判定において、オフセットコントロー
ル回路３３は、増加が停止したとき、ＲＦ振幅信号は最
大値を超えたとして、記憶した全てのＲＦ振幅信号の値
から最大値を検出し、このときのゲインコントロール信
号ＧＣの値Ａを読み出し、以降はゲインコントロール信
号ＧＣを値Ａにホールドする。

【００８４】また、正側にΔＶだけゲインコントロール
信号ＧＣを増加させたとき、ゲインコントロール信号Ｇ
Ｃが０レベルのときのＲＦ振幅信号の値より小さくなっ
たときは、オフセットコントロール回路３３は、今度
は、ゲインコントロール信号ＧＣを負側に順次ΔＶずつ
増加してＲＦ振幅信号値を記憶しながら、ＲＦ振幅信号
の値が増加しつづけているか否かを判定する。

【００８５】この判定において、オフセットコントロー
ル回路３３は、上述と同様に、増加が停止したとき、Ｒ
Ｆ振幅信号の値は最大値を超えたとして、記憶した全て
のＲＦ振幅信号の値から最大値を検出し、このときのゲ
インコントロール信号ＧＣの値Ｂを読み出し、以降はゲ
インコントロール信号ＧＣを値Ｂにホールドする。

【００８６】このように、ゲインコントロール信号ＧＣ
を順次増加させると、センサ出力比調整回路であるレベ
ルシフタ２の出力が変化して、これに伴い第７演算増幅
回路２８からの誤差信号が変化する。この誤差信号が変
化すると、サーボ制御回路２９からのトラッキング制御
信号が変化し、ビームスポットの照射位置が順次変化す
る。つまり、目標トラックからはずれない範囲でビーム
スポットの照射位置が微調整され、目標位置に正確に合
致したとき、ＲＦ振幅信号は最大出力を発生する。した
がって、ＲＦ振幅信号の値が最大値となるところでゲイ
ンコントロール信号ＧＣをホールドすれば、値Ａまたは
値Ｂに相当するオフセット誤差が補正されることにな
る。

【００８７】以上のように、光ピックアップ自体を移動
させることなく、オフセット誤差を補正することがで
き、ＣＤの再生中にオフセット調整を行うことが可能と
なる。なお、上述においては、フォーカスの合焦範囲で
の微調整によるフォーカスサーボ制御に適用した例を説
明したが、全く同様の構成によりトラッキングサーボ制
御にも適用でき、オフセット誤差の補正が実現できる。

【００８８】このように、本実施の形態では、図３に示
す信号再生回路１０２において、ピックアップから出力
される信号の直流成分であるピーク値とボトム値とを検
出するために、ＲＦアンプ３ｂで増幅される前の信号を
取り出しているので、正確な直流成分の検出を行うこと
ができ、その結果、正確なエラー検出およびエラー補正
を行うことができる。

【００８９】また、本実施の形態では、第２演算増幅回
路１１の反転入力端子に可変抵抗ＶＲ１が接続され、可
変抵抗ＶＲ１の抵抗値を調整することにより、第２演算
増幅回路１１のゲインを調整することができる。

【００９０】次に、本発明の第４の実施の形態による光
ディスク用の信号再生回路について図面を参照しながら
説明する。図６は、本発明の第４の実施の形態による光
ディスク用の信号再生回路の構成を示す回路図である。
なお、図６に示す信号再生回路と図３に示す信号再生回
路とで同一部分には同一符号を付し、その詳細な説明を
省略する。

【００９１】図６は、本発明の第４の実施の形態におけ
る光ディスクに記憶されたアナログ信号をデジタル信号
に変換する信号再生回路１０３を示している。この信号
再生回路１０３においては、第２の実施の形態と同様
に、ＲＦアンプ３ｃの出力段の第２演算増幅回路４１と
して、完全差動型の演算増幅回路を用い、この第２演算
増幅回路４１の反転出力をコンパレータ４の反転入力端
子に入力し、第２演算増幅回路４１の非反転出力をコン
パレータ４の非反転入力端子に入力している。

【００９２】すなわち、第２演算増幅回路４１として完
全差動型の演算増幅回路を用い、コンパレータ４の基準
電圧として第２演算増幅回路４１の非反転出力を用いる
ことにより、出力レンジを広くとることができ、その結
果、ＲＦアンプ３ｃの増幅量を大きくして、後段のコン
パレータ４を高速に動作させることができるとともに、
同相ノイズを除去することができる。

【００９３】また、第２演算増幅回路４１の反転入力端
子に可変抵抗ＶＲ２が接続されるとともに非反転入力端
子に可変抵抗ＶＲ３が接続され、可変抵抗ＶＲ２，ＶＲ
３の抵抗値を調整することにより、第２演算増幅回路４
１のゲインを調整することができる。

【００９４】次に、本発明の第５の実施の形態による光
ディスク用の信号再生回路について図面を参照しながら
説明する。図７は、本発明の第５の実施の形態による光
ディスク用の信号再生回路の構成を示す回路図である。

【００９５】図７に示す信号再生回路１０４と図６に示
す信号再生回路とで異なる点は、第２演算増幅回路４１
が２段の第８および第９演算増幅回路４１ａ，４１ｂに
変更されるとともに、第４演算増幅回路２３が２段の第
１０および第１１演算増幅回路２３ａ，２３ｂに変更さ
れた点であり、その他の点については、図６に示す信号
再生回路と同様であるので、同一部分には同一符号を付
し以下詳細な説明を省略する。

【００９６】第８演算増幅回路４１ａの反転入力端子に
は可変抵抗ＶＲ２ａが接続され、非反転入力端子には可
変抵抗ＶＲ３ａを介して第１２演算増幅回路４２の出力
端子が接続され、反転入力端子と反転出力端子との間に
は抵抗Ｒ７ａが接続され、非反転入力端子と非反転出力
端子との間には抵抗Ｒ９ａが接続される。第１２演算増
幅回路４２の非反転入力端子には基準電圧Ｖｒｅｆが供
給され、第１２演算増幅回路４２は、バッファとして機
能する。第８演算増幅回路４１ａは、可変抵抗ＶＲ２
ａ，ＶＲ３ａの抵抗値を変化させることにより、０ｄｂ
〜１２ｄＢの範囲を８段階でゲインを切り替えることが
できる。

【００９７】第９演算増幅回路４１ｂの反転入力端子に
は可変抵抗ＶＲ２ｂが接続され、非反転入力端子には可
変抵抗ＶＲ３ｂが接続され、反転入力端子と反転出力端
子との間には抵抗Ｒ７ｂが接続され、非反転入力端子と
非反転出力端子との間には抵抗Ｒ９ｂが接続される。第
９演算増幅回路４１ｂの反転出力端子は、コンパレータ
４の非反転入力端子に接続され、非反転出力端子は、コ
ンパレータ４の反転入力端子に接続される。第９演算増
幅回路４１ｂは、可変抵抗ＶＲ２ｂ，ＶＲ３ｂの抵抗値
を変化させることにより、６ｄＢまたは１２ｄＢの２段
階でゲインを切り替えることができる。

【００９８】第１０演算増幅回路２３ａの反転入力端子
には可変抵抗ＶＲ１１ａが接続され、非反転入力端子に
は基準電圧Ｖｒｅｆが供給され、反転入力端子と出力端
子との間には抵抗Ｒ１３ａが接続される。第１０演算増
幅回路２３ａも、第８演算増幅回路４１ａと同様に、可
変抵抗ＶＲ１１ａの抵抗値を変化させることにより、０
ｄＢ〜１２ｄＢの範囲を８段階でゲインを切り替えるこ
とができる。

【００９９】第１１演算増幅回路２３ｂの反転入力端子
には可変抵抗ＶＲ１１ｂが接続され、非反転入力端子に
は基準電圧Ｖｒｅｆが供給され、反転入力端子と出力端
子との間に抵抗Ｒ１３ｂが接続される。第１１演算増幅
回路２３ｂも、第９演算増幅回路４１ｂと同様に、可変
抵抗ＶＲ１１ｂの抵抗値を変化させることにより、６ｄ
Ｂまたは１２ｄＢの２段階でゲインを切り替えることが
できる。

【０１００】本実施の形態において、第１演算増幅回路
９が第１増幅回路に相当し、第８演算増幅回路４１ａが
第２増幅回路に相当し、第９演算増幅回路４１ｂが第３
増幅回路に相当し、第３演算増幅回路２２が第１検出用
増幅回路に相当し、第１０演算増幅回路２３ａが第２検
出用増幅回路に相当し、第１１演算増幅回路２３ｂが第
３検出用増幅回路に相当する。

【０１０１】上記のように、本実施の形態では、ＲＦア
ンプ３ｄ，１９ａの出力側の演算増幅回路が２段の演算
増幅回路に変更され、前段の第８および第１０演算増幅
回路４１ａ，２３ａによりゲインを微調整し、さらに後
段の第９および第１１演算増幅回路４１ｂ，２３ｂによ
りゲインを大きく調整することができる。

【０１０２】上記の各実施の形態の信号再生回路は、Ｃ
Ｄ−ＲＯＭドライブ用半導体集積回路のＲＦアンプ部と
して用いることができ、以下その例について説明する。
図８は、上記の各実施の形態の信号再生回路をＲＦアン
プ部として用いるＣＤ−ＲＯＭドライブ用半導体集積回
路の構成を示すブロック図である。

【０１０３】図８に示す半導体集積回路２００は、ＲＦ
アンプ部２０１、ＤＳＰ（デジタルシグナルプロセッ
サ）２０２、ＤＡＣ（デジタル・アナログ変換器）２０
３、サーボ回路２０４、マイコン（マイクロコンピュー
タ）２０５、エラー訂正回路２０６およびＤＲＡＭ（ダ
イナミックランダムアクセスメモリ）２０７を含む。

【０１０４】半導体集積回路２００は、ＲＦアンプ部２
０１、ＤＳＰ２０２、ＤＡＣ２０３、サーボ回路２０
４、マイコン２０５、エラー訂正回路２０６およびＤＲ
ＡＭ２０７をＣＭＯＳ（Complementary Metal Oxide Se
miconductor ）プロセスにより集積化して１チップ化し
たＣＭＯＳ集積回路である。なお、ＤＲＡＭ２０７は、
コスト的な観点から、別チップとし、ＲＦアンプ部２０
１、ＤＳＰ２０２、ＤＡＣ２０３、サーボ回路２０４、
マイコン２０５およびエラー訂正回路２０６をＣＭＯＳ
集積回路として１チップ化し、これらを同一パッケージ
内に封止するようにしてもよい。

【０１０５】光ピックアップ２１０によりＣＤ−ＲＯＭ
ディスク上に記録されたデータがＲＦ信号に変換され、
ＲＦアンプ部２０１へ出力される。ＲＦアンプ部２０１
としては、例えば、図７に示す信号再生回路が用いら
れ、入力されたＲＦ信号から上記の処理によりフォーカ
スエラー信号、トラッキングエラー信号および再生信号
（ＥＦＭ信号）等を生成し、ＤＳＰ２０２へ出力する。
なお、ＲＦアンプ部２０１としては、図１等に示す他の
信号再生回路を用いてもよい。

【０１０６】ＤＳＰ２０２およびサーボ回路２０４は、
フォーカスエラー信号およびトラッキングエラー信号等
から光ピックアップ２１０を制御するための制御信号を
作成し、駆動回路２２０へ出力する。駆動回路２２０
は、入力された制御信号に応じて光ピックアップ２１０
内のアクチュエータを駆動し、良好なＲＦ信号を再生す
るように光ピックアップ２１０が制御される。

【０１０７】エラー訂正回路２０６は、ＤＲＡＭ２０７
を用いて再生データのエラー訂正を行い、音声信号を再
生する場合はＤＡＣ２０３により再生データをアナログ
信号へ変換して出力する。

【０１０８】マイコン２０５は、ドライブ全体の動作を
制御するシステムコントローラとして機能し、必要に応
じてＤＳＰ２０２等とデータ等を送受信し、ＣＤ−ＲＯ
Ｍドライブの種々の動作が実行される。

【０１０９】上記のように、図８に示す半導体集積回路
２００では、ＲＦアンプ部２０１として、回路の高速性
を維持しつつ、スライスレベルの調整機能を小規模の回
路面積で実現できる信号処理回路を用いているので、他
のブロックを含めてＣＭＯＳプロセスにより１チップ化
することにより、小型でかつ高性能なＣＤ−ＲＯＭ用の
１チップＣＭＯＳ集積回路を実現することができる。

【０１１０】なお、上記の各実施の形態にあっては、以
下の通り変更することも可能であり、その場合であって
も同様の作用効果を奏することができる。

【０１１１】（１）チャージポンプ回路７の出力側を、
抵抗Ｒ１を介して波形整形回路１０の非反転入力端子に
接続し、抵抗Ｒ１と波形整形回路１０の非反転入力端子
との間に積分キャパシタＣ１の正側電極を接続する。そ
して、第１演算増幅回路９の非反転入力端子には、基準
電圧Ｖｒｅｆを入力する。

【０１１２】（２）チャージポンプ回路７の出力側を、
抵抗Ｒ１を介して第２演算増幅回路１１，４１の非反転
入力端子に接続し、抵抗Ｒ１と第２演算増幅回路１１，
４１の非反転入力端子との間に積分キャパシタＣ１の正
側電極を接続する。そして、第１演算増幅回路９の非反
転入力端子には、基準電圧Ｖｒｅｆを入力する。

【０１１３】（３）ＲＦアンプ３を単一の演算増幅回路
から構成する。 （４）エラー検出またはエラー補正回路２４において、
以下の動作を行う。

【０１１４】（ａ）ピーク値が一定レベルより低くなっ
たことを検出してディスク面の傷と判定する。

【０１１５】（ｂ）ボトム値が一定レベルより高くなっ
たことを検出してミラー変調と判定する。

【０１１６】（ｃ）ピーク値とボトム値との差分値を用
いて、ＲＦアンプ３，３ａ〜３ｄまたはＲＦアンプ１
９，１９ａのゲインコントロールを行う。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による光ディスク用
の信号再生回路の構成を示す回路図である。

【図２】本発明の第２の実施の形態による光ディスク用
の信号再生回路の構成を示す回路図である。

【図３】本発明の第３の実施の形態による光ディスク用
の信号再生回路の構成を示す回路図である。

【図４】図３に示す信号再生回路とともに用いられる検
出器の構成を示す概略図である。

【図５】図３に示す信号再生回路とともに用いられるエ
ラー検出またはエラー補正回路の構成を示す回路図であ
る。

【図６】本発明の第４の実施の形態による光ディスク用
の信号再生回路の構成を示す回路図である。

【図７】本発明の第５の実施の形態による光ディスク用
の信号再生回路の構成を示す回路図である。

【図８】本発明の信号再生回路を含むＣＤ−ＲＯＭドラ
イブ用半導体集積回路の構成を示すブロック図である。

【図９】従来の光ディスク用の信号再生回路の構成を示
す回路図である。

【符号の説明】

１ ピックアップ回路 ２ レベルシフタ ３〜３ｄ，１９，１９ａ ＲＦアンプ ４ コンパレータ ５，６ インバータ ７ チャージポンプ回路 ８ チャージポンプ制御部 ９ 第１演算増幅回路 １０ 波形整形回路 １１，４１ 第２演算増幅回路 ２０ ピークホールド回路 ２１ ボトムホールド回路 ２２ 第３演算増幅回路 ２３ 第４演算増幅回路 ２３ａ 第１０演算増幅回路 ２３ｂ 第１１演算増幅回路 ２４ エラー検出または補正回路 ４１ａ 第８演算増幅回路 ４１ｂ 第９演算増幅回路 １００〜１０４ 信号再生回路 ２００ 半導体集積回路 ２０１ ＲＦアンプ部 ２０２ ＤＳＰ ２０３ ＤＡＣ ２０４ サーボ回路 ２０５ マイコン ２０６ エラー訂正回路 ２０７ ＤＲＡＭ Ｃ１ 積分キャパシタ Ｒ１ 抵抗

───────────────────────────────────────────────────── フロントページの続き (72)発明者 和田 淳 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5D044 AB05 BC03 CC04 FG02 FG06 5D090 AA01 BB02 CC04 DD03 EE14 5J022 AA01 AB02 BA05 BA06 CA01 CA10 CB04 CC02 CF01 CF02 CF03 CG01

Claims (13)

【特許請求の範囲】
1. 【請求項１】 入力された信号を増幅する増幅回路と、 前記増幅回路からの出力を第１基準値に基づいてデジタ
   ル信号に変換する変換回路と、 前記変換回路からのデジタル信号を積分して前記増幅回
   路の第２基準値としてフィードバックするフィードバッ
   ク回路とを備えることを特徴とする信号処理回路。
2. 【請求項２】 入力された信号を増幅する増幅回路と、 前記増幅回路からの出力を第１基準値に基づいてデジタ
   ル信号に変換する変換回路と、 前記増幅回路によって増幅される前の信号の直流成分を
   検出する検出回路とを備えることを特徴とする信号処理
   回路。
3. 【請求項３】 前記変換回路からのデジタル信号を積分
   して前記増幅回路の第２基準値としてフィードバックす
   るフィードバック回路をさらに備える請求項２記載の信
   号処理回路。
4. 【請求項４】 前記増幅回路は、前記入力された信号と
   前記第２基準値との差を増幅することを特徴とする請求
   項１または３記載の信号処理回路。
5. 【請求項５】 前記増幅回路は、入力側に位置する第１
   増幅回路と出力側に位置する第２増幅回路との少なくと
   も２段の増幅回路を含むことを特徴とする請求項４記載
   の信号処理回路。
6. 【請求項６】 前記増幅回路の少なくとも一部は、完全
   差動型増幅回路を含み、 前記完全差動型増幅回路の一方の出力は、前記第１基準
   値として前記変換回路へ入力されることを特徴とする請
   求項４記載の信号処理回路。
7. 【請求項７】 前記フィードバック回路は、前記変換回
   路からのデジタル信号を積分して前記第１増幅回路にフ
   ィードバックすることを特徴とする請求項５記載の信号
   処理回路。
8. 【請求項８】 前記フィードバック回路は、 積分キャパシタと、 前記変換回路からのデジタル信号のレベルに応じて前記
   積分キャパシタを充放電させる充放電回路とを含むこと
   を特徴とする請求項４記載の信号処理回路。
9. 【請求項９】 前記検出回路は、前記増幅回路によって
   増幅される前の信号のピーク値を検出してホールドする
   ピークホールド回路と前記増幅回路によって増幅される
   前の信号のボトム値を検出してホールドするボトムホー
   ルド回路との少なくとも一方を含むことを特徴とする請
   求項２記載の信号処理回路。
10. 【請求項１０】 前記検出回路は、 入力側に位置する第１検出用増幅回路と出力側に位置す
    る第２検出用増幅回路との少なくとも２段の検出用増幅
    回路と、 前記第２検出用増幅回路の出力信号のピーク値を検出し
    てホールドするピークホールド回路と、 前記第２検出用増幅回路の出力信号のボトム値を検出し
    てホールドするボトムホールド回路とを含むことを特徴
    とする請求項２記載の信号処理回路。
11. 【請求項１１】 前記検出回路は、 入力側に位置する第１検出用増幅回路と、 前記第１検出用増幅回路の出力信号を増幅する第２検出
    用増幅回路と、 前記第２検出用増幅回路の出力信号を増幅する第３検出
    用増幅回路と、 前記第３検出用増幅回路の出力信号のピーク値を検出し
    てホールドするピークホールド回路と、 前記第３検出用増幅回路の出力信号のボトム値を検出し
    てホールドするボトムホールド回路とを含むことを特徴
    とする請求項２記載の信号処理回路。
12. 【請求項１２】 前記増幅回路は、 入力側に位置する第１増幅回路と、 前記第１増幅回路の出力信号の波形を整形する波形整形
    回路と、 前記波形整形回路の出力信号を増幅する第２増幅回路
    と、 出力側に位置し、前記第２増幅回路の出力信号を増幅す
    る第３増幅回路とを含み、 前記第２および第３増幅回路は、完全差動型増幅回路を
    含み、 前記第３増幅回路の一方の出力は、前記第１基準値とし
    て前記変換回路へ入力されることを特徴とする請求項４
    記載の信号処理回路。。
13. 【請求項１３】 光ピックアップからの出力信号を処理
    する請求項１〜１２のいずれかに記載の信号処理回路を
    備え、前記増幅回路は、光ピックアップからの出力信号
    を増幅し、前記信号処理回路と他の回路とがＣＭＯＳ集
    積回路により１チップ化して形成されることを特徴とす
    る半導体集積回路。