JP2001296145A - アブソリュートエンコーダ - Google Patents

Abstract

(57)【要約】 【課題】 従来のアブソリュートエンコーダでは、符号
パターンの読み取り誤り検出のための回路や処理が煩雑
になってしまうという問題点があったが、本発明では、
簡便な構成により確実に読み取り誤りを検出できるアブ
ソリュートエンコーダを提供する。 【解決手段】 ｎビットのパターンが絶対位置データに
対応する符号パターンが表された符号板１の当該パター
ンから冗長パターンｋビットを含む一部をパターン検出
部２１が読み取り、データ変換部２３が、これらｎ＋ｋ
ビット中からｎビットを順次シフトしながら抽出して絶
対位置データを演算し、誤り検出部２２が当該シフトし
つつ演算された各絶対位置データが連続しているか否か
により読み取り誤りが発生しているか否かを検出するア
ブソリュートエンコーダである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直線駆動される対
象物の位置を検出するアブソリュートエンコーダに係
り、特に位置検出誤りを防止するための改良に関する。

【０００２】

【従来の技術】従来、図１に示すようなＭ系列等の符号
パターンに相当する光学格子を検出パターンとして形成
した符号板１を用いて絶対位置を検出する光学式リニア
エンコーダが広く知られている。この光学式リニアエン
コーダは、工作機械、三次元測定器、投影機、顕微鏡な
どの測長装置として利用されている。

【０００３】具体的に、従来の光学式リニアエンコーダ
の一種であるアブソリュートエンコーダは、図１に示す
ように、ｎ次のＭ系列符号パターン等を必要な周期に変
換し、相当する光学格子を透明なガラス板上に形成した
符号板１と、この符号板１に対してその長手方向に平行
移動可能に配置された位置検出ユニット１０とから基本
的に構成されている。

【０００４】この位置検出ユニット１０は、発光素子２
とコリメータレンズ３とから主として構成され符号板１
に平行光を照射して反射させ、その反射光を照射させる
光照射手段と、符号板１を反射した平行光を受光するラ
インセンサ４とを備えている。

【０００５】発光素子２から照射される光はコリメータ
レンズ３により平行光にコリメートされ、符号板１に照
射される。位置検出ユニット１０を符号板１に対して相
対的に移動させると、符号板１で反射される光信号はそ
の移動に伴って明暗の周期を繰り返す。このようにして
生じた光信号はラインセンサ４により検出され、離散的
な階段状の信号となって出力される。

【０００６】ラインセンサ４が出力するｎ次Ｍ系列等の
ｎビットの符号パターンに相当する離散信号は、ｎビッ
トのビットパターンにディジタル符号化され、あらかじ
め対応づけられた絶対位置データに変換される。この絶
対位置データは、例えばｎ次のＭ系列符号パターンで、
「０」の連続する部分に「０」を１個余分に追加した２
ｎビットの符号系列においては、１ビットずつシフトさ
せていった各ｎビットのＭ系列パターンに対して、
「０」から２ｎ−１までの連続した１０進数の値として
あらかじめ対応付けられている。このような対応付けか
ら得られる絶対位置データを、相当する位置信号に変換
することにより符号板１上の位置検出ユニット１０の絶
対位置を求めることができるようになっている。

【０００７】符号板１には、所定周期で繰り返される符
号系列を表すパターンが光学格子として形成されてい
る。この符号系列を得るには、例えば必要とする周期よ
りも大きな周期のｎ次のＭ系列パターンを途中削除して
繋ぎあわせるか、２ｎ−１ビットの符号列の「０」が連
続する部分に「０」を１つ挿入して、すべて「０」から
なるｎビットのパターンを１つ追加して、２ｎビットの
符号列とする方法等が知られている。

【０００８】前記検出方式において、ラインセンサ４が
符号板１上のｎビット符号パターンを読み誤ることによ
り、誤った絶対位置データが出力されてしまう問題があ
る。これに対しては、ｋビットの冗長ビットを含むｎ＋
ｋビットの符号パターンを位置検出周期毎にラインセン
サ４で読み取ることとし、符号板1に形成した符号パタ
ーンの生成規則に基づいて生成できる検査用多項式を複
数用いることにより、読み取った符号パターンの検査結
果を加算することで、読み取り誤りが発生したビット位
置を検出する事が従来技術により可能である。例えば、
「０００１００１１０１０１１１１」の１５の符号から
なる４次のＭ系列パターンに対しては、ｎ＝４、ｋ＝３
とすると、たとえば次の［数１］で表される３つの検査
用多項式を用いる。Ｍ系列パターン中で連続する７桁の
ビットパターン（便宜上ａ〜ｇとする）において、１ビ
ット読み誤った場合の検査式（１），（２），（３）の
値を次の［表１］に示す。

【０００９】

【数１】X⁰ + X³ + X⁴ (1) X¹ + X⁴ + X⁵ (2) X² + X⁵ + X⁶ (3)

【表１】 ［表１］に示すように、検査式（１），（２）及び
（３）の値のすべてが「０」でない場合には、読み取ら
れたａ〜ｇまでの符号に最低１個の読取り誤りが発生し
たことが判定できる。したがって、７ビットの読取りパ
ターンについて、検査多項式の検査結果の排他的論理和
を取ることにより、ラインセンサの1ビットの読取り誤
りを検出できる。

【００１０】符号板１に形成された光学格子のパターン
を、ｎ次Ｍ系列パターンの「０」の連続する部分に
「０」を１ビット分追加して２ｎビット周期の符号系列
とした場合、検査用多項式を用いた従来の誤り検出方法
を適用すると、挿入した「０」を１個含むすべて「０」
のｎビットのパターンに対しては通常の誤り検出方法を
そのまま適用できないという問題があった。したがっ
て、この「０」を含むパターンを読み取った場合には検
査結果により読取り誤りが検出されていても誤り無しと
するか、その特定パターンの場合には検出された誤り情
報を出力しないなどの特別な誤り検出を行う必要があ
る。そのような従来の技術として例えば特開平9-280892
に開示されているものがある。

【００１１】

【発明が解決しようとする課題】しかしながら、上記従
来のリニアエンコーダでは、複雑な誤り検出を行うの
で、回路構成が複雑化するという問題点があった。

【００１２】本発明は、上記実状に鑑みなされたもの
で、簡便な構成により、パターンの読み取り誤りを確実
に検出、訂正できるアブソリュートエンコーダを提供す
ることを目的とする。

【００１３】

【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、絶対位置データに
対応付けられた符号ビット系列をパターンとして表した
符号板と、前記符号板上のパターンに沿って相対移動
し、移動位置において、前記パターンの一部を読み取る
パターン読取部を含むパターン検出部と、前記パターン
検出部が読み取ったパターンの一部に基づいて絶対位置
データを演算して出力するデータ変換部と、を備えたア
ブソリュートエンコーダにおいて、前記パターン検出部
のパターン読取部は、絶対位置データの演算に必要なパ
ターン長に加え、それに隣接するパターン部分を冗長パ
ターンとして読み取り、前記パターン検出部が読み取っ
た冗長パターンにより、演算した絶対位置データに誤り
があるか否かを判定する判定部を含むことを特徴として
いる。

【００１４】また、上記従来例の問題点を解決するため
の請求項２記載の発明は、請求項１に記載のアブソリュ
ートエンコーダにおいて、前記符号板に表された符号ビ
ット系列は、所定の系列生成ルールに従って生成された
符号ビット系列の一部にビットを挿入し、または前記生
成された符号ビット系列の一部を削除した不連続部分を
有する符号ビット系列であり、前記判定部は、前記パタ
ーン検出部が読み取ったｋビットの冗長パターンを含む
パターンの一部から一続きの絶対位置データの演算に必
要なパターン長ｎビットのパターンを順次抽出し、当該
抽出したｎビットのパターンに対応する絶対位置データ
が連続的に変化するか否かによって、前記データ変換部
が演算する絶対位置データが誤りであるか否かを判定す
ることを特徴としている。

【００１５】上記従来例の問題点を解決するための請求
項３記載の発明は、請求項２に記載のアブソリュートエ
ンコーダにおいて、前記判定部は、冗長パターンに含ま
れる符号を順次処理し、誤りがあると判定すると、直ち
に誤りを報知することを特徴としている。

【００１６】また、上記従来例の問題点を解決するため
の請求項４記載の発明は、請求項１又は２に記載のアブ
ソリュートエンコーダにおいて、前記パターン検出部が
読み取った冗長パターンを誤り訂正符号として、前記演
算した絶対位置データに含まれる所定ビットまでの誤り
を訂正し、当該訂正後の絶対位置データを出力する誤り
訂正部を含み、前記判定部が演算した絶対位置データに
誤りがある場合に、前記所定ビットを超えるビット数の
誤りがあるか否かを判断して、所定ビットを超えるビッ
ト数の誤りがあった場合に、前記訂正後の絶対位置デー
タに誤りがあると判定することを特徴としている。

【００１７】すなわち、例えばｎ次のＭ系列パターンに
相当する光学格子が形成された符号板から、誤り検出の
ための冗長なｋビットを余分に付加したｎ＋ｋビットの
符号列に相当するＭ系列パターンを読み取る。ここでの
冗長ビット長ｋは、適用する符号系列の生成規則から生
成可能な検査用多項式によりｍビットの誤り検出及び訂
正に必要な長さに決定される。そして、読み取ったパタ
ーンに対して、ｍビットの誤り検出と訂正が可能な検査
多項式を一つ以上用いて、所定の誤り訂正可能ビット長
であるｍビットの読取り誤り位置を検出し、誤りビット
の訂正も行う。ここで、誤りが検出されて誤りビットを
訂正した場合と検出されなかった場合のいずれにも、読
み取った元の符号パターンにｍ＋１ビット以上の読取り
誤りが発生している可能性があるので、さらにｍ＋１ビ
ット以上の誤り検出を行う。ここで、先に検査多項式に
よるｍビットの誤り検出、訂正を行ったにも関わらず、
ｍ＋１ビット以上の誤りが検出された場合には、読み取
った元のパターンにｍ＋１ビット以上の同時誤りが生じ
ているものとし、読取り誤りである旨を報知する。ま
た、ｍ＋１ビット以上の誤り検出を行っても誤りが検知
されなかった場合には、読取ったパターンに誤りが無か
ったか、ｍビット以下の誤りが検出されて訂正された場
合なので、元の、あるいはｍビット誤りが訂正された符
号パターンを絶対位置データに換算して出力する。

【００１８】上記従来例の問題点を解決するための請求
項５記載の発明は、請求項１から４のいずれかに記載の
アブソリュートエンコーダにおいて、さらに、冗長パタ
ーンにより誤りがあると判定された場合には、前記デー
タ変換部が出力する絶対位置データを破棄し、前記パタ
ーン検出部に再読みとりを指示する手段を含む、ことを
特徴としている。

【００１９】上記従来例の問題点を解決するための請求
項６記載の発明は、請求項１から５のいずれかに記載の
アブソリュートエンコーダにおいて、前記符号板に表さ
れた符号ビット系列は、Ｍ系列符号であることを特徴と
している。

【００２０】

【発明の実施の形態】以下、本発明の好適な第１の実施
の形態について、１０次のＭ系列符号パターンを形成し
た符号板１を用い、冗長ビット長ｋ＝３とした場合を例
として、図面を参照しつつ説明する。尚、同様の構成と
なる部分については、同一の符号を付している。

【００２１】本発明の実施の形態に係るアブソリュート
エンコーダは、図１に示した従来のものと同様の構成を
とるものであるが、パターン読み取り部としてのライン
センサ４と、ラインセンサ４により読み取られた符号の
処理とが異なる。すなわち、本実施の形態のアブソリュ
ートエンコーダは、図２に示すように、ラインセンサ４
を含んでなるパターン検出部２１と、誤り検出部２２
と、データ変換部２３と、信号出力部２４と、制御部３
０とから構成されている。

【００２２】符号板１には、具体的に図３のような
「０」または「１」からなるビット列がパターンとして
記録されている。以下の説明では簡単のため、パターン
の代わりにこのビット列を用いて説明する。ラインセン
サ４は、符号板１に沿って相対移動し、移動位置での符
号板１上に表されたパターンのうち、絶対位置の検出に
必要な符号長に相当するｎビット分のパターンととも
に、その外側に隣接する符号（冗長パターン）ｋ＝３ビ
ット分を読み取る。

【００２３】すなわち、ここでは１０次のＭ系列符号パ
ターンを用いた場合を例として説明しているので、図３
の点線により示したｎ＝１０ビット分のビット列を読み
取れば、絶対位置は検出できるのであるが、本実施の形
態のラインセンサ４において特徴的なことは、このｎ＝
１０ビットの少なくとも一方外側のビット列をｋビット
分だけ読み取ることである。

【００２４】具体的には、図４に示すように、本実施の
形態では、パターン検出部２１のラインセンサ４は、図
３に示した点線部分の図面上左側２ビット分と、右側１
ビット分の合計ｋ＝３ビットを冗長パターンとして読み
取り、パターン検出部２１が、このラインセンサ４で読
み取ったｎ＋ｋビットのパターンをビット列に変換して
出力する。尚、後の説明の便利のため、この図４のｎ＋
ｋビットのパターン（１３ビットのパターン）の各ビッ
トを先頭から順に「第１ビット」から「第１３ビット」
と呼ぶ。

【００２５】データ変換部２３は、パターン検出部２１
が出力するビット列に基づいて絶対位置データを演算し
て出力する。誤り検出部２２は、データ変換部２３が出
力する絶対位置データに基づいてラインセンサ４の読み
取り誤りを判定し、誤りがなければ、データ変換部２３
で得られた絶対位置データを信号出力部２４に出力す
る。また、誤りがあれば、パターン検出部２１に再度読
み取りを指示する信号を出力する。信号出力部２４は、
絶対位置データの入力を受けて、当該絶対位置データに
対応する位置信号を生成して、制御装置３０に出力す
る。

【００２６】ここでデータ変換部２３は、第１から第１
０ビットまでのビット列と、第２から第１１ビットまで
のビット列と、第３から第１２ビットまでのビット列
と、第４から第１３までのビット列との各々に基づいて
絶対位置データを演算し、誤り検出部２２は、各々のビ
ット列から得られる絶対値データが連続しているか否か
により、読み取り誤りが発生したか否かを判定する。

【００２７】以下、本発明の実施の形態に係るアブソリ
ュートエンコーダの動作について、具体的に図３に示し
たビット列を読み取る場合を例として説明する。パター
ン検出部２１のラインセンサ４がこのパターンが表され
た符号板１を読み取るときに、図５に示すように、第５
ビット、第８ビット、第１０ビットの３カ所で読み取り
誤りが発生したと仮定すると、パターン検出部２１は、
本来、「０００１００１００１００１」と読み取られる
べきビット列を「０００１１０１１００００１」として
出力する。

【００２８】すると、データ変換部２３が、このパター
ン検出部２１が出力するビット列に基づいて、まず、本
来用いるべきｎビット分として、第３ビットから第１２
ビットまでの「０１１０１１００００」の部分を用いて
絶対位置データを演算する。ここで、第５，第８，第１
０の各ビットに誤りが含まれているので、このビット列
からは正しい絶対位置データが演算されない。一例とし
てここでは、上記ビットにより、十進数で「９３５」の
絶対位置データが演算されるものとする。

【００２９】次に、データ変換部２３は、図６に示すよ
うに、第２ビットから第１１ビットまでの１０ビット分
「００１１０１１０００」の部分（誤り検査用パター
ン）を用いて絶対位置データの演算を行う。この場合に
は、符号板１に対して位置検出ユニット１０が右に１ビ
ット分だけずれた位置にあるので、本来ならば「９３
５」に連続する「９３６」となるはずであるが、読み取
り誤りが含まれているために全く別の数値、たとえば十
進数で「４４７」が得られるようになる。誤り検出部２
２は、「９３５」と、「４４７」とを比較し、これらが
連続していないため、読み取り誤りが発生したと判断し
て、パターン検出部２１にパターンの再読みとりを指示
し、パターン検出部２１が再度、パターンの読み取りを
行うようになる。

【００３０】尚、読み取り誤りが発生していない場合に
は、これらの数値は連続することになるため、誤り検出
部２２は、第３ビットから第１２ビットまでのビット列
から得られる本来の絶対位置データを信号出力部２４に
出力する。そして、信号出力部２４が、当該絶対位置デ
ータに対応する位置信号を生成し、制御装置３０に出力
する。

【００３１】また、従来例と同様に、Ｍ系列符号の一部
（「０」がｎ個並んだ位置）に無効なビット（余計な
「０」）を追加したり、Ｍ系列符号の一部を削除して不
連続部分を生成し、これを符号板１に表している場合に
は、読み取り誤りの結果、たとえば、第３ビットから第
１２ビットまでのビット列から演算される絶対位置デー
タ（本来の絶対位置データ）と、第２ビットから第１１
ビットまでのビット列（誤り検査用パターン）から演算
される絶対位置データとが連続してしまう可能性が否定
できない。この場合には、誤り検出部２２は、図７に示
すようなデータ変換部２３が第４ビットから第１３ビッ
トまでのビット列に基づいて演算した絶対位置データ
や、第１ビットから第１０ビットまでのビット列に基づ
いて演算した絶対位置データ等を用い、これらすべての
絶対位置データが連続している場合にのみ、誤りなしと
して、データ変換部２３から入力される本来の絶対位置
データを信号出力部２４にそのまま出力する。

【００３２】さらに、ここでは、読み取られたビット列
を１ビットずつシフトしたビット列が連続するか否かに
より、読み取り誤りが発生したか否かを判定している
が、ｍビットずつシフトして、絶対位置データが「ｍ」
だけずれて連続しているか否かを検出することとしても
かまわない。また、左右双方にシフトする場合には、シ
フト量が異なってもよい。

【００３３】さらに、誤り検出部２２は、カウンタを備
え、読み取り誤りが発生したことを検知してパターン検
出部２１に対し再読み取りを指示したときに当該カウン
タをインクリメントし、所定の値に当該カウンタが達し
たときには（読み取り誤りが繰り返し発生する場合に
は）、エラーを報知して処理を中断することとするのも
好適である。この繰り返しの回数は、制御装置３０の用
途やシステム全体の利用形態に依存して決定されるべき
であるので、ユーザが適宜設定可能としておくことが好
ましい。

【００３４】このように本実施の形態によれば、適用す
るＭ系列符号の次数が決まれば、当該Ｍ系列符号の性質
上、適切な冗長パターンのビット数を決定でき、検査多
項式を用いた既存の誤り訂正方式を適用する場合に比
べ、検出及び訂正できるビット数が限定されることがな
く、検査多項式の誤り検出能力を超えるようなラインセ
ンサの読み取り誤りに対しても対応できる。

【００３５】ここで、冗長パターンのビット数は、Ｍ系
列符号の性質上、読み取りの際の同時誤りビット数が多
いほど冗長パターンのビット数は少なくてもよくなるの
で、１ビットの誤りを想定して適切な冗長パターンのビ
ット数を定めることで確実性の高い誤り検出を行うこと
ができる。

【００３６】尚、ここまでの説明では、Ｍ系列符号を例
として説明したが、順序がランダムで絶対位置データを
対応付けるための全ての符号語が一意となれば（すなわ
ちＭ系列と同様の性質を備えていれば）他の符号系列を
用いても構わない。

【００３７】次に、本発明の第２の実施の形態に係るア
ブソリュートエンコーダについて図面を参照しながら説
明する。本実施の形態のアブソリュートエンコーダは、
図８に示すように、ラインセンサ４を含んでなるパター
ン検出部２１と、誤り訂正部２５と、データ処理部２６
と、データ変換部２３と、信号出力部２４と、制御装置
３０とから構成されている。尚、第１の実施の形態と同
様のものについては同じ符号を付して詳細な説明を省略
する。また以下では、１０次（ｎ＝１０）のＭ系列符号
を表すパターンが符号板１上に形成され、冗長ビットの
長さｋ＝１０、誤り訂正可能なビット長ｍ＝１とした場
合を例として説明する。

【００３８】本実施の形態のアブソリュートエンコーダ
では、ｎ＝１０、ｋ＝１０であるので、パターン検出部
２１は図９に示すように、点線部分の図面上右側１０ビ
ット分(ｋ＝１０)ビットを冗長パターンとして読み取
り、パターン検出部２１が、このラインセンサ４で読み
取ったｎ＋ｋビットのパターンをビット列に変換して出
力する。尚、説明の便宜上、この図９のｎ＋ｋビットの
パターン（２０ビットのパターン）の各ビットを先頭か
ら順に「第０ビット」から「第１９ビット」と呼ぶ。

【００３９】そして、位置検出ユニットは図１０に示す
処理を開始し、誤り訂正部２５がＭ系列の生成規則から
各次数毎に定まる検査多項式を用いて、読み取ったパタ
ーンに誤りが含まれているか否かを検査する（Ｓ１）。
ここで、１０次のＭ系列パターンに対して、１ビットの
誤り検出を行うための検査多項式は、一例として次式で
与えられる。

【００４０】

【数２】 Ｘ⁰⁺ⁱ + Ｘ⁷⁺ⁱ + Ｘ¹⁰⁺ⁱ （i= ０，１，２，… ，k-１） （４） なお、１０次のＭ系列パターンに対して、１ビットの誤
り検出を行うには冗長ビットが最低７ビット必要であ
り、ここではさらに訂正も行うために、冗長ビット長を
１０ビットとしている。（４）式により、読み取ったビ
ット列中の該当ビットの値（「０」または「１」）を加算す
る（２を法とする）ことで、読取り誤りが発生したか否
かを検出する。図９に示した元の読取りパターンで１ビ
ットの読取り誤りが発生した場合の検査式（４）の値を
次の表に示す。

【００４１】

【表２】 そして、ｍビット以下の誤りが検出されたか否かが調べ
られ（Ｓ２）、ｍビット以下の誤りが検出される場合
（Ｙｅｓの場合）、つまり例えば図９に示した符号パタ
ーンが、ラインセンサ４の読み取り誤りによって、図１
１に示すように第７ビットが１ビット誤ってｍビット誤
り訂正部に転送されたものとすると、（４）の検査式を
用いた［表２］の結果より、ｉ＝０，７の場合の検査式
である次式、

【数３】Ｘ⁰ +Ｘ⁷ +Ｘ¹⁰ （５） Ｘ⁷ +Ｘ¹⁴+Ｘ¹⁷ （６） の値が「１」となり、ｉが０から９までの各検査式の値
の組合せが、誤ったビット位置毎に一意に対応付けられ
る。ここでは、それぞれの検査式の結果をそれぞれ二進
数の各桁と見立てて１０進数の値に変換して識別値と
し、その値と誤ったビット位置とを関連づけている。し
たがって、図１１のような読取り誤りが発生した場合に
は検査式の各値を二進数の各桁と見立てた場合、誤り訂
正部２５では検査結果として二進数の「１００００００
１００」に対応する「２５８」が算出され、読取り誤りの
発生とともに、誤ったビット位置が第７ビットであるこ
とが検出される。

【００４２】そして誤り訂正部２５は、誤ったとして検
出された位置のビットを反転する（Ｓ３）。具体的に図
１１の第７ビットを反転して、全体のビットパターンを
図９に示した「１００１１０１１０１１０１０１１１１
１００」に訂正し、データ処理部２６に出力する。この
場合、発生した１ビットの読取り誤りが検出、訂正され
たので、後に説明するデータ処理部２６において、検
出、訂正後の符号パターンから更に誤りが検出されるこ
とはない。

【００４３】また、処理Ｓ２において、誤りがないとし
て検出された場合には（Ｎｏの場合）、ビットの反転を
行うことなく、そのままデータ処理部２６での処理に移
行する。

【００４４】一方、図９に示すパターンを読み違えた場
合に、処理Ｓ２では１ビットのみが誤りであって訂正可
能と判断されるにも関わらず、実際には複数のビットが
誤っているということもあり得る。そのような場合と
は、例えば、ラインセンサ４の読み取り誤りにより、図
９のパターンのうち、図１２に示すように、第０、７、
１６ビットの３ビットが誤って読み取られ、ｍビット誤
り訂正部２５に出力される場合がある。このとき（４）
の検査式を用いた［表２］の結果より、ｉ＝６、９の場
合の検査式、

【数４】Ｘ⁶ + Ｘ¹³ + Ｘ¹⁶ （７） Ｘ⁹ + Ｘ¹⁶ + Ｘ¹⁹ （８） の値が１となり、検査結果により誤ったビット位置が第
１６ビットの１ビットと検出され、第０、７ビットの誤
りが正しく検出されない。この場合には、第１６ビット
のみが反転されて、図１３に示すような符号に訂正され
てデータ処理部２６に出力されることとなる。これは、
検査多項式による誤り検出方式では、用いる検査多項式
の検出能力を超える読取り誤りが発生した場合に、検
出、訂正後の符号列にさらに誤りが含まれていないかど
うか判定できないことによるものである。

【００４５】データ処理部２６は、誤り訂正部２５から
入力される誤り訂正後のｎ＋ｋビットの符号（ただし、
誤り訂正部２５で誤りが検出されなかった場合には読み
取られた符号そのものになる）に対して、さらにｍ＋１
ビット以上の誤り検出を行う。具体的にこのデータ処理
部２６は、第１の実施の形態における誤り検出部２２と
同様に、読み取られたｎ＋ｋビットの符号パターンから
ｎビットを取り出して、そのｎビットに対しデータ変換
部２３で変換された位置を示す値を得ておき、さらに１
ビットずつずらしながらｎビットを取り出して連続して
いるか否かを比べることでｍ＋１ビット以上の誤りがあ
るか否か（誤り訂正によっても訂正不能であった誤りが
まだ含まれているか否か）を検出し（Ｓ４）、誤りが検
出されたかを判断して（Ｓ５）、誤りが検出されないな
らば（Ｎｏならば）、データ処理部２６は、図９の第０
〜第９ビットで表される本来の絶対位置データを信号出
力部２４に出力する。そして、信号出力部２４が、当該
絶対位置データに対応する位置信号を生成し、制御装置
３０に出力する。

【００４６】しかし、読み取りを誤った場合にも、たと
えば、第０ビットから第９ビットまでのビット列から演
算される絶対位置データ（本来の絶対位置データ）と、
第１ビットから第１０ビットまでのビット列（誤り検査
用パターン）から演算される絶対位置データとが連続し
てしまう可能性も否定できない。このため、データ処理
部２６は、さらにシフトした第２ビットから第１１ビッ
トまでのビット列に基づいて演算した絶対位置データ
や、第３ビットから第１２ビットまでのビット列に基づ
いて演算した絶対位置データ等を用い、複数の絶対位置
データが連続している場合にのみ、誤りがないとして、
データ変換部２３から入力される本来の絶対位置データ
を信号出力部２４に出力するようにしてもよい。

【００４７】また、処理Ｓ５において、誤りが検出され
たときには（Ｙｅｓならば）、誤りがあったことをアラ
ームとして報知し（Ｓ６）、パターン検出部２１に対
し、再読み取りを指示して（Ｓ７）、処理を終了する。

【００４８】尚、これら第１、第２の実施形態では、誤
り検出部２２又はデータ処理部２６が、読み取られたビ
ット列を１ビットずつシフトしたビット列が連続するか
否かにより、読み取り誤りが発生したか否かを判定して
いるが、ｊビットずつシフトして、絶対位置データが
「ｊ」だけずれて連続しているか否かを検出することと
してもかまわない。また、左右双方にシフトする場合に
は、左右それぞれにシフト量が異なってもよい。

【００４９】さらに、誤り検出部２２又はデータ処理部
２６は、カウンタを備え、読み取り誤りが発生したこと
を検知してパターン検出部２１に対し再読み取りを指示
したときに当該カウンタをインクリメントし、所定の値
に当該カウンタが達したときには（読み取り誤りが繰り
返し発生する場合には）、エラーを報知して処理を中断
することとするのも好適である。この繰り返しの回数
は、制御装置３０の用途やシステム全体の利用形態に依
存して決定されるべきであるので、ユーザが適宜設定可
能としておくことが好ましい。

【００５０】さらに、ここまでの説明では、Ｍ系列符号
を例として説明したが、順序がランダムで絶対位置デー
タを対応付けるための全ての符号語が一意となれば（す
なわちＭ系列と同様の性質を備えていれば）他の符号系
列を用いても構わない。

【００５１】さらに、ここまでの説明では、適用する検
査多項式として１ビットの誤り検出訂正が可能な（４）
式を１０個用いた例として説明したが、本発明の要旨を
逸脱しない範囲において、他の検査多項式を何個用いて
も構わない。

【００５２】また、第２の実施の形態では、誤り訂正部
２５において、符号系列の生成規則より定まる検査多項
式を用いた誤り検出・訂正処理を行っている。ここで、
適用する符号系列が例えばＭ系列であって、２のｎ乗−
１ビットの符号列の、０が連続する部分に０を１個挿入
して、オール０のｎビットのパターンを１個追加する方
法等により、生成規則を崩した符号系列には、検査多項
式の対応不可能なパターンが含まれる。したがって、そ
のような符号系列に本発明を適用する場合、ラインセン
サ４による不連続部の読取り時においては、読取りパタ
ーンに含まれる誤りビット数がｍビット以下の場合に
も、誤り訂正部２５により完全な誤り検出を行うのは不
可能となるが、そのような場合にもデータ処理部２６に
おけるｍ＋１ビット誤り検出処理によって、不連続部を
含む読取りパターンに含まれる誤りビットを検出するこ
とが可能である。

【００５３】このように本実施の形態によれば、適用す
るＭ系列符号の次数が決まれば、当該Ｍ系列符号の性質
上、適切な冗長パターンのビット数を決定でき、検査多
項式を用いた既存の誤り訂正方式を適用する場合に比
べ、検出できるビット数が限定されることがなく、検査
多項式の誤り検出能力を超えるようなラインセンサの読
み取り誤りに対しても対応できる。

【００５４】ここで、冗長パターンのビット数は、Ｍ系
列符号の性質上、読み取りの際の同時誤りビット数が多
いほど冗長パターンのビット数は少なくてもよくなるの
で、１ビットの誤りを想定して適切な冗長パターンのビ
ット数を定めることで確実性の高い誤り検出を行うこと
ができる。ただし、冗長ビット数に関しては、前記ｍビ
ット誤り検出訂正部４３の処理でｍビットの誤り検出訂
正の必要なビット数以上に決定する必要がある。

【００５５】さらに、第２の実施の形態のように、誤り
訂正を行うこととすれば、符号板１の汚れ又は軽微な損
傷によるパターンの欠落などに起因して、ラインセンサ
４が読み取り誤りを起こしたり、あるいはラインセンサ
４の出力波形の歪みに起因するＭ系列等のビット列への
符号化誤りが特定箇所で頻繁に起こるような場合にも、
検査多項式による誤り検出訂正によってｍビットの読取
り誤りまでは訂正可能となるため、そのような場合に
も、符号板１の清掃又は交換などの対処が不要となり、
アブソリュートエンコーダのメンテナンスにかかる労力
及びコストを低減することができる。

【００５６】さらに、検査多項式の誤り訂正能力を超え
るｍ＋１ビット以上の誤りビットが発生した場合には、
検査多項式を用いた誤り検出方式では、発生した誤りビ
ットの内のｍビット分しか検出訂正されないため、誤り
検出訂正後の符号パターンに誤りビットが残っている可
能性があり、そのままでは検出パターンを位置データと
して適用できない。しかしながら、第２の実施の形態に
よれば、検査用多項式によるｍビットの誤り検出訂正を
行った後、位置情報用パターンと誤り検査用パターンの
それぞれに対応する絶対位置データを順次比較する方法
を用いて、元の検出パターンに検査多項式の誤り検出訂
正能力を超えるｍ＋１ビット以上の誤りが含まれている
か否か検査を行うように構成したので、位置データの信
頼性を高めることができる。

【００５７】また、第１、第２の実施の形態によれば、
Ｍ系列等の符号生成規則に基づいて生成できる検査用多
項式及び、冗長ビットを含む検出パターンから演算され
る絶対位置データの連続性によって読み取り誤りを検出
するので、Ｍ系列で次数の異なる場合など、適用する検
出パターンの周期によらず、任意周期の検出パターンに
対して同様の構成により適用することができる。

【００５８】

【発明の効果】本発明によれば、符号系列のパターンを
用いたリニアエンコーダにおいて、誤り検出用の冗長ビ
ットを含めたパターンを読み取り、この冗長ビットに基
づいて読み取り誤りを検出するので、簡便な構成によ
り、確実に読み取り誤りを検出できる。

【００５９】また、本発明では、読み取ったパターンを
順次シフトした場合に、各シフト後のパターンから演算
される絶対位置データの連続性によって読み取り誤りを
検出するので、簡便な構成により、確実に読み取り誤り
を検出できる。また、これにより、１ビットの誤りのみ
ならず、複数ビットの誤りをも確実に検出できる。

【００６０】さらに本発明によれば、読取りの同時誤り
ビット数が多くなるほど誤り検出のために読取る冗長ビ
ット数が少なくて済むため、１ビットの読取り誤りを想
定して最適な冗長パターンのビット数を決めれば検出可
能なビット数が制限されることがなく、読取りの同時誤
りビット数に関わらず確実に読取り誤りを検出できる。

【００６１】さらに本発明によれば、冗長ビットを誤り
訂正符号として用いる第１の検査訂正法によって所定ビ
ット数までの読み取り誤りを訂正し、さらに所定ビット
数を超える読み取り誤りを検出可能な第２の検査法によ
って所定ビット数を超える読み取り誤りを検出するよう
にしたので、所定ビット数以下の誤りを訂正可能にする
とともに、第１検査訂正法により検出不能であった所定
ビット数を超える誤りが第２の検査法によって見いださ
れたときには、これを誤りとして扱うことで、簡便な構
成により、位置検出の誤りを確実に検出・訂正できる。

【図面の簡単な説明】

【図１】 アブソリュートエンコーダの一例を表す説明
図である。

【図２】 本発明の第１の実施の形態に係るアブソリュ
ートエンコーダを表す構成ブロック図である。

【図３】 符号板１に表されたビット列の一部の一例を
表す説明図である。

【図４】 ラインセンサ４により読み取られるビット列
の一例を表す説明図である。

【図５】 データ変換部２３により処理されるビット列
の一例を表す説明図である。

【図６】 データ変換部２３により処理されるビット列
の一例を表す説明図である。

【図７】 データ変換部２３により処理されるビット列
の一例を表す説明図である。

【図８】 本発明の第２の実施の形態に係るアブソリュ
ートエンコーダを表す構成ブロック図である。

【図９】 ラインセンサ４により読み取られるビット列
の一例を表す説明図である。

【図１０】 本発明の第２の実施の形態に係るアブソリ
ュートエンコーダの動作を示すフローチャート図であ
る。

【図１１】 ラインセンサ４により読み取られるビット
列の一例を表す説明図である。

【図１２】 ラインセンサ４により読み取られるビット
列の一例を表す説明図である。

【図１３】 ラインセンサ４により読み取られるビット
列の一例を表す説明図である。

【符号の説明】

１ 符号板、２ 発光素子、３ コリメータレンズ、４
ラインセンサ、１０位置検出ユニット、２１ パター
ン検出部、２２ 誤り検出部、２３ データ変換部、２
４ 信号出力部、２５ 誤り訂正部、２６ データ処理
部、３０ 制御装置。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2F077 AA09 CC02 NN05 NN28 PP19 QQ15 RR03 RR17 RR23 2F103 BA18 CA01 CA03 CA06 DA06 DA12 EA15 EB03 EB14 EB32 EC03

Claims (7)

【特許請求の範囲】
1. 【請求項１】 絶対位置データに対応付けられた符号ビ
   ット系列をパターンとして表した符号板と、 前記符号板上のパターンに沿って相対移動し、移動位置
   において、前記パターンの一部を読み取るパターン読取
   部を含むパターン検出部と、 前記パターン検出部が読み取ったパターンの一部に基づ
   いて絶対位置データを演算して出力するデータ変換部
   と、を備えたアブソリュートエンコーダにおいて、 前記パターン検出部のパターン読取部は、絶対位置デー
   タの演算に必要なパターン長に加え、それに隣接するパ
   ターン部分を冗長パターンとして読み取り、前記データ
   変換部は、前記パターン読取部が読み取ったパターンを
   もとに演算した複数の絶対位置データを用いて、前記パ
   ターン検出部が読み取ったパターンに誤りがあるか否か
   を判定する判定部を含むことを特徴とするアブソリュー
   トエンコーダ。
2. 【請求項２】 請求項１に記載のアブソリュートエンコ
   ーダにおいて、前記符号板に表された符号ビット系列
   は、所定の系列生成ルールに従って生成された符号ビッ
   ト系列の一部にビットを挿入し、または前記生成された
   符号ビット系列の一部を削除した不連続部分を有する符
   号ビット系列であり、 前記判定部は、前記パターン検出部が読み取ったｋビッ
   トの冗長パターンを含むパターンの一部から一続きの絶
   対位置データの演算に必要なパターン長ｎビットのパタ
   ーンを順次抽出し、当該抽出したｎビットのパターンに
   対応する絶対位置データが連続的に変化するか否かによ
   って、前記パターン読取部が読み取ったパターンに誤り
   があるか否かを判定することを特徴とするアブソリュー
   トエンコーダ。
3. 【請求項３】 請求項２に記載のアブソリュートエンコ
   ーダにおいて、前記判定部は、冗長パターンに含まれる
   符号を順次処理し、誤りがあると判定すると、直ちに誤
   りを報知することを特徴とするアブソリュートエンコー
   ダ。
4. 【請求項４】 請求項１又は２に記載のアブソリュート
   エンコーダにおいて、 前記パターン検出部が読み取った絶対位置データの演算
   に必要なｎビットのパターンとｋビットの冗長パターン
   を含むｎ＋ｋビットのパターンについて所定ビットまで
   の誤りの検出及び訂正を行い、ｎ＋ｋビットの訂正後パ
   ターンを出力する誤り訂正部と、前記訂正後パターンに
   基づいて演算した複数の絶対位置データを用いて、前記
   訂正後パターンに誤りがあると判定する判定部を有する
   ことを特徴とするアブソリュートエンコーダ。
5. 【請求項５】 請求項４に記載のアブソリュートエンコ
   ーダにおいて、前記誤り訂正部は、前記符号ビット系列
   の系列生成ルールから生成可能なｍ（＜ｎ＋ｋ）ビット
   の誤り検出訂正能力を有する検査多項式を一つ以上用い
   て、前記パターン検出部が読み取った冗長ビットを含む
   ｎ＋ｋビットのパターンにｍビット以下の誤りがあるか
   否かの判定を行い、誤りがあれば該当ビットを訂正して
   ｎ＋ｋビットの検出訂正後パターンを出力することを特
   徴とするアブソリュートエンコーダ。
6. 【請求項６】 請求項１から４のいずれかに記載のアブ
   ソリュートエンコーダにおいて、さらに、冗長パターン
   により誤りがあると判定された場合には、前記データ変
   換部が出力する絶対位置データを破棄し、前記パターン
   検出部に再読みとりを指示する手段を含む、ことを特徴
   とするアブソリュートエンコーダ。
7. 【請求項７】 請求項１から５のいずれかに記載のアブ
   ソリュートエンコーダにおいて、前記符号板に表された
   符号ビット系列は、Ｍ系列符号であることを特徴とする
   アブソリュートエンコーダ。