JP2001296145A5 - - Google Patents

Claims (7)

1. 絶対位置データに対応付けられた符号ビット系列をパターンとして表した符号板と、前記符号板上のパターンに沿って相対移動し、移動位置において、前記パターンの一部を読み取るパターン読取部を含むパターン検出部と、前記パターン検出部が読み取ったパターンの一部に基づいて絶対位置データを演算して出力するデータ変換部と、を備えたアブソリュートエンコーダにおいて、前記パターン検出部のパターン読取部は、絶対位置データの演算に必要なパターン長に加え、それに隣接するパターン部分を冗長パターンとして読み取り、前記データ変換部は、前記パターン読取部が読み取ったパターンをもとに演算した複数の絶対位置データを用いて、前記パターン検出部が読み取ったパターンに誤りがあるか否かを判定する判定部を含むことを特徴とするアブソリュートエンコーダ。
2. 請求項１に記載のアブソリュートエンコーダにおいて、前記符号板に表された符号ビット系列は、所定の系列生成ルールに従って生成された符号ビット系列の一部にビットを挿入し、または前記生成された符号ビット系列の一部を削除した不連続部分を有する符号ビット系列であり、前記判定部は、前記パターン検出部が読み取ったｋビットの冗長パターンを含むパターンの一部から一続きの絶対位置データの演算に必要なパターン長ｎビットのパターンを順次抽出し、当該抽出したｎビットのパターンに対応する絶対位置データが連続的に変化するか否かによって、前記パターン検出部が読み取ったパターンに誤りがあるか否かを判定することを特徴とするアブソリュートエンコーダ。
3. 請求項２に記載のアブソリュートエンコーダにおいて、前記判定部は、冗長パターンに含まれる符号を順次処理し、誤りがあると判定すると、直ちに誤りを報知することを特徴とするアブソリュートエンコーダ。
4. 請求項１又は２に記載のアブソリュートエンコーダにおいて、前記パターン検出部が読み取った絶対位置データの演算に必要なｎビットのパターンとｋビットの冗長パターンを含むｎ＋ｋビットのパターンについて所定ビットまでの誤りの検出及び訂正を行い、ｎ＋ｋビットの訂正後パターンを出力する誤り訂正部と、前記訂正後パターンに基づいて演算した複数の絶対位置データを用いて、前記訂正後パターンに誤りがあると判定する判定部を有することを特徴とするアブソリュートエンコーダ。
5. 請求項４に記載のアブソリュートエンコーダにおいて、前記誤り訂正部は、前記符号ビット系列の系列生成ルールから生成可能なｍ（＜ｎ＋ｋ）ビットの誤り検出訂正能力を有する検査多項式を一つ以上用いて、前記パターン検出部が読み取った冗長ビットを含むｎ＋ｋビットのパターンにｍビット以下の誤りがあるか否かの判定を行い、誤りがあれば該当ビットを訂正してｎ＋ｋビットの検出訂正後パターンを出力することを特徴とするアブソリュートエンコーダ。
6. 請求項１から４のいずれかに記載のアブソリュートエンコーダにおいて、さらに、冗長パターンにより誤りがあると判定された場合には、前記データ変換部が出力する絶対位置データを破棄し、前記パターン検出部に再読みとりを指示する手段を含む、ことを特徴とするアブソリュートエンコーダ。
7. 請求項１から５のいずれかに記載のアブソリュートエンコーダにおいて、前記符号板に表された符号ビット系列は、Ｍ系列符号であることを特徴とするアブソリュートエンコーダ。