JP2001287389A

JP2001287389A - 記録素子の駆動制御装置

Info

Publication number: JP2001287389A
Application number: JP2000108335A
Authority: JP
Inventors: Masataka Sakurai; 將貴櫻井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-04-10
Filing date: 2000-04-10
Publication date: 2001-10-16

Abstract

(57)【要約】（修正有）【課題】ダミーバンプ，ダミー回路、および、モニタ
回路が形成される部分の占有面積を比較的小とし、１チ
ップの集積回路の大きさの小型化を図ることができるこ
と。【解決手段】並列に複数配列される駆動回路部１４Ｉ
Ｃｉの両端部にそれぞれ、モニタ端子１６ｍを有したモ
ニタ回路１６が隣接して設けられるもの。本発明に係る
記録素子の駆動制御装置によれば、複数の駆動回路部の
うち駆動回路部の配列における両端部近傍にそれぞれ位
置する駆動回路部は、駆動制御信号形成部の導通特性を
表す信号をバンプを通じて選択的に送出するのでダミー
バンプおよびモニタ回路とが兼用されることとなり、ダ
ミーバンプ，ダミー回路、および、モニタ回路が形成さ
れる部分の占有面積を比較的小とし、１チップの集積回
路の大きさの小型化を図ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、選択的に記録動作
を行う記録素子の駆動制御装置に関する。

【０００２】

【従来の技術】一般に、プリンタにおいては、用紙等の
記録媒体の記録面に対して記録動作を行う記録ヘッドの
駆動制御を行う駆動制御装置を備えている。駆動制御装
置は、例えば、記録ヘッドに駆動制御信号を送出する駆
動回路部と、供給される記録動作制御データに基づいて
駆動回路部の動作制御を行う制御回路部とを含んで構成
されている。駆動回路部においては、記録ヘッドに応じ
て１チップの集積回路が複数個配列されて形成される場
合がある。１チップの集積回路においては、その出力端
子がバンプを利用したフリップチップ方式により例え
ば，インクジェット記録ヘッドにおける記録素子として
のピエゾ素子、または、ヒータに電気的に接続されるも
のがある。このようなバンプによる電気的な接続方法
は、例えば、熱硬化性の樹脂が用いられ約２００度程度
の加熱、および、圧着工程を含む一連の工程を経て行わ
れる。従って、その接続部は、接続される基材が熱膨張
した状態で固着した後、室温まで冷却されることとな
る。その際、接合される各基材の熱膨張率の差に起因し
た応力ひずみが各接続部に生じ、断線する虞がある。即
ち，組立て後、各接続部の信頼性が低下する虞がある。

【０００３】かかる場合においては、特に、駆動回路部
が１チップの集積回路により形成される場合，並列に複
数配列されたバンプのうち両端部近傍にそれぞれ位置す
るバンプが、その中間部分のバンプの応力ひずみに比し
て比較的大きな応力ひずみを有することとなる。

【０００４】そこで、１チップの集積回路においては、
並列に複数配列されたバンプのうち両端部近傍にそれぞ
れ位置するバンプを所謂、捨てバンプであるダミーバン
プとし、そのダミーバンプ相互間にあるバンプを専ら駆
動用に利用するものが提案されている。

【０００５】また、１チップ内に集積回路が複数個、並
列に配列される場合における両端部にそれぞれ位置する
集積回路は、その中間部分に配される集積回路と異な
り、その一方側にしか隣接した集積回路がないこととな
る。このように集積回路が複数個、並列に配列される場
合においては、隣接する集積回路の有無による浮遊容量
（寄生容量）の相違に起因した各集積回路内の電気的な
特性が異なる場合がある。このような各集積回路内の電
気的な特性の相違により、駆動される記録素子によって
記録媒体の記録面に形成される画像の品位に悪影響を及
ぼす虞がある。

【０００６】このような隣接する集積回路の有無による
弊害を防止するために互いに同一構造とされる集積回路
がダミー回路としてその配列の両端部にそれぞれ設けら
れる場合がある。

【０００７】さらに、記録媒体に形成される画像品位を
補正するために実装される集積回路における導通抵抗等
の特性を予め測定するための測定用のモニタ回路が同一
の１チップの集積回路上に設けられる場合がある。

【０００８】

【発明が解決しようとする課題】上述のようにダミーバ
ンプ，ダミー回路、および、モニタ回路が、それぞれ、
設けられる場合、１チップの集積回路上に互いに別個に
形成されるのでそれらの占有面積が大となり、その結
果、１チップの集積回路の大きさが大となり、１チップ
の集積回路の製造コストが嵩む要因となる。

【０００９】以上の問題点を考慮し、本発明は、選択的
に記録動作を行う記録素子の駆動制御装置であって、ダ
ミーバンプ，ダミー回路、および、モニタ回路が形成さ
れる部分の占有面積を比較的小とし、１チップの集積回
路の大きさの小型化を図ることができる記録素子の駆動
制御装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】上述の目的を達成するた
めに、本発明に係る記録素子の駆動制御装置は、記録素
子に電気的に接続されるバンプおよびバンプに電気的に
接続され記録素子にバンプを通じて駆動制御信号を形成
し送出する駆動制御信号形成部を記録素子に対応してそ
れぞれ有し、互いに並列に配される複数の駆動回路部
と、記録素子の制御データに基づいて記録素子に対して
の駆動制御信号を形成すべく駆動回路に動作を行わせる
制御回路部と、を備え、複数の駆動回路部のうち駆動回
路部の配列における両端部近傍にそれぞれ位置する駆動
回路部は、駆動制御信号形成部の導通特性を表す信号を
選択的に送出することを特徴とする。

【００１１】

【発明の実施の形態】図１は、本発明に係る記録素子の
駆動制御装置の第１の実施例を、それが適用された熱転
写型の記録ヘッドの一部とともに示す。

【００１２】図１に示される例が適用される熱転写型の
記録ヘッドのヒータ部１０には、例えば，複数のヒータ
１０ａｉ（ｉ＝１〜ｎ、ｎは整数）が所定の相互間隔で
設けられている。各ヒータ１０ａｉの一端側には、共通
の電源ラインＶａが電気的に接続されている。なお、ヒ
ータ部１０は、多数のヒータ群からなり、図１において
は、そのヒータ部１０の一部を示す。

【００１３】所定単位の各ヒータ１０ａｉの他端側は、
フリップチップ方式により、１チップの集積回路基板２
の出力端子部４ｇｉ（ｉ＝１〜ｎ、ｎは整数）にそれぞ
れ接続されている。各出力端子部４ｇｉは、所謂、バン
プにより形成されている。

【００１４】なお、１チップの集積回路基板２は、ヒー
タ部１０に対して複数個、並列に設けられており，図１
においては、そのうちの１つを示す。

【００１５】集積回路基板２は、所定の基材上に形成さ
れる制御回路ユニット部６および駆動回路ユニット部８
を含んで構成されている。

【００１６】制御回路ユニット部６は、例えば，図２に
示されるように、シフトレジスタ部６Ａと、ラッチ部６
Ｂとを含んで構成されている。シフトレジスタ部６Ａの
入力端子側には、図３の（Ｂ）に示されるような，所定
のビット数、例えば、１６ビット構成とされる記録デー
タＤＧが供給される入力端子部１２ｃ、および、図３の
（Ａ）に示されるような、クロック信号ＣＬが供給され
る入力端子部１２ｄが接続されている。クロック信号Ｃ
Ｌは、記録ヘッドの所定の記録動作単位（ブロック）ご
とに順次、図示が省略されるクロック信号発生部から供
給され、また、所定単位ごとの記録データＤＧがそのク
ロック信号ＣＬに同期して供給される。

【００１７】これにより、供給された記録データＤＧ
は、シフトレジスタ部６Ａにより、シリアルデータから
パラレルデータへ変換されることとなる。

【００１８】ラッチ部６Ｂの入力端子側には、図３の
（Ｃ）に示されるような、矩形波のラッチ信号ＳＬが供
給される入力端子部１２ｂが接続されている。その供給
されるラッチ信号ＳＬが高レベルから低レベルに立下が
るとき、ラッチ部６Ｂは、シフトレジスタ部６Ａから転
送された記録データを一時的に保持し、それを所定のタ
イミングで駆動回路ユニット部８に供給することとな
る。

【００１９】また、制御回路ユニット部６には、各部を
供給されるべき電力が供給される入力端子部１２ｅおよ
び接地されている端子部１２ｆが設けられている。

【００２０】駆動回路ユニット部８は、各ヒータ１０ａ
ｉごとにそれぞれ対応し並列に配された複数のアンド素
子からなるアンド回路８Ａと、その各アンド回路の出力
側にそれぞれ接続されるパワートランジスタ８ＴＲｉ
（ｉ＝１〜ｎ、整数）とを含んで構成されている。

【００２１】アンド回路８Ａの一方の入力端子側には、
図３の（Ｄ）に示されるような，ヒート信号ＳＨが供給
される入力端子部１２ａが接続されている。アンド回路
８Ａの他方の入力端子側には、ラッチ部６Ｂが接続され
ている。また、アンド回路８Ａの各アンド素子の出力側
には、パワートランジスタ８ＴＲｉのゲートが接続され
ている。各パワートランジスタ８ＴＲｉのドレインに
は、それぞれ、出力端子部４ｇｉが接続されている。こ
れにより、アンド回路８Ａの各アンド素子の入力側にラ
ッチ部６Ｂからのデータおよび供給されるヒート信号Ｓ
Ｈが高レベルをとるとき、パワートランジスタ８ＴＲｉ
がオン状態とされる。従って、各ヒータ１０ａｉが作動
状態とされる。

【００２２】さらに、駆動回路ユニット部８における両
端部には、図１に示されるように、それぞれ、パワート
ランジスタ８ＴＲｉの導通抵抗の特性を監視するための
モニタ回路１６が隣接して設けられている。モニタ回路
１６の構造は、同様なパワートランジスタと、アンド素
子から構成されている。

【００２３】そのパワートランジスタのドレイン側には
出力端子部１６ｕが接続されるとともに、モニタ端子１
６ｍが出力端子部１６ｕとそのドレインとの間に接続さ
れている。さらに、パワートランジスタのゲートとアン
ド素子の出力端子との間には、入力端子部１６ｉが接続
されている。

【００２４】そのパワートランジスタの素子特性、例え
ば，パワートランジスタの導通抵抗を評価するための評
価信号を送出するモニタ回路１６におけるモニタ端子１
６ｍには、所定の試験信号ＳＴが供給され、また、入力
端子部１６ｉには、その回路内部のパワートランジスタ
をオン状態とする電力ＰＡが選択的に供給される。

【００２５】かかる構成において、そのパワートランジ
スタの素子特性を評価するにあたっては、先ず、記録ヘ
ッドの組立て前、集積回路基板２におけるモニタ回路１
６のモニタ端子１６ｍ、入力端子部１６ｉにそれぞれ試
験機（ＩＣテスタ）が接続される。次に，入力端子部１
６ｉに電力ＰＡが選択的に供給されるもとで、試験機に
より、モニタ端子１６ｍに、所定の試験信号ＳＴが供給
されて電圧等が測定されることにより、設計値と比較さ
れ素子特性が評価されることとなる。かかる評価を表す
データは、例えば、その試験機内に保存される。なお、
かかる評価データは、集積回路基板２内に含まれるメモ
リ部に記憶されるようになされてもよい。

【００２６】試験の結果、例えば，図４に示されるよう
に、各集積回路基板２ごとの評価データが各モニタ回路
１６により得られる場合、各集積回路基板２の素子特性
の相違に応じて各ヒータ１０ａｉに供給されるエネルギ
ーがそれぞれ均等となるように、各ヒータ１０ａｉの制
御態様を補正する必要がある。

【００２７】図４の（Ａ）は、縦軸にモニタ端子１６ｍ
から得られる電圧Ｖをとり、横軸に同一の基材上に実装
配列された各集積回路基板２の配列位置（順序）Ｘをと
り、例えば，基板ＩＣ１，ＩＣ２，および、ＩＣ３にお
ける素子特性をそれぞれ、特性線Ｌ１，Ｌ２，および、
Ｌ３で示す。なお、ここで実際に測定される特性は、各
特性線における両端の２点にあたる値のみである。

【００２８】図４の（Ａ）においては、基板ＩＣ１，Ｉ
Ｃ２，および、ＩＣ３内の特性は、特性線Ｌ１，Ｌ２，
および、Ｌ３で示されるように、緩やかな特性線とされ
る。しかし、基板ＩＣ１，ＩＣ２，および、ＩＣ３相互
間においては、特性線Ｌ２と特性線Ｌ１およびＬ３との
間には、それぞれ、電圧のギャップＧＶ１およびＧＶ２
がある。このようなギャップＧＶ１およびＧＶ２は、記
録ヘッドが記録動作を行う場合、記録画像に形成される
すじの原因となる場合があるので図４の（Ｂ）に示され
るように、みかけ上、各特性線Ｌ１’、Ｌ２、および、
Ｌ３’が連続するように基板ＩＣ１およびＩＣ３の制御
態様を補正する必要がある。即ち、その補正は、例え
ば，各ヒータ１０ａｉに供給されるエネルギーがそれぞ
れ略均等となるように基板ＩＣ１およびＩＣ３に対応す
るヒータ１０ａｉに供給される駆動制御パルス信号のパ
ルス幅を変調することにより、行われる。

【００２９】従って，このようにモニタ回路１６を設け
ることにより、容易に評価データを得ることができると
ともに、新たにモニタ用のバンプ、または、ダミーバン
プを設ける必要もないこととなるので基板の小型化が図
られることとなる。

【００３０】図５は、本発明に係る記録素子の駆動制御
装置の第２の実施例を、それが適用された熱転写型の記
録ヘッドの一部とともに示す。

【００３１】図５に示される例においては、図１に示さ
れる例では駆動回路部１４ＩＣｉの配列における両端部
にそれぞれモニタ回路１６が設けられているが、加え
て、さらにその外側となる端部にダミー回路２６がそれ
ぞれ隣接して設けられるものとされる。

【００３２】なお、図５においては、図１に示される例
において同一とされる構成要素については同一の符号を
付して示し，その重複説明を省略する。

【００３３】ダミー回路２６は、上述のモニタ回路１６
に内臓されるパワートランジスタおよびアンド素子と同
一のパワートランジスタおよびアンド素子を有する構成
とされる。

【００３４】図１に示されるように、モニタ回路１６が
隣接する駆動回路部１４ＩＣｉ相互間に挟まれた構成と
されていない場合に比べ、このようにモニタ回路１６が
駆動回路部１４ＩＣｉに隣接し、かつ、隣接したダミー
回路２６と駆動回路部１４ＩＣｉとの間に設けられるこ
とにより、モニタ回路１６についての浮遊容量（寄生容
量）が隣接する駆動回路部１４ＩＣｉの浮遊容量と略同
一となり、モニタ回路１６と実際の駆動回路ユニット部
８内の駆動回路部１４ＩＣｉ相互間の特性の相違が生じ
る虞がないので特性の評価を比較的高精度に行うことが
できる。

【００３５】なお、上述の例においては，本発明に係る
記録素子の駆動制御装置の一例が熱転写型の記録ヘッド
に適用されているが，かかる例に限られることなく，例
えば，ヒータを有するインクジェット記録ヘッドに適用
されても良いことは勿論である。

【００３６】

【発明の効果】以上の説明から明らかなように，本発明
に係る記録素子の駆動制御装置によれば、複数の駆動回
路部のうち駆動回路部の配列における両端部近傍にそれ
ぞれ位置する駆動回路部は、駆動制御信号形成部の導通
特性を表す信号をバンプを通じて選択的に送出するので
ダミーバンプおよびモニタ回路とが兼用されることとな
り、ダミーバンプ，ダミー回路、および、モニタ回路が
形成される部分の占有面積を比較的小とし、１チップの
集積回路の大きさの小型化を図ることができる。

【図面の簡単な説明】

【図１】本発明に係る記録素子の駆動制御装置の第１の
実施例を、それが適用された記録ヘッドの一部とともに
示す。

【図２】図１に示される例における制御回路ユニットお
よび駆動回路ユニットの構成を示すブロック図である。

【図３】図１に示される例における動作説明に供される
波形図である。

【図４】図１に示される例における動作説明に供される
図である。

【図５】本発明に係る記録素子の駆動制御装置の第２の
実施例を、それが適用された記録ヘッドの一部とともに
示す。

【符号の説明】

２集積回路基板６制御回路ユニット部８駆動回路ユニット部１０ヒータ部１６モニタ回路部１６ｍモニタ端子部２６ダミー回路部

Claims

【特許請求の範囲】

【請求項１】記録素子に電気的に接続されるバンプお
よび該バンプに電気的に接続され該記録素子に該バンプ
を通じて駆動制御信号を形成し送出する駆動制御信号形
成部を該記録素子に対応してそれぞれ有し、互いに並列
に配される複数の駆動回路部と、前記記録素子の制御データに基づいて前記記録素子に対
しての駆動制御信号を形成すべく前記駆動回路に動作を
行わせる制御回路部と、を備え、前記複数の駆動回路部のうち該駆動回路部の配列におけ
る両端部近傍にそれぞれ位置する駆動回路部は、前記駆
動制御信号形成部の導通特性を表す信号を選択的に送出
することを特徴とする記録素子の駆動制御装置。
【請求項２】前記駆動回路部の配列における両端部近
傍にそれぞれ位置する駆動回路部は、前記バンプにより
形成される入力端子部および出力端子部に電気的に接続
され前記駆動制御信号形成部の導通特性を表す信号を選
択的に送出するモニタ回路とされることを特徴とする請
求項１記載の記録素子の駆動制御装置。
【請求項３】前記記録素子は、電気熱変換体であるこ
とを特徴とする請求項１記載の記録素子の駆動制御装
置。
【請求項４】前記駆動回路部の駆動制御信号形成部
は、前記記録素子を駆動させる半導体素子を含んで構成
されることを特徴とする請求項１記載の記録素子の駆動
制御装置。
【請求項５】前記モニタ回路の複数の出力端子部のう
ちの一方側は、前記駆動制御信号形成部の導通特性の評
価を行う試験機に選択的に接続されることを特徴とする
請求項２記載の記録素子の駆動制御装置。
【請求項６】記録素子に電気的に接続されるバンプお
よび該バンプに電気的に接続され該記録素子に該バンプ
を通じて駆動制御信号を形成し送出する駆動制御信号形
成部をそれぞれ該記録素子に対応して有し、互いに並列
に配される複数の駆動回路部と、前記複数の駆動回路部の両端部にそれぞれ該駆動回路に
隣接して形成される擬似回路と、前記記録素子の制御データに基づいて前記駆動制御信号
を形成すべく前記駆動回路に動作を行わせる制御回路部
と、を備え、前記複数の駆動回路部のうち該駆動回路部の配列におけ
る両端部近傍に前記擬似回路に隣接してそれぞれ位置す
る駆動回路部は、前記駆動制御信号形成部の導通特性を
表す信号を選択的に送出することを特徴とする記録素子
の駆動制御装置。
【請求項７】前記駆動回路部の配列における両端部近
傍にそれぞれ位置する駆動回路部は、前記バンプにより
形成される入力端子部および出力端子部を有し前記駆動
制御信号形成部の導通特性を表す信号を選択的に送出す
るモニタ回路とされることを特徴とする請求項６記載の
記録素子の駆動制御装置。
【請求項８】前記記録素子は、電気熱変換体であるこ
とを特徴とする請求項６記載の記録素子の駆動制御装
置。
【請求項９】前記駆動回路部の駆動制御信号形成部
は、前記記録素子を駆動させる半導体素子を含んで構成
されることを特徴とする請求項６記載の記録素子の駆動
制御装置。
【請求項１０】前記モニタ回路の複数の出力端子部の
うちの一方側は、前記駆動制御信号形成部の導通特性の
評価を行う試験機に選択的に接続されることを特徴とす
る請求項７記載の記録素子の駆動制御装置。