JP2000243839A - 半導体集積回路装置および記録装置 - Google Patents

Abstract

(57)【要約】 【課題】 基板上に形成された温度検知素子のバラツキ
を簡単に補正でき、しかも精度よく温度検知が可能な半
導体集積回路装置を提供する。 【解決手段】 基板上に、温度検知素子１１とともにプ
ルアップ抵抗１２を薄膜プロセスによって形成する。こ
のとき、プルアップ抵抗１２の抵抗値を変更可能に構成
する。例えば、プルアップ抵抗１２と並列的に接続され
たヒューズ１３が１以上設けられている。溶断させるヒ
ューズ１３を挟むヒューズパッド１４に大電流を流すこ
とによってヒューズ１３を溶断させ、プルアップ抵抗１
２の全体の抵抗値を増加させることができる。温度検知
素子１１の製造時の個別バラツキに応じてヒューズ１３
を溶断させ、プルアップ抵抗１２の抵抗値を調整する。
これによって、温度検知素子１１とプルアップ抵抗１２
の接続点の電位を温度に対応した値に調整することがで
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリコン基板上に
温度検知素子を形成し、シリコン基板の温度検知出力を
得ることのできる半導体集積回路装置、および、その半
導体集積回路装置を搭載した記録装置に関するものであ
る。

【０００２】

【従来の技術】図１１は、従来の温度検知素子を搭載し
た半導体集積回路装置の一例の説明図である。図中、６
１はシリコン基板、６２は温度検知素子、６３はプルア
ップ抵抗である。シリコン基板６１の温度を検知するた
めに、シリコン基板６１上に温度検知素子６２を形成し
たものが存在する。この場合、シリコン基板６１上に形
成した温度検知素子６２の一方を接地し、もう一方を外
部に出力させる。その出力端に外部でプルアップ抵抗６
３を接続して、その接続点における電圧を例えばＡＤコ
ンバータなどで読み取り、温度検知結果として取り出し
ている。これによってシリコン基板６１の温度を直接測
定することが可能である。しかしながら、通常、シリコ
ン基板上に作製する温度検知素子は薄膜プロセスで作製
されるため、製造工程等においてある程度の個別バラツ
キが発生する。そのため、この個別バラツキを補正する
必要となる。

【０００３】例えば、特開平１０−１３８４８２号公報
では、基板上に作製した温度検知素子のバラツキ情報を
ヒューズＲＯＭに刻み込み、温度を読み出す時にこのＲ
ＯＭ情報によってオフセットをかけて実温度に変換する
手法が提案されている。温度検知素子についてはｎ−拡
散層で作製されている。しかしこの手法では、オフセッ
ト値を保持するためのＲＯＭを設置したり、オフセット
変換のための回路が必要になるなど、シーケンスが複雑
になるという問題がある。

【０００４】一方、直列にいくつかの抵抗を接続した構
成において全体の抵抗値を補正するための手法として、
例えば特開平１０−４９２４３号公報に記載されている
ように、各抵抗と並列にヒューズを設ける方法がある。
抵抗と並列に設けられているヒューズが接続されている
状態では、その抵抗がない状態となり、全体の抵抗値は
低くなる。抵抗値を上げたい場合には、ヒューズを切断
することによって抵抗が存在する状態となり、全体の抵
抗値は高くなる。このようなヒューズの接続あるいは切
断の状態によって、全体の抵抗値を補正することができ
る。

【０００５】この技術を温度検知素子に応用し、温度検
知素子の部分ごとに並列にヒューズを挿入しておき、ヒ
ューズの接続あるいは切断の状態によって、温度検知素
子のバラツキを補正することが考えられる。図１２は、
従来の半導体集積回路装置における温度検知素子の補正
方法の一例の説明図である。図中、７１は温度検知素
子、７２は配線、７３はヒューズ、７４はヒューズパッ
ドである。基板上に形成される温度検知素子７１は、通
常、図１２（Ａ）に示すようにある程度の幅および長さ
をもって作製される。ここでは長さ方向の両端に電極が
取り付けられるものとする。このとき、図１２（Ｂ）に
示すように、温度検知素子７１の幅方向に延在する配線
７２を温度検知素子７１の長さ方向にいくつか設ける。
そして、その配線７２の間にヒューズ７３を接続する。
このように形成することによって、多数の温度検知素子
と並列にヒューズ７３を設けた構成となる。温度検知素
子７１が誤差を有している場合には、ヒューズ７３の両
端に設けられているヒューズパッド７４から電流を流
す。これによってヒューズ７３が溶断し、温度検知素子
７１の抵抗値を高めて誤差を補正することができる。

【０００６】しかし、図１２（Ｂ）に示すような構成に
よって個別バラツキを補正するためには、配線７２の間
隔を狭めなければならないが、温度検知素子７１の抵抗
値が高く（例えばシート抵抗が５ｋΩ程度）、間隔を狭
めるのも困難となる。また、温度検知素子７１は高抵抗
であるとともに幅が広く、配線７２が形成される位置の
誤差の影響を大きく受け、わずかの誤差で補正される抵
抗値が大きく変動してしまう。そのため、正確な温度検
知素子の補正が困難であるという問題があった。

【０００７】

【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、基板上に形成された温度検
知素子のバラツキを簡単に補正でき、しかも精度よく温
度検知が可能な半導体集積回路装置を提供することを目
的とするものである。また、そのような半導体集積回路
装置を搭載した記録装置を提供することを目的とするも
のである。

【０００８】

【課題を解決するための手段】本発明は、基板上に温度
検知素子と、該温度検知素子に接続した抵抗が薄膜プロ
セスで形成されており、温度検知素子と抵抗との接続点
から基板の温度検知出力が可能な半導体集積回路装置で
あって、抵抗の抵抗値が変更可能に構成されていること
を特徴とするものである。このように、温度検知素子と
同一基板上に抵抗を形成し、その抵抗に対して抵抗値の
補正を行うので、外部に温度検知素子の補正回路を設け
る必要がなく、簡単に正確な温度検知出力を得ることが
できる。すなわち、上述の特開平１０−１３８４８２号
公報に記載されているように、温度検知素子のＩＤを読
み出して、その値により補正値を変更するという手段が
不用になる。また、温度検知素子自体に手を加えていな
いので、温度検知素子の温度変化率も個体によらず一定
である。なお抵抗は、温度検知素子のプルアップ抵抗ま
たはプルダウン抵抗で構成することができる。

【０００９】抵抗の抵抗値を変更する方法としては、例
えばヒューズの選択的な接続あるいは切断によって行う
ことができる。ヒューズの利用は、回路規模をあまり必
要とせず、また信頼性も高いので好適である。

【００１０】

【発明の実施の形態】図１は、本発明の半導体集積回路
装置の第１の実施の形態における温度を検知するための
回路構成の一例の説明図である。図中、１１は温度検知
素子、１２はプルアップ抵抗、１３はヒューズ、１４は
ヒューズパッドである。この実施の形態では、例えばシ
リコンなどの基板上に、温度検知素子１１とプルアップ
抵抗１２を薄膜プロセスによって形成している。ここで
は、温度検知素子１１の一端を接地し、他端をプルアッ
プ抵抗１２に接続している。また、プルアップ抵抗１２
の一端は温度検知素子１１に接続され、他端は例えば電
源ＶＤＤに接続されている。そして、温度検知素子１１
とプルアップ抵抗１２の接続点の電圧を外部に出力し、
外部において温度検知を可能にしている。

【００１１】プルアップ抵抗１２は、その抵抗値が変更
可能に構成されている。この例では、プルアップ抵抗１
２と並列的に接続されたヒューズ１３が１以上設けられ
ている。ヒューズ１３が導通している状態では、そのヒ
ューズ１３が接続されているプルアップ抵抗１２の区間
の抵抗はキャンセルされており、プルアップ抵抗１２全
体としての抵抗値が低くなっている。ヒューズ１３は、
そのヒューズを挟むヒューズパッド１４から大きな電流
を流すことによって溶断させることができる。ヒューズ
１３が溶断した区間では、プルアップ抵抗１２の抵抗が
復活し、全体の抵抗値を上昇させることができる。

【００１２】図２は、温度検知素子の一例を示す断面図
である。２１はＳｉ基板、２２はＮ−拡散層、２３はＮ
＋拡散層、２４はＬＯＣＯＳ、２５はＢＰＳＧ、２６は
配線、２７はＰＳＧである。温度検知素子１１は、例え
ば図２に示すような構造のＮ−（Ｎ型低濃度）拡散層を
Ｓｉ基板２１内に作製して構成することができる。Ｎ−
拡散層は、二重拡散構造（ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄ
ｏｐｅｄ Ｄｒａｉｎ）構造）のＭＯＳトランジスタに
使用されている。Ｎ＋拡散層でドレインを形成する際、
ゲート近傍にＮ−拡散層を設け、ドレイン近傍の電界を
小さくする。このような構成により、ホットエレクトロ
ンによる閾値の電圧の変動を抑えることができ、また、
ソース、ドレイン間の耐圧向上を図ることができる。

【００１３】Ｎ−拡散層２２は、２〜３×１０¹²／ｃｍ
² 程度の濃度のＰイオンを約１８０ｅＶで注入して拡散
させて形成することができる。また、Ｎ＋拡散層２３は
４〜５×１０¹⁵／ｃｍ² 程度の濃度のＡｓイオンを約４
０ｅＶで注入して拡散させて形成することができる。通
常のＭＯＳトランジスタを作製する場合、ドレイン及び
ソースにこれと同等のＮ＋拡散層を設けて、Ａｌ等の配
線材にコンタクトを経由して接続する。図２ではＮ＋拡
散層２３は、パッドからＡｌ等の配線２６で接続されて
いる。図２を参照してわかる通り、支配的な抵抗成分は
低濃度のＮ−拡散層２２の部分である。この部分が温度
により抵抗変化を起こし、ＰＴＣ（Ｐｏｓｉｔｉｖｅ
Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ ｔ
ｈｅｒｍｉｓｔｏｒ）素子となる。なお、Ｎ−層２２を
設けなくても、Ｎ＋層２３だけでも十分ＰＴＣ素子とし
て使用可能である。この場合、シート抵抗が低い関係
上、レイアウト面積が大きくなる。

【００１４】図２に示したＮ−拡散層２２を用いた温度
検知素子（標準品）の温度と抵抗値の関係は、温度Ｔ０
（Ｋ）の時の抵抗値をＲ０，温度Ｔ１（Ｋ）の時の抵抗
値をＲ１としたとき、Ｒ１＝Ｒ０×ｅｘｐ（Ｂ×（Ｔ１
−Ｔ０））で近似可能である。なお、直線で近似しても
実質上は問題ない。図２に示すＮ−拡散層２２の抵抗値
の温度変化率は、３０℃のときの抵抗値をＲ３０とすれ
ば、３０℃→６０℃でＲ３０×０．５５（％／℃）程度
である。ちなみに、プルアップ抵抗１２にポリシリコン
層を使用した場合の抵抗値の温度変化率は３０℃→６０
℃でＲ３０×０．０５（％／℃）程度であり、Ｎ−拡散
層２２の１／１０程度である。

【００１５】Ｎ−拡散層２２に限らず、Ｓｉ基板上に薄
膜プロセスで作製した抵抗体は、通常、ある程度のバラ
ツキを持っており、この補正方法が課題となっている。
そこでこの実施の形態では、図１に示すようにプルアッ
プ抵抗１２もシリコン基板上に作製し、このプルアップ
抵抗１２の抵抗値を補正して、温度検知素子１１のバラ
ツキの補正を行っている。

【００１６】図３は、プルアップ抵抗１２の具体例を示
す平面図である。図中の符号は図１と同様である。プル
アップ抵抗１２は、例えばポリシリコン層によって形成
することができる。ポリシリコン層は例えばＭＯＳトラ
ンジスタのゲート電極などに利用されている。例えばプ
ルアップ抵抗１２は、シート抵抗６３．５Ωのポリシリ
コン層により、幅約５μｍ、長さ約１０００μｍ程度の
パターンとして形成することができる。もちろんこれは
一つの具体例であって、他の値でもよい。また、配線パ
ターンについても任意である。なお、図３ではプルアッ
プ抵抗１２の一部を省略している。このようにプルアッ
プ抵抗１２が一定の幅を有するように構成されている
と、抵抗比はそのまま長さ比になり、抵抗値の調整の仕
方がより簡単になる。

【００１７】プルアップ抵抗１２のパターン上には、所
定の位置にコンタクトホールを介して、例えばＡｌなど
による配線層が接続されている。この配線層は、ヒュー
ズパッド１４およびヒューズ１３に接続されている。な
お、ヒューズ１３もＡｌによって形成することができ
る。図３からも分かるように、ヒューズ１３の部分の配
線は細く形成されており、ヒューズパッド１４からの電
流によって溶断可能に形成されている。ヒューズ１３
は、例えば、Ａｌ層の厚さ約１μｍ、幅約２〜４μｍ、
長さ約１００〜２００μｍ程度の配線パターンとして形
成することができる。

【００１８】図３に示すように、プルアップ抵抗１２と
のコンタクト間にヒューズ１３を接続する。プルアップ
抵抗１２の抵抗値は、これらのヒューズ１３を導通させ
ておくか、溶断させるかによって決定することができ
る。このプルアップ抵抗１２の抵抗値は、温度検知素子
１１の抵抗値の製造時のバラツキに応じて行う。その調
整方法について、一例を説明する。

【００１９】ある温度、例えば４０℃でウエハ状態の電
気特性試験を行う。このとき、温度検知素子１１とプル
アップ抵抗１２が同じ抵抗値になるように調節する。温
度検知素子１１の抵抗値が例えば１０ｋΩであった場
合、プルアップ抵抗も１０ｋΩになるようにするとよ
い。電源電圧をＶｄｄ、出力電圧をＶａとしたとき、プ
ルアップ抵抗１２をＶａ／（Ｖｄｄ−Ｖａ）＝１となる
ように調整すれば、調整後の出力電圧Ｖａは１／２Ｖｄ
ｄに等しくなる。調整は、基板がウエハの状態ときに行
う電気特性試験の際に、ヒューズ１３を選択的に切断す
ることにより行えばよい。このようにしてプルアップ抵
抗１２の抵抗値を調整することで、温度に対する出力電
圧Ｖｏｕｔ１をチップによらず常に一定にすることが可
能である。

【００２０】使用目的の温度範囲や、温度の代表値によ
り、ウエハ状態の電気的特性試験時の温度や調節する温
度検知素子とプルアップ抵抗の比を最適化することが望
ましい。図１に示すような構成では、温度に対する出力
電圧Ｖｏｕｔ１の電位変化は１／２Ｖｄｄで最大になる
ため、上述のように所定の温度において温度検知素子１
１とプルアップ抵抗１２の抵抗値が同じになるように調
整している。

【００２１】上述のことは、プルアップ抵抗１２の温度
変化率が温度検知素子１１の温度変化率よりも逆の方向
へ小さければ、どのような場合でも当てはまる。例えば
温度検知素子１１とプルアップ抵抗１２の温度変化率が
それぞれＲ３０×０．５５（％／℃）とＲ３０×０．０
５（％／℃）の組み合わせや、Ｒ３０×１（％／℃）と
Ｒ３０×（−０．５）（％／℃）の組み合わせ、Ｒ３０
×（−１）（％／℃）とＲ３０×０．５（％／℃）の組
み合わせ等、いずれの組み合わせの場合でも成立する。
一方または両方が対数関数であってもよい。

【００２２】ヒューズ１３でプルアップ抵抗１２の抵抗
値を調整する際には、上述のように、切断するヒューズ
１３を挟むヒューズパッド１４に電流を流し、ヒューズ
１３を溶断させる。このヒューズ切断時に、そのヒュー
ズ１３が接続されているプルアップ抵抗１２の範囲の抵
抗値が１００Ω程度（温度検知素子が１０ｋΩのときの
２℃の温度変化に相当）と少ないと、プルアップ抵抗１
２を構成するポリシリコンまで切断される可能性があ
る。切断されなくても大電流密度によりポリシリコンの
特性を著しく劣化させる原因にもなる。そのため、例え
ば１００Ω程度など、小さい抵抗値の間隔で調整を行う
場合には、例えば図３を参照しても分かるように、ヒュ
ーズ１３を挿入するプルアップ抵抗１２の間隔を異なら
せておけばよい。そして、いずれのヒューズ１３を残す
かを選択することによって、小さい抵抗値の間隔で調整
が可能である。

【００２３】図４は、ヒューズの挿入間隔の一例の説明
図である。図４に示す例では、最小の調整値を１００Ω
とし、ヒューズ１３を挿入したプルアップ抵抗１２の部
分の抵抗値の最小値を、最小の調整値の３倍の３００Ω
としている。そして、最小の調整値の３、４、５、６倍
の補正幅、すなわち、３００Ω、４００Ω、５００Ω、
６００Ωの区間に、それぞれヒューズ１３を挿入してい
る。これらを組み合わせることによって、３００Ωから
１５００Ωまでの１３段階について１００Ωごとの補正
が可能である。すなわち、中央値を９００Ωとして１０
０Ωごとに±６段階の補正が可能である。

【００２４】実際には各抵抗値はシート抵抗値により若
干異なるが、縦横比に基づく長さの比により調節を行う
ことができる。例えば上述のようにプルアップ抵抗１２
の配線幅が一定であり、上述のように所定の温度におけ
る温度検知素子の抵抗値が１０ｋΩであり、プルアップ
抵抗１２の抵抗値を１０ｋΩとする場合を考える。この
とき、プルアップ抵抗１２を構成するポリシリコンのシ
ート抵抗に基づいた長さの比で、３００、４００、５０
０、６００Ωの抵抗となる位置で、例えばコンタクトホ
ールを形成してヒューズ１３と接続し、バイパスさせれ
ばよい。具体例として、プルアップ抵抗１２を構成する
ポリシリコンのシート抵抗が約６３．５Ω、幅約５μｍ
のとき、長さが約８μｍで１００Ωとなる。そのため、
２４μｍ、３２μｍ、４０μｍ、４８μｍの間隔で順次
コンタクトホールを介してヒューズ１３と接続すればよ
い。

【００２５】なお、温度検知素子の抵抗値や、プルアッ
プ抵抗１２を構成するポリシリコンのシート抵抗値がば
らついていても、上述のようにプルアップ抵抗１２の長
さの比により調整を行うので、厳密に３００、４００、
５００、６００Ωになっていなくても問題はない。

【００２６】上述の例では、調整の間隔を１００Ωと
し、２℃相当の間隔で調整を行う例を示した。例えば１
℃相当（約５０Ω）刻みの調整を行いたい場合には、例
えば最小調整値の５倍の２５０Ω、６倍〜１０倍の３０
０、３５０、４００、４５０、５００Ωの間隔でヒュー
ズ１３を挿入することで、５〜４０倍の３６通りの調整
が可能である。ここで、全体の抵抗値を増大させ、温度
検知素子１１の所定温度時の抵抗値を２５ｋΩ，プルア
ップ抵抗１２の抵抗値を２５ｋΩとすれば、１℃相当刻
みの調整抵抗値は約２５０Ωになるため、調整可能な温
度刻みを細かくすることが可能である。しかしこの場合
には、抵抗値を増大させることによってレイアウト面積
が増大し、またレイアウト位置の違いによる抵抗値誤差
が拡大したり、電位が安定するまでの遅延時間が増大す
るなど、欠点が顕在化するおそれがあるため、これらを
考慮した上で設計する必要がある。

【００２７】図５は、本発明の半導体集積回路装置の第
２の実施の形態における温度を検知するための回路構成
の一例の説明図である。図中、図１と同様の部分には同
じ符号を付してある。１５はプルダウン抵抗である。こ
の第２の実施の形態では、例えばシリコンなどの基板上
に、温度検知素子１１とプルダウン抵抗１５を薄膜プロ
セスによって形成した例を示している。ここでは、温度
検知素子１１の一端を例えば電源ＶＤＤに接続し、他端
をプルダウン抵抗１５に接続している。また、プルダウ
ン抵抗１５の一端は温度検知素子１１に接続され、他端
は接地している。そして、温度検知素子１１とプルダウ
ン抵抗１５の接続点の電圧を外部に出力し、外部におい
て温度検知を可能にしている。

【００２８】プルダウン抵抗１５は、上述の第１の実施
の形態におけるプルアップ抵抗１２と同様に構成するこ
とができる。この例では、プルダウン抵抗１５と並列的
に接続されたヒューズ１３が１以上設けられており、プ
ルダウン抵抗１５の抵抗値が変更可能に構成されてい
る。これらのプルダウン抵抗１５およびヒューズ１３，
ヒューズパッド１４などの構成は、上述の第１の実施の
形態と同様に構成することができる。また、温度検知素
子１１についても同様であり、例えば図２に示したよう
に構成することができる。

【００２９】上述の第１および第２の実施の形態では、
プルアップ抵抗１２あるいはプルダウン抵抗１５の抵抗
値を変更するためにヒューズ１３を用いた例を示した。
本発明はこれに限らず、抵抗値を変更するあらゆる手段
を利用することができる。例えばヒューズの代わりにス
イッチングトランジスタを使用し、ＯＮ／ＯＦＦ制御し
てもよい。この場合、スイッチングに使用するトランジ
スタは、ＯＮ抵抗値を例えば１０Ω程度まで下げる必要
があるので、レイアウト面積に余裕がある場合に適用可
能である。また、トランジスタそのものをプルアップ抵
抗１２あるいはプルダウン抵抗１５として用い、貫通電
流を制御して実質的に抵抗値を制御するように構成して
もよい。

【００３０】また、上述の各実施の形態では、基板とし
てシリコン基板の例を示したが、これに限らず、半導体
集積回路で用いるシリコン基板以外の基板においても同
様に構成することが可能である。

【００３１】図６は、本発明の半導体集積回路装置から
の出力を用いたＡＤ変換回路の一例を示すブロック図で
ある。図中、３１は半導体集積回路装置、３２は分圧回
路、３３はスイッチング部、３４はカウンタ、３５は差
動増幅＆コンパレータ、３６はＡＮＤ回路である。ここ
では一例として、半導体集積回路装置３１には図１に示
したようにプルアップ抵抗１２を用いた回路を示してい
るが、図５に示したようなプルダウン抵抗１５を用いた
回路であってもよい。図６では、ヒューズ１３などは省
略して示している。なお、半導体集積回路装置３１で
は、既にヒューズなどによるプルアップ抵抗１２の抵抗
値の調整が行われているものとする。この半導体集積回
路装置３１に形成されたプルアップ抵抗１２と温度検知
素子１１との接続点からの出力が、差動増幅＆コンパレ
ータ３５の一方の入力端に接続されている。

【００３２】分圧回路３２は、電源電圧を段階的に分圧
し、電圧出力Ｂ１〜Ｂ１６を生成し、それぞれ、スイッ
チング部３３に入力している。この電圧出力Ｂ１〜Ｂ１
６の刻みが、検知可能な温度刻みに相当し、温度を検知
する際の基準電位となる。一方、カウンタ３４は、入力
されるクロックに同期してカウントアップあるいはカウ
ントダウンし、そのカウント値に応じて選択信号Ｃ１〜
Ｃ１６のいずれかを出力する。スイッチング部３３は、
カウンタ３４から入力される選択信号Ｃ１〜Ｃ１６に応
じて、分圧回路３２から入力される電圧出力Ｂ１〜Ｂ１
６のうちのいずれかを選択し、差動増幅＆コンパレータ
３５の他方の端子に出力する。これらの回路によって、
差動増幅＆コンパレータ３５の他方の端子には、クロッ
クに同期して異なる基準電位が供給されることになる。

【００３３】差動増幅＆コンパレータ３５では、スイッ
チング部３３で選択された基準電位と、半導体集積回路
装置３１から出力されている電圧とを比較し、比較結果
をＡＮＤ回路３６に対して出力する。ＡＮＤ回路３６
は、クロック信号に同期して、比較結果を出力ＯＵＴと
して出力する。

【００３４】なお、ここでは温度検知結果として１６の
基準電位によって１７段階の検知結果を得るものとして
いるが、これに限らず、基準電位の数を任意に設定する
ことができる。

【００３５】図６に示したＡＤ変換回路の動作を簡単に
説明する。プルアップ抵抗１２は温度検知素子１１に応
じて調整されているとし、温度検知出力Ａは例えば４０
℃で１／２ＶＤＤを出力するものとする。なお、温度検
知出力Ａは、温度の上昇によって電位が上昇するものと
する。また、分圧回路３２から出力される基準電位は、
それぞれの検知すべき温度に応じた電位の出力が電圧出
力Ｂ１〜Ｂ１６として出力されている。ここでは、電圧
出力Ｂ１が最も電位が高く、以下順に電位が低くなり、
電圧出力Ｂ１６が最も電位が低いものとする。

【００３６】クロック信号が入力されると、カウンタ３
４がクロック信号を計数し、順次、選択信号Ｃ１〜Ｃ１
６がカウンタ３４から出力される。まず選択信号Ｃ１が
出力されると、スイッチング部３３は電圧出力Ｂ１を選
択して差動増幅＆コンパレータ３５に入力する。これに
よって、温度検知出力Ａと電圧出力Ｂ１とが比較され、
比較結果が出力される。比較結果は、例えば、温度検知
出力Ａ＞電圧出力Ｂであれば‘１’、温度検知出力Ａ≦
電圧出力Ｂであれば‘０’が出力されるものとする。高
い電位から比較を行っているので、最初のうちは比較結
果として‘０’が出力される場合が多い。

【００３７】クロック信号が入力される度に、カウンタ
３４が計数し、選択信号Ｃ２，Ｃ３，…と順次出力され
る。それに応じて、スイッチング部３３は選択する電圧
出力がＢ２，Ｂ３，…と変化し、次第に基準電位が低下
する。そのうちに、差動増幅＆コンパレータ３５からの
比較結果が‘１’となる。この比較結果が‘１’となる
までに入力したクロック数ｎによって、温度検知出力Ａ
が基準電位Ｂｎ〜Ｂｎ＋１の間にあることが分かる。こ
のクロック数ｎから、対応した温度を容易に把握するこ
とができる。

【００３８】なお、図６ではＡＤ変換回路を半導体集積
回路装置３１とは別の回路として示したが、これらの回
路の一部あるいは全てを半導体集積回路装置３１上に形
成することも可能である。図６中のトランジスタは全て
Ｎチャネルトランジスタであり、温度検知素子１１とと
もに形成可能である。もちろん、公知の技術でＣＭＯＳ
により差動増幅器を構成することも可能である。

【００３９】次に、本発明の半導体集積回路装置を液体
噴射記録装置に応用した例を述べる。図７は、本発明の
半導体集積回路装置の応用例を示す液体噴射記録装置の
一例の概略構成斜視図である。図中、４１は被記録媒
体、４２は液体噴射記録ヘッド、４３はキャリッジ、４
４は液体カートリッジ、４５はガイド軸、４６はガイド
レール、４７はフレキシブルケーブルである。ここで
は、本発明の半導体集積回路装置を、液体の噴射によっ
て記録を行う液体噴射記録装置における液体噴射記録ヘ
ッドとして用いた例を示している。

【００４０】被記録媒体４１は、例えば紙、ハガキ、布
など、あらゆる記録可能な媒体で構成される。被記録媒
体４１は、搬送機構によって液体噴射記録ヘッド４２と
対向する位置に搬送される。

【００４１】液体噴射記録ヘッド４２には、インク等の
液体を噴射させるための噴射素子が設けられており、こ
の噴射素子によって対向する被記録媒体４１へ液体を噴
射し、記録を行う。液体噴射記録ヘッド４２には液体カ
ートリッジ４４が装着されており、噴射する液体はこの
液体カートリッジ４４から供給される。この液体噴射記
録ヘッド４２は、本発明の半導体集積回路装置に、液体
を噴射するための噴射素子と、その駆動回路などを形成
したものであり、上述の第１の実施の形態あるいは第２
の実施の形態で示したように、この液体噴射記録ヘッド
４２の温度を検知する回路が形成されている。

【００４２】液体噴射記録ヘッド４２および液体カート
リッジ４４はキャリッジ４３に搭載されている。この例
では、２組の液体噴射記録ヘッド４２および液体カート
リッジ４４がキャリッジ４３に搭載されている。キャリ
ッジ４３は、被記録媒体４１の搬送方向と直交する方向
に延在するガイド軸４５およびガイドレール４６に沿っ
て摺動可能に構成されている。

【００４３】矢印Ａ方向から被記録媒体４１が搬送され
る。液体噴射記録ヘッド４２はキャリッジ４３がガイド
軸４５およびガイドレール４６に沿って摺動することに
よって、矢印Ａの方向とはほぼ直交する方向に移動す
る。このとき、フレキシブルケーブル４７を介して記録
データや制御信号、それに電力が供給され、液体噴射記
録ヘッド４２に発熱素子が配列されている幅の帯状の領
域に記録を行う。このような帯状領域ごとの記録動作を
繰り返し行うことによって、被記録媒体４１上に画像を
形成する。

【００４４】また、例えば図１や図５に示したような温
度を検知するための回路からの出力電圧Ｖｏｕｔ１、あ
るいは図６に示すようなＡＤ変換回路が搭載されていれ
ば出力ＯＵＴが、フレキシブルケーブル４７を介して出
力されている。この出力電圧Ｖｏｕｔ１あるいは出力Ｏ
ＵＴを用いて温度管理を行うことが可能である。温度管
理の方法については、一例を後で述べる。

【００４５】図８は、本発明の半導体集積回路装置を液
体噴射記録装置に応用した場合に温度検知素子と同一の
基板上に形成される回路等の一例の構成図である。図
中、５１は共通電極、５２は発熱素子、５３はドライバ
素子、５４はプリドライバ、５５はＮＡＮＤ回路、５６
は１６ｂｉｔカウンタ、５７は６４ｂｉｔラッチ、５８
は６４ｂｉｔシフトレジスタである。ここでは熱エネル
ギーによって液体を噴射するサーマル型の液体噴射記録
ヘッドの例を示している。このサーマル型の液体噴射記
録ヘッドでは、噴射素子として発熱素子を用いる。な
お、これらの回路は、上述の図１や図５に示した温度を
検知する回路と同じ基板上に形成される。

【００４６】この例では、６４個の発熱素子５２を搭載
している。ここで、６４個の発熱素子５２と記述した
が、厳密には６４個分の発熱素子５２の領域を持ったと
いうことである。つまり、発熱素子５２を置く領域だけ
があって実際には発熱素子５２がなかったり、通常の印
字には使用しない特性の異なる素子であったり、いわゆ
るダミー素子である場合も含んでいる。例えば、異なる
色のインクを一つの基板を使用して印字を行なう場合、
異なる色の境界に幾つかのダミー素子を設けることが多
い。この明細書では、以上のことを踏まえて、発熱素子
の配置可能数を発熱素子数と呼んでいる。

【００４７】図８では、６４個の発熱素子５２を４つず
つ１６個のブロックに分けて分割駆動する場合である。
６４個の発熱素子５２の一端はすべて共通電極５１を介
して電源に接続されている。また、他端はそれぞれドラ
イバ素子５３に接続されている。ドライバ素子５３は、
例えばＭＯＳ−トランジスタなどで構成することがで
き、発熱素子５２を駆動する。プリドライバ５４は、対
応する発熱素子５２の駆動信号を昇圧してドライバ素子
５３の制御電極、例えばＭＯＳ−ＦＥＴではゲート電極
に入力する。ＮＡＮＤ回路５５には、１６ｂｉｔカウン
タ５６からのブロック分割駆動信号の１本と、ＥＮＡＢ
ＬＥ信号と、６４ｂｉｔラッチ５７からのデータ信号が
入力されており、対応する発熱素子５２が選択され、印
字すべきデータが存在し、さらにＥＮＡＢＬＥ信号が入
力されたとき、プリドライバ５４へ駆動信号を出力す
る。

【００４８】１６ｂｉｔカウンタ５６は、クロックをカ
ウントしてブロック分割駆動信号を発生し、各ブロック
に対応するＮＡＮＤ回路５５に入力する。６４ｂｉｔラ
ッチ５７は、各発熱素子５２に対応した印字データを保
持する。６４ｂｉｔシフトレジスタ５８は、シリアル入
力された印字データを順次保持し、６４ｂｉｔラッチ５
７にパラレルに転送する。

【００４９】図９は、図８に示す構成における動作の一
例を示すタイミングチャートである。最初の印字を行な
う前に、予め各発熱素子５２に対応した６４個の印字デ
ータを６４ｂｉｔシフトレジスタ５８にシリアルに入力
する。その後、ＤＲＳＴ信号で６４ｂｉｔラッチ５７を
リセットし、ＬＣＬＫ信号により６４ｂｉｔシフトレジ
スタ５８内の全ての印字データを６４ｂｉｔラッチ５７
に転送してラッチさせる。６４ｂｉｔラッチ５７は、印
字データをそれぞれのＮＡＮＤ回路５５に出力してい
る。

【００５０】１６ｂｉｔカウンタ５６は、ＢＲＳＴ信号
でリセットされ、ＢＤＩＲ信号で駆動順序が選択された
後、ＢＣＬＫ信号をカウントしてブロック分割駆動信号
を選択的に送出する。図９ではＢＤＩＲ信号が‘Ｌ’で
順方向印字、‘Ｈ’で逆方向印字を選択する。１６ｂｉ
ｔカウンタ５６は、まず最初のＢＣＬＫ信号によりブロ
ック１に対するブロック分割駆動信号を１〜４番目のＮ
ＡＮＤ回路５５に対して出力する。外部よりプレパルス
およびメインパルスを有するＥＮＡＢＬＥ信号が入力さ
れると、１〜４番目のＮＡＮＤ回路５５のうち６４ｂｉ
ｔラッチ５７から印字データが出力されているもののみ
がＥＮＡＢＬＥ信号に従った駆動信号を出力し、プリド
ライバ５４を介してドライバ素子５３が駆動される。こ
れにより１〜４番目の発熱素子５２のうち印字データが
存在するものに電流が流れ、発熱素子５２が発熱する。

【００５１】このときの駆動方法として、単一パルスに
よるシングルパルス駆動、あるいは、複数のパルスによ
るマルチパルス駆動を行うことができる。図９では、プ
レパルスおよびメインパルスによるダブルパルス駆動を
行うものとした例を示している。プレパルスではインク
は吐出されず、発熱素子５２の発熱による昇温のみが行
われ、次のメインパルスで発熱素子５２の発熱によって
インク中に気泡が発生し、インクが吐出されて印字が行
なわれる。

【００５２】続いて１６ｂｉｔカウンタ５６は次のＢＣ
ＬＫ信号をカウントしてブロック２に対するブロック分
割駆動信号を５〜８番目のＮＡＮＤ回路５５に対して出
力し、５〜８番目の発熱素子５２のうち印字データの存
在するものが発熱して印字が行なわれる。以下、順にブ
ロック１６まで駆動して印字を行なう。この間に、次の
６４個分の印字データをシリアルに６４ｂｉｔシフトレ
ジスタ５８に入力する。

【００５３】１６個のブロックの駆動が終了すると、Ｂ
ＲＳＴ信号により１６ｂｉｔカウンタ５６がリセットさ
れ、ＢＤＩＲ信号により駆動方向が設定される。図９で
は逆方向の駆動が設定されている。また、ＤＲＳＴ信号
によって６４ｂｉｔラッチ５７がリセットされ、ＬＣＬ
Ｋ信号によって６４ｂｉｔシフトレジスタ５８内の印字
データが６４ｂｉｔラッチ５７にラッチされる。以後、
１６番目のブロックから順に駆動され、最後に１番目の
ブロックが駆動される。これら一連の動作を繰り返し、
印字を行なう。

【００５４】上述のような液体噴射記録方式では、液体
の温度により液体の粘度が変化し、噴射される液滴量が
異なってくる。特に上述のようなサーマル方式では、発
熱素子５２の発熱によって、記録ヘッドは高温になりや
すい。そのため、何らかの手段で温度により駆動方法を
変更し、一定の温度で記録が行われるように制御する必
要が生じる。温度を制御する一つの方法として、発熱素
子５２を駆動する際に与える駆動パルスの幅を変更する
方法が考えられている。

【００５５】図１０は、記録ヘッドの温度と駆動パルス
の関係の一例の説明図である。例えば、発熱素子に与え
る駆動パルスとして図１０（Ｂ）に示すようなプレパル
スおよびメインパルスを与える方法がある。プレパルス
では液体の噴射を行わず、液体を加温する。そしてメイ
ンパルスによって、液体を噴射させる。このような駆動
方式を用いる場合には、記録ヘッドの温度に従ってプレ
パルス幅を変化させることによって、液体の温度をほぼ
一定に保つことができる。すなわち、記録ヘッドの温度
が低い場合には、プレパルス幅を長くして発熱量を多く
し、液体の温度を上げる。また、記録ヘッドの温度が高
い場合には、それほど液体の温度を上げる必要がないの
で、プレパルス幅を短くして発熱量を少なくする。さら
に記録ヘッドの温度が高く、プレパルス幅を０にしても
発熱量が多い場合には、メインパルスの幅を短くしてい
る。なお、ここでは全体の駆動時間を一定にするため、
プレパルスとメインパルスの間の時間も変更している。

【００５６】ここではプレパルスとメインパルスによる
ダブルパルス駆動の場合の例を示したが、例えばシング
ルパルス駆動の場合にも、同様に温度に応じてパルス幅
を変更し、液滴量の制御を行うことができる。もちろ
ん、３以上のパルスを用いるマルチパルス駆動の場合も
同様である。

【００５７】このような記録ヘッドの温度に応じた駆動
制御を行うことによって、噴射される液滴量を一定に保
ち、良好な画質を維持することができる。このとき、記
録ヘッドの温度を精度よく測定することが必要である。
本発明の半導体集積回路装置では、図１や図５に示すよ
うな温度を測定するための回路が、液体を噴射する素子
と同じシリコン基板上に形成されているので、液体の噴
射に関係する素子のなるべく近くで、正確に温度を測定
することができる。また、プルアップ抵抗１２あるいは
プルダウン抵抗１５の調整によって温度検知素子１１の
バラツキを補正しているので、出力される温度検知出力
Ｖｏｕｔ１あるいはＡＤ変換後の出力ＯＵＴをそのまま
用いて、例えば図１０に示す駆動条件を選択することが
できる。これによって、記録ヘッドの温度をほぼ一定に
保つように制御することができ、記録される画質を均一
に保つことができる。

【００５８】もちろん本発明の半導体集積回路装置は、
このような構成の液体噴射記録装置に限らず、その他の
記録装置、あるいは、記録装置以外の各種の装置につい
ても、基板の温度を測定する用途に対して応用すること
が可能である。

【００５９】

【発明の効果】以上の説明から明らかなように、本発明
によれば、温度検知素子の個別バラツキを簡易でコンパ
クトな構成により補正することができる。温度検知素子
の個別バラツキ自体を補正しているので、外部において
ＲＯＭ等でバラツキの情報を保持する必要がなく、また
オフセット補正を計算する手間も発生しない。また、温
度検知素子の個別バラツキの補正を、温度検知素子では
なくプルアップ抵抗あるいはプルダウン抵抗において行
っているので、正確な補正を行うことができ、信頼性も
高い。従って、低コストで信頼度に優れた温度検知素子
の補正を提供できるという効果がある。

【００６０】また、このような半導体集積回路装置を、
熱を利用する記録装置に応用することによって、記録ヘ
ッドの温度を一定に保ち、画質を均一に保って記録が可
能な記録装置を提供することができるという効果もあ
る。

【図面の簡単な説明】

【図１】 本発明の半導体集積回路装置の第１の実施の
形態における温度を検知するための回路構成の一例の説
明図である。

【図２】 温度検知素子の一例を示す断面図である。

【図３】 プルアップ抵抗１２の具体例を示す平面図で
ある。

【図４】 ヒューズの挿入間隔の一例の説明図である。

【図５】 本発明の半導体集積回路装置の第２の実施の
形態における温度を検知するための回路構成の一例の説
明図である。

【図６】 本発明の半導体集積回路装置からの出力を用
いたＡＤ変換回路の一例を示すブロック図である。

【図７】 本発明の半導体集積回路装置の応用例を示す
液体噴射記録装置の一例の概略構成斜視図である。

【図８】 本発明の半導体集積回路装置を液体噴射記録
装置に応用した場合に温度検知素子と同一の基板上に形
成される回路等の一例の構成図である。

【図９】 図８に示す構成における動作の一例を示すタ
イミングチャートである。

【図１０】 記録ヘッドの温度と駆動パルスの関係の一
例の説明図である。

【図１１】 従来の温度検知素子を搭載した半導体集積
回路装置の一例の説明図である。

【図１２】 従来の半導体集積回路装置における温度検
知素子の補正方法の一例の説明図である。

【符号の説明】

１１…温度検知素子、１２…プルアップ抵抗、１３…ヒ
ューズ、１４…ヒューズパッド、１５…プルダウン抵
抗、２１…Ｓｉ基板、２２…Ｎ−拡散層、２３…Ｎ＋拡
散層、２４…ＬＯＣＯＳ、２５…ＢＰＳＧ、２６…配
線、２７…ＰＳＧ、３１…半導体集積回路装置、３２…
分圧回路、３３…スイッチング部、３４…カウンタ、３
５…差動増幅＆コンパレータ、３６…ＡＮＤ回路、４１
…被記録媒体、４２…液体噴射記録ヘッド、４３…キャ
リッジ、４４…液体カートリッジ、４５…ガイド軸、４
６…ガイドレール、４７…フレキシブルケーブル、５１
…共通電極、５２…発熱素子、５３…ドライバ素子、５
４…プリドライバ、５５…ＮＡＮＤ回路、５６…１６ｂ
ｉｔカウンタ、５７…６４ｂｉｔラッチ、５８…６４ｂ
ｉｔシフトレジスタ、６１…シリコン基板、６２…温度
検知素子、６３…プルアップ抵抗、７１…温度検知素
子、７２…配線、７３…ヒューズ、７４…ヒューズパッ
ド。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 AV15 AZ08 BH02 BH19 DF01 DT12 DT18 EZ20 5F064 BB31 BB33 CC22 DD39 FF05 FF14 FF27 FF45 FF48

Claims (8)

【特許請求の範囲】
1. 【請求項１】 基板上に温度検知素子と、該温度検知素
   子に接続した抵抗が薄膜プロセスで形成されており、前
   記温度検知素子と前記抵抗との接続点から前記基板の温
   度検知出力が可能な半導体集積回路装置において、前記
   抵抗は、抵抗値が変更可能に構成されていることを特徴
   とする半導体集積回路装置。
2. 【請求項２】 前記抵抗は、前記温度検知素子のプルア
   ップ抵抗またはプルダウン抵抗であることを特徴とする
   請求項１に記載の半導体集積回路装置。
3. 【請求項３】 前記基板はシリコン基板であり、前記温
   度検知素子は、ｎ−低濃度拡散層で形成されていること
   を特徴とする請求項１または請求項２に記載の半導体集
   積回路装置。
4. 【請求項４】 前記基板はシリコン基板であり、前記プ
   ルアップ抵抗または前記プルダウン抵抗は、ポリシリコ
   ン層で構成されていることを特徴とする請求項１ないし
   請求項３のいずれか１項に記載の半導体集積回路装置。
5. 【請求項５】 前記抵抗の抵抗値は、ヒューズの選択的
   な切断により変更が可能であることを特徴とする請求項
   １ないし請求項４のいずれか１項に記載の半導体集積回
   路装置。
6. 【請求項６】 前記ヒューズでバイパスする抵抗値は、
   最小補正刻み値より２倍以上大きいことを特徴とする請
   求項５に記載の半導体集積回路装置。
7. 【請求項７】 前記ヒューズは、前記基板がウエハの状
   態での電気的特性試験時に選択的に切断されることを特
   徴とする請求項５または請求項６に記載の半導体集積回
   路装置。
8. 【請求項８】 請求項１ないし請求項７のいずれか１項
   に記載の半導体集積回路装置を有し、前記温度検知素子
   と同一の前記基板上に記録のための熱エネルギーを発生
   するための複数の発熱素子を搭載していることを特徴と
   する記録装置。