JP2001274728A - 受信装置 - Google Patents

Abstract

(57)【要約】 【課題】 回路規模の小さなＤＬＬ回路を備える受信装
置を提供する。 【解決手段】 受信信号Ｄinとの同期を確保するための
逆拡散処理と、受信信号Ｄin中の原データＤＡＴＡを逆
拡散する処理とを、１つの逆拡散回路１７と積分器１８
によって時分割で行う。受信信号Ｄinに含まれているス
ロット区間検出用の同期データＤsynを受信する期間で
は、アーリーコードＤECとレイトコードＤLCによって交
互に同期データＤsynを逆拡散し、更に積分出力Ｄoutを
サンプルホールド回路１４，１５で交互にサンプルホー
ルドする。また、サンプルホールド信号ＤSH1とＤSH2の
差分（エラー信号）Ｅpeに基づいて、符号系列発生器９
から出力されるアーリーコードＤECとレイトコードＤLC
と基準コードＤPCを受信信号Ｄinに同期させる。そし
て、逆拡散回路１７と積分器が、同期した基準コードＤ
PCによって受信信号Ｄin中の原データＤＡＴＡを逆拡散
して、その逆拡散出力ＤCORを積分することで検波出力
Ｄoutを生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スペクトラム拡散
通信方式の受信装置に関する。

【０００２】

【従来の技術】近年、コードレス電話や携帯電話、移動
体通信などの無線通信を利用するシステムが急速に普及
しはじめ、スペクトラム拡散通信方式が大きく注目され
ている。また、スペクトラム拡散通信方式を用いた多元
接続（Multiple Access）方法であるＣＤＭＡ（Code Di
vision Multiple Access：符号分割多重）方式が、次世
代の携帯電話方式の基幹技術として注目されている。

【０００３】ＣＤＭＡ方式では、送信信号を狭帯域変調
し、その狭帯域変調した変調波を拡散符号系列でスペク
トラム拡散することにより、広帯域の伝送信号にして受
信側へ送信する。そして、受信側では受信信号を拡散符
号系列で逆拡散することにより逆拡散出力を生成し、こ
の逆拡散出力を検波及び復調することで、送信側から送
られてきた信号を再生するようになっている。

【０００４】このように、送信側と受信側では逆の拡散
処理を行うことで送受信が行われるが、従来の携帯電話
に備えられた受信装置では、受信信号との同期を確保す
るために、図１３に示す構成のＤＬＬ（Delay Locked L
oop：遅延ロックループ）回路が用いられていた。

【０００５】図１３に示す従来のＤＬＬ回路は、拡散符
号系列発生器１と逆拡散回路２，３，４と積分器５，
６，７及び加減算器８を備えて構成されている。

【０００６】ここで、拡散符号系列発生器１は、加減算
器８から出力されるエラー信号Ｅpeに応じて位相制御し
たＰＮ系列（Pseudorandam Noise）の拡散符号系列ＤP
C，ＤEC，ＤLCを生成する。すなわち、受信信号Ｄinを
実際に逆拡散するために使われる拡散符号系列ＤPCと、
その拡散符号系列ＤPCより半チップ位相が進んだ拡散符
号系列（「Early Code：アーリーコード」と呼ばれる）
ＤECと、拡散符号系列ＤPCより半チップ位相が遅れた拡
散符号系列（「Late Code：レイトコード」と呼ばれ
る）ＤLCを出力する。

【０００７】逆拡散回路４は、受信信号Ｄinと逆拡散符
号系列ＤPCとの相互相関Ｐを求め、積分器７は、その相
関出力Ｐを積分することにより検波出力Ｄoutを生成す
る。

【０００８】逆拡散回路２，３は、受信信号Ｄinと拡散
符号系列ＤLC，ＤECとのそれぞれの相互相関Ｅ，Ｌを求
め、積分器５，６は、それぞれの相関出力Ｅ，Ｌを積分
して加減算器８に供給する。

【０００９】これにより、加減算器８からは相関出力
Ｅ，Ｌの各積分値の差分を表すエラー信号Ｅpeが出力さ
れ、このエラー信号Ｅpeによって拡散符号系列発生器１
の位相制御をフィードバックすることにより、受信信号
Ｄinとの同期を確保した拡散符号系列ＤPC，ＤEC，ＤLC
を生成すると共に、受信信号Ｄinに同期した相関出力
（逆拡散出力）Ｐと検波出力Ｄoutを得るようにしてい
る。

【００１０】

【発明が解決しようとする課題】しかしながら、上記従
来のＤＬＬ回路は、受信信号Ｄinを逆拡散及び検波する
ための逆拡散回路４と積分回路７の他、受信信号Ｄinと
の同期を確保するために更に２個ずつの逆拡散回路２，
３と積分器５，６が必要であるため、回路規模が大きく
なるという課題があった。

【００１１】特に、マルチパスを積極的に利用するＲＡ
ＫＥ方式の受信装置では、例えばマルチパスがＮ個の場
合、３×Ｎ個の逆拡散回路と積分回路が必要となるた
め、回路規模が大きくなるという課題があった。

【００１２】本発明は、従来の課題を克服するためにな
されたものであり、回路規模を小さくすることが可能な
受信装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するため
本発明の受信装置は、スペクトラム拡散通信方式の受信
装置において、符号系列と受信信号とを相互相関演算す
る相関演算手段と、上記相関演算手段により生成される
相関出力を積分する積分手段と、上記積分手段により生
成される積分出力を保持する保持手段と、上記保持手段
に保持される保持信号に基づいて、上記符号系列と受信
信号との位相差を示すエラー信号を生成するエラー検出
手段と、上記エラー検出手段で生成されるエラー信号に
基づいて、上記符号系列を上記受信信号の位相に合わせ
るように位相制御して上記相関演算手段に供給する符号
系列発生手段とを備え、上記相関演算手段は、上記受信
信号に含まれている原データ以外のデータと上記符号系
列との相互相関演算と、上記受信信号に含まれている原
データと上記符号系列との相互相関演算とを時分割で行
い、上記保持手段は、上記相関演算手段が上記受信信号
に含まれている原データ以外のデータと上記符号系列と
の相互相関演算を行うことで上記積分器から出力される
積分出力を保持することを特徴とする。

【００１４】かかる構成によれば、受信信号に含まれて
いる原データの逆拡散処理及び検波処理と、受信信号に
含まれている原データ以外のデータの逆拡散処理及び検
波処理とを、一つの相関演算手段及び積分手段が時分割
で行う。つまり、受信信号に含まれている原データ以外
のデータを逆拡散及び積分処理して得られる積分出力を
保持手段が保持し、更にエラー検出手段が保持信号に基
づいて受信信号と符号系列との実際の位相差を検出して
エラー信号を出力する。このエラー信号に基づいて符号
系列発生手段が、受信信号との同期を確保するように符
号系列の位相を調整し、更に、上記の相関演算手段及び
積分手段が、その調整された符号系列に基づいて上記受
信信号に含まれている原データを逆拡散且つ積分処理す
る。

【００１５】受信信号との同期を確保するための処理
と、同期を確保した符号系列によって受信信号中の原デ
ータを逆拡散及び検波する処理とを１つの相関演算手段
と積分手段によって行われるため、部品点数が少なく且
つ回路規模の小さな受信装置が実現される。

【００１６】また、本発明の受信装置は、スペクトラム
拡散通信方式の受信装置において、符号系列と受信信号
とを相互相関演算する相関演算手段と、上記相関演算手
段により生成される相関出力を積分する積分手段と、上
記積分手段により生成される積分出力を保持する保持手
段と、上記保持手段により保持された保持信号に基づい
て、上記符号系列を上記受信信号の位相に合わせるよう
に位相制御して出力すると共に、上記符号系列より所定
の位相遅延した遅延符号系列と上記符号系列より所定の
位相進相した進相符号系列とを出力する符号系列発生手
段と、上記符号系列発生手段から出力される上記遅相符
号系列と上記進相符号系列との差分の符号系列を生成す
る加減算手段とを備え、上記相関演算手段は、上記受信
信号に含まれている原データ以外のデータと上記差分の
符号系列との相互相関演算と、上記受信信号に含まれて
いる原データと上記符号系列との相互相関演算とを時分
割で行い、上記保持手段は、上記相関演算手段が上記受
信信号に含まれている原データ以外のデータと上記差分
の符号系列との相互相関演算を行うことで上記積分器か
ら出力される積分出力を保持することを特徴とする。

【００１７】かかる構成によると、受信信号に含まれて
いる原データの逆拡散処理及び検波処理と、受信信号に
含まれている原データ以外のデータの逆拡散処理及び検
波処理とを、一つの相関演算手段及び積分手段が時分割
で行い、受信信号に含まれている原データ以外のデータ
の逆拡散処理及び検波処理によって生成される積分出力
を保持手段が保持する。この保持手段に保持された保持
信号に基づいて、符号系列発生手段が符号系列を受信信
号の位相に合わせるように位相制御して出力すると共
に、符号系列より所定の位相遅延した遅延符号系列と符
号系列より所定の位相進相した進相符号系列とを出力す
る。そして、加減算手段が遅相符号系列と上記進相符号
系列との差分の符号系列を生成する。

【００１８】これにより、相関演算手段及び積分手段
は、差分の符号系列と受信信号に含まれている原データ
以外のデータの逆拡散処理及び検波処理とを行い、それ
によって生じる保持信号に基づいて符号系列発生手段が
受信信号に対して同期追尾を行い、更に、相関演算手段
及び積分手段が、同期追尾した符号系列と受信信号に含
まれている原データの逆拡散処理及び検波処理とを行う
という処理を繰り返す。

【００１９】このように、受信信号との同期を確保する
ための処理と、同期を確保した符号系列によって受信信
号中の原データを逆拡散及び検波する処理とを１つの相
関演算手段と積分手段によって行われるため、部品点数
が少なく且つ回路規模の小さな受信装置が実現される。

【００２０】また、本発明の受信装置は、スペクトラム
拡散通信方式の受信装置において、符号系列と、上記符
号系列より所定の位相遅延した遅延符号系列と、上記符
号系列より所定の位相進相した進相符号系列とを生成し
て出力する符号系列発生手段と、上記符号系列発生手段
から出力される上記遅相符号系列と上記進相符号系列と
の差分の符号系列を生成する加減算手段と、上記差分の
符号系列と受信信号とを相互相関演算する第１の相関演
算手段と、上記第１の相関演算手段により生成される相
関出力を積分する積分手段と、上記符号系列と受信信号
とを相互相関演算する第２の相関演算手段とを備え、上
記符号系列発生手段は、上記積分手段から出力される積
分出力に基づいて、上記符号系列と遅延符号系列と進相
符号系列を上記受信信号の位相に合わせるように位相制
御して出力することを特徴とする。

【００２１】かかる構成によると、第１の相関演算手段
と積分手段、符号系列発生手段、加減算手段が、受信信
号との同期を確保するための処理を行い、第２の相関演
算手段は、符号系列発生手段から出力される同期が確保
された符号系列と受信信号とを相関演算することによ
り、受信信号を精度良く逆拡散する。

【００２２】このように、少なくとも２個の相関演算手
段を備えるだけで、受信信号との同期を確保するための
処理と、同期を確保した符号系列によって受信信号を逆
拡散する処理を行うことができるため、部品点数が少な
く且つ回路規模の小さな受信装置が実現される。

【００２３】

【発明の実施の形態】以下、本発明の受信装置の実施形
態を図１ないし図１２を参照して説明する。尚、図１な
いし図５は第１の実施形態を説明するための図、図６な
いし図８は第２の実施形態を説明するための図、図９及
び図１０は第３の実施形態を説明するための図、図１１
及び図１２は第４の実施形態を説明するための図であ
る。 （第１の実施形態）第１の実施形態の受信装置は、図１
のブロック図に示すＤＬＬ（遅延ロックループ）回路を
備えて構成されている。このＤＬＬ回路は、符号系列発
生器９と、遅延素子１０，１１と、セレクタ回路１２、
タイミング発生器１３、サンプルホールド回路１４，１
５、加減算器１６、逆拡散回路１７、積分器１８を備え
て構成されている。

【００２４】ここで、符号系列発生器９は、Ｇｏｌｄ符
号系列発生器などで形成されており、加減算器１６から
のエラー信号Ｅpeに基づいて、図２に示すＳカーブの特
性に従って疑似ランダムな符号系列ＤECを生成して、遅
延素子１０とセレクタ回路１２に供給する。また、符号
系列ＤECのチップ区間（chip duration）Ｔcに同期した
同期信号Ｄsbnを生成し、タイミング発生回路１３へ供
給する。

【００２５】遅延素子１０，１１は、それぞれチップ区
間Ｔcの半分の区間、すなわち半チップ区間Ｔc／２の遅
延時間に設定されている。これにより、遅延素子１０か
らセレクタ回路１２には、符号系列ＤECより半チップ区
間Ｔc／２だけ遅相した符号系列ＤPCが供給され、遅延
素子１１からセレクタ回路１２には、符号系列ＤPCより
半チップ区間Ｔc／２だけ遅相した符号系列ＤLCが供給
されるようになっている。

【００２６】セレクタ回路１２は、マルチプレクサなど
によって形成されており、タイミング発生器１３からの
切換え制御信号ＤSELE，ＤSELP，ＤSELLに従って、上記
の符号系列ＤEC，ＤPC，ＤLCを排他的に切り換えて、逆
拡散用の符号系列ＤSCとして出力する。尚、符号系列Ｄ
ECはアーリーコード、符号系列ＤPCは基準コード、符号
系列ＤLCはレイトコードとなっている。

【００２７】逆拡散回路１７は、受信信号Ｄinと符号系
列ＤSCを相互相関演算する相関回路によって形成されて
おり、相関出力（すなわち逆拡散出力）ＤCORを積分器
１８へ供給する。

【００２８】積分器１８は、相関出力ＤCORを積分し、
その積分出力（すなわち検波出力）Ｄoutを保持手段と
してのサンプルホールド回路１４，１５へ供給すると共
に、図示しない復号回路等へ供給する。

【００２９】サンプルホールド回路１４，１５は、それ
ぞれタイミング発生器１３からのサンプルホールド制御
信号ＤSHEC，ＤSHLCに従って積分出力Ｄoutをサンプル
ホールドし、そのサンプルホールドした保持信号（以
下、サンプルホールド信号という）ＤSH1，ＤSH2を加減
算器１６に供給する。

【００３０】加減算器１６は、サンプルホールド信号Ｄ
SH1，ＤSH2を差分演算するエラー検出手段であり、その
演算結果（ＤSH1−ＤSH2）をエラー信号Ｅpeとして符号
系列発生器９へ供給する。

【００３１】そして、加減算器１６がエラー信号Ｅpe
（＝ＤSH1−ＤSH2）を求めると、符号系列発生器９は、
図２に示したＳカーブに従って、±Ｔc／２内のキャプ
チャレンジの範囲内においてそのエラー信号Ｅpeの値を
０に近づけるように、符号系列ＤECの位相τを調整して
出力することで、所謂同期追尾を行う。

【００３２】タイミング発生器１３は、同期信号Ｄsbn
に基づいて各シンボル区間Ｔiに同期した切換え制御信
号ＤSELE，ＤSELP，ＤSELLとサンプルホードル制御信号
ＤSHEC，ＤSHLCを生成し、切換え制御信号ＤSELE，ＤSE
LP，ＤSELLをセレクタ回路１２に、サンプルホードル制
御信号ＤSHEC，ＤSHLCをサンプルホールド回路１４，１
５にそれぞれ供給する。

【００３３】ここで、典型例として、図３に示すような
データ構造の受信信号Ｄinを受信する場合の切換え制御
信号ＤSELE，ＤSELP，ＤSELLとサンプルホードル制御信
号ＤSHEC，ＤSHLCのタイミングを説明する。

【００３４】図３において、受信信号Ｄinは、各スロッ
トが１０個（ｉ＝０〜９）のシンボルで構成されてお
り、各スロットにおける第０番目から第８番目の９個の
シンボルが音声データや画像データ、コンピュータプロ
グラムのデータ等の本来再生すべき情報を有するデータ
（以下、原データという）ＤＡＴＡとなっている。ま
た、第９番目のシンボルがスロット検出用の同期データ
Ｄsynとなっている。また、各シンボルのシンボル区間
Ｔiはチップ区間Ｔcの整数倍（ｋ倍）の時間幅（ｋ×Ｔ
c）となっている。

【００３５】かかるデータ構造の受信信号Ｄinを処理す
る場合、タイミング発生器１３は、シンボル区間Ｔ0〜
Ｔ8では、論理値“Ｈ”の切換え制御信号ＤSELPを出力
し、シンボル区間Ｔ9では、論理値“Ｈ”の切換え制御
信号ＤSELEとＤSELLを交互に出力する。また、シンボル
区間Ｔ0では、論理値“Ｈ”のサンプルホードル制御信
号ＤSHECとＤSHLCを交互に出力する。

【００３６】これにより、セレクタ回路１２は、シンボ
ル区間Ｔ0〜Ｔ8では、論理値“Ｈ”の切換え制御信号Ｄ
SELPに従って、基準コードＤPCを逆拡散用の符号系列Ｄ
SCとして出力し、シンボル区間Ｔ9では、交互に論理値
“Ｈ”となる切換え制御信号ＤSELEとＤSELLに従って、
アーリーコードＤECとレイトコードＥLCを交互に逆拡散
用の符号系列ＤSCとして出力する。

【００３７】また、サンプルホールド回路１４，１５
は、シンボル区間Ｔ0のときに、交互に論理値“Ｈ”と
なるサンプルホードル制御信号ＤSHEC，ＤSHLCに従っ
て、積分出力Ｄoutを交互にサンプルホールドする。

【００３８】かかる構成により、シンボル区間Ｔ0〜Ｔ8
のときには、受信信号Ｄinに含まれている原データＤＡ
ＴＡを逆拡散するために用いられる基準コードＤPCが逆
拡散回路１７に供給され、シンボル区間Ｔ9のときに
は、受信信号Ｄinに含まれているスロット検出用の同期
データＤsynを逆拡散するための符号系列、すなわちア
ーリーコードＤECとレイトコードＤLCが逆拡散回路１７
に交互に供給されるようになっている。

【００３９】また、逆拡散回路１７がシンボル区間Ｔ9
において受信信号ＤinとアーリーコードＤECとの相互相
関を求めると、積分器１８が次のシンボル区間Ｔ0にお
いて積分出力Ｄoutを出力し、更にそのシンボル区間Ｔ0
において、サンプルホールド回路１４がサンプルホード
ル制御信号ＤSHECの指示に従って、積分出力Ｄoutをサ
ンプルホールドする。

【００４０】また、１スロット期間後のシンボル区間Ｔ
9において、逆拡散回路１７が受信信号Ｄinとレイトコ
ードＤLCとの相互相関を求めると、積分器１８が次のシ
ンボル区間Ｔ0において積分出力Ｄoutを出力し、更にそ
のシンボル区間Ｔ0において、サンプルホールド回路１
４がサンプルホードル制御信号ＤSHLCの指示に従って、
積分出力Ｄoutをサンプルホールドするようになってい
る。

【００４１】尚、説明の便宜上、図３に示すデータ構造
の受信信号Ｄinを扱う場合について説明したが、他のデ
ータ構造の受信信号を扱う場合にも同様に、タイミング
発生器１３は、各シンボル区間Ｔiに同期した切換え制
御信号ＤSELE，ＤSELP，ＤSELLとサンプルホードル制御
信号ＤSHEC，ＤSHLCを生成して、セレクタ回路１２とサ
ンプルホールド回路１４，１５を制御するようになって
いる。

【００４２】次にかかる構成を有する受信装置の動作を
図４に示すフローチャートと、図５に示すタイミングチ
ャートを参照して説明する。尚、図５のタイミングチャ
ートは、図４のフローチャートに従ってＤＬＬ回路が動
作したときに生成される上記各信号の発生タイミングを
示している。

【００４３】図４において、利用者等が本受信装置を操
作して受信状態にすると、タイミング発生回路１３が所
定レジスタ（図示省略）にフラグデータＦＬＧ＝０をセ
ットした後（ステップＳ１０）、シンボル区間Ｔiを判
定する（ステップＳ１２）。ここで、シンボル区間Ｔi
がＴ9であればステップＳ１４に移行し、そうでなけれ
ばステップＳ４０に移行する。

【００４４】ステップＳ１４では、フラグデータＦＬＧ
の値を調べ、ＦＬＧ＝０であればステップＳ１６、ＦＬ
Ｇ＝１であればステップＳ２６へ移行する。

【００４５】ステップＳ１６では、タイミング発生器１
３からセレクト回路１２へ論理値“Ｈ”の切換え制御信
号ＤSELEが供給される。これにより、図５中のシンボル
区間Ｔ0に示すように、アーリーコードＤECが逆拡散用
の符号系列ＤSCとして逆拡散回路１７に供給される。

【００４６】次に、ステップＳ１８とステップＳ２０に
おいて、逆拡散回路１７が符号系列ＤSCと受信信号Ｄin
との相互相関を求め、その相関出力ＤCORを積分器１８
が積分する。すなわち、アーリーコードＤECと受信信号
Ｄinに含まれているスロット検出用の同期データＤsyn
との相互相関演算が行われ、更にその相関出力ＤCORが
積分されることで、包絡線検波した積分出力Ｄoutが出
力される。尚、積分出力Ｄoutは、シンボル区間Ｔ9の次
のシンボル区間Ｔ0で出力される。

【００４７】次に、ステップＳ２２において、サンプル
ホールド回路１４が論理値“Ｈ”のサンプルホードル制
御信号ＤSHECに従って積分出力Ｄoutをサンプルホール
ドし、サンプルホールド信号ＤSH1を加減算器１６へ出
力する。ここで、サンプルホードル制御信号ＤSHECは、
図５に示すように、２スロット区間に１回の周期で論理
値“Ｈ”となるため、サンプルホールド信号ＤSH1は２
スロット区間に亘ってホールドされる。

【００４８】次に、ステップＳ２４において、タイミン
グ発生回路１３がフラグデータをＦＬＧ＝１にセットし
た後、ステップＳ３６へ移行する。

【００４９】このように、ステップ１６〜Ｓ２４では、
アーリーコードＤECによって同期データＤsynを逆拡散
し、更に積分出力Ｄoutをサンプルホールド回路１４に
ホールドさせるための処理が行われる。

【００５０】一方、上記のステップＳ１６からステップ
Ｓ２６へ移行した場合（ＦＬＧ＝１の場合）には、ステ
ップＳ２６において、タミング発生器１３からセレクト
回路１２へ論理値“Ｈ”の切換え制御信号ＤSELLが供給
される。これにより、図５中のシンボル区間Ｔ0に示す
ように、レイトコードＤLCが逆拡散用の符号系列ＤSCと
して逆拡散回路１７に供給される。

【００５１】次に、ステップＳ２８とステップＳ３０に
おいて、逆拡散回路１７が符号系列ＤSCと受信信号Ｄin
との相互相関を求め、更に、積分器１８が上記の相互相
関によって生成される相関出力ＤCORを積分する。すな
わち、レイトコードＤLCと受信信号Ｄinに含まれている
スロット検出用の同期データＤsynとの相互相関演算が
行われ、更にその相関出力ＤCORが積分されることで、
包絡線検波した積分出力Ｄoutが出力される。尚、積分
出力Ｄoutは、シンボル区間Ｔ9の次のシンボル区間Ｔ0
で出力される。

【００５２】次に、ステップＳ３２において、サンプル
ホールド回路１５が論理値“Ｈ”のサンプルホードル制
御信号ＤSHLCに従って積分出力Ｄoutをサンプルホール
ドし、サンプルホールド信号ＤSH2を加減算器１６へ出
力する。ここで、サンプルホードル制御信号ＤSHLCは、
図５に示すように、２スロット区間に１回の周期で論理
値“Ｈ”となるため、サンプルホールド信号ＤSH2は２
スロット区間に亘ってホールドされる。

【００５３】次に、ステップＳ３４において、タイミン
グ発生回路１３がフラグデータＦＬＧをＦＬＧ＝０にセ
ットした後、ステップＳ４０へ移行する。

【００５４】このように、フラグデータＦＬＧの値が交
互に「０」と「１」に変化する度に、ステップＳ１６〜
Ｓ２４の処理と、ステップＳ２６〜Ｓ３４の処理が交互
に繰り返され、ステップＳ１６〜Ｓ２４では、アーリー
コードＤECに基づいてシンボル区間Ｔ9における同期デ
ータＤsynを逆拡散処理し、ステップＳ２６〜Ｓ３４で
は、レイトコードＤLCに基づいてシンボル区間Ｔ9にお
ける同期データＤsynを逆拡散処理する。すなわち、ス
テップＳ１６〜Ｓ２４の処理と、ステップＳ２６〜Ｓ３
４の処理が交互に時分割で行われる。

【００５５】また、フラグデータＦＬＧの値は１スロッ
ト区間毎に交互に変化するため、図５に示すように、サ
ンプルホールド信号ＤSH1，ＤSH2は１スロット区間ずれ
たタイミングで交互に更新される。

【００５６】次に、ステップＳ３６では、加減算器１６
がサンプルホールド信号ＤSH1，ＤSH2に基づいてエラー
信号Ｅpe（＝ＤSH1−ＤSH2）を生成し、更にステップＳ
３８において、拡散符号系列発生器９がエラー信号Ｅpe
のレベルに応じて位相制御した符号系列（アーリコー
ド）ＤECを出力する。

【００５７】つまり、サンプルホールド信号ＤSH1は、
同期データＤsynとアーリーコードＤECの実際の位相差
を示し、サンプルホールド信号ＤSH2は、同期データＤs
ynとレイトコードＤLCの実際の位相差を示すことから、
加減算器１６からは同期データＤsynと基準コードＤPC
との位相差を示すエラー信号Ｅpeが出力される。

【００５８】そして、拡散符号系列発生器９がエラー信
号Ｅpeのレベルに基づいて、図２に示したＳカーブに従
って符号系列ＤECの位相を自動調整することで、同期デ
ータＤsynと位相が一致する基準コードＤPCと、その基
準コードＤPCより半チップ区間Ｔc／２位相が進んだア
ーリーコードＤECと、基準コードＤPCより半チップ区間
Ｔc／２位相が遅れたレイトコードＤLCを生じさせるよ
うにフィードバックを行う。また、基準コードＤPCの位
相と一致した同期信号Ｄsbnが拡散符号系列発生器９か
らタイミング発生器１３へ供給されるようにフィードバ
ックが行われることとなる。

【００５９】次に、ステップＳ４０において、タイミン
グ発生器１３がシンボル区間Ｔiを調べ、シンボル区間
Ｔ0〜Ｔ8のいずれかに該当すればステップＳ４２に移行
する。 そして、ステップＳ４２において、同期信号Ｄ
sbnに同期した論理値“Ｈ”の切換え制御信号ＤSELPを
セレクト回路１２に供給することで、基準コードＤPCを
逆拡散系列ＤSCとして逆拡散回路１７に供給させる。

【００６０】次に、ステップＳ４４において、逆拡散回
路１７が上記の基準コードＤPCと受信信号Ｄinとの相互
相関演算を行い、次にステップＳ４６において、積分器
１８が相関出力ＤCORを積分することにより、積分出力
Ｄoutを生成して出力する。

【００６１】このように、ステップＳ４２〜Ｓ４６で
は、ステップＳ３８で位相調整された基準コードＤPCに
基づいて受信信号Ｄinを逆拡散することで、シンボル区
間Ｔ0〜Ｔ8の原データＤＡＴＡを高精度で逆拡散し、更
に、その逆拡散出力（相関出力）ＤCORを積分すること
で、検波出力（積分出力）Ｄoutを生成する。

【００６２】次に、ステップＳ４６の処理が終わると、
又はステップＳ４０においてシンボル区間Ｔ0〜Ｔ8のい
ずれにも該当しないと判断すると、再びステップＳ１２
からの処理が繰り返される。つまり、ステップＳ１２〜
Ｓ４６の処理は各シンボル区間Ｔiの周期で繰り返され
ると共に、利用者等が通信状態を遮断するまで繰り返さ
れる。

【００６３】また、上記したステップＳ１６〜Ｓ２４の
処理と、ステップＳ２６〜Ｓ３４の処理とステップＳ１
２〜Ｓ４６の処理は時分割で繰り返し行われる。

【００６４】このように、第１の実施形態によれば、１
個の逆拡散回路１７と積分器１８によって、基準コード
ＤPCとアーリーコードＤECとレイトコードＤLCとによる
受信信号Ｄinとの相互相関演算（逆拡散）及び積分（検
波）を行う構成としたので、回路規模の小さな受信装置
を実現することができる。特に、マルチパスを積極的に
利用するＲＡＫＥ方式の受信装置に適用して大きな効果
が得られる。

【００６５】また、回路規模が小さくなることで消費電
力を低減することができ、特に、コードレス電話や携帯
電話、移動体通信などのバッテリ駆動の受信装置に適用
して大きな効果を発揮する。

【００６６】尚、本実施形態では、シンボル区間Ｔ0〜
Ｔ8ではアーリーコードＤECとレイトコードＤLCとによ
る受信信号Ｄinとの相互相関演算を行わないが、１スロ
ット区間毎にアーリーコードＤECとレイトコードＤLCと
による同期データＤsynとの相互相関演算を行うことに
よって、受信信号Ｄinとの同期を十分に確保することが
可能となっている。 （第２の実施形態）次に、第２の実施形態を図６ないし
図８を参照して説明する。本実施形態の受信装置は、図
６のブロック図に示すＤＬＬ回路を備えて構成されてい
る。尚、図６において図１と同一又は相当する部分を同
一符号で示している。

【００６７】すなわち、図１に示したＤＬＬ回路との差
異を述べると、図６のＤＬＬ回路には、２個の逆拡散回
路１７Ａ，１７Ｂと積分器１８Ａ，１８Ｂが備えられ、
逆拡散回路１７Ｂには、基準コードＤRCが供給され、逆
拡散回路１７Ａには、セレクタ回路１２Ａを介してアー
リーコードＤECとレイトコードＤLCが供給されるように
なっている。

【００６８】そして、タイミング発生器１３が切換え制
御信号ＤSELE，ＤSELLによってセレクタ回路１２Ａを切
換え制御することで、逆拡散回路１７Ａに供給される符
号系列ＤSCをアーリーコードＤEC又はレイトコードＤLC
に切り換えるようになっている。

【００６９】また、逆拡散回路１７Ａから出力される相
関出力ＤCOR1を積分器１８Ａが積分し、その積分出力Ｄ
INTをサンプルホールド回路１４，１５がサンプルホー
ルド制御信号ＤSHEC，ＤSHLCに従って交互にサンプルホ
ールドする。

【００７０】また、逆拡散回路１７Ｂから出力される相
関出力ＤCOR2を積分器１８Ｂが積分し、その積分出力Ｄ
outを受信信号Ｄinの検波出力として出力するようにな
っている。

【００７１】つまり、本実施形態のＤＬＬ回路は、逆拡
散回路１７Ｂと積分器１８Ｂによって、基準コードＤPC
と受信信号Ｄinとの相互相関演算（逆拡散）を行うと共
に、それによって生じる逆拡散出力（相関出力）ＤCOR2
を検波する。そして、受信信号Ｄinとの同期を確保する
ために、逆拡散回路１７Ａと積分器１８Ａが設けられて
いる。

【００７２】次に、かかる構成のＤＬＬ回路の動作を、
図７に示すフローチャートと図８に示すタイミングチャ
ートに基づいて説明する。尚、説明の便宜上、図２に示
したデータ構造の受信信号Ｄinを処理するものとして説
明する。

【００７３】図７において、利用者等が本受信装置を操
作して受信状態にすると、ステップＳ３０において、タ
イミング発生器１３がシンボル番号（シンボル区間の番
号）を調べる。ここで、シンボル番号が偶数番（すなわ
ち、０，２，４，６，８のいずれか）であれば、ステッ
プＳ３２に移行し、シンボル番号が奇数番（すなわち、
１，３，５，７，９のいずれか）であればステップＳ４
０に移行する。

【００７４】ステップＳ３２では、タイミング発生器１
３からセレクタ回路１２Ａに切換え制御信号ＤSELEが供
給され、逆拡散回路１７Ａに供給される符号系列ＤSCが
アーリーコードＤECとなる。つまり、図８に示す偶数番
目のシンボル区間Ｔ0，Ｔ2，Ｔ4，Ｔ6，T8では、逆拡散
回路１７ＡにアーリーコードＤECが供給される。

【００７５】次に、ステップＳ３４において、逆拡散回
路１７Ａが受信信号ＤinとアーリーコードＤECの相互相
関演算（逆拡散）を行い、更に、ステップＳ３６におい
て、積分器１８Ａが相関出力ＤCOR1を積分してその積分
出力ＤINTを出力する。

【００７６】次に、ステップＳ３８において、サンプル
ホールド回路１４が、サンプルホールド制御信号ＤSHEC
に従って、積分出力ＤINTをサンプルホールドする。

【００７７】すなわち、タイミング発生器１３は、符号
系列ＤECのチップ区間（chip duration）Ｔcに同期した
同期信号Ｄsbnに基づいて、図８に示すように、偶数番
目のシンボル区間Ｔ0，Ｔ2，Ｔ4，Ｔ6，T8において論理
値“Ｈ”となるサンプルホールド制御信号ＤSHECを生成
して出力し、この論理値“Ｈ”のサンプルホールド制御
信号ＤSHECに従ってサンプルホールド回路１４が積分出
力ＤINTをサンプルホールドする。

【００７８】このように、ステップＳ３２〜Ｓ３８で
は、偶数番目のシンボル区間における受信信号Ｄinをア
ーリーコードＤECによって逆拡散し、更に積分出力ＤIN
Tをサンプルホールド回路１４でサンプルホールドする
ようになっている。

【００７９】尚、図８に示すように、サンプルホールド
制御信号ＤSHECは２シンボル区間に１回の周期で論理値
“Ｈ”となるため、サンプルホールド信号ＤSH1は２シ
ンボル区間毎に更新されることになる。

【００８０】一方、上記のステップＳ４０に移行した場
合（シンボルナンバーｉが奇数の場合）には、ステップ
Ｓ４０において、タイミング発生器１３からセレクタ回
路１２Ａに切換え制御信号ＤSELLが供給され、逆拡散回
路１７Ａに供給される符号系列ＤSCがレイトコードＤLC
となる。つまり、図８に示す奇数番目のシンボル区間Ｔ
1，Ｔ3，Ｔ5，Ｔ7，T9では、逆拡散回路１７Ａにレイト
コードＤLCが供給される。

【００８１】次に、ステップＳ４２において、逆拡散回
路１７Ａが受信信号ＤinとレイトコードＤLCの相互相関
演算（逆拡散）を行い、更に、ステップＳ４４におい
て、積分器１８Ａが相関出力ＤCOR1を積分してその積分
出力ＤINTを出力する。

【００８２】次に、ステップＳ４６において、サンプル
ホールド回路１５が、サンプルホールド制御信号ＤSHLC
に従って、積分出力ＤINTをサンプルホールドする。

【００８３】すなわち、タイミング発生器１３は、符号
系列ＤECのチップ区間（chip duration）Ｔcに同期した
同期信号Ｄsbnに基づいて、図８に示すように、奇数番
目のシンボル区間Ｔ1，Ｔ3，Ｔ5，Ｔ7，T9において論理
値“Ｈ”となるサンプルホールド制御信号ＤSHLCを生成
して出力し、この論理値“Ｈ”のサンプルホールド制御
信号ＤSHLCに従ってサンプルホールド回路１５が積分出
力ＤINTをサンプルホールドする。

【００８４】尚、図８に示すように、サンプルホールド
制御信号ＤSHLCは２シンボル区間に１回の周期で論理値
“Ｈ”となるため、サンプルホールド信号ＤSH2は２シ
ンボル区間毎に更新されることになる。また、サンプル
ホールド信号ＤSH1とＤSH2との更新タイミングは１シン
ボル区間ずれることになる。

【００８５】次に、ステップＳ４８において、加減算器
１６がサンプルホールド信号ＤSH1，ＤSH2に基づいてエ
ラー信号Ｅpe（＝ＤSH1−ＤSH2）を生成し、更にステッ
プＳ５０において、拡散符号系列発生器９がエラー信号
Ｅpeのレベルに応じて位相制御した符号系列（アーリコ
ード）ＤECを出力する。

【００８６】つまり、サンプルホールド信号ＤSH1は同
期データＤsynとアーリーコードＤECの位相ズレの量を
示し、サンプルホールド信号ＤSH2は同期データＤsynと
レイトコードＤLCの位相ズレの量を示すことから、加減
算器１６からは同期データＤsynと基準コードＤPCとの
位相ズレの量を示すエラー信号Ｅpeが出力される。

【００８７】そして、拡散符号系列発生器９がエラー信
号Ｅpeのレベルに基づいて、図２に示したＳカーブに従
って符号系列ＤECの位相を自動調整することで、同期デ
ータＤsynと位相が一致する基準コードＤPCと、その基
準コードＤPCより半チップ区間Ｔc／２位相が進んだア
ーリーコードＤECと、基準コードＤPCより半チップ区間
Ｔc／２位相が遅れたレイトコードＤLCを生じさせるよ
うになっている。また、基準コードＤPCの位相と一致し
た同期信号Ｄsbnが拡散符号系列発生器９からタイミン
グ発生器１３へ供給されることになる。

【００８８】次に、ステップＳ５４において、逆拡散回
路１７Ｂが基準コードＤPCと受信信号Ｄinを相互相関演
算することで受信信号Ｄinを逆拡散し、次に、ステップ
Ｓ５６において、逆拡散回路から出力される逆拡散出力
（相関出力）ＤCOR2を積分器が１８Ｂが積分すること
で、積分出力Ｄoutを検波出力として出力する。

【００８９】ステップＳ５６の処理が終わると、再びス
テップＳ３０からの処理が繰り返されると共に、利用者
等が通話状態を遮断する繰り返される。

【００９０】尚、ステップＳ３０〜Ｓ５６の処理は、各
シンボル区間Ｔi毎に行われるため、図８に示すよう
に、サンプルホールド信号ＤSH1，ＤSH2は２シンボル区
間毎に更新され、且つサンプルホールド信号ＤSH1，ＤS
H2の更新タイミングは１シンボル区間ずれることにな
る。

【００９１】そして、エラー信号Ｅpeは１シンボル区間
毎に更新され、このエラー信号Ｅpeが更新される毎に、
拡散符号系列発生器９から出力される符号系列ＤECの位
相が受信信号Ｄinの位相と合わせられる。よって、逆拡
散回路１７Ｂは、各シンボル区間Ｔi毎に位相合わせが
行われた基準コードＤPCに基づいて受信信号Ｄinを逆拡
散し、それによって生じる逆拡散出力（相関出力）ＤCO
R2を積分器１８Ｂが積分することで、検波出力（積分出
力）Ｄoutを出力する。

【００９２】このように、第２の実施形態によれば、２
個の逆拡散回路１７Ａ，１７Ｂと積分器１８Ａ，１８Ｂ
を備え、一方の逆拡散回路１７Ａと積分器１８Ａによっ
て受信信号Ｄinとの同期を確保するための処理をアーリ
ーコードＤECとレイトコードＤLCに基づいて交互に且つ
時分割で行い、他方の逆拡散回路１７Ｂと積分器１８Ｂ
によって、同期を確保した状態の基準コードＤPCに基づ
いて受信信号Ｄinを逆拡散して検波出力Ｄoutを生成す
るようにしたので、従来のＤＬＬ回路に比べて、回路規
模の小さな受信装置を実現することができる。また、回
路規模が小さくなることで消費電力を低減することがで
きる。

【００９３】また、第２の実施形態のＤＬＬ回路では、
受信信号Ｄinとの同期を確保するために逆拡散回路１７
Ａと積分器１８Ａを専用に設け、シンボル区間毎に得ら
れるサンプルホールド信号ＤSH1，ＤSH2の差分（エラー
信号）Ｅpeに基づいて、符号系列発生器９の位相制御を
フィードバックするので、受信信号Ｄinとの同期を高精
度で確保することができる。 （第３の実施形態）次に、第３の実施形態を図９及び図
１０を参照して説明する。本実施形態の受信装置は、図
９のブロック図に示すＤＬＬ回路を備えて構成されてい
る。尚、図９において図１と同一又は相当する部分を同
一符号で示している。

【００９４】図１に示したＤＬＬ回路との差異を述べる
と、図９のＤＬＬ回路には、積分器１８の積分出力Ｄou
tをサンプルホールドするサンプルホールド回路１００
と、符号系列発生器９から出力されるアーリーコードＤ
ECと遅延素子１１から出力されるレイトコードＤLCとを
加減算し、その加減算した加減算コードＤELC（＝ＤLC
−ＤEC）をセレクタ回路１２に供給する加減算器２００
が備えられている。

【００９５】ここで、サンプルホールド回路１００は、
タイミング発生器１３からのサンプルホールド制御信号
ＤSHCに同期して積分出力Ｄoutをサンプルホールドし、
サンプルホールドしたサンプルホールド信号をエラー信
号Ｅpeとして符号系列発生器９に供給する。

【００９６】符号系列発生器９は、エラー信号Ｅpeのレ
ベルの変化に応じて位相調節した符号系列（アーリーコ
ード）ＤECを生成して出力すると共に、そのアーリーコ
ードＤECに同期した同期信号Ｄsbnをタイミング発生器
１３に供給する。すなわち、図２に示したＳカーブに従
って符号系列（アーリーコード）ＤECの位相τを調整す
ることで、符号系列（基準コード）ＤPCの位相を受信信
号Ｄinの位相に合わせるように同期追尾を行う。

【００９７】そして、タイミング発生器１３は、同期信
号Ｄsbnに基づいて、図３に示した受信信号Ｓinの各シ
ンボル区間Ｔ9において論理値“Ｌ”、各シンボル区間
Ｔ0〜Ｔ8において論理値“Ｈ”となるサンプルホールド
制御信号ＤSHCを出力し、サンプルホールド回路１００
は、サンプルホールド制御信号ＤSHCが論理値“Ｌ”か
ら論理値“Ｈ”となる立ち上がりエッジに同期して積分
出力ＤOUTをサンプリングし、更にそのサンプリングし
た値をエラー信号Ｅpeとして、次のサンプルホールド制
御信号ＤSHCが論理値“Ｌ”から論理値“Ｈ”となる期
間まで継続して符号系列発生器９に供給する。

【００９８】更に、タイミング発生器１３は、同期信号
Ｄsbnに基づいて、図３に示した受信信号Ｓinのシンボ
ル区間Ｔ0〜Ｔ8において論理値“Ｈ”、シンボル区間Ｔ
9ににおいて論理値“Ｌ”となる切換え制御信号ＤSLTを
生成してセレクタ回路１２に供給する。これにより、セ
レクタ回路１２は、切換え制御信号ＤSLTが論理値
“Ｈ”となる期間では、遅延素子１０からの基準コード
ＤPCを逆拡散用の符号系列ＤSCとして逆拡散回路１７に
供給し、切換え制御信号ＤSLTが論理値“Ｌ”となる期
間では、加減算器２００からの加減算コードＤELCを逆
拡散用の符号系列ＤSCとして逆拡散回路１７に供給す
る。

【００９９】かかる構成を有する本実施形態のＤＬＬ回
路は、図１０のタイミングチャートに示すように、受信
信号Ｄinがシンボル区間Ｔ9のときに、加減算器２００
から加減算コードＤELC（＝ＤLC−ＤEC）がセレクタ回
路１２を介して逆拡散回路１７に供給される。すなわ
ち、切換え制御信号ＤSLTが論理値“Ｌ”となる期間
に、加減算コードＤELCが逆拡散用の符号系列ＤSCとし
て逆拡散回路１７に供給される。 これにより、逆拡散
回路１７が受信信号Ｄin中の同期データＤsynと加減算
コードＤELCとの相互相関演算を行い、その相関演算結
果である相関出力ＤCORを積分器１８が積分して積分出
力Ｄoutをサンプルホールド回路１００に供給する。

【０１００】したがって、サンプルホールド回路１００
は、同期データＤsynと加減算コードＤELCとの相互相関
値に相当するエラー信号Ｅpeを符号系列発生器９に供給
する。

【０１０１】ここで、上記の相関出力ＤCORは、次式
（１）で表されることになり、エラー信号Ｅpeも次式
（１）と同様の次式（２）で表されることになる。尚、
次式（１）（２）中の符号「＊」は相関演算子であるこ
とを示している。

【０１０２】 ＤCOR＝ＤELC＊Ｄsyn＝（ＤLC−ＤEC）＊Ｄsyn ＝ＤLC＊Ｄsyn−ＤEC＊Ｄsyn …（１） Ｅpe∝ＤCOR＝ＤLC＊Ｄsyn−ＤEC＊Ｄsyn …（２） このため、エラー信号Ｅpeは、レイトコードＤLCと同期
データＤsynとの相互相関値（ＤLC＊Ｄsyn）からアーリ
ーコードＤECと同期データＤsynとの相互相関値（ＤEC
＊Ｄsyn）を減算した値に比例することになるため、こ
の第３の実施形態のＤＬＬ回路は、図１に示したＤＬＬ
回路（第１の実施形態のＤＬＬ回路）中のサンプルホー
ルド回路１４，１５及び加減算器１６によってエラー信
号Ｅpeを求めたのと等価な機能を有している。

【０１０３】つまり、第１の実施形態のＤＬＬ回路で
は、図１に示したように、符号系列発生器９の入力側に
設けられた加減算器１６によってエラー信号Ｅpeを生成
するようにしているのに対し、第３の実施形態のＤＬＬ
回路では、図９に示すように、符号系列発生器９と遅延
素子１１から出力されるアーリーコードＤECとレイトコ
ードＤLCとの差分ＤELCと受信信号Ｄin中の同期データ
Ｄsynとの相関演算の結果をサンプルホールドすること
で、エラー信号Ｅpeが符号系列発生器９に供給されるよ
うになっている。

【０１０４】この結果、第３の実施形態のＤＬＬ回路に
よっても、図１に示した第１の実施形態のＤＬＬ回路と
同様の同期追尾が可能となっている。

【０１０５】更に、第３の実施形態では、サンプルホー
ルド回路１００が１個で済むため、第１の実施形態と較
べて更に装置規模の小型化が可能となるという効果が得
られる。また、図１に示したセレクタ回路１２に較べ
て、図９に示すセレクタ回路１２の回路規模を小さくす
ることが可能となり、且つ図９のセレクタ回路１２の制
御も簡素化することができるため、図９に示す本実施形
態のタイミング発生回路１３の回路規模を小さくするこ
とも可能となっている。 （第４の実施形態）次に、第４の実施形態を図１１及び
図１２を参照して説明する。本実施形態の受信装置は、
図１１のブロック図に示すＤＬＬ回路を備えて構成され
ている。尚、図１１において図６と同一又は相当する部
分を同一符号で示している。

【０１０６】図６に示したＤＬＬ回路との差異を述べる
と、図１１のＤＬＬ回路には、符号系列発生器９から出
力されるアーリーコードＤECと遅延素子１１から出力さ
れるレイトコードＤLCとを加減算し、その加減算した加
減算コードＤELC（＝ＤLC−ＤEC）を逆拡散回路１７Ａ
に供給する加減算器２００が備えられている。

【０１０７】また、図６に示したＤＬＬ回路では、サン
プルホールド回路１４，１５が設けられているのに対
し、図１１のＤＬＬ回路では、サンプルホールド回路を
設けることなく、積分器１８Ａの積分出力をエラー信号
Ｅpeとして符号系列発生器９に供給する構成となってい
る。

【０１０８】更に、上記第１〜第３の実施形態のＤＬＬ
回路にはセレクタ回路１２とタイミング発生器１３が設
けられているのに対し、この第４の実施形態のＤＬＬ回
路には、セレクタ回路とタイミング発生器は設けられて
おらず、加減算器２００から逆拡散回路１７Ａに加減算
コードＤELCが直接供給されると共に、遅延素子１０か
ら逆拡散回路１７Ｂへ基準コードＤPCが直接供給されて
いる。

【０１０９】かかる構成を有する本実施形態のＤＬＬ回
路によると、図１２のタイミングチャートに示すよう
に、逆拡散回路１７Ａが、受信信号Ｄinの各シンボル区
間Ｔｉの周期で加減算コードＤELCと受信信号Ｄinとの
相互相関を求め、それによって生じる相関出力ＤCOR1を
積分器１８Ａが積分する。従って、積分器１８Ａによっ
て各シンボル区間Ｔｉ毎に生成される積分出力がエラー
信号Ｅpeとして符号系列発生器９に供給される。そし
て、符号系列発生器９が上記図２に示したＳカーブに従
って符号系列ＤECの位相を自動調整することで、基準コ
ードＤPCを受信信号Ｄinに同期追尾させるためのフィー
ドバックを行う。

【０１１０】一方、逆拡散回路１７Ｂは、上記の同期追
尾がなされた基準コードＤPCと受信信号Ｄinとを相互相
関演算するすることにより、受信信号Ｄin中のデータＤ
ＡＴＡを逆拡散し、それによって生じる逆拡散出力ＤCO
R2を積分器１８Ｂが積分することで、検波出力（積分出
力）Ｄoutを生成して出力する。

【０１１１】ここで、上記の積分器１８Ａで生成される
エラー信号Ｅpeは、次式（３）に示されるように、逆拡
散回路１７Ａで生成される逆拡散出力ＤCOR1に比例した
値となる。尚、次式（３）中の符号「＊」は相関演算子
であることを示している。

【０１１２】 Ｅpe∝ＤCOR1＝ＤELC＊Ｄin＝（ＤLC−ＤEC）＊Ｄin ＝ＤLC＊Ｄsyn−ＤEC＊Ｄsyn …（３） このため、エラー信号Ｅpeは、レイトコードＤLCと受信
信号Ｄinとの相互相関値（ＤLC＊Ｄin）からアーリーコ
ードＤECと受信信号Ｄinとの相互相関値（ＤEC＊Ｄin）
を減算した値に比例することになるため、この第４の実
施形態のＤＬＬ回路は、図６に示したＤＬＬ回路（第２
の実施形態のＤＬＬ回路）中のサンプルホールド回路１
４，１５及び加減算器１６によってエラー信号Ｅpeを求
めたのと等価な機能を有している。この結果、第４の実
施形態のＤＬＬ回路によっても、図６に示した第２の実
施形態のＤＬＬ回路と同様の同期追尾が可能となってい
る。

【０１１３】更に、第４の実施形態では、第２の実施形
態のＤＬＬ回路に較べて部品点数が少なく簡素な構造で
あるため、より装置規模の小さな受信装置を提供するこ
とができる等の効果が得られる。

【０１１４】尚、上記の第１〜第４の実施形態では、受
信信号Ｄinに含まれている同期データＤsynをアーリー
コードＤECとレイトコードＤLCに基づいて逆拡散するこ
とで、受信信号Ｄinとの同期を確保するための処理を行
うようにしているが、本発明はこれに限定されるもので
はない。つまり、同期データＤsynに限らず、原データ
ＤＡＴＡ以外のデータ、例えば原データＤＡＴＡを確実
に送信するために送信側で挿入して送られてくる各種制
御データをアーリーコードＤECとレイトコードＤLCに基
づいて逆拡散することで、受信信号Ｄinとの同期を確保
するための処理を行うようにしてもよい。

【０１１５】

【発明の効果】以上説明したように本発明によれば、受
信信号との同期を確保するための処理と、受信信号を逆
拡散してその逆拡散出力を得るための処理を、少ない数
の相関演算手段と積分手段によって行うので、部品点数
が少なく且つ回路規模の小さな受信装置を提供すること
ができる。

【図面の簡単な説明】

【図１】第１の実施形態の受信装置に備えられたＤＬＬ
回路の構成を示すブロック図である。

【図２】同期追尾のためのＳカーブの特性を示す特性図
である。

【図３】受信信号のデータ構造を示す図である。

【図４】第１の実施形態の受信装置に備えられたＤＬＬ
回路の動作を示すフローチャートである。

【図５】第１の実施形態の受信装置に備えられたＤＬＬ
回路で生成される信号のタイミングを示すタイミングチ
ャートである。

【図６】第２の実施形態の受信装置に備えられたＤＬＬ
回路の構成を示すブロック図である。

【図７】第２の実施形態の受信装置に備えられたＤＬＬ
回路の動作を示すフローチャートである。

【図８】第２の実施形態の受信装置に備えられたＤＬＬ
回路で生成される信号のタイミングを示すタイミングチ
ャートである。

【図９】第３の実施形態の受信装置に備えられたＤＬＬ
回路の構成を示すブロック図である。

【図１０】第３の実施形態の受信装置に備えられたＤＬ
Ｌ回路の動作を示すタイミングチャートである。

【図１１】第４の実施形態の受信装置に備えられたＤＬ
Ｌ回路の構成を示すブロック図である。

【図１２】第４の実施形態の受信装置に備えられたＤＬ
Ｌ回路の動作を示すタイミングチャートである。

【図１３】従来のＤＬＬ回路の構成を示すブロック図で
ある。

【符号の説明】

９…符号系列発生器 １０，１１…遅延素子 １２，１２Ａ…セレクタ回路 １３…タイミング発生器 １４，１５，１００…サンプルホールド回路 １６，２００…加減算器 １７，１７Ａ，１７Ｂ…逆拡散回路 １８，１８Ａ，１８Ｂ…積分器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 児玉 泰輝 埼玉県鶴ヶ島市富士見６丁目１番１号 パ イオニア株式会社総合研究所内 (72)発明者 鈴木 雅美 埼玉県鶴ヶ島市富士見６丁目１番１号 パ イオニア株式会社総合研究所内 (72)発明者 荒川 克憲 埼玉県鶴ヶ島市富士見６丁目１番１号 パ イオニア株式会社総合研究所内 (72)発明者 井上 博人 埼玉県鶴ヶ島市富士見６丁目１番１号 パ イオニア株式会社総合研究所内 (72)発明者 小田川 智 埼玉県鶴ヶ島市富士見６丁目１番１号 パ イオニア株式会社総合研究所内 (72)発明者 塩田 岳彦 埼玉県鶴ヶ島市富士見６丁目１番１号 パ イオニア株式会社総合研究所内 (72)発明者 岡村 正寛 埼玉県鶴ヶ島市富士見６丁目１番１号 パ イオニア株式会社総合研究所内 (72)発明者 秋本 尚行 埼玉県鶴ヶ島市富士見６丁目１番１号 パ イオニア株式会社総合研究所内 Ｆターム(参考） 5K022 EE02 EE32 EE36 5K047 AA16 BB01 GG34 HH15 MM35 MM38 MM63

Claims (4)

【特許請求の範囲】
1. 【請求項１】 スペクトラム拡散通信方式の受信装置に
   おいて、 符号系列と受信信号とを相互相関演算する相関演算手段
   と、 前記相関演算手段により生成される相関出力を積分する
   積分手段と、 前記積分手段により生成される積分出力を保持する保持
   手段と、 前記保持手段に保持される保持信号に基づいて、前記符
   号系列と受信信号との位相差を示すエラー信号を生成す
   るエラー検出手段と、 前記エラー検出手段で生成されるエラー信号に基づい
   て、前記符号系列を前記受信信号の位相に合わせるよう
   に位相制御して前記相関演算手段に供給する符号系列発
   生手段とを備え、 前記相関演算手段は、前記受信信号に含まれている原デ
   ータ以外のデータと前記符号系列との相互相関演算と、
   前記受信信号に含まれている原データと前記符号系列と
   の相互相関演算とを時分割で行い、 前記保持手段は、前記相関演算手段が前記受信信号に含
   まれている原データ以外のデータと前記符号系列との相
   互相関演算を行うことで前記積分器から出力される積分
   出力を保持することを特徴とする受信装置。
2. 【請求項２】 前記符号系列発生手段は、前記符号系列
   として、所定の位相差の基準コードとアーリーコードと
   レイトコードを発生し、 前記相関演算手段は、前記受信信号に含まれている原デ
   ータ以外のデータと前記アーリーコードとの相互相関演
   算と、前記受信信号に含まれている原データ以外のデー
   タと前記レイトコードとの相互相関演算とを交互に行う
   と共に、前記受信信号に含まれている原データと前記基
   準コードとの相互相関演算とを時分割で行い、 前記保持手段は、前記アーリーコードとレイトコードに
   基づいて前記交互に相関演算されることにより前記積分
   器から交互に出力される各積分出力を前記保持信号とし
   て保持し、 前記エラー検出手段は、前記アーリーコードに対応する
   保持信号と前記レイトコードに対応する保持信号との差
   分を前記エラー信号とすることを特徴とする請求項１に
   記載の受信装置。
3. 【請求項３】 スペクトラム拡散通信方式の受信装置に
   おいて、 符号系列と受信信号とを相互相関演算する相関演算手段
   と、 前記相関演算手段により生成される相関出力を積分する
   積分手段と、 前記積分手段により生成される積分出力を保持する保持
   手段と、 前記保持手段により保持された保持信号に基づいて、前
   記符号系列を前記受信信号の位相に合わせるように位相
   制御して出力すると共に、前記符号系列より所定の位相
   遅延した遅延符号系列と前記符号系列より所定の位相進
   相した進相符号系列とを出力する符号系列発生手段と、 前記符号系列発生手段から出力される前記遅相符号系列
   と前記進相符号系列との差分の符号系列を生成する加減
   算手段とを備え、 前記相関演算手段は、前記受信信号に含まれている原デ
   ータ以外のデータと前記差分の符号系列との相互相関演
   算と、前記受信信号に含まれている原データと前記符号
   系列との相互相関演算とを時分割で行い、 前記保持手段は、前記相関演算手段が前記受信信号に含
   まれている原データ以外のデータと前記差分の符号系列
   との相互相関演算を行うことで前記積分器から出力され
   る積分出力を保持することを特徴とする受信装置。
4. 【請求項４】 スペクトラム拡散通信方式の受信装置に
   おいて、 符号系列と、前記符号系列より所定の位相遅延した遅延
   符号系列と、前記符号系列より所定の位相進相した進相
   符号系列とを生成して出力する符号系列発生手段と、 前記符号系列発生手段から出力される前記遅相符号系列
   と前記進相符号系列との差分の符号系列を生成する加減
   算手段と、 前記差分の符号系列と受信信号とを相互相関演算する第
   １の相関演算手段と、 前記第１の相関演算手段により生成される相関出力を積
   分する積分手段と、 前記符号系列と受信信号とを相互相関演算する第２の相
   関演算手段とを備え、 前記符号系列発生手段は、前記積分手段から出力される
   積分出力に基づいて、前記符号系列と遅延符号系列と進
   相符号系列を前記受信信号の位相に合わせるように位相
   制御して出力することを特徴とする受信装置。