JP2002519887A - 異なったチップ・シーケンスの格納及びアクセスのための方法及び装置 - Google Patents

異なったチップ・シーケンスの格納及びアクセスのための方法及び装置

Info

Publication number
JP2002519887A
JP2002519887A JP2000556455A JP2000556455A JP2002519887A JP 2002519887 A JP2002519887 A JP 2002519887A JP 2000556455 A JP2000556455 A JP 2000556455A JP 2000556455 A JP2000556455 A JP 2000556455A JP 2002519887 A JP2002519887 A JP 2002519887A
Authority
JP
Japan
Prior art keywords
chip sequence
sequence
memory
chip
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000556455A
Other languages
English (en)
Inventor
ホカン エリクソン，
マルティン ジョンソン，
Original Assignee
テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エル エム エリクソン（パブル） filed Critical テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Publication of JP2002519887A publication Critical patent/JP2002519887A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H04B1/7117—Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

(57)【要約】 チップ・シーケンス発生器（１６０）はメモリ・アドレス・システムを有するメモリ（１９０）にシーケンスを格納する。チップ・シーケンス読み取り器は、シーケンスの異なった位相にアクセスするのにメモリ読み出しアドレス発生器（１５０）を使用する。読み取り器は、異なった位相を相関器あるいはスペクトル拡散受信機の回路に送出する。メモリ読み出しアドレス発生器は、フィンガ選択値及びカウンタ値に応じてアドレスを発生する。各フィンガ選択値はシーケンスの特定の位相に対応している。カウンタ値は時間における位置に対応している。スリープ・モードでは、カウンタ値はスリープ期間内のクロック周期の数に対応して変更される。受信機はスリープの間の電力をセーブし、起動時にシーケンスの正しい位相にアクセスする。メモリにもページング・シーケンスが格納されてもよい。チップ・シーケンス発生器は、必要に応じて新たなシーケンスを発生し、それを既に必要でないシーケンスを格納するのに使用されるアドレスに書き込む。

Description

【発明の詳細な説明】
【０００１】 ［背景］ 本発明は、符号分割多元接続（ＣＤＭＡ）移動無線電話システムにおけるデジ
タル変調された信号のような、スペクトル拡散された無線信号の受信に関し、詳
細には、異なったチップ・シーケンスおよび異なったチップ・シーケンスの異な
った位相の格納及びアクセスのためにランダム・アクセス・メモリを使用するこ
とに関する。
【０００２】 ＣＤＭＡ通信システムでは、情報信号は高ビット・レートの拡散コードに印加
される。拡散コードは、通常チップと呼ばれている、＋１及び−１の値を取る２
値シーケンスである。拡散コードは通常、ランダムに現れるが認可された受信機
では反復され得る、擬似雑音（ＰＮ）処理によって生成される。情報信号及び高
ビット・レートの拡散コードは、２つのビット・ストリームを一緒に掛け合わす
ことによって組み合わされる。高いビット・レートの信号と低いビット・レート
のデータとのこのような組合わせは、情報データ・ストリームの「符号化」ある
いは「拡散化」と呼ばれる。各情報データ・ストリームあるいはチャネルは、独
自のシーケンスあるいは「拡散コード」に割り当てられる。
【０００３】 符号化された情報信号は、無線周波数（ＲＦ）搬送波を、例えば、四相位相変
調（ＱＰＳＫ）によって変調するのに用いられ、受信機によってコンポジット信
号として一緒に受信される。符号化された信号及び雑音に関する信号は、周波数
及び時間において重ね合わされる。受信機はコンポジット信号と１つ以上の拡散
コードとの相関を取り、対応する情報信号を分離して復号することができる。コ
ンポジット信号が、実際には１つ以上の拡散コードの共役複素数部分との相関が
取られることは、当業者には解るであろう。
【０００４】 「直接拡散の伝統的ＣＤＭＡ」と呼ばれる１つのＣＤＭＡ技法は、１ビットの
情報を表わすのに拡散コード（シグネチャ・シーケンス）を使用する。送信され
た信号あるいはその相補的なもの（コード・シーケンスの各ビットが反対）の受
信は、情報ビットが「−１」あるいは「＋１」であるかを示している。Ｎ個のチ
ップ・シーケンスあるいはその相補的なもの全体は、送信されたシンボルと呼ば
れる。受信機は自身のシーケンス発生器で共役複素数の複製を生成し、受信信号
と複製との相関を取って範囲が−１から＋１までの正規化値を生成する。正の大
きな相関結果のとき「−１」が検出され、負の大きな相関結果のとき「＋１」が
検出される。
【０００５】 図１は、ＣＤＭＡ送信機及びＣＤＭＡ受信機の例を示している。送信機１０は
、多数のユーザから入力ユーザ・データを受信する。伝統的ＣＤＭＡシステムで
は、入力ユーザ・データの各シンボルは、シグネチャ・シーケンス２２で乗算さ
れる。各入力ユーザに対して独自のシグネチャ・シーケンスがある。シグネチャ
・シーケンスは例えば、２５６チップ長あるいはあり得る６４のコードの１つか
ら選択され得る。入力ユーザ・データは次にロング・コード２４で拡散される。
あるＣＤＭＡ規格によれば、ロング・コード２４は２15チップ長である。シグネ
チャ・シーケンスが同じセル内のユーザ間の多元アクセス干渉を除去し、ロング
・コードは送信機間の多元アクセス干渉を除去するのに使用される。例えば、基
地局のグループ内の各基地局は、異なったロング・コードを使用できる。そして
入力ユーザ・データ２２に対する拡散信号は、他の拡散信号と加算されてコンポ
ジット信号を形成する。コンポジット信号２６は、送信アンテナ３０によって送
信される無線周波数搬送波２８を変調するのに使用される。
【０００６】 受信機４０では、受信アンテナ４２が信号３２を受信する。受信機４０はキャ
リア信号４４を用いて信号３２を復調し、コンポジット信号４６を生成する。コ
ンポジット信号４６は同期されたロング・コード４８で乗算される。受信機４０
は少なくとも１つのチップ・シーケンス発生器（不図示）を有している。ロング
・コード４８はロング・コード２４の局所的に生成された共役複素数の複製であ
る。
【０００７】 逆拡散された信号５０は次に、同期されたシグネチャ・シーケンス５２で乗算
される。シグネチャ・シーケンス５２は、シグネチャ・シーケンス２２（あるい
は送信機１０によって使用されるＮ個のシグネチャ・シーケンスの他の１つ）の
局所的に生成された共役複素数の複製である。シグネチャ・シーケンス５２での
乗算は、他のユーザの送信による干渉を除去する。受信機１０は各シンボルの長
さに渡って積分してシンボルが「＋１」か「−１」であるのか判定する。
【０００８】 当業者には、受信機４０が、（１）ロング・コード２４を求め、ロング・コー
ド２４の局所的に生成した共役複素数の複製を受信した信号３２に同期させるこ
と、及び（２）シグネチャ・シーケンス２２を求め、シグネチャ・シーケンス２
２の局所的に生成した共役複素数の複製を逆拡散された信号５０に同期させるこ
とができないと、入力ユーザ・データを再構成することができないことが明らか
であろう。
【０００９】 米国特許５，４５７，７１３号には、スペクトル拡散チップ・シーケンスの同
期を維持するためのソフトウェアでアシストされる方法が開示されている。米国
特許５，４５７，７１３号によれば、適切なチップ・コード発生器は、フィード
バックを有する排他的ＯＲゲートでタップされたシフトレジスタ、適切なチップ
・コードのパターンが格納されたランダム・アクセス・メモリ／リード・オンリ
ー・メモリ（ＲＡＭ／ＲＯＭ）のルックアップ・テーブル、あるいは適切なチッ
プ・コードのパターンが格納されたシリアル・シフト・レジスタから形成され得
る。米国特許５，４５７，７１３号は、反復的チップ・コード出力の時間／位相
オフセットを変更する様に設計されたいくつかの入力を有するＲＯＭのルックア
プ・テーブルを用いて、チップ・シーケンスの同期を達成している。入力時間を
進めるとチップ・コードの位置が進み、入力時間を遅延させるとチップ・コード
の位置が遅延する。ＲＡＭ／ＲＯＭのルックアップ・テーブルは比較的短いシグ
ネチャ・シーケンスのリストを格納するのに便利であるが、長さがそれぞれ２15 ビットであるロング・コードのリストを格納するのは容易でない。ルックアップ
・テーブルでは、新たなチップ・シーケンスあるいは新たなチップ・シーケンス
の異なった位相にアクセスすることが認められない。あり得る全てのロング・コ
ードのリスト（あるいはあり得る全てのロング・コードの一部であっても）は、
単一のチップに搭載するには大きすぎる。このため、ほとんどの受信機は、必要
なロング・コードを生成するのにフィードバック・レジスタのような順次論理回
路のバンクを使用している。
【００１０】 多くの無線通信システムにおいて、受信信号はＩ（同相）成分とＱ（直交）成
分との２つの成分を含んでいる。送信機はＩ成分とＱ成分を別々に符号化する。
デジタル信号処理を用いる一般的受信機では、受信したＩ及びＱ成分の信号は、
チップの期間であるＴｃ秒毎にサンプル化され、Ｉ及びＱサンプルのストリーム
として格納される。信号が２つの成分を有するとき、通常１つのチップ・シーケ
ンス発生器がＩ成分に対して第１のチップ・シーケンスを発生し、第２のチップ
・シーケンス発生器がＱ成分に対して第２のチップ・シーケンスを発生する。
【００１１】 移動体通信システムでは、帰途局と移動局との間で送信された信号は、エコー
歪みあるいは時間的ばらつき（マルチパス遅延）の影響を受ける。マルチパス遅
延は、例えば、大きなビルディングあるいは近くの山脈からの信号の反射によっ
て生じる。受信機への信号が障害物により１つでなく多くの経路となる。受信機
は、異なった経路（「レイ（rays）」と称する）で伝搬した送信された信号のマ
ルチパスとなったコンポジット信号を受信する。レイはランダムに変化する異な
った遅延及び振幅を有している。
【００１２】 識別可能な各レイは、一定の相対時間ｋＴｃ秒と、Ｉ及びＱチップ・サンプル
のスパンｎを有しており、ここでｎは拡散コードにおけるチップの数である。各
信号のイメージはｎ個のチップ・シーケンスである。マルチパスの時間的分散の
結果として、相関器は１つの大きな突出部でなくいくつかの小さな突出部を出力
する。拡散コードの周期後に受信された（すなわち、反射によって生じた時間遅
延が１つの拡散コードの周期を越えた場合）各レイは、通信システムの容量全体
を減少させる、相関の取られない干渉信号として現れる。
【００１３】 図２は受信したコンポジット信号のマルチパス・プロファイルの例を示してい
る。最短経路で伝搬したレイは時間Ｔ０で到達し振幅はＡ０であり、長い経路で
伝搬したレイはそれぞれ時間Ｔ１，Ｔ２，Ｔ３で到達し振幅はＡ１，Ａ２，Ａ３ である。送信された信号を最適に検出するには、受信した突出部を適切な方法で
組合わせる必要がある。これは通常、寄与するマルチパス全てを「集める」ので
そのように命名された、ＲＡＫＥ受信機によって行われる。ＲＡＫＥ受信機は、
受信した様々な信号経路（あるいはレイ）から信号エネルギーを集めるのにダイ
バーシティ組合わせの形態を用いる。ダイバーシティは、いくつかのチャネルが
弱まったときに、弱まっていないチャネルによって依然として通信が可能となる
ように、冗長な通信チャネルを生成する。ＣＤＭＡ ＲＡＫＥ受信機は、相関的
方法を用いてエコー信号を独立して検出し、それらをコヒーレントに加算するこ
とによってフェージングに対抗する。
【００１４】 図３ａは、受信信号の遅延したものを並列に処理するＲＡＫＥ受信機を示して
いる。無線周波数（ＲＦ）受信機３１０は、入力信号を復調し復調した信号を量
子化してデジタル・サンプル３１２を出力する。デジタル・サンプル３１２はコ
ンポジット信号に対応している。あるシステムでは、コンポジット信号はＩ及び
Ｑサンプルのストリームに分割された同相及び直交成分を有している。
【００１５】 ＲＡＫＥ受信機はデジタル・データ受信機３２０、３２２、３３０及び３３２
を含んでいる。デジタル・データ受信機がＲＡＫＥ受信機の一部として使用され
るとき、それらはフィンガと呼ばれることがある。時間Ｔ３に対応するデジタル
・サンプル３１２はデジタル・データ受信機３３２に送られる。デジタル・デー
タ受信機３３２で、デジタル・データ３１２は１つ以上のチップ・シーケンスと
相関が取られる。例えば、デジタル・サンプル３１２が複素デジタル・サンプル
であれば、Ｉサンプルのストリームが第１のチップ・シーケンスと相関を取られ
、Ｑサンプルのストリームが第２のチップ・シーケンスと相関を取られる。
【００１６】 ＲＡＫＥ受信機は各レイ間の遅延に対応した遅延タップ３１５を有している。
その結果、時間Ｔ２に対応したデジタル・サンプル３１２の遅延したものがデジ
タル・データ受信機３３０に送られ、時間Ｔ１に対応したデジタル・サンプル３
１２の遅延したものがデジタル・データ受信機３２２に送られ、時間Ｔ０に対応
したデジタル・サンプル３１２の遅延したものがデジタル・データ受信機３２０
に送られる。代替的に、デジタル・サンプルがバッファで集められ、デジタル・
サンプルの異なったセットがデジタル・データ受信機に同時に送られてもよい。
遅延ライン（あるいはバッファのサイズ）の全遅延時間は一緒に集められる到達
時間の遅延の量を規定する。
【００１７】 デジタル・データ受信機３２０、３２２、及び３３０のそれぞれで、デジタル
・データ受信機３３２内と同様に、入力サンプルは同じ１つ以上のチップ・シー
ケンスと相関が取られる。有意なエネルギーを有するフィンガ出力は、受信した
信号の雑音及び干渉に対する比を最大とするように適切に加重され組み合わされ
る。フィンガ出力はそれぞれ乗算器３５２で乗算されて、累算器３５４で一緒に
加算される。累算器３５４の出力は閾値装置３５６で復号される。
【００１８】 図３ｂは、１つ以上のチップ・シーケンスの遅延したものを有し、受信した信
号が並列に処理されるＲＡＫＥ受信機を示している。デジタル・サンプル３１２
は、遅延タップ・ラインあるいはバッファからデジタル・サンプル３１２の遅延
したものが集められる代わりに順次処理される。
【００１９】 デジタル・データ受信機３３２で、デジタル・データ・サンプル３１２は、時
間Ｔ３に対応する位相を有する１つ以上のチップ・シーケンスと相関が取られる
。デジタル・データ受信機３３０で、デジタル・データ・サンプル３１２は、時
間Ｔ２に対応する位相を有する１つ以上のチップ・シーケンスと相関が取られる
。デジタル・データ受信機３２２で、デジタル・データ・サンプル３１２は、時
間Ｔ１に対応する位相を有する１つ以上のチップ・シーケンスと相関が取られる
。そして、デジタル・データ受信機３２０で、デジタル・データ・サンプル３１
２は、時間Ｔ０に対応する位相を有する１つ以上のチップ・シーケンスと相関が
取られる。有意なエネルギーを有するフィンガ出力は、受信した信号の雑音及び
干渉に対する比を最大とするように適切に加重され組み合わされる。チップ・シ
ーケンスは通常、チップ・シーケンス発生器のセット（バンク）から提供される
。各レイが１つ以上のチップ・シーケンスの異なった位相と相関が取られるので
、各レイに対して少なくとも１つのチップ・シーケンス発生器が必要である。
【００２０】 図２に示したようなマルチパス・プロファイルに対して、ＲＡＫＥ受信機は、
１つがチップ・シーケンスの各位相に対応した４つのチップ・シーケンス発生器
を必要とする。各レイに対してＩサンプルのストリームとＱサンプルのストリー
ムがあれば、ＲＡＫＥ受信機には８つのチップ・シーケンス発生器が必要となる
。
【００２１】 移動局がソースから離れるにつれて、受信した信号の品質は通常低下する。別
のソースがより良い信号を提供できる程度まで受信した信号の品質が低下した、
あるいはシステムがシステム内の他の移動局によって受ける干渉の量を減少でき
ると判定したとき、システムはハンドオフを行う。１つあるいは複数の基地局は
、ソフト・ハンドオフと呼ばれるものを行える。ソフト・ハンドオフは、元のソ
ースがその送信を終了するまで、元のソース及び新たなソースが実質的に同じ情
報を同時に移動局に送信するときに生じる。移動局がＲＡＫＥ受信機を使用して
いる場合、新たなソースからの信号は追加のマルチパスとして現れ、ＲＡＫＥ受
信機は２つの信号を単一の信号として処理できる。ソフト・ハンドオフの状況で
は、受信機は、デジタル・データ受信機のいくつか（第１のグループ）を第１の
ソースとそのマルチパスのレイに割り当て、デジタル・データ受信機のいくつか
（第２のグループ）を第２のソースとそのマルチパスのレイに割り当てる。受信
機の第１のグループは第１のチップ・シーケンスを使用し、受信機の第２のグル
ープは第２のチップ・シーケンスを使用する。受信した信号がチップ・シーケン
スの遅延したものを用いて並列に処理される場合、第１のグループは第１のチッ
プ・シーケンスの異なった位相を使用し、第２のグループは第２のチップ・シー
ケンスの異なった位相を使用する。
【００２２】 異なったチップ・シーケンス（及び異なったチップ・シーケンスの異なった位
相）を得るのに多数のチップ・シーケンス発生器を用いるときの問題の一つは、
多くのポータブル装置が使用されていないときにスリープ・モードに入るように
設計されていることである。例えば、セルラ・システム内を移動している移動局
は、大部分の時間をスリープで過ごすことにより消費電力を削減できる。移動局
は、ページ（ページング・シーケンス）に使用されるチップ・シーケンスに関す
る情報、及びページング・シーケンス（割り当てられたページング・フレーム）
を聴取すべき時間に関する情報を（セルラ・システムから）得ることができる。
移動局はページング・シーケンスを聴取するため、割り当てられたページング・
フレームの前に起動され得、ページが受信されなかったら、移動局はスリープ・
モードに戻ることができる。スリープ・モードの間は、移動局はほとんどの回路
の電力を落とす。しかしながら、スリープ期間の終わりでスリープ期間の開始と
同じ位相をもたらすように、通常はチップ・シーケンス発生器を進めさせる必要
がある。チップ・シーケンス発生器の数が増えると、スリープ・モードの利点が
減少する。
【００２３】 本願と出願人が同じで係属中の「無線通信システムにおける擬似ランダム数の
シーケンスの発生（PSEUDRANDOM NUMBER SEQUENCE GENERATION IN RADIOCOMMUNI
CATION SYSTEM）」という題名のBottomleyによる出願（代理人文書番号 027575-
084）は、この問題に対処するものであり、スリープ・モードの間の非作動クロ
ック周期を調整するために、局所的コード発生器はクロック周期をある数だけ進
めることができることが開示されている。しかしながら、多数のシーケンス発生
器を進めることは依然として複雑でコストがかかる。スリープ・モードの全ての
利点は、多数のチップ・シーケンス発生器の必要をなくすことでよりより良く発
揮される。
【００２４】 一つのコード発生器とシリアル・シフト・レジスタなどの適切な部品を、多数
のコード発生器の代わりに使用できることが一般に知られている。チップ・シー
ケンスが比較的短かければ、一つのコード発生器とシリアル・シフト・レジスタ
を用いてコードを進めたり遅らせたりすることができる。しかしながら、ますま
す長くなるチップ・シーケンスを受信することや信号をシリアルに処理すること
（最初にそれらをメモリに集めて並列に相関を取るのとは反対に）に対して、多
数のコード発生器を置き換える様々な試みは適さなかった。加えて、多数のコー
ド発生器を単一のコード発生器で置き換えるこれらの試みは、新たなマルチパス
のレイを探すことを用意しない。新たなマルチパスのレイを探すことは、チップ
・シーケンスを遅らせること（あるいはバック・アップ）を頻繁に含む。チップ
・シーケンスを遅らせることは、周期全体未満の量だけチップ・シーケンスを進
めることと同じである。しかしながら、周波数を高くしてでチップ・シーケンス
を進めることは複雑でコストがかかる。その上、多数のコード発生器を単一のコ
ード発生器で置き換えるためのこれらの試みは、ソフト・ハンドオフの状況及び
／又はスリープ・モードの間に適切な状態を維持することには適していない。多
数のコード発生器を単一のコード発生器で置き換え、スペクトル拡散受信機で使
用される異なった相関器あるいは回路に拡散コードの異なった位相を提供する、
信頼性の有る効率的システムが必要とされている。
【００２５】 ［要旨］ 従来の受信機の上記及び他の欠点、問題、及び限定は、チップ・シーケンス発
生器、メモリ、及びチップ・シーケンス読み取り器を使用することによって解消
される。チップ・シーケンス発生器及びチップ・シーケンス読み取り器は、ハー
ドウェアあるいはソフトウェアでコントローラの一部あるいは別体として実現で
きる。チップ・シーケンス読み取り器は、異なったシーケンスの異なった位相へ
アクセスでき、それらを受信機で使用される様々な相関器や回路に提供できる。
【００２６】 本発明の一つの態様によれば、チップ・シーケンス発生器は異なったチップ・
シーケンスをメモリ・アドレス・システムを有するメモリに書き込み、チップ・
シーケンス読み取り器は異なったシーケンスの異なった位相にアクセスするのに
メモリ読み出しアドレス発生器を使用する。メモリ読み出しアドレス発生器は、
メモリ読み出しアドレスを発生するのにフィンガ選択値及び／又はカウンタ値を
使用する。
【００２７】 本発明の別の態様によれば、メモリ読み出しアドレス発生器は、特定のチップ
・シーケンス及びチップ・シーケンスの特定の位相に対応するフィンガ選択値を
使用する。例えば、ソフト・ハンドオフの状況で、第１のフィンガは第１のシー
ケンスの第１の位相に対応する第１のフィンガ選択値で指定され、第２のフィン
ガは第１のシーケンスの第２の位相に対応する第２のフィンガ選択値で指定され
、第３のフィンガは第２のシーケンスの第１の位相に対応する第３のフィンガ選
択値で指定される。より強い信号あるいはレイを探すのに、格納されたシーケン
スも使用され得る。
【００２８】 本発明の別の態様によれば、カウンタ値はクロック・サイクル数に対応する。
スリープ・モードの状況で、カウンタ値はスリープ・モードでのクロック・サイ
クル数に等しいクロック・サイクル数だけ進められる。その結果、受信機はスリ
ープ・モードでの電力を節約しつつ、スリープ期間の終わりで正しいシーケンス
の正しい位相へアクセスできる。
【００２９】 本発明の別の態様によれば、チップ・シーケンス発生器は必要に応じて新たな
チップ・シーケンスを発生し、新たなチップ・シーケンスを既に必要でないチッ
プ・シーケンスを格納するのに使用されているアドレスに書き込む。その結果、
重要なチップ・スペースを占有する不要なチップ・シーケンスの格納が不要とな
る。
【００３０】 本発明の別の態様によれば、メモリは移動局をページするセルラ・システムに
よって使用されるページング・シーケンスを格納するのに使用される。移動局は
割り当てられたページング・フレームに先行する時間周期の間にページング・シ
ーケンスにアクセスできる。
【００３１】 本発明の利点は、単一のチップ・シーケンス発生器で多数のチップ・シーケン
ス発生器を置換できることである。別の利点は、チップ・シーケンスが一度メモ
リに格納されると、コード発生器は必要とされるまで電力供給されなくてよい。
その結果、電力消費が削減される。その上、コード発生器が起動されているかど
うかに関らず、異なったシーケンスの異なった位相が容易に入手可能となる。
【００３２】 ［詳細な説明］ 本発明の上記及び他の目的、特徴、及び利点は、以下の詳細な説明を添付図面
と共に参照することでより容易に理解されるであろう。
【００３３】 以下の記載において、特定の回路、回路部品、技法などの特定の詳細事項は、
本発明をより良く理解するためのものである。例えば、詳細な説明では代表的変
調及び送信技法を参照している。しかしながら、本発明をこれら特定の詳細事項
とは異なる他の実施形態で実現できることは、当業者には明白であろう。他の場
合においては、不必要な詳細事項により本発明の記載が解りにくくならないよう
に、周知の方法および回路の詳細な記載は省略した。
【００３４】 上述のように、図１はＣＤＭＡ送信機及びＣＤＭＡ受信機の例を示している。
図２は受信したコンポジット信号のマルチパス・プロファイルの例を示している
。図３ａ及び３ｂは異なったＲＡＫＥ受信機を示している。
【００３５】 図４は、チップ・シーケンス発生器の例を示している。擬似雑音（ＰＮ）ある
いは擬似ランダム・シーケンスは、ＣＤＭＡシステムで頻繁に使用されるチップ
・シーケンスの一種である。ＰＮシーケンスは、周期に渡ってランダム２値シー
ケンスの自己相関に似た自己相関を有する、２値シーケンスである。その自己相
関は帯域限定された白色雑音の自己相関にも概略的には似ている。決定論的では
あるが、擬似雑音シーケンスは、０と１をほぼ等しい数有していること、シーケ
ンスをシフトしたものとの相関が非常に低い、あらゆる２つのシーケンス間の相
互相関が非常に低いなど、ランダム２値シーケンスと良く似た多くの特徴を有し
ている。
【００３６】 ＰＮシーケンスは一般に、フィードバック・シフト・レジスタのような順次論
理回路を用いて生成される。フィードバック・シフト・レジスタ７０はメモリ・
デバイス７１、７２、７３、…、ｍ及びフィードバック・ロジック回路７８を有
している。２値シーケンスはクロック・パルスに応じてシフト・レジスタによっ
てシフトされ、様々な段の出力が論理的に組み合わされ第１段７１の入力として
フィードバックされる。フィードバック・ロジック回路７８が排他的ＯＲゲート
で構成されるとき、シフト・レジスタは通常、線形ＰＮシーケンス発生器と呼ば
れる。
【００３７】 メモリ段７１、７２、７３、…、ｍ及びフィードバック・ロジック回路の初期
の内容が、メモリの連続する内容を決定する。線形シフト・レジスタがゼロ状態
となっていたら、ゼロ状態のままであり、その結果、出力は連続して全て０であ
る。正確にはｍ段のフィードバック・シフト・レジスタには２ｍ−１の非ゼロ状
態があるので、線形のｍ段シフト・レジスタによって生成されるＰＮシーケンス
の周期は２ｍ−１シンボルを越えることはない。線形フィードバック・レジスタ
によって生成される２ｍ−１の周期は、最大長（ＭＬ）シーケンスと呼ばれる。
ゴールド・コードはＣＤＭＡシステムで頻繁に使用される別のタイプのチップ・
シーケンスである。ゴールド・コードは２つのＰＮシーケンスを線形に組合わせ
ることによって生成され得る。
【００３８】 図５は、スペクトル拡散受信機と異なったチップ・シーケンス及び異なったチ
ップ・シーケンスの異なった位相にアクセスする装置とを示している。チップ・
シーケンス発生器１６０はメモリ１９０に格納されるチップ・シーケンス１６４
を発生する。コントローラ１５０はメモリ１９０にバスあるいは１つ以上の適切
な接続線で接続されている。チップ・シーケンス発生器１６０はメモリ段及びフ
ィードバック・ロジック回路を図４に示されたように使用してチップ・シーケン
ス１６４を発生する。コントローラ１５０は、メモリ段の初期の内容を制御する
ことによって、チップ・シーケンス発生器１６０そして最終的にはチップ・シー
ケンス１６４を制御することができる。チップ・シーケンス発生器１６０は多く
の異なったチップ・シーケンスを発生することができる。
【００３９】 メモリ１９０はチップ・シーケンスを格納するのに適したいずれかのデバイス
である。一つの例としてはランダム・アクセス・メモリ・デバイスである。メモ
リ１９０はメモリ・アドレス・システム（アドレス・カウンタ）を使用すること
ができ、そのためメモリ１９０に格納された各チップにはアドレスがある。メモ
リ１９０はまた、各アドレスが特定のチップのセットに対応するように構成され
ている。各チップのセットは特定のシーケンスの特定の位相に対応している。そ
の結果、コントローラ１５０は、メモリ１９０の異なったアドレスにアクセスす
ることにより、異なったチップ・シーケンスの異なった位相にアクセスできる。
メモリ１９０への書き込みの際に、コントローラ１５０はアドレス（あるいはア
ドレスのセット）も指定できる。コントローラ１５０は、チップシーケンス発生
器１６０を用いて新たなチップ・シーケンスを発生でき、新たなチップ・シーケ
ンスをアドレス１６６に書き込むことができる。
【００４０】 メモリ１９０は、スペクトル拡散受信機の多くの回路にチップ・シーケンスの
多くの位相を送るのに多くの出力（あるいは単一の出力）を使用できる。これら
の回路は、相関、加算、及び／又は２つのシーケンスを一緒に乗算する回路を含
んでいてもよい。代表的実施形態では、メモリ１９０は異なったチップ・シーケ
ンスの異なった位相をＲＡＫＥ受信機のフィンガ及びサーチャ受信機に送出する
バスを有している。
【００４１】 ＣＤＭＡ移動体無線電話システムでは、アンテナ３００がスペクトル拡散信号
を受信する。無線周波数（ＲＦ）受信機３１０は受信した信号を増幅しフィルタ
する。受信機３１０は受信した信号を復調し復調した信号を量子化してデジタル
・サンプル３１２を出力する。デジタル・サンプル３１２はコンポジット信号に
対応する。いくつかのシステムでは、コンポジット信号は、複素デジタル・サン
プルＩ及びＱのストリームに分割される同相及び直交成分を有している。
【００４２】 デジタル・サンプル３１２はデジタル・データ受信機３２０、３２２、３３０
、及び３３２とサーチャ受信機３４０に送出される。デジタル・サンプルの遅延
されたものをデジタル・データ受信機及びサーチャ受信機に送出するのに、遅延
タップ・ラインを使用してもよい。デジタル・サンプルは、メモリ１９０に格納
されたチップ・シーケンスを用いてデジタル受信機３２０、３２２、３３０、及
び３３２で処理される。メモリ１９０は受信機にチップ・シーケンスを送出する
バスあるいは１つ以上の適切な接続線を有している。
【００４３】 例えば、コントローラ１５０は、チップの第１のセット２０１ａをデジタル・
データ受信機３３２に提供するのに第１のメモリ読み出しアドレス１８１ａを使
用し、チップの第２のセット２０１ｂをデジタル・データ受信機３３０に提供す
るのに第２のメモリ読み出しアドレス１８１ｂを使用し、チップの第３のセット
２０１ｃをデジタル・データ受信機３２２に提供するのに第３のメモリ読み出し
アドレス１８１ｃを使用し、チップの第４のセット２０１ｄをデジタル・データ
受信機３２０に提供するのに第４のメモリ読み出しアドレス１８１ｄを使用し、
チップの第５のセット２０１ｅをサーチャ受信機３４０に提供するのに第５のメ
モリ読み出しアドレス１８１ｅを使用する。チップの第１のセット２０１ａは第
１のチップ・シーケンスの第１の位相であり、チップの第２のセット２０１ｂは
第１のチップ・シーケンスの第２の位相であり、チップの第３のセット２０１ｃ
は第１のチップ・シーケンスの第３の位相であり、チップの第４のセット２０１
ｄは第１のチップ・シーケンスの第４の位相であり、チップの第５のセット２０
１ｅは第１のチップ・シーケンスの第５の位相である。あるいは代替的に、１つ
以上のチップのセットが第２又は第３のチップ・シーケンスであってもよい。
【００４４】 加えて、コントローラ１５０は制御信号をデジタル・データ受信機３２０、３
２２、３３０及び３３２に提供できる。受信機３２０、３２２、３３０、及び３
３２の出力はダイバーシティ・コンバイナ及び復号器３５０に提供される。コン
トローラ１５０は、出力のタイミングを調整すること及び再度位置合わせされた
出力の加重和を見つける点においてコンバイナ３５０をアシストする。ダイバー
シティ組合わせ及び復号化の方法はこの分野では周知であり、システム毎に変化
する。
【００４５】 サーチャ受信機３４０は、他のマルチパス信号（レイ）を探すために、現在使
用されているシーケンスの異なった位相を走査することができる。コントローラ
１５０はサーチャ受信機３４０に、ある位相を調べることを指示できる。コント
ローラ１５０がサーチャ受信機３４０が最も強いレイを見つけたと判定したとき
、コントローラ１５０はデジタル・データ受信機３２０、３２２、３３０、又は
３３２に現在のシーケンスの異なった位相を使用するように指示して更新させる
ことができる。サーチャ受信機３４０も非作動のチップ・シーケンスの異なった
位相を探すことができる。サーチャ受信機が非作動のチップ・シーケンスが現在
のチップ・シーケンスよりも強い信号を提供すると判定した場合、１つ以上のデ
ジタル・データ受信機が非作動のシーケンスの異なった位相を使用するように更
新され得る。新たなチップ・シーケンスがチップ・シーケンス発生器１６０ある
いは付加的チップ・シーケンス発生器（不図示）によって発生される。付加的チ
ップ・シーケンスが必要であれば、これらの付加的チップ・シーケンスもメモリ
１９０あるいは付加的メモリ（不図示）に格納される。以下でより詳細に検討す
るように、開示した構成はソフト・ハンドオフ及び／又はスリープ・モードの状
況で非常に有用である。
【００４６】 図６は、異なったチップ・シーケンス及び異なったチップ・シーケンスの異な
った位相にアクセスする装置の詳細を示している。メモリ１９０はチップ・シー
ケンスを格納するのに適したいずれかのデバイスである。メモリ１９０が行及び
列に分割されたメモリ・アドレス・システムを有していれば、各行は異なったシ
ーケンス、シーケンスの一部、あるいは単一のチップを格納するのに使用されて
もよい。
【００４７】 ロング・コードが２15チップ程度であれば、あるアプリケーションでは２15チ
ップ全てを格納するのは容易でないことは、当業者には解るであろう。例えば、
ロング・コードの５００００チップなどの部分だけを格納するのが有利であろう
。各部分の長さはメモリに格納された異なったシーケンスの全数に応じて決定さ
れる。シーケンスの数が増えると、それに応じて各部分の長さが減少され得る。
【００４８】 コントローラ１５０は、他の回路からの状態あるいは指示のための入力３６０
を有している。コントローラ１５０は、チップ・シーケンス発生器１６０へ指示
を送出する。チップ・シーケンス発生器１６０は、異なったチップ・シーケンス
を発生することができる。チップ・シーケンス発生器１６０は、メモリ１９０に
異なったチップ・シーケンスを書き込むことができる。シーケンス１６４をメモ
リ１９０の行に割り当てる（あるいは形成する）のに、シリアル／パラレル変換
器１６２を使用することができる。例えば、シリアル／パラレル変換器１６２は
、各行にいくつのチップを書き込むのかを制御できる。コントローラ１５０は、
メモリ書き込みアドレス１６６を生成する。
【００４９】 コントローラ１５０はまた、メモリ読み出しアドレス１８１も生成する。メモ
リ読み出しアドレス１８１は、特定のチップ・シーケンスの特定の位相にアクセ
スするのに使用される。特定のチップ・シーケンスの特定の位相は、適切な接続
線２０１を用いてメモリ１９０から送出される。所望のメモリ読み出しアドレス
１８１は、入力３６０を介した他の回路の状態あるいは指示に応じて決定される
。例えば、本発明がスペクトル拡散受信機で使用される場合、メモリ読み出しア
ドレス１８１は、チップ・シーケンス、チップ・シーケンスの位相、及びチップ
・シーケンスが必要とされるときに応じて決定される。
【００５０】 ＲＡＫＥ受信機では、コンバイナは同じ物理チャネルを受信している異なった
フィンガからの出力を組合わせる。フィンガは、異なったチップ・シーケンスを
使用する信号、同じチップ・シーケンスを使用するが位相シフトが異なった信号
、及び／又は同じチップ・シーケンスで位相シフトが同じであるがマルチパス遅
延された信号、を受信するように構成され得る。コントローラ１５０は、フィン
ガと各フィンガがどのシーケンス及び位相を使用しているのかの情報を得ること
ができる。
【００５１】 図７はメモリ読み出しアドレス発生する装置を示している。メモリ読み出しア
ドレス発生器１５１は、コントローラ１５０の一部又は別体としてハードウェア
あるいはソフトウェアで実現できる。メモリ読み出しアドレス発生器１５１は、
フィンガ選択値１７０及びカウンタ値１７４の入力を有している。フィンガ選択
値１７０は、チップ・シーケンスの値１７１及び位相オフセットの値１７２に対
応している。メモリ読み出しアドレス１８１は、チップ・シーケンスの値１７１
及び位相オフセットの値１７２の組合わせに応じて決定される。
【００５２】 読み出しアドレス発生器１５１は、時間情報を得るためにクロック周期を使用
でき、各クロック周期でカウンタ値１７４を進めることができる。フィンガのグ
ループが同じ信号のマルチパスを受信するように構成されていれば、そのフィン
ガのグループは同じカウンタ値を使用する。メモリ読み出しアドレス１８１は、
カウンタ値１７４と組合わせ１７３とを組合わせたもの１７５に応じて決定され
る。カウンタ値１７４は、正しいシーケンスの正しい位相を回路が受信し続けて
いるのを保証するのに有効である。
【００５３】 図５及び６を再度参照すると、読み出しアドレス１８１は特定のチップ・シー
ケンスの特定の位相にアクセスするのに使用される。そして特定のチップ・シー
ケンスの特定の位相は、出力２０１を介して特定のフィンガ又はサーチャに送出
される。メモリ１９０は、フィンガ又はサーチャにコードを送出するのに、個々
の接続線（図４に示されているように）あるいは共通のバス又は出力を使用でき
る。メモリ１９０は、より強いレイあるいは信号を探すのに特に有効である。コ
ントローラ１５０は一連のフィンガ選択値を提供することができ、これにより異
なったシーケンス及び／又は位相にアクセスでき、また異なったシーケンス及び
／又は位相をサーチャ受信機に提供できる。
【００５４】 受信機がセルラ・システムから聴取すべきあるいは探すべきシーケンスのリス
トを受信したとき、コントローラ１５０はシーケンス発生器１６０に新たなシー
ケンスを発生させ、それらをメモリ１９０に書き込むように指示できる。その上
、コントローラ１５０は、シーケンス発生器１６０に対して、既に必要でないチ
ップ・シーケンスが格納されているアドレスに書き込むように指示できる。
【００５５】 メモリ１９０もソフト・ハンドオフの状況に特に有効である。コントローラ１
５０が新たなシーケンスがより良好な信号を提供すると判定したとき、コントロ
ーラ１５０は、１つ以上のフィンガに古いチップ・シーケンスを用いて古いチッ
プ信号及びマルチパスのレイを受信させ、残りのフィンガに新たなチップ・シー
ケンスを用いて新たな信号及びマルチパスのレイを受信させるようにすることが
できる。コントローラ１５０は、第１のグループのフィンガが古いチップ・シー
ケンスの異なった位相を使用し、第２のグループの各フィンガが新たなチップ・
シーケンスの異なった位相を使用するように、各フィンガに対するフィンガ選択
値を設定できる。
【００５６】 最後に、メモリ１９０はスリープ・モードの状況に特に有効である。上記のよ
うに、多くのチップ・シーケンス発生器があり、シーケンス発生器がスリープ・
モードの間に起動しているとスリープ・モードの利点を十分に享受できない。こ
の問題は単一の発生器を使用して、異なったシーケンスをメモリに格納し、スリ
ープ期間の前あるいは間にカウンタ値を進める（あるいは変更する）ことによっ
て解決される。スリープ・モードの状況においては、コントローラ１５０は、受
信機が起動したときに各フィンガが正しいシーケンスの正しい位相を使用するよ
うに、受信機がスリープとなっている間のクロック周期と等しい数だけクロック
周期を進めることができる。
【００５７】 図８は局所的に発生されたチップ・シーケンスをランダム・アクセス・メモリ
に格納するフローチャートを示している。ステップ４１０で、制御プロセッサは
局所的コード発生器をリセットできる。例えば、制御プロセッサはフィードバッ
ク・シフト・レジスタのメモリ段の初期の内容をリセット可能である。ステップ
４２０で、コード発生器は、フィードバック・ロジック回路の初期の内容に応じ
て決定されるチップ・シーケンスの段ｉを発生する。
【００５８】 ステップ４３０で、チップ・シーケンスの段ｉがメモリに格納される。チップ
・シーケンスの段ｉが一旦格納されると、チップ・シーケンスの異なった位相が
容易に入手できる。
【００５９】 ステップ４４０で、制御プロセッサはチップ・シーケンスの追加の段が必要か
どうかを確かめるチェックができる。追加の段が必要であれば、コード発生器は
チップ・シーケンスの次の段を発生可能である。チップ・シーケンスが一旦全部
ロードされたら、コード発生器は電力の供給を止められてもよい。上記のように
、線形フィードバック・レジスタは、ｍが段の数であるとき、２ｍ−１の最大期
間を有するシーケンスを発生する。
【００６０】 ステップ４５０で、制御プロセッサは追加のチップ・シーケンスが必要である
かどうかを確かめるチェックができる。必要であれば、制御プロセッサはコード
発生器をリセットし、追加のチップ・シーケンスを発生させる。上記のように、
余分なチップ・シーケンスを格納せずに必要に応じてチップ・シーケンスをロー
ドすることによって、メモリのサイズを小さくすることができる。メモリは１つ
以上のシーケンスを格納するように使用され得るが、信号の受信に既に必要でな
いシーケンスを格納する必要はない。
【００６１】 以上の説明では、チップ・シーケンスをＲＡＫＥ受信機のフィンガあるいはサ
ーチャ受信機に提供することを頻繁に参照したが、メモリ１９０も特定のあるい
は他の目的に使用されるチップ・シーケンスを格納するのに有効である。例えば
、メモリ１９０はページを聴取するのに専用的に使用される１つ以上のチップ・
シーケンスを格納するのに使用されてもよい。スリープ・モードの状況において
は、セルラ・システムはページング・フレーム及び１つ以上のページング・シー
ケンスを書く移動局に割り当てることができる。各移動局はページング・シーケ
ンスを容易に入手できるように、ページング・シーケンスをメモリに格納しても
よい。移動局が割り当てられたページング・フレームの前に起動されると、移動
局はメモリ１９０からページング・シーケンスを得ることができる。
【００６２】 以上の好適な実施形態の説明は、当業者が本発明を理解し利用できるようにす
るためのものである。当業者には上記の実施形態に様々な変形を行うことが容易
であり、本発明の要旨及び範囲を逸脱しない限り、ここに記載した原理が適用で
きる。例えば、開示された方法及び構成は、基地局あるいは移動電話、無線電話
、及び衛星電話等の消費者製品だけでなく、他のタイプの音声及び／又は画像機
器にも利用できる。このように、本発明は開示した実施形態に限定されるもので
はなく、特許請求の範囲に一致する最も広い範囲に解釈すべきである。
【図面の簡単な説明】
【図１】 ＣＤＭＡ送信機及びＣＤＭＡ受信機の例を示す図である。
【図２】 受信したコンポジット信号のマルチパス・プロファイルの例を示す図である。
【図３ａ】 ＲＡＫＥ受信機の例を示す図である。
【図３ｂ】 ＲＡＫＥ受信機の別の例を示す図である。
【図４】 チップ・シーケンス発生器の例を示す図である。
【図５】 スペクトル拡散受信機と、異なったチップ・シーケンス及び異なったチップ・
シーケンスの異なった位相にアクセスする装置を示す図である。
【図６】 異なったチップ・シーケンス及び異なったチップ・シーケンスの異なった位相
にアクセスする装置をより詳細に示す図である。
【図７】 メモリ読み出しアドレスを生成する装置を示す図である。
【図８】 局所的に生成されたチップ・シーケンスをメモリに格納するフローチャートを
示す図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ， ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，Ｇ Ｅ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ， ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，Ｍ Ｎ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ， ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，Ｚ Ｗ Ｆターム(参考） 5K022 EE02 EE25 EE36 5K067 AA23 AA43 BB04 CC10 DD11 EE02 EE10 KK13 KK15

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 異なったチップ・シーケンス及び異なったチップ・シーケン
    スの異なった位相にアクセスする装置であって、 チップ・シーケンスを格納するのに適したメモリと、 異なったチップ・シーケンスを前記メモリに書き込むように構成されたチップ
    ・シーケンス発生器と、 前記メモリから異なったチップ・シーケンスの異なった位相を読み出すように
    構成されたチップ・シーケンス読み取り器と、を備えることを特徴とする装置。
  2. 【請求項２】 前記チップ・シーケンス読み取り器が、メモリ読み出しアド
    レス発生器を含むことを特徴とする請求項１に記載の装置。
  3. 【請求項３】 前記メモリ読み出しアドレス発生器が、フィンガ選択値に応
    じて決定されるメモリ読み出しアドレスを発生するように構成されていることを
    特徴とする請求項２に記載の装置。
  4. 【請求項４】 前記フィンガ選択値が、チップ・シーケンス及び位相オフセ
    ットに対応していることを特徴とする請求項３に記載の装置。
  5. 【請求項５】 前記メモリ読み出しアドレス発生器が、カウンタ値に応じて
    決定されるメモリ・アドレスを発生するように構成されていることを特徴とする
    請求項２に記載の装置。
  6. 【請求項６】 前記メモリ読み出しアドレス発生器が、フィンガ選択値に応
    じて決定されるメモリ読み出しアドレスを発生するように構成されていることを
    特徴とする請求項５に記載の装置。
  7. 【請求項７】 前記フィンガ選択値が、チップ・シーケンス及び位相オフセ
    ットに対応していることを特徴とする請求項６に記載の装置。
  8. 【請求項８】 前記チップ・シーケンス読み取り器が、第１のチップ・シー
    ケンスの第１の位相をＲＡＫＥ受信機の第１のフィンガに送出するように構成さ
    れていることを特徴とする請求項１に記載の装置。
  9. 【請求項９】 前記チップ・シーケンス読み取り器が、前記第１のチップ・
    シーケンスの第１の位相に対応する前記メモリのメモリ・アドレスにアクセスす
    るためにフィンガ選択値を使用することを特徴とする請求項８に記載の装置。
  10. 【請求項１０】 前記チップ・シーケンス読み取り器が、第１のチップ・シ
    ーケンスの第２の位相を前記ＲＡＫＥ受信機の第２のフィンガに送出するように
    構成されていることを特徴とする請求項８に記載の装置。
  11. 【請求項１１】 前記チップ・シーケンス読み取り器が、前記第１のチップ
    ・シーケンスの第１の位相に対応する前記メモリのメモリ・アドレスにアクセス
    するために第１のフィンガ選択値を使用し、前記第１のチップ・シーケンスの第
    ２の位相に対応する前記メモリのメモリ・アドレスにアクセスするために第２の
    フィンガ選択値を使用することを特徴とする請求項１０に記載の装置。
  12. 【請求項１２】 前記チップ・シーケンス読み取り器が、第２のチップ・シ
    ーケンスの第１の位相を前記ＲＡＫＥ受信機の第３のフィンガに送出するように
    構成されていることを特徴とする請求項１０に記載の装置。
  13. 【請求項１３】 前記チップ・シーケンス読み取り器が、前記第１のチップ
    ・シーケンスの第１の位相に対応する前記メモリのメモリ・アドレスにアクセス
    するために第１のフィンガ選択値を使用し、前記第１のチップ・シーケンスの第
    ２の位相に対応する前記メモリのメモリ・アドレスにアクセスするために第２の
    フィンガ選択値を使用し、前記第２のチップ・シーケンスの第１の位相に対応す
    る前記メモリのメモリ・アドレスにアクセスするために第３のフィンガ選択値を
    使用することを特徴とする請求項１２に記載の装置。
  14. 【請求項１４】 前記チップ・シーケンス読み取り器が、１つ以上のチップ
    ・シーケンスの多数の位相をサーチャ受信機に送出するように構成されているこ
    とを特徴とする請求項１に記載の装置。
  15. 【請求項１５】 前記チップ・シーケンス読み取り器が、スリープ・モード
    の前にデジタル受信機に第１のカウンタ値を送出し、前記スリープ・モードの後
    で第２のカウンタ値を送出するように構成されていることを特徴とする請求項１
    に記載の装置。
  16. 【請求項１６】 前記第２及び第１のカウンタ値の差が、前記スリープ・モ
    ードにおけるクロック周期の数に等しいことを特徴とする請求項１５に記載の装
    置。
  17. 【請求項１７】 前記チップ・シーケンス発生器に指示を送出するように構
    成されたコントローラを更に備えることを特徴とする請求項１に記載の装置。
  18. 【請求項１８】 前記コントローラが、前記チップ・シーケンス発生器に必
    要に応じて新たなチップ・シーケンス複数を発生させる指示をするように構成さ
    れていることを特徴とする請求項１７に記載の装置。
  19. 【請求項１９】 前記コントローラが、前記チップ・シーケンス発生器に新
    たなチップ・シーケンス複数を既に必要でないチップ・シーケンスを格納するの
    に使用されていたアドレスに書き込む指示をするように構成されていることを特
    徴とする請求項１８に記載の装置。
  20. 【請求項２０】 前記新たなチップ・シーケンスの少なくとも１つが、ペー
    ジを聴取するのに必要なチップ・シーケンスであることを特徴とする請求項１８
    に記載の装置。
  21. 【請求項２１】 １つ以上のページング・シーケンスにアクセスする装置で
    あって、 ページング・シーケンスを格納するのに適したメモリと、 前記メモリに少なくとも１つのページング・シーケンスを書き込むように構成
    されたチップ・シーケンス発生器と、 前記メモリから少なくとも１つのページング・シーケンスを読み出すように構
    成されたチップ・シーケンス読み取り器と、を備えることを特徴とする装置。
  22. 【請求項２２】 前記チップ・シーケンス読み取り器が、割り当てられたペ
    ージング・フレームに先行する時間周期の間に、前記少なくとも１つのページン
    グ・シーケンスを読み出すように構成されていることを特徴とする請求項２１に
    記載の装置。
  23. 【請求項２３】 異なったチップ・シーケンス及び異なったチップ・シーケ
    ンスの異なった位相を提供する方法であって、 チップ・シーケンスを発生するステップと、 前記チップ・シーケンスをアドレス位置を有するメモリに格納するステップと
    、 異なったチップ・シーケンスの異なった位相にアクセスするために異なったア
    ドレス位置を読み出すステップと、を備えることを特徴とする方法。
  24. 【請求項２４】 前記メモリのアドレス位置を計算するステップを更に備え
    ることを特徴とする請求項２３に記載の方法。
  25. 【請求項２５】 チップ・シーケンス及び位相オフセットに対応する、フィ
    ンガ選択値を指定するステップを更に備えることを特徴とする請求項２３に記載
    の方法。
  26. 【請求項２６】 前記フィンガ選択値に基づいて、メモリ・アドレスを計算
    するステップを更に備えることを特徴とする請求項２５に記載の方法。
  27. 【請求項２７】 時間における位置に対応するカウンタ値を指定するステッ
    プを更に備えることを特徴とする請求項２３に記載の方法。
  28. 【請求項２８】 前記カウンタ値に基づいて、メモリ・アドレスを計算する
    ステップを更に備えることを特徴とする請求項２７に記載の方法。
  29. 【請求項２９】 スリープ・モードにおけるクロック周期の数だけ前記カウ
    ンタ値を進ませるステップを更に備えることを特徴とする請求項２７に記載の方
    法。
  30. 【請求項３０】 前記チップ・シーケンスを格納するステップが、既に必要
    でないチップ・シーケンスを格納するのに使用されているアドレスに書き込むス
    テップを含むことを特徴とする請求項２３に記載の方法。
JP2000556455A 1998-06-23 1999-06-16 異なったチップ・シーケンスの格納及びアクセスのための方法及び装置 Withdrawn JP2002519887A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10277098A 1998-06-23 1998-06-23
US09/102,770 1998-06-23
PCT/SE1999/001078 WO1999067895A1 (en) 1998-06-23 1999-06-16 Method and apparatus for storing and accessing different chip sequences

Publications (1)

Publication Number Publication Date
JP2002519887A true JP2002519887A (ja) 2002-07-02

Family

ID=22291593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000556455A Withdrawn JP2002519887A (ja) 1998-06-23 1999-06-16 異なったチップ・シーケンスの格納及びアクセスのための方法及び装置

Country Status (15)

Country Link
EP (1) EP1090465A1 (ja)
JP (1) JP2002519887A (ja)
KR (1) KR20010071566A (ja)
CN (1) CN1307756A (ja)
AR (1) AR018927A1 (ja)
AU (1) AU4941099A (ja)
BR (1) BR9911434A (ja)
CA (1) CA2335742A1 (ja)
EE (1) EE200000777A (ja)
HK (1) HK1039225A1 (ja)
ID (1) ID27301A (ja)
IL (1) IL139840A0 (ja)
NO (1) NO20006509L (ja)
RU (1) RU2001101930A (ja)
WO (1) WO1999067895A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085246B1 (en) 1999-05-19 2006-08-01 Motorola, Inc. Method and apparatus for acquisition of a spread-spectrum signal
US7031271B1 (en) 1999-05-19 2006-04-18 Motorola, Inc. Method of and apparatus for activating a spread-spectrum radiotelephone
US7522655B2 (en) 2002-09-09 2009-04-21 Infineon Technologies Ag Method and device for carrying out a plurality of correlation procedures in a mobile telephony environment
DE10241691A1 (de) * 2002-09-09 2004-03-25 Infineon Technologies Ag Einrichtung und Verfahren zur Durchführung von Korrelationen in einem Mobilfunksystem
CN100365945C (zh) * 2005-07-28 2008-01-30 上海大学 码分多址的扩谱通信系统和无中心无线网络
CN101162919B (zh) * 2006-10-11 2011-01-05 中兴通讯股份有限公司 一种数据缓存电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345508A (en) * 1993-08-23 1994-09-06 Apple Computer, Inc. Method and apparatus for variable-overhead cached encryption
US5490165A (en) * 1993-10-28 1996-02-06 Qualcomm Incorporated Demodulation element assignment in a system capable of receiving multiple signals
JP2689890B2 (ja) * 1993-12-30 1997-12-10 日本電気株式会社 スペクトラム拡散受信機
US5457713A (en) * 1994-03-07 1995-10-10 Sanconix, Inc. Spread spectrum alignment repositioning method
JP3372135B2 (ja) * 1995-05-24 2003-01-27 ソニー株式会社 通信端末装置
EP0767544A3 (en) * 1995-10-04 2002-02-27 Interuniversitair Micro-Elektronica Centrum Vzw Programmable modem using spread spectrum communication

Also Published As

Publication number Publication date
AU4941099A (en) 2000-01-10
NO20006509D0 (no) 2000-12-20
HK1039225A1 (zh) 2002-04-12
CN1307756A (zh) 2001-08-08
KR20010071566A (ko) 2001-07-28
NO20006509L (no) 2000-12-20
RU2001101930A (ru) 2002-12-20
EP1090465A1 (en) 2001-04-11
WO1999067895A1 (en) 1999-12-29
AR018927A1 (es) 2001-12-12
ID27301A (id) 2001-03-22
CA2335742A1 (en) 1999-12-29
BR9911434A (pt) 2001-03-20
EE200000777A (et) 2002-04-15
IL139840A0 (en) 2002-02-10

Similar Documents

Publication Publication Date Title
EP1183795B1 (en) Method and apparatus for acquisition of a spread-spectrum signal
KR100939066B1 (ko) 모든 레이크 핑거에 이용되는 공유 메모리를 구비한 사용자 장치(ｕｅ)
RU2191479C2 (ru) Способ передачи преамбулы канала доступа в системе мобильной связи и устройство для его осуществления
JP4119247B2 (ja) 通信システムにおける受信信号の処理方法及び装置
PL188807B1 (pl) Sposób uzyskiwania sygnału pilota w odbiorniku CDMA oraz urządzenie do uzyskiwania sygnału pilota wodbiorniku CDMA
JP4426678B2 (ja) 第１および第２ステージ用の簡略化セル検索方式
US7031271B1 (en) Method of and apparatus for activating a spread-spectrum radiotelephone
JP2002519887A (ja) 異なったチップ・シーケンスの格納及びアクセスのための方法及び装置
US7095990B2 (en) Delay profile making method and delay profile making apparatus
JP2001223611A (ja) 受信装置
JP3477827B2 (ja) 拡散符号発生方法及び装置
JP2941651B2 (ja) 移動通信方式
JP2000209124A (ja) スペクトラム拡散通信用相関回路
JP2002204190A (ja) スペクトル拡散通信におけるアンテナ選択ダイバーシチ方法
MXPA00004922A (es) Metodo y aparato para activar un receptor de radiotelefono de espectro escalonado
JP2003283376A (ja) スペクトラム拡散通信方式における同期捕捉方法及びスペクトラム拡散通信方式における端末装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905