KR20010071566A

KR20010071566A - 상이한 칩 시퀀스들을 기억하고 액세스하기 위한 방법 및장치

Info

Publication number: KR20010071566A
Application number: KR1020007014605A
Authority: KR
Inventors: 하칸 에릭슨; 마틴 존슨
Original assignee: 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘)
Priority date: 1998-06-23
Filing date: 1999-06-16
Publication date: 2001-07-28
Also published as: EP1090465A1; HK1039225A1; NO20006509L; RU2001101930A; JP2002519887A; BR9911434A; ID27301A; AU4941099A; EE200000777A; IL139840A0; CN1307756A; CA2335742A1; AR018927A1; NO20006509D0; WO1999067895A1

Abstract

칩 시퀀스 생성기(160)는 메모리 어드레스 시스템을 갖는 메모리(190)에 시퀀스들을 기억시킨다. 칩 시퀀스 판독기는 시퀀스의 상이한 위상들을 액세스하기 위해 메모리 판독 어드레스 생성기(150)를 사용한다. 판독기는 확산 스펙트럼 수신기의 상관기들 또는 회로들에게 상이한 위상들을 전달한다. 메모리 판독 어드레스 생성기는 핑거 선택 값과 카운터 값에 따라 어드레스들을 생성한다. 각각의 핑거 선택 값은 시퀀스의 특정 위상에 대응한다. 카운터 값은 멀지 않은 위치에 대응한다. 슬리프 모드에서, 카운터 값은 슬리프 기간에 클록 사이클들의 수에 대응하도록 변한다. 수신기는 슬리프 중에 전력을 유지하고 웨이크 업 때에 시퀀스의 정확한 위상을 액세스한다. 메모리는 또한 페이징 시퀀스들을 기억할 수 있다. 칩 시퀀스 생성기는 필요에 따라 새로운 시퀀스들을 생성하고 더이상 필요하지 않은 시퀀스들을 기억시키는데 사용된 어드레스에 새로운 시퀀스들을 기록한다.

Description

상이한 칩 시퀀스들을 기억하고 액세스하기 위한 방법 및 장치{METHOD AND APPARATUS FOR STORING AND ACCESSING DIFFERENT CHIP SEQUENCES}

본 발명은 코드 분할 다중 액세스(CDMA; Code Division Multiple Access) 이동 무선 전화 시스템의 디지털 변조 신호들과 같은 확산 스펙트럼 무선 신호들을 수신하는 것에 관련된 것으로, 특히, 랜덤 액세스 메모리를 사용하여 상이한 칩 시퀀스들 및 상이한 칩 시퀀스들의 상이한 위상들을 기억하고 액세스하는 것에 관련된 것이다.

CDMA 통신 시스템에서, 정보 신호들은 하이-비트-레이트 확산 코드들(spreading codes)에게 영향을 준다. 확산 코드는 통상 칩들로 지시되는 +1 및 -1의 값을 갖는 바이너리 시퀀스이다. 확산 코드들은 랜덤으로 나타나지만, 승인된 수신기에 의해 복제될 수 있는 의사 잡음(PN; pseudo-noise) 프로세스에 의해 통상 생성된다. 정보 신호 및 하이-비트-레이트 확산 코드들은 2개의 비트 스트림들을 함게 승산함으로써 결합된다. 상위-비트-레이트 신호와 하위-비트-레이트 데이터 스트림의 결합은 정보 데이터 스트림의 "코딩" 또는 "확산(spreading)"이라고 불린다. 각각의 정보 데이트 스트림 또는 채널은 유일한 시퀀스 또는 "확산 코드"로 할당된다.

코드화 정보 신호들은 예를 들어 직교 위상 시프트 키잉(QPSK; quadraturephase shift keying)에 의해 무선-주파수(RF) 캐리어를 변조하는데 사용되고, 수신기에서 복합 신호로서 함께 수신된다. 코드화 신호들 및 잡음 관련 신호들은 주파수 및 시간이 일치한다. 수신기는 복합 신호를 하나 또는 그 이상의 확산 코드들과 상관시켜서 대응 정보 신호를 아이솔레이트하고(isolate) 디코드할 수 있다. 본 기술 분야에 숙련된 자들은 복합 신호가 실제로 하나 또는 그 이상의 확산 코드들의 복소 공액 버젼(complex conjugated version)과 상관됨을 알게 될 것이다.

"직접 확산에 따른 전형적인 CDMA(traditional CDMA with direct spreading)"이라고 불리는 한 CDMA 기술은 1 비트의 정보를 나타내기 위해 확산 코드(사인 시퀀스)를 사용한다. 송신된 코드 또는 보수(코드 시퀀스의 각각의 비트의 반대)는 정보 비트가 "-1"인지 "+1"인지를 나타낸다. 전체 N-칩 시퀀스 또는 그 보수는 송신 심볼로서 간주된다. 수신기는 자신의 시퀀스 생성기에 따른 사인 시퀀스의 복소 공액 복제(complex conjugated replica)를 생성하고, 수신된 신호를 복제와 상관시켜서 -1과 +1의 범위 내에서 정규화된 값을 생성한다. 최대 포지티브 상관이 야기될 때, "-1"이 검출되고, 최대 네가티브 상관이 야기될 때, "+1"이 검출된다.

도 1은 CDMA 송신기 및 CDMA 수신기의 일례를 도시한 것이다. 송신기(10)는 다수의 사용자들로부터 입력 사용자 데이터를 수신한다. 전형적인 CDMA 시스템에서, 입력 사용자 데이터(20)의 각각의 심볼은 사인 시퀀스(22)에 의해 승산된다. 각각의 입력 사용자를 위한 유일한 사인 시퀀스가 있다. 사인 시퀀스는 예를 들어 256 칩 길이이거나, 64개의 가능한 코드들 중 하나로부터 선택될 수 있다. 입력사용자 데이터는 그 후 롱 코드(24; long code)에 의해 확산된다. 몇몇 CDMA 표준들에 따라, 롱 코드(24)는 2¹⁵개의 칩 길이이다. 사인 시퀀스가 동일한 셀에서 사용자들 간의 다중 액세스 간섭을 제거할 때, 롱 코드는 송신기들 간의 다중 액세스 간섭을 제거하는데 사용된다. 예를 들어, 기지국 그룹의 각각의 기지국은 상이한 롱 코드를 사용할 수 있다. 그 후 입력 사용자 데이터(22)를 위한 확산 신호는 다른 확산 신호들과 합산되어서 복합 신호(26)를 형성한다. 복합 신호(26)는 송신 안테나(30)에 의해 송신되는 무선 주파수 캐리어(28)를 변조하는데 사용된다.

수신기(40)에서, 수신 안테나(42)는 신호(32)를 수신한다. 수신기(40)는 캐리어 신호(44)를 사용하여 신호(32)를 변조해서 복합 신호(46)를 제공한다. 복합 신호(46)는 동기화 롱 코드(48)에 의해 승산된다. 수신기(40)는 적어도 하나의 칩 시퀀스 생성기(도시되지 않음)를 갖는다. 롱 코드(48)는 롱 코드(24)의 로컬 생성(locally generated) 복소 공액 복제이다.

디스프레드 신호(50; despread signal)는 동기화 사인 시퀀스(50)에 의해 승산된다. 사인 시퀀스(52)는 사인 시퀀스(22)(또는 송신기(10)에 의해 사용된 다른 N개의 사인 시퀀스들 중 하나)의 로컬 생성 복소 공액 복제이다. 사인 시퀀스(52)에 의한 승산은 다른 사용자들로의 송신으로 인한 간섭을 제거한다. 수신기(10)는 각가의 심볼의 길이를 적분함으로써 심볼이 "+1"인지 "-1"인지를 결정한다.

(1) 롱 코드(24)를 결정하고 롱 코드(24)의 로컬 생성 복소 공액 복제를 수신 신호(32)와 동기화할 수 있고, (2) 사인 시퀀스(22)를 결정하고 사인시퀀스(22)의 로컬 생성 복소 공액 복제를 디스프레드 신호(50)와 동기화할 수 있지 않는 한, 수신기(40)가 입력 사용자 데이터(20)를 재구성할 수 없음을 본 기술 분야에 숙련된 자들은 명백히 알게 될 것이다.

미국 특허 제5,457,713호는 확산 스펙트럼 칩 시퀀스 동기화를 유지하기 위한 소프트웨어 보조 방법에 대해 기술하고 있다. 미국 특허 제5,457,713호에 따르면, 적합한 칩 코드 생성기들은 피드백을 갖는 배타적 논리합 게이트 탭 시프트 레지스터(exclusive OR gate tapped shift register with feedback), 적합한 칩 코드 패턴이 기억되어 있는 랜덤 액세스 메모리/판독 전용 메모리(RAM/ROM) 룩업 테이블, 또는 적합한 칩 코드 패턴이 기억되어 있는 직렬 시프트 레지스터로 형성될 수 있다. 미국 특허 제5,457,713호는 반복 칩 코드 출력의 시간/위상 오프셋을 변경하도록 설계된 몇몇 입력들을 갖는 ROM 룩업 테이블을 사용하여 칩 시퀀스 동기화를 달성한다. 어드밴스 입력 시간은 칩 코드 위치를 어드밴스하고, 지연 입력 시간은 칩 코드 위치를 지연시킨다. RAM/ROM 룩업 테이블은 비교적 짧은 사인 시퀀스들의 리스트를 기억시키는데는 유용하지만, 길이가 각각 2¹⁵비트인 롱 코드들의 리스트를 기억시킬 수는 없다. 룩업 테이블은 새로운 칩 시퀀스 또는 새로운 칩 시퀀스의 상이한 위상들을 액세스하는 것을 허용하지 않는다. 모든 가능한 롱 코드들(모든 가능한 롱 코드들의 짝수부들)의 리스트는 너무 길어서 단일 칩에는 적합하지 않다. 이러한 이유로 대부분의 수신기들은 피드백 레지스터와 같은 순차 논리 회로 뱅크를 사용하여 필요한 롱 코드들을 생성한다.

다수의 무선 통신 시스템에서, 수신 신호는 2개의 컴포넌트들, 즉, I(동위상) 컴포넌트와 Q(직교) 컴포넌트를 포함한다. 송신기는 I 컴포넌트들과 Q 컴포넌트들을 분리해서 코드화한다. 디지털 신호 프로세싱을 사용하는 전형적인 수신기에서, 수신된 I 및 Q 컴포넌트 신호들은 매 T_C초마다 샘플링되어서 I 및 Q 샘플 스트림들로서 기억되는데, 여기서 T_C는 칩의 존속 기간(duration)이다. 신호가 2개의 컴포넌트들을 가질 때, 일반적으로 하나의 칩 시퀀스 생성기는 I 컴포넌트들을 위한 제1 칩 시퀀스를 생성하고, 제2 칩 시퀀스 생성기는 Q 컴포넌트들을 위한 제2 칩 시퀀스를 생성한다.

이동 통신 시스템에서, 기지국과 이동국 간에 송신된 신호들은 통상 에코 왜곡 또는 시간 분산(다중 경로 지연)으로 인한 어려움을 겪는다. 다중 경로 지연은 예를 들면 큰 빌딩들 또는 주변 산들로 인한 신호 반사에 의해 야기된다. 상기 문제점들로 인해 신호가 수신기에 하나의 경로가 아닌 다중 경로들을 따라 전달되게 된다. 수신기는 상이한 경로들("레이들"로 간주됨)을 따라 전파된 송신 신호의 다수의 버젼들의 복합 신호를 수신한다. 레이들은 상이한 랜덤 변화 지연들 및 진폭들을 갖는다.

각각의 구별 가능한 "레이"는 일정한 상대 도착 시간, kT_c초, 및 I 및 Q 칩 샘플들의 스팬(n)을 갖는데, 여기서 n은 확산 코드의 칩들의 수이다. 각각의 신호 이미지는 n 칩 시퀀스이다. 다중 경로 시간 분산의 결과로서, 상관기는 하나의 최대 스파이크보다 작은 몇몇 스파이크들을 출력한다. 확산 코드 기간 후에(즉, 반사에 의해 야기된 시간 지연이 하나의 확산 코드 기간을 초과한 경우) 수신된 각각의 레이는 통신 시스템의 전체 용량을 감소시키는 비상관 간섭 신호로서 나타난다.

도 2는 수신된 복합 신호의 다중 경로 프로필의 일례를 도시한 것이다. 최단 경로를 따라 전파하는 레이는 시간 T₀에 도착하고, 진폭이 A₀이며, 보다 긴 경로들을 따라 전파하는 레이들은 시간 T₁, T₂, T₃에 도착하고, 진폭이 각각 A₁, A₂, A₃이다. 송신된 신호를 최적으로 검출하기 위해, 수신된 스파이크들은 적합한 방법으로 결합되어야만 한다. 이는 통상 RAKE 수신기에 의해 이루어지는데, RAKE 수신기라는 명칭은 모든 다중 경로 컨트리뷰션들(contributions)을 함께 "레이크(rake)"하기 때문에 붙여진 것이다. RAKE 수신기는 다이버시티 결합 형태를 사용하여 다수의 수신 신호 경로들(또는 레이들)로부터의 신호 에너지를 수집한다. 다이버시티는 여분의 통신 채널들을 생성하여서 소정의 채널들이 페이드할 때, 페이딩하지 않은 채널들을 통해 통신이 여전히 가능하게 한다. CDMA RAKE 수신기는 상관 방법을 사용하여 개별적으로 에코 신호들을 검출하고 코히어런트 가산함으로써 페이딩을 제거한다.

도 3a는 수신 신호의 지연 버젼들이 병렬로 처리되는 RAKE 수신기를 도시한 것이다. 무선 주파수 수신기(310)는 입력 신호를 복조하고 복조된 신호를 양자화해서 디지털 샘플들(312)을 생성한다. 디지털 샘플들(312)은 복합 신호에 대응한다. 몇몇 시스템에서, 복합 신호는 I 및 Q 샘플 스트림들로 분할되는 동위상 및 직교 컴포넌트들을 갖는다.

RAKE 수신기는 디지털 데이터 수신기들(320, 322, 330, 332)을 포함한다. 디지털 데이터 수신기들이 RAKE 수신기의 부분으로서 사용될 때, 때때로 핑거들(fingers)로서 간주된다. 시간 T₃에 대응하는 디지털 샘플들(312)은 디지털 데이터 수신기(332)에 전달된다. 디지털 데이터 수신기(332)에서, 디지털 샘플들(312)은 하나 또는 그 이상의 칩 시퀀스들과 상관된다. 예를 들어, 디지털 샘플들(312)이 복합 디지털 샘플들이면, I 샘플 스트림은 제1 칩 시퀀스와 상관된고, Q 샘플 스트림은 제2 칩 시퀀스와 상관된다.

RAKE 수신기는 각각의 레이들 간의 지연들에 대응하는 지연 탭들(315)을 갖는다. 그 결과, 시간 T₂에 대응하는 디지털 샘플들(312)의 지연 버젼은 디지털 데이터 수신기(330)에 전달되고; 시간 T₁에 대응하는 디지털 샘플들(312)의 지연 버젼은 디지털 데이터 수신기(322)에 전달되고; 시간 T₀에 대응하는 디지털 샘플들(312)의 지연 버젼은 디지털 데이터 수신기(320)에 전달된다. 대안으로, 디지털 샘플들은 버퍼에 수집될 수 있고, 상이한 디지털 샘플 세트들이 디지털 데이터 수신기들에게 동시에 전달될 수 있다. 지연 라인의 전체 시간 지연(또는 버퍼의 사이즈)은 함께 레이크될 수 있는 도착 시간 지연의 양을 제한한다.

디지털 데이터 수신기들(320, 322, 330) 각각에서, 입력 샘플들은 디지털 데이터 수신기(332)와 동일한 하나 또는 그 이상의 칩 시퀀스들과 상관된다. 상당한 에너지를 갖는 핑거 출력들은 적합하게 웨이팅되고 결합되어서 수신 신호 대 잡음 및 간섭 비율(received signal-to-noise-and-interference ratio)을 최대화한다.핑거 출력들은 승산기(352)에 의해 각각 승산된 후, 누산기(354)에 의해 함께 가산된다. 누산기(354)의 출력은 임계 장치(356)에 의해 디코드된다.

도 3b는 수신 신호가 하나 또는 그 이상의 시퀀스들의 지연 버젼들과 함께 병렬로 처리되는 RAKE 수신기를 도시한 것이다. 디지털 샘플들(312)은 지연 탭 라인 또는 버퍼로부터 디지털 샘플들(312)의 지연 버젼들을 수집하는 대신 직렬로 처리된다.

디지털 데이터 수신기(332)에서, 디지털 데이터 샘플들(312)은 시간 T₃에 대응하는 위상을 갖는 하나 또는 그 이상의 시퀀스들과 상관된다. 디지털 데이터 수신기(330)에서, 디지털 데이터 샘플들(312)은 시간 T₂에 대응하는 위상을 갖는 하나 또는 그 이상의 시퀀스들과 상관된다. 디지털 데이터 수신기(322)에서, 디지털 데이터 샘플들(312)은 시간 T₁에 대응하는 위상을 갖는 하나 또는 그 이상의 시퀀스들과 상관된다. 또한, 디지털 데이터 수신기(320)에서, 디지털 데이터 샘플들(312)은 시간 T₀에 대응하는 위상을 갖는 하나 또는 그 이상의 시퀀스들과 상관된다. 상당한 에너지를 갖는 핑거 출력들은 적합하게 웨이팅되고 결합되어서 수신 신호 대 잡음 및 간섭 비율을 최대화한다. 칩 시퀀스들은 통상 칩 시퀀스 생성기 세트(뱅크)에 의해 제공된다. 각각의 레이가 하나 또는 그 이상의 시퀀스들의 상이한 위상과 상관되기 때문에, 적어도 하나의 칩 시퀀스 생성기가 각각의 레이를 위해 요구된다.

도 2에 도시된 바와 같은 다중 경로 프로필에 있어서, RAKE 수신기는 4개의칩 시퀀스 생성기들을 필요로 하는데, 칩 시퀀스의 각가의 위상을 위해 하나의 칩 시퀀스 생성기가 필요하다. 각각의 레이를 위한 I 샘플 스트림과 Q 샘플 스트림이 있으면, RAKE 수신기는 8개의 칩 시퀀스 생성기들을 필요로 한다.

이동국이 소스로부터 멀어짐에 따라, 통상 수신 신호의 품질은 감소한다. 수신 신호의 품질이 다른 소스가 양호한 신호를 제공할 수 있는 쪽으로 감소하거나, 시스템이 시스템의 다른 이동국들에 의해 겪게 되는 간섭의 양을 감소시킬 수 있다고 결정할 때, 시스템은 핸드오프(handoff)를 실행해야만 한다. 기지국 또는 기지국들은 소프트 핸드오프로서 간주되는 것을 실행할 수 있다. 오리지널 소스가 송신을 종료할 때까지 오리지널 소스 및 새로운 소스가 실제로 이동국에 동일한 정보를 동시에 송신할 때 소프트 핸드오프가 발생한다. 이동국이 RAKE 수신기를 사용하고 있으면, 새로운 소스로부터의 신호는 추가 다중 경로들로서 나타나고, RAKE 수신기는 2개의 신호들을 단일 신호로서 처리할 수 있다. 소프트 핸드오프 상황에서, 수신기는 디지털 데이터 수신기들(제1 그룹) 중 몇몇을 제1 소스 및 그 다중 경로 레이들에게 할당하고 디지털 데이터 수신기들(제2 그룹) 중 몇몇을 제2 소스 및 그 다중 경로 레이들에게 할당한다. 제1 그룹의 수신기들은 제1 칩 시퀀스를 사용하고, 제2 그룹의 수신기들은 제2 칩 시퀀스를 사용한다. 수신 신호가 칩 시퀀스들의 지연 버젼들과 함께 병렬로 처리되면, 제1 그룹은 제1 칩 시퀀스의 상이한 위상들을 사용하고, 제2 그룹은 제2 칩 시퀀스의 상이한 위상들을 사용한다.

상이한 칩 시퀀스들(및 상이한 칩 시퀀스들의 상이한 위상들)을 제공하기 위해 다중 경로 칩 시퀀스 생성기들을 사용하는 문제점들 중 하나는 다수의 휴대용장치들이 사용하지 않을 때 슬리프 모드(sleep mode)로 들어가도록 설계되어 있다는 점이다. 예를 들어, 셀룰러 시스템에서 로밍하고 있는 이동국은 대부분의 슬리프 타임을 보냄으로써 전력 소모를 감소시킬 수 있다. 이동국은 (셀룰러 시스템으로부터) 페이지들(페이징 시퀀스)을 위해 사용되는 칩 시퀀스에 관련된 정보 및 페이징 시퀀스를 청취하는 때(할당된 페이징 프레임)에 관련된 정보를 획득할 수 있다. 이동국은 페이징 시퀀스를 청취하기 위해 할당된 페이징 프레임 전에 어웨이큰(awaken)할 수 있고, 페이지가 수신되지 않으면, 이동국은 슬리프 모드로 복귀할 수 있다. 슬리프 모드 중에, 이동국은 회로들 대부분을 파워 다운할 수 있다. 그러나, 칩 시퀀스 생성기들이 슬리프 기간의 초기때와 동일한 위상을 슬리프 기간의 끝에서도 제공하도록 통상 여전히 칩 시퀀스 생성기들을 어드밴스할 필요가 있다. 칩 시퀀스 생성기들의 수가 증가함에 따라 슬리프 모드의 장점들은 감소한다.

Bottomley 외 다수가 쓴 "무선 통신 시스템에서의 의사 난수 시퀀스 생성(PSEUDORANDOM NUMBER SEQUENCE GENERATION IN RADIOCOMMUNICATION SYSTEMS)"이라는 제목의 함께 출원되고 함께 계류중인 명세서는 이러한 문제점을 다루고 있고 각각의 로컬 코드 생성기들이 일정한 수의 클록 사이클들을 어드밴스하여서 슬리프 모드 중에 비활동 클록 사이클 동안 순응할 수 있게 한다. 그러나, 다수의 시퀀스 생성기들의 어드밴싱은 여전히 복잡하고 비용이 많이 든다. 슬리프 모드의 전체 장점들은 다수의 칩 시퀀스 생성기들의 필요를 배제함으로써 양호하게 실현된다.

일반적으로 직렬 시프트 레지스터와 같은 하나의 코드 생성기 및 적합한 구성 소자들이 사용되어 다수의 코드 생성기들을 대체할 수 있음을 인식되어 왔다. 칩 시퀀스가 비교적 짧으면, 코드를 어드밴스하거나 지연시키기 위해 하나의 코드 생성기와 직렬 시프트 레지스터를 사용할 수 있다. 그러나, 다수의 코드 생성기들을 대체하는 여타 시도들은 보다 긴 칩 시퀀스들을 수신하거나 신호들을 직렬로 처리하는데는(메모리에 초기에 수집해서 상관기들에게 병렬로 제공하는 것과 달리) 적합하지 않다. 또한, 다수의 코드 생성기들을 단일 코드 생성기로 대체하는 이러한 시도들은 새로운 다중 경로 레이들을 탐색하기 위한 것은 아니다. 새로운 다중 경로 레이들의 탐색은 종종 칩 시퀀스를 제동(또는 백업)하는 것을 포함한다. 칩 시퀀스의 제동(retarding) 전체 기간 보다 적은 양으로 칩 시퀀스를 어드밴스하는 것과 동일하다. 그러나, 증가된 주파수로 칩 시퀀스를 어드밴스하는 것은 복잡하고 비용이 많이 든다. 또한, 다수의 코드 생성기들을 단일 코드 생성기로 대체하는 시도는 소프트 핸드오프 상황 및/또는 슬리프 모드 중에 적합한 상태를 유지하는데는 적합하지 않다. 따라서, 다수의 코드 생성기들을 단일 코드 생성기로 대체하고 확산 스펙트럼 수신기에서 사용된 상이한 상관기들 또는 회로들에게 확산 코드의 상이한 위상들을 제공하기 위한 신뢰성 있고 효율적인 시스템을 제공할 필요가 있다.

<요약>

종래의 수신기들의 여타 단점, 문제점, 및 한계점들은 칩 시퀀스 생성기, 메모리 및 칩 시퀀스 판독기를 사용함으로써 극복된다. 칩 시퀀스 생성기 및 칩 시퀀스 판독기는 제어기의 일부로서 또는 제어기와 분리되어서 하드웨어 또는 소프트웨어로 구현될 수 있다. 칩 시퀀스 판독기는 상이한 시퀀스들의 상이한 위상들을 액세스할 수 있고 수신기에서 사용된 다수의 상관기들 또는 회로들에게 동일하게 제공할 수 있다.

본 발명의 한 양상에 따라, 칩 시퀀스 생성기는 메모리 어드레스 시스템을 갖는 메모리에 상이한 칩 시퀀스들을 기록하고, 칩 시퀀스 판독기는 메모리 판독 어드레스 생성기를 사용하여 상이한 시퀀스들의 상이한 위상들을 액세스한다. 메모리 판독 어드레스 생성기는 핑거 선택 값 및/또는 카운터 값을 사용하여 메모리 판독 어드레스(들)를 생성할 수 있다.

본 발명의 다른 양상에 따라, 메모리 판독 어드레스 생성기는 특정 칩 시퀀스와 칩 시퀀스의 특정 위상에 대응하는 핑거 선택 값을 사용한다. 예를 들어, 소프트 핸드오프 상황에서, 제1 핑거는 제1 시퀀스의 제1 위상에 대응하는 제1 핑거 선택 값으로 지정되고, 제2 핑거는 제1 시퀀스의 제2 위상에 대응하는 제2 핑거 선택 값으로 지정되고, 제3 핑거는 제2 시퀀스의 제1 위상에 대응하는 제3 핑거 선택 값으로 지정된다. 기억된 시퀀스들은 또한 보다 강한 신호들 또는 레이들을 탐색하는데 사용될 수 있다.

본 발명의 다른 양상에 따라, 카운터 값은 클록 사이클들의 수에 대응한다. 슬리프 모드에서, 카운터 값은 슬리프 기간에 클록 사이클들의 수와 동일한 클록 사이클들의 수로 어드밴스된다. 그 결과, 수신기는 슬리프 중에 전력을 유지하고 슬리프 기간 끝에서도 여전히 정확한 시퀀스의 정확한 위상을 액세스할 수 있다.

본 발명의 다른 양상에 따라, 칩 시퀀스 생성기는 필요에 따라 새로운 칩 시퀀스들을 생성하고 더이상 필요하지 않은 칩 시퀀스들을 기억시키는데 사용된 어드레스에 새로운 칩 시퀀스들을 기록할 수 있다. 그 결과, 귀중한 칩 공간을 낭비하는 관계 없는 칩 시퀀스들을 기억할 필요가 없게 된다.

본 발명의 다른 양상에 따라, 메모리는 이동국을 페이지하기 위해 셀룰러 시스템에 의해 사용되는 페이징 시퀀스를 기억하는데 사용된다. 이동국은 할당된 페이징 프레임으로 진행하는 시간 동안 페이징 시퀀스를 액세스할 수 있다.

본 발명은 장점은 단일 칩 시퀀스 생성기가 다수의 칩 시퀀스 생성기들을 대체할 수 있다는 점이다. 다른 장점은 칩 시퀀스가 일단 메모리에 기억되면, 코드 생성기가 필요할 때까지 파워 다운 될 수 있다는 점이다. 그 결과 전력 소모가 감소된다. 또한 상이한 시퀀스들의 상이한 위상들은 코드 생성기가 활동중이거나 아니던가에 관계없이 쉽게 이용될 수 있다.

발명의 여타 목적들, 특징들, 및 장점들은 도면을 참조하여 설명된 이하의 상세한 설명으로부터 쉽게 이해될 것이다.

도 1은 CDMA 송신기 및 CDMA 수신기의 일례를 도시한 것이다.

도 2는 수신된 복합 신호의 다중 경로 프로필의 일례를 도시한 것이다.

도 3a 및 도 3b는 상이한 RAKE 수신기들을 도시한 것이다.

도 4는 칩 시퀀스 생성기의 일례를 도시한 것이다.

도 5는 확산 스펙트럼 수신기 및 상이한 칩 시퀀스들과 상이한 칩 시퀀스들의 상이한 위상들을 액세스하기 위한 장치를 도시한 것이다.

도 6은 상이한 칩 시퀀스들과 상이한 칩 시퀀스들의 상이한 위상들을 액세스하기 위한 장치를 보다 상세히 도시한 것이다.

도 7은 메모리 판독 어드레스를 생성하기 위한 장치를 도시한 것이다.

도 8은 로컬 생성 칩 시퀀스를 메모리에 기억시키는 플로우챠트이다.

다음의 설명에 있어서, 본 발명의 이해를 돕기 위해 특정 회로들, 회로 구성 소자들, 기술들 등과 같이 특정 세부 사항들이 기술되어 있다. 예를 들어, 설명은 예시적인 변조 및 송신 기술들을 언급한다. 그러나, 본 기술 분야에 숙련된 자들은 본 발명이 특정 세부 사항에 국한되지 않고 다른 실시예들로 실행될 수 있음을 알 것이다. 다른 실례들에서, 불필요한 설명으로 인해 본 발명의 설명에 방해가 되지 않도록 널리 공지된 방법들 및 회로들에 대한 상세한 설명은 생략된다.

상술된 바와 같이, 도 1은 CDMA 송신기 및 CDMA 수신기의 일례를 도시한 것이다. 도 2는 수신된 복합 신호의 다중 경로 프로필의 일례를 도시한 것이다. 도 3a 및 도 3b는 상이한 RAKE 수신기들을 도시한 것이다.

도 4는 칩 시퀀스 생성기의 일례를 도시한 것이다. 의사 잡음(PN) 또는 의사 랜덤 시퀀스는 CDMA 시스템에서 종종 사용되는 칩 시퀀스의 한 타입이다. PN 시퀀스는 일정 기간 동안 임의 바이너리 시퀀스의 자기 상관(autocorrelation)과 유사한 자기 상관에 따른 바이너리 시퀀스이다. 자기 상관은 또한 대역 한정 화이트 노이즈의 자기 상관과 대략 유사한다. 결정론적이지만, 의사 잡음 시퀀스는 거의 동일한 수 0과 1, 시퀀스의 시프트된 버젼들 간의 매우 낮은 상관, 임의의 2개의 시퀀스들 간의 매우 낮은 상관을 갖는 것 등과 같이 임의 바이너리 시퀀스들과 유사한 다수의 특징들을 갖는다.

PN 시퀀스는 피드백 시프트 레지스터와 같은 순차 논리 회로들을 사용하여 통상 생성된다. 피드백 시프트 레지스터(70)는 메모리 장치들(71, 72, 73,..., m) 및 피드백 논리 회로(78)를 갖는다. 바이너리 시퀀스들은 클록 펄스에 응답해서 시프트 레지스터들을 통해 시프트되고, 다수의 스테이지들의 출력은 논리적으로 결합되고 제1 스테이지(71)의 입력으로서 피드백된다. 피드백 논리 회로(78)가 배타적 논리합 게이트들로 구성될 때, 시프트 레지스터는 통상 선형 PN 시퀀스 생성기로서 간주된다.

메모리 스테이지들(71, 72, 73,..., m) 및 피드백 논리 회로(78)의 초기 내용들은 메모리의 연속 내용들을 결정한다. 선형 시프트 레지스터가 언젠가 제로 상태에 도달하면, 출력이 결과적으로 모두 0이 되도록 제로 상태로 남게된다. m-스테이지 피드백 시프트 레지스터에 대해 정확히 2^m-1 개의 논제로 상태들이 있기 때문에, 선형 m-스테이지 시프트 레지스터에 의해 생성된 PN 시퀀스의 기간은 2^m-1 개의 심볼들을 초과할 수 없다. 선형 피드백 레지스터에 의해 생성된 기간(2^m-1)의 시퀀스는 최대 길이(ML) 시퀀스라고 불린다. 골드 코드(Gold code)는 CDMA 시스템에서 종종 사용되는 다른 타입의 칩 시퀀스이다. 골드 코드는 2개의 PN 시퀀스들을 선형으로 결합시킴으로써 생성될 수 있다.

도 5는 확산 스펙트럼 수신기 및 상이한 칩 시퀀스들과 상이한 칩 시퀀스들의 상이한 위상들을 액세스하기 위한 장치를 도시한 것이다. 칩 시퀀스 생성기(160)는 메모리(190)에 기억되는 칩 시퀀스(164)를 생성한다. 제어기(150)는 버스 또는 하나 이상의 적합한 접속부들을 통해 메모리(190)에 접속된다. 칩 시퀀스 생성기(160)는 칩 시퀀스(164)를 생성하기 위해 도 4에 도시된 메모리 스테이지들과 피드백 논리 회로를 사용할 수 있다. 제어기(150)는 메모리 스테이지들의 초기 내용들을 제어함으로써 칩 시퀀스 생성기(160)를 제어할 수 있고 최종적으로 칩 시퀀스(164)를 제어할 수 있다. 칩 시퀀스 생성기(160)는 다수의 상이한 칩 시퀀스들을 생성할 수 있다.

메모리(190)는 칩 시퀀스들을 기억하기에 적합한 임의의 장치이다. 그 일례는 랜덤 액세스 메모리 장치이다. 메모리(190)는 메모리(190)에 기억된 각각의 칩을 위한 어드레스가 있도록 메모리 어드레스 시스템(어드레스 카운터)을 사용할 수 있다. 메모리(190)는 또한 각각의 어드레스가 특정 칩 세트에 대응하도록 장치될 수 있다. 각각의 칩 세트는 특정 시퀀스의 특정 위상에 대응한다. 그 결과, 제어기(150)는 메모리(190)의 상이한 어드레스들을 액세스함으로써 상이한 칩 시퀀스들의 상이한 위상들을 액세스할 수 있다. 메모리(190)에 기록할 때, 제어기(150)는 또한 어드레스(또는 어드레스 세트)를 지정할 수 있다. 제어기(150)는 칩 시퀀스 생성기(160)를 사용하여 새로운 칩 시퀀스들을 생성할 수 있고 새로운 칩 시퀀스들을 어드레스(166)에 기록할 수 있다.

메모리(190)는 확산 스펙트럼 수신기의 다수의 회로들에게 칩 시퀀스의 다수의 위상들을 전달하기 위한 다수의 출력들(또는 단일 출력)을 사용할 수 있다. 상기 회로들은 2개의 시퀀스들을 함께 상관하고, 가산하고, 및/또는 승산하기 위한 회로들을 포함할 수 있다. 일례의 실시예에서, 메모리(190)는 RAKE 수신기의 핑거들 및 탐색 수신기에게 상이한 칩 시퀀스의 상이한 위상들을 전달하기 위한 버스를 갖는다.

CDMA 이동 무선 전화 시스템에서, 안테나(300)는 확산 스펙트럼 신호를 수신한다. 무선 주파수 수신기(310)는 수신된 신호를 증폭하고 필터한다. 수신기(310)는 수신 신호를 복조하고 복조된 신호를 양자화해서 디지털 샘플들(312)을 제공한다. 디지털 샘플들(312)은 복합 신호에 대응한다. 몇몇 시스템에서, 복합 신호는 복합 디지털 샘플들(I 및 Q)의 스트림들로 분할되는 동위상 및 직교 컴포넌트들을 갖는다.

디지털 샘플들(312)은 디지털 데이터 수신기들(320, 322, 330, 332) 및 탐색 수신(340)에 전달된다. 지연 탭 라인은 디지털 데이터 수신기들 및 탐색 수신기에게 디지털 샘플들의 지연 버젼들을 전달하는데 사용될 수 있다. 디지털 샘플들은 메모리(190)에 기억된 칩 시퀀스들을 사용하여 디지털 수신기들(320, 322, 330, 332)에 의해 처리된다. 메모리(190)는 칩 시퀀스들을 수신기에 제공하기 위한 버스 또는 하나 또는 그 이상의 적합한 접속부들을 갖는다.

예를 들어, 제어기(150)는 디지털 데이터 수신기(332)에게 제1 칩 세트(201a)를 제공하기 위해 제1 메모리 판독 어드레스(181a)를 사용하고, 디지털 데이터 수신기(330)에게 제2 칩 세트(201b)를 제공하기 위해 제2 메모리 판독 어드레스(181b)를 사용하고, 디지털 데이터 수신기(322)에게 제3 칩 세트(201c)를 제공하기 위해 제3 메모리 판독 어드레스(181c)를 사용하고, 디지털 데이터 수신기(320)에게 제4 칩 세트(201d)를 제공하기 위해 제4 메모리 판독 어드레스(181d)를 사용하고, 탐색 수신기(340)에게 제5 칩 세트(201e)를 제공하기 위해 제5 메모리 판독 어드레스 (181e)를 사용한다. 제1 칩 세트(201a)는 제1 칩 시퀀스의 제1 위상이고, 제2 칩 세트(201b)는 제1 칩 시퀀스의 제2 위상이고, 제3 칩 세트(201c)는 제1 칩 시퀀스의 제3 위상이고, 제4 칩 세트(201d)는 제1 칩 시퀀스의 제4 위상이고, 제5 칩 세트(201e)는 제1 칩 시퀀스의 제5 위상이다. 또는 대안으로, 하나 또는 그 이상의 칩 세트가 제2 또는 제3 칩 시퀀스의 위상들일 수 있다.

또한, 제어기(150)는 디지털 데이터 수신기들(320, 322, 330, 332)에게 제어 신호들을 제공할 수 있다. 수신기들(320, 322, 330, 332)의 출력들은 다이버시티 결합기 및 디코더(35)에게 제공된다. 제어기(150)는 출력들의 타이밍을 조정할 때와 재조정된 출력들의 웨이팅된 합을 찾을 때 결합기(350)를 보조할 수 있다. 다이버시티 결합 및 디코딩 방법은 본 기술 분야에 널리 공지되어 있고 시스템에 따라 변할 수 있다.

탐색 수신기(340)는 다른 다중 경로 신호들(레이들)을 찾기 위해 현재 사용되는 시퀀스의 상이한 위상들을 스캔할 수 있다. 제어기(150)는 탐색 수신기(340)에게 특정 위상들을 탐색하라고 명령할 수 있다. 제어기(150)가 탐색 수신기(340)가 보다 강력한 레이를 찾았다고 결정할 때, 제어기(150)는 현 시퀀스의 상이한 위상을 사용하도록 명령함으로써 디지털 데이터 수신기들(320, 322, 330, 332)을 갱신할 수 있다. 탐색 수신기(340)는 또한 비활동 칩 시퀀스의 상이한 위상들을 탐색할 수 있다. 탐색 수신기가 비활동 칩 시퀀스가 현재의 칩 시퀀스 보다 강한 신호를 제공한다고 결정하면, 하나 또는 그 이상의 디지털 데이터 수신기들이 비활동 시퀀스의 상이한 위상들을 사용하도록 갱신될 수 있다. 새로운 칩 시퀀스들이 칩 시퀀스 생성기(160) 또는 추가의 칩 시퀀스 생성기(도시되지 않음)에 의해 생성될 수 있다. 추가의 칩 시퀀스들이 요구되면, 상기 추가 칩 시퀀스들은 또한 메모리(190) 또는 추가 메모리(도시되지 않음)에 기억된다. 이하에 보다 완전히 기술된 바와 같이, 기술된 구조는 소프트 핸드오프 및/또는 슬리프 모드 상황에서 매우 유용하다.

도 6은 상이한 칩 시퀀스들과 상이한 칩 시퀀스들의 상이한 위상들을 액세스하기 위한 장치를 보다 상세히 도시한 것이다. 메모리(190)는 칩 시퀀스들을 기억하기에 적합한 임의의 장치이다. 메모리(190)가 행들과 열들로 분할되는 메모리 어드레스 시스템을 가지면, 각각의 행은 상이한 시퀀스, 시퀀스 일부, 또는 단일 칩을 기억하는데 사용될 수 있다.

몇몇 애플리케이션들에서 롱 코드가 2¹⁵개의 칩들과 비슷하면, 2¹⁵개 칩들 모두를 기억할 수 없음을 본 기술 분야에 숙련된 자들은 알 것이다. 롱 코드의 일부, 예를 들어, 50,000개의 칩들만을 기억하는 것이 유익할 수 있다. 각각의 일부의 길이는 메모리에 기억된 상이한 시퀀스들의 전체 수에 종속될 수 있다. 시퀀스들의 수가 증가함에 따라, 각각의 일부의 길이는 감소할 수 있다.

제어기(150)는 다른 회로들로부터의 조건들 또는 명령들에 대한 입력(360)을 갖는다. 제어기(150)는 명령들을 칩 시퀀스 생성기(160)에 전달한다. 칩 시퀀스 생성기(160)는 상이한 칩 시퀀스들을 생성할 수 있다. 칩 시퀀스 생성기(160)는 상이한 칩 시퀀스들을 메모리(190)에 기록할 수 있다. 직렬-병렬 변환기(162)는 메모리(190)의 행들에게 시퀀스(164)를 할당(또는 구성)하는데 사용될 수 있다. 예를 들어, 직렬-병렬 변환기(162)는 얼마나 많은 칩들이 각각의 행에 기록되는지를 제어할 수 있다. 제어기(150)는 메모리 기록 어드레스(166)를 생성한다. 메모리 기록 어드레스(166)는 칩 시퀀스(164)를 기억하는데 사용된다.

제어기(150)는 또한 메모리 판독 어드레스(181)를 생성한다. 메모리 판독 어드레스(181)는 특정 칩 시퀀스의 특정 위상을 액세스하는데 사용된다. 특정 칩 시퀀스의 특정 위상은 메모리(190)로부터 적합한 접속부(201)를 사용하여 전달된다. 요구된 메모리 판독 어드레스(181)는 입력(360)을 통한 다른 회로들로부터의 조건들 또는 명령들에 종속될 것이다. 예를 들어, 본 발명이 확산 스펙트럼 수신기에서 사용되면, 메모리 판독 어드레스(181)는 칩 시퀀스, 칩 시퀀스의 위상, 및 칩 시퀀스가 요구되는 때에 종속될 것이다.

RAKE 수신기에서, 결합기는 동일한 물리 채널을 수신하고 있는 상이한 핑거들로부터의 출력을 결합한다. 핑거들은 상이한 칩 시퀀스들을 사용한느 신호들; 동일한 칩 시퀀스를 사용하지만 상이한 위상 시프트를 갖는 신호들; 및/또는 동일한 칩 시퀀스와 동일한 위상 시프트를 사용하지만 다중 경로 지연들인 신호들을 수신하도록 구성될 수 있다. 제어기(150)는 핑거들 및 각각의 핑거가 사용중인 칩시퀀스와 위상을 계속해서 추적할 수 있다.

도 7은 메모리 판독 어드레스를 생성하기 위한 장치를 도시한 것이다. 메모리 판독 어드레스 생성기(151)는 제어기(150)의 일부로서 또는 제어기(150)와 분리되어서 하드웨어 또는 소프트웨어로 구현될 수 있다. 메모리 판독 어드레스 생성기(151)는 핑거 선택 값(170) 및 카운터 값(174)을 위한 입력을 갖는다. 핑거 선택 값(170)은 칩 시퀀스 값(171)과 위상 오프셋 값(172)에 대응한다. 메모리 판독 어드레스(181)는 칩 시퀀스 값(171)과 위상 오프셋(172)의 결합(173)에 종속된다.

판독 어드레스 생성기(151)는 시간을 추적하기 위해 클록 사이클을 사용할 수 있고 각각의 클록 사이클에 따라 카운터 값(174)을 어드밴스할 수 있다. 핑거 그룹이 동일한 신호의 다중 경로를 수신하도록 구성되면, 핑거 그룹은 동일한 카운터 값을 사용해야만 한다. 메모리 판독 어드레스(181)는 결합(173)과 카운터 값(174)의 결합(175)에 종속된다. 카운터 값(174)은 회로가 계속해서 정확한 시퀀스의 정확한 위상을 수신하는 것을 보장하는데 유용하다.

도 5 및 도 6을 다시 참조할 때, 판독 어드레스(181)는 특정 칩 시퀀스의 특정 위상을 액세스하는데 사용된다. 그 후 특정 칩 시퀀스의 특정 위상은 출력(201)을 통해 특정 핑거 또는 탐색기로 전달된다. 메모리(190)는 개별적인 접속부들(도 4에 도시됨) 또는 공통 버스, 또는 핑거들 또는 탐색기에 코드들을 전달하기 위한 출력을 사용할 수 있다. 메모리(190)는 보다 강한 레이들 또는 신호들을 탑색하는데 특히 유용하다. 제어기(150)는 일련의 핑거 선택 값들을 제공함으로써, 상이한 시퀀스들 및/또는 위상들을 액세스할 수 있고, 상이한 시퀀스들 및/또는 위상들을 탐색 수신기에 제공할 수 있다.

수신기는 청취 또는 탐색을 위해 셀룰러 시스템으로부터 시퀀스 리스트를 수신한다. 제어기(150)는 새로운 시퀀스들을 생성하고 메모리(190)에 기록하도록 시퀀스 생성기(160)에게 명령할 수 있다. 또한, 제어기(150)는 더 이상 필요 없는 칩 시퀀스들을 기억하는데 사용된 어드레스들에게 기록하도록 시퀀스 생성기(160)에게 명령할 수 있다.

또한 메모리(190)는 소프트 핸드오프 상황에 특히 유용하다. 제어기(150)가 새로운 시퀀스가 양호한 신호를 제공한다고 결정할 때, 제어기(150)는 구(old) 칩 시퀀스를 사용하여 구 칩 신호 및 다중 경로 레이들을 수신하도록 하나 또는 그 이상의 핑거들을 구성할 수 있고, 새로운 칩 시퀀스를 사용하여 새로운 신호 및 다중 경로 레이들을 수신하도록 나머지 핑거들을 구성할 수 있다. 제어기(150)는 제1 그룹의 핑거들의 각각의 핑거가 구 칩 시퀀스의 상이한 위상을 사용하고, 제2 그룹의 핑거들의 각각의 핑거가 새로운 칩 시퀀스의 상이한 위상을 사용하도록 핑거 선택 값을 구성할 수 있다.

마지막으로, 메모리(190)는 슬리프 모드 상황에서 특히 유용하다. 상술된 바와 같이, 다수의 칩 시퀀스 생성기들이 있으면 슬리프 모드의 전체 장점들은 실현되지 못하고, 시퀀스 생성기들은 슬리프 모드 중에 활동 상태이다. 상기 문제점은 단일 생성기를 사용하고, 메모리에 상이한 시퀀스들을 기억시키고, 슬리프 기간 전에 또는 기간 중에 카운터 값을 어드밴스함(변경시킴)으로써 극복된다. 슬리프 모드 상황에서, 수신기가 웨이크 업할 때, 각각의 핑거가 정확한 시퀀스의 정확한위상을 사용하고 있도록 수신기가 슬리프 상태일 클록 사이클들의 수와 동일한 클록 사이클들의 수로 카운터 값(174)을 어드밴스할 수 있다.

도 8은 로컬 생성 칩 시퀀스를 랜덤 액세스 메모리에 기억시키는 플로우챠트이다. 단계(410)에서, 제어 프로세서는 로컬 코드 생성기를 리셋할 수 있다. 예를 들어, 제어 프로세서는 피드백 시프트 레지스터의 메모리 스테이지들의 초기 내용들을 리셋할 수 있다. 단계(420)에서, 코드 생성기는 피드백 논리 회로의 코드 생성기의 초기 내용들에 의해 결정되는 칩 시퀀스의 스테이지(i)를 생성한다.

단계(430)에서, 칩 시퀀스의 스테이지(i)가 메모리에 기억된다. 칩 시퀀스의 스테이지(i)가 기억되면, 칩 시퀀스의 상이한 위상들은 쉽게 이용될 수 있다.

단계(440)에서, 제어 프로세서는 칩 시퀀스의 추가 스테이지들이 필요한지를 체크할 수 있다. 추가 스테이지들이 필요하면, 코드 생성기는 칩 시퀀스의 다음 스테이지를 생성할 수 있다. 칩 시퀀스가 전체적으로 로드되면, 코드 생성기는 파워 다운될 수 있다. 상술된 바와 같이, 선형 피드백 레지스터는 최대 기간(2^m-1)을 갖는 시퀀스를 생성하는데, 여기서 m은 스테이지들의 수이다.

단계(450)에서, 제어 프로세서는 추가 칩 시퀀스가 필요한지를 체크할 수 있다. 만약 그렇다면, 제어 프로세서는 코드 생성기를 리셋하고 추가 칩 시퀀스들을 생성할 수 있다. 상술된 바와 같이, 메모리의 사이즈는 여분의 칩 시퀀스들을 기억하지 않고 필요한 칩 시퀀스들을 로드함으로써 감소될 수 있다. 메모리가 하나 보다 많은 시퀀스를 기억하는데 사용될 수 있지만, 신호들을 수신하기 위해 더 이상 필요하지 않은 시퀀스들을 기억할 필요는 없다.

상술된 설명이 RAKE 수신기의 핑거들 또는 탐색 수신기에게 칩 시퀀스들을 제공하는 것에 대해 언급하지만, 메모리(190)는 또한 특정한 목적 또는 다른 목적을 위해서 사용되는 칩 시퀀스들을 기억하는데도 유용하다. 예를 들어, 메모리(190)는 페이지들을 청취하는 것 외에도 사용되는 하나 또는 그 이상의 칩 시퀀스들을 기억하는데 사용될 수 있다. 슬리프 모드 상황에서, 셀룰러 시스템은 페이징 프레임 및 하나 또는 그 이상의 페이징 시퀀스들을 각각의 이동국에 할당할 수 있다. 각각의 이동국은 페이징 시퀀스들이 쉽게 사용될 수 있도록 메모리(190)에 페이징 시퀀스들을 기억시킬 수 있다. 이동국이 할당된 페이징 프레임 전에 웨이크 업할 때, 이동국은 메모리(190)로부터 페이징 시퀀스를 획득할 수 있다.

양호한 실시예들의 상술된 설명은 본 기술 분야에 숙련된 임의의 사람들이 본 발명을 구현하고 사용할 수 있도록 제공된 것이다. 본 실시예들에 대한 다양한 변형은 본 기술 분야에 숙련된 자들에 의해 쉽게 알 수 있고, 본 명세서에 기술된 원리들은 본 발명의 범위 및 정신으로부터 벗어나지 않고 적용될 수 있다. 예를 들어, 본 방법들 및 구조들은 기지국들 또는 이동 전화, 무선 전화, 및 위성 전화와 같은 소비자 제품들에서만 사용될 수 있는 것이 아니라, 다른 타입의 오디오 및/또는 비디오 장치에서도 사용될 수 있다. 따라서, 본 발명은 상술된 실시예들로만 제한되지 않고, 이하에 기술된 청구 범위의 최대 범위 내에서 허용된다.

Claims

상이한 칩 시퀀스들 및 상이한 칩 시퀀스들의 상이한 위상들을 액세스하기 위한 장치에 있어서,

칩 시퀀스들을 기억하기에 적합한 메모리;

상이한 칩 시퀀스들을 메모리에 기록하도록 구성된 칩 시퀀스 생성기; 및

메모리로부터의 상이한 칩 시퀀스들의 상이한 위상들을 판독하도록 구성된 칩 시퀀스 판독기

를 포함하는 것을 특징으로 하는 장치.
제1 항에 있어서,

칩 시퀀스 판독기가 메모리 판독 어드레스 생성기를 포함하는 것을 특징으로 하는 장치.
제2 항에 있어서,

메모리 판독 어드레스 생성기가 핑거 선택 값에 종속되는 메모리 판독 어드레스를 생성하도록 구성된 것을 특징으로 하는 장치.
제3 항에 있어서,

핑거 선택 값이 칩 시퀀스 및 위상 오프셋에 대응하는 것을 특징으로 하는장치.
제2 항에 있어서,

메모리 판독 어드레스 생성기가 카운터 값에 종속되는 메모리 어드레스를 생성하도록 구성된 것을 특징으로 하는 장치.
제5 항에 있어서,

메모리 판독 어드레스 생성기가 핑거 선택 값에 종속되는 메모리 판독 어드레스를 생성하도록 구성된 것을 특징으로 하는 장치.
제6 항에 있어서,

핑거 선택 값이 칩 시퀀스 및 위상 오프셋에 대응하는 것을 특징으로 하는 장치.
제1 항에 있어서,

칩 시퀀스 판독기가 RAKE 수신기의 제1 핑거에 제1 칩 시퀀스의 제1 위상을 전달하도록 구성된 것을 특징으로 하는 장치.
제8 항에 있어서,

칩 시퀀스 판독기가 제1 칩 시퀀스의 제1 위상에 대응하는 메모리의 메모리어드레스를 액세스하도록 핑거 선택 값을 사용하는 것을 특징으로 하는 장치.
제8 항에 있어서,

칩 시퀀스 판독기가 RAKE 수신기의 제2 핑거에 제1 칩 시퀀스의 제2 위상을 전달하도록 구성된 것을 특징으로 하는 장치.
제10 항에 있어서,

칩 시퀀스 판독기가 제1 칩 시퀀스의 제1 위상에 대응하는 메모리의 메모리 어드레스를 액세스하도록 제1 핑거 선택 값을 사용하고, 제1 칩 시퀀스의 제2 위상에 대응하는 메모리의 메모리 어드레스를 액세스하도록 제2 핑거 선택 값을 사용하는 것을 특징으로 하는 장치.
제10 항에 있어서,

칩 시퀀스 판독기가 RAKE 수신기의 제3 핑거에 제2 칩 시퀀스의 제1 위상을 전달하도록 구성된 것을 특징으로 하는 장치.
제12 항에 있어서,

칩 시퀀스 판독기가 제1 칩 시퀀스의 제1 위상에 대응하는 메모리의 메모리 어드레스를 액세스하도록 제1 핑거 선택 값을 사용하고, 제1 칩 시퀀스의 제2 위상에 대응하는 메모리의 메모리 어드레스를 액세스하도록 제2 핑거 선택 값을 사용하고, 그리고 제2 칩 시퀀스의 제1 위상에 대응하는 메모리의 메모리 어드레스를 액세스하도록 제3 핑거 선택 값을 사용하는 것을 특징으로 하는 장치.
제1 항에 있어서,

칩 시퀀스 판독기가 탐색 수신기에 하나 또는 그 이상의 시퀀스들의 다수의 위상들을 전달하도록 구성된 것을 특징으로 하는 장치.
제1 항에 있어서,

칩 시퀀스 판독기가 슬리프 모드 전에 디지털 수신기에게 제1 카운터 값을 전달하고 슬리프 모드 후에 제2 카운터 값을 전달하도록 구성된 것을 특징으로 하는 장치.
제15 항에 있어서,

제2 카운터 값과 제1 값의 차가 슬리프 모드의 클록 사이클들의 수와 동일한 것을 특징으로 하는 장치.
제1 항에 있어서,

제어기를 더 포함하는데, 상기 제어기가 명령들을 칩 시퀀스 생성기에 전달하도록 구성된 것을 특징으로 하는 장치.
제17 항에 있어서,

제어기가 필요한 새로운 칩 시퀀스들을 생성하도록 칩 시퀀스 생성기에게 명령하도록 구성된 것을 특징으로 하는 장치.
제18 항에 있어서,

제어기가 더 이상 필요하지 않은 칩 시퀀스를 기억하는데 사용된 어드레스에 새로운 칩 시퀀스들을 기록하도록 칩 시퀀스 생성기에게 명령하도록 구성된 것을 특징으로 하는 장치.
제18 항에 있어서,

적어도 하나의 새로운 칩 시퀀스가 페이지를 청취하는데 필요한 칩 시퀀스인 것을 특징으로 하는 장치.
하나 또는 그 이상의 페이징 시퀀스들을 액세스하기 위한 장치에 있어서,

페이징 시퀀스들을 기억하기에 적합한 메모리;

적어도 하나의 페이징 시퀀스를 메모리에 기록하도록 구성된 칩 시퀀스 생성기; 및

메모리로부터 적어도 하나의 페이징 시퀀스를 판독하도록 구성된 칩 시퀀스 판독기

를 포함하는 것을 특징으로 하는 장치.
제21 항에 있어서,

칩 시퀀스 판독기가 할당된 페이징 프레임으로 진행하는 기간 중에 적어도 하나의 페이징 시퀀스를 판독하도록 구성된 것을 특징으로 하는 장치.
상이한 칩 시퀀스들 및 상이한 칩 시퀀스들의 상이한 위상들을 제공하기 위한 방법에 있어서,

칩 시퀀스를 생성하는 단계;

어드레스 위치들을 갖는 메모리에 칩 시퀀스를 기억시키는 단계; 및

상이한 칩 시퀀스들의 상이한 위상들을 액세스하기 위해 상이한 어드레스 위치들을 판독하는 단계

를 포함하는 것을 특징으로 하는 방법.
제23 항에 있어서,

메모리의 어드레스 위치를 계산하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제23 항에 있어서,

핑거 선택 값을 지정하는 단계를 더 포함하는데, 상기 핑거 선택 값이 칩 시퀀스 및 위상 오프셋에 대응하는 것을 특징으로 하는 방법.
제25 항에 있어서,

핑거 선택 값을 근거로 메모리 어드레스를 계산하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제23 항에 있어서,

카운터 값을 지정하는 단계를 더 포함하는데, 카운터 값이 멀지 않은 위치에 대응하는 것을 특징으로 하는 방법.
제27 항에 있어서,

카운터 값을 근거로 메모리 어드레스를 계산하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제27 항에 있어서,

카운터 값을 슬리프 기간 중의 클록 사이클들의 수로 어드밴스하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제23 항에 있어서,

칩 시퀀스 기억 단계가 더 이상 필요하지 않은 칩 시퀀스를 기억하는데 사용된 어드레스에 기록하는 단계를 포함하는 것을 특징으로 하는 방법.