JP2000269861A - チップタイミング同期方法及びｄｌｌ回路 - Google Patents
チップタイミング同期方法及びｄｌｌ回路Info
- Publication number
- JP2000269861A JP2000269861A JP7431899A JP7431899A JP2000269861A JP 2000269861 A JP2000269861 A JP 2000269861A JP 7431899 A JP7431899 A JP 7431899A JP 7431899 A JP7431899 A JP 7431899A JP 2000269861 A JP2000269861 A JP 2000269861A
- Authority
- JP
- Japan
- Prior art keywords
- wave
- phase difference
- signal
- phase
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 先行波と遅延波が近づいた時の伝送品質を改
善することができるチップタイミング同期方法及びＤＬ
Ｌ回路を提供することにある。 【解決手段】 先行波と先行波拡散符号位相に対して位
相の進んだ拡散符号との相間値を信号出力する回路１０
３、１０４と、遅延波と遅延波拡散符号位相に対して位
相の遅れた拡散符号との相間値を信号出力する回路１１
０、１１１と、前記両信号の位相差を出力する回路１０
５、１１９と、該位相差出力を平均化し先行波と遅延波
の両方に対して拡散符号を発生させるクロックタイミン
グを前記位相差がなくなるよう調整する回路１０６、１
０７、１１５、１１６、１２０とから構成される。
善することができるチップタイミング同期方法及びＤＬ
Ｌ回路を提供することにある。 【解決手段】 先行波と先行波拡散符号位相に対して位
相の進んだ拡散符号との相間値を信号出力する回路１０
３、１０４と、遅延波と遅延波拡散符号位相に対して位
相の遅れた拡散符号との相間値を信号出力する回路１１
０、１１１と、前記両信号の位相差を出力する回路１０
５、１１９と、該位相差出力を平均化し先行波と遅延波
の両方に対して拡散符号を発生させるクロックタイミン
グを前記位相差がなくなるよう調整する回路１０６、１
０７、１１５、１１６、１２０とから構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、直接拡散−符号分
割多元接続（ＤＳ−ＣＤＭＡ）方式の復調回路におい
て、クロックタイミングを調整するチップタイミング同
期（チップ；拡散符号１ビット周期）方法、およびＤＬ
Ｌ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に関す
るものである。
割多元接続（ＤＳ−ＣＤＭＡ）方式の復調回路におい
て、クロックタイミングを調整するチップタイミング同
期（チップ；拡散符号１ビット周期）方法、およびＤＬ
Ｌ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に関す
るものである。
【０００２】
【従来の技術】図２は、従来のＤＳ−ＣＤＭＡ方式送受
信機におけるＤＬＬ回路の構成を示す。先行した受信ベ
ースバンド信号波（以下、先行波）は、第１の相関器２
０１へ入力し、受信機が持つ拡散符号と相関をとる。こ
こで、この拡散符号は先行波の情報信号判定用相関器へ
与えられる拡散符号（以下、Ｍａｉｎ０信号）の位相よ
りもＴｃ／２（Ｔｃ；拡散符号１ビット周期）遅らせて
いる（以下、Ｌａｔｅ０信号）。また先行波は、第２の
相関器２０３へ入力しＭａｉｎ０信号の位相よりもＴｃ
／２進んでいる拡散符号（以下、Ｅａｒｌｙ０信号）と
相関をとる。第１の相関器２０１及び第２の相関器２０
３からの出力信号には情報シンボルによる位相回転が生
じているために、後の加算器２０５での演算ができな
い。そのため、ベクトル成分の除去を目的とし、積算に
よる電力化をおこなう。第１の相関器２０１の出力信号
は第１の電力化回路２０２、第２の相関器２０３の出力
信号は第２の電力化回路２０４で電力化する。第１の加
算器２０５では第１の電力化回路２０２と、第２の電力
化回路２０４からの電力値を減算し先行波の拡散符号位
相と受信機の拡散符号位相との位相差を出力する。
信機におけるＤＬＬ回路の構成を示す。先行した受信ベ
ースバンド信号波（以下、先行波）は、第１の相関器２
０１へ入力し、受信機が持つ拡散符号と相関をとる。こ
こで、この拡散符号は先行波の情報信号判定用相関器へ
与えられる拡散符号（以下、Ｍａｉｎ０信号）の位相よ
りもＴｃ／２（Ｔｃ；拡散符号１ビット周期）遅らせて
いる（以下、Ｌａｔｅ０信号）。また先行波は、第２の
相関器２０３へ入力しＭａｉｎ０信号の位相よりもＴｃ
／２進んでいる拡散符号（以下、Ｅａｒｌｙ０信号）と
相関をとる。第１の相関器２０１及び第２の相関器２０
３からの出力信号には情報シンボルによる位相回転が生
じているために、後の加算器２０５での演算ができな
い。そのため、ベクトル成分の除去を目的とし、積算に
よる電力化をおこなう。第１の相関器２０１の出力信号
は第１の電力化回路２０２、第２の相関器２０３の出力
信号は第２の電力化回路２０４で電力化する。第１の加
算器２０５では第１の電力化回路２０２と、第２の電力
化回路２０４からの電力値を減算し先行波の拡散符号位
相と受信機の拡散符号位相との位相差を出力する。
【０００３】この位相差には雑音による誤差が含まれて
いるため、第１の平均化回路２０６にて雑音による急激
な変動を低減する。第１の拡散符号発生回路２０７で
は、第１の平均化回路２０６から得られた位相差によ
り、拡散符号を発生させるクロックタイミングを位相差
がなくなる様調整する。第１の遅延器２０８はＥａｒｌ
ｙ０信号よりＴｃ／２遅れたＭａｉｎ０信号を出力し、
第２の遅延器２０９は更にＴｃ／２遅れたＬａｔｅ０信
号を出力する。第１の遅延器２０８はＥａｒｌｙ０信号
よりＴｃ／２遅れたＭａｉｎ０信号を出力し、第２の遅
延器２０９は更にＴｃ／２遅れたＬａｔｅ０信号を出力
する。
いるため、第１の平均化回路２０６にて雑音による急激
な変動を低減する。第１の拡散符号発生回路２０７で
は、第１の平均化回路２０６から得られた位相差によ
り、拡散符号を発生させるクロックタイミングを位相差
がなくなる様調整する。第１の遅延器２０８はＥａｒｌ
ｙ０信号よりＴｃ／２遅れたＭａｉｎ０信号を出力し、
第２の遅延器２０９は更にＴｃ／２遅れたＬａｔｅ０信
号を出力する。第１の遅延器２０８はＥａｒｌｙ０信号
よりＴｃ／２遅れたＭａｉｎ０信号を出力し、第２の遅
延器２０９は更にＴｃ／２遅れたＬａｔｅ０信号を出力
する。
【０００４】一方、遅延した受信ベースバンド信号波
（以下、遅延波）は、第３の相関器２１０へ入力し、受
信機が持つ拡散符号と相関をとる。ここで、この拡散符
号は遅延波の情報信号判定用相関器へ与えられる拡散信
号（以下、Ｍａｉｎ１信号）位相よりもＴｃ／２遅らせ
ている（以下、Ｌａｔｅ１信号）。また遅延波は、第４
の相関器２１２へ入力しＭａｉｎ１信号の位相よりもＴ
ｃ／２進んでいる拡散符号（以下、Ｅａｒｌｙ１信号）
と相関をとる。第３の相関器２１０及び第４の相関器２
１２からの出力信号には情報シンボルによる位相回転が
生じているために、これを電力化する。第３の相関器２
１０の出力信号は第３の電力化回路２１１で、第４の相
関器２１２の出力信号は第４の電力化回路２１３で電力
化する。第２の加算器２１４では第３の電力化回路２１
１と、第４の電力化回路２１３からの電力値を減算し遅
延波の拡散符号位相と受信機の拡散符号位相との位相差
を出力する。
（以下、遅延波）は、第３の相関器２１０へ入力し、受
信機が持つ拡散符号と相関をとる。ここで、この拡散符
号は遅延波の情報信号判定用相関器へ与えられる拡散信
号（以下、Ｍａｉｎ１信号）位相よりもＴｃ／２遅らせ
ている（以下、Ｌａｔｅ１信号）。また遅延波は、第４
の相関器２１２へ入力しＭａｉｎ１信号の位相よりもＴ
ｃ／２進んでいる拡散符号（以下、Ｅａｒｌｙ１信号）
と相関をとる。第３の相関器２１０及び第４の相関器２
１２からの出力信号には情報シンボルによる位相回転が
生じているために、これを電力化する。第３の相関器２
１０の出力信号は第３の電力化回路２１１で、第４の相
関器２１２の出力信号は第４の電力化回路２１３で電力
化する。第２の加算器２１４では第３の電力化回路２１
１と、第４の電力化回路２１３からの電力値を減算し遅
延波の拡散符号位相と受信機の拡散符号位相との位相差
を出力する。
【０００５】この位相差には雑音による誤差が含まれて
いるため、第２の平均化回路２１５にて雑音による急激
な変動を低減する。第２の拡散符号発生回路２１６で
は、第２の平均化回路２１５から得られた位相差によ
り、拡散符号を発生させるクロックタイミングを位相差
がなくなる様調整する。第３の遅延器２１７はＥａｒｌ
ｙ１信号よりＴｃ／２遅れたＭａｉｎ１信号を出力し、
第４の遅延器２１８では更にＴｃ／２遅れたＬａｔｅ１
信号を出力する。
いるため、第２の平均化回路２１５にて雑音による急激
な変動を低減する。第２の拡散符号発生回路２１６で
は、第２の平均化回路２１５から得られた位相差によ
り、拡散符号を発生させるクロックタイミングを位相差
がなくなる様調整する。第３の遅延器２１７はＥａｒｌ
ｙ１信号よりＴｃ／２遅れたＭａｉｎ１信号を出力し、
第４の遅延器２１８では更にＴｃ／２遅れたＬａｔｅ１
信号を出力する。
【０００６】このときの作用の流れを図３を用いて説明
する。図３は先行波と遅延波の相関値を示している。図
３（ａ）において、Ｍ０は先行波とＭａｉｎ０信号との
相関値、Ｅ０は先行波とＥａｒｌｙ０信号との相関値、
Ｌ０は先行波とＬａｔｅ０信号との相関値、Ｍ１は遅延
波とＭａｉｎ１信号との相関値、Ｅ１は遅延波とＥａｒ
ｌｙ１信号との相関値、Ｌ１は遅延波とＬａｔｅ１信号
との相関値を示しており、本図３（ａ）では先行波と遅
延波は十分に離れているため、互いに干渉することはな
い。従来のＤＬＬ回路では先行波においてはＥ０とＬ０
から位相差を求めて拡散符号を発生させるクロックタイ
ミングを位相差がなくなる様調整し、遅延波においては
Ｅ１とＬ１から位相差を求めて拡散符号を発生させるク
ロックタイミングを位相差がなくなる様調整していた。
する。図３は先行波と遅延波の相関値を示している。図
３（ａ）において、Ｍ０は先行波とＭａｉｎ０信号との
相関値、Ｅ０は先行波とＥａｒｌｙ０信号との相関値、
Ｌ０は先行波とＬａｔｅ０信号との相関値、Ｍ１は遅延
波とＭａｉｎ１信号との相関値、Ｅ１は遅延波とＥａｒ
ｌｙ１信号との相関値、Ｌ１は遅延波とＬａｔｅ１信号
との相関値を示しており、本図３（ａ）では先行波と遅
延波は十分に離れているため、互いに干渉することはな
い。従来のＤＬＬ回路では先行波においてはＥ０とＬ０
から位相差を求めて拡散符号を発生させるクロックタイ
ミングを位相差がなくなる様調整し、遅延波においては
Ｅ１とＬ１から位相差を求めて拡散符号を発生させるク
ロックタイミングを位相差がなくなる様調整していた。
【０００７】
【発明が解決しようとする課題】しかしながら、図３
（ｂ）のように先行波と遅延波が近づく時、Ｌ０とＥ１
が合成されるため、先行波においては遅延波のＥ１が、
遅延波においては先行波のＬ０が、それぞれの位相差に
誤差として含まれてしまう。このため図２の拡散符号発
生回路２０７及び２１６で発生する拡散符号のクロック
タイミングが、先行波及び遅延波のチップタイミング
（チップ；拡散符号１ビット周期）に対して誤差を有
し、逆拡散の際、ジッタが大きくなり真の相関出力を得
られないことがあり、復調後の品質の劣化が問題となっ
ていた。
（ｂ）のように先行波と遅延波が近づく時、Ｌ０とＥ１
が合成されるため、先行波においては遅延波のＥ１が、
遅延波においては先行波のＬ０が、それぞれの位相差に
誤差として含まれてしまう。このため図２の拡散符号発
生回路２０７及び２１６で発生する拡散符号のクロック
タイミングが、先行波及び遅延波のチップタイミング
（チップ；拡散符号１ビット周期）に対して誤差を有
し、逆拡散の際、ジッタが大きくなり真の相関出力を得
られないことがあり、復調後の品質の劣化が問題となっ
ていた。
【０００８】本発明の目的は、上記の従来技術の問題点
を解決するものであり、先行波と遅延波が近づいた時の
伝送品質を改善することのできるチップタイミング同期
方法及びＤＬＬ回路を提供することにある。
を解決するものであり、先行波と遅延波が近づいた時の
伝送品質を改善することのできるチップタイミング同期
方法及びＤＬＬ回路を提供することにある。
【０００９】
【課題を解決するための手段】上記の目的は、先行波と
先行波の拡散符号位相に対して位相の進んだ拡散符号と
の相関値を電力化した信号を出力する回路と、遅延波と
遅延波拡散符号位相に対して位相の遅れた拡散符号との
相関値を電力化した信号を出力する回路と、前記両信号
の位相差を出力する回路と、該位相差出力を平均化し先
行波と遅延波の両方に対して拡散符号を発生させるクロ
ックタイミングを前記位相差がなくなるよう調整する回
路とを備えたことによって達成される。
先行波の拡散符号位相に対して位相の進んだ拡散符号と
の相関値を電力化した信号を出力する回路と、遅延波と
遅延波拡散符号位相に対して位相の遅れた拡散符号との
相関値を電力化した信号を出力する回路と、前記両信号
の位相差を出力する回路と、該位相差出力を平均化し先
行波と遅延波の両方に対して拡散符号を発生させるクロ
ックタイミングを前記位相差がなくなるよう調整する回
路とを備えたことによって達成される。
【００１０】上記の手段によれば、先行波において、先
行波と先行波の拡散符号位相に対して位相の進んだ拡散
符号Ｅａｒｌｙ０との相関値をＥ０、先行波と先行波の
拡散符号位相に対して位相の遅れた拡散符号Ｌａｔｅ０
との相関値をＬ０とし、遅延波において、遅延波と遅延
波拡散符号位相に対して位相の進んだ拡散符号Ｅａｒｌ
ｙ１との相関値をＥ１、遅延波と遅延波拡散符号位相に
対して位相の遅れた拡散符号Ｌａｔｅ１との相関値をＬ
１とするとき、先行波と遅延波が近づいた時は、前記信
号出力Ｌ０とＥ１が合成されてしまうが、前記Ｅ０とＬ
１から位相差を求め、先行波と遅延波の両方に対して、
拡散符号を発生させるクロックタイミングを前記位相差
がなくなるよう調整する。
行波と先行波の拡散符号位相に対して位相の進んだ拡散
符号Ｅａｒｌｙ０との相関値をＥ０、先行波と先行波の
拡散符号位相に対して位相の遅れた拡散符号Ｌａｔｅ０
との相関値をＬ０とし、遅延波において、遅延波と遅延
波拡散符号位相に対して位相の進んだ拡散符号Ｅａｒｌ
ｙ１との相関値をＥ１、遅延波と遅延波拡散符号位相に
対して位相の遅れた拡散符号Ｌａｔｅ１との相関値をＬ
１とするとき、先行波と遅延波が近づいた時は、前記信
号出力Ｌ０とＥ１が合成されてしまうが、前記Ｅ０とＬ
１から位相差を求め、先行波と遅延波の両方に対して、
拡散符号を発生させるクロックタイミングを前記位相差
がなくなるよう調整する。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
により説明する。
により説明する。
【００１２】図１は、本発明の一実施形態の回路構成図
を示す。図１において、先行波は、第１の相関器１０１
へ入力しＬａｔｅ０信号と相関をとる。また先行波は、
第２の相関器１０３へ入力しＥａｒｌｙ０信号と相関を
とる。第１の相関器１０１及び第２の相関器１０３から
の出力信号には情報シンボルによる位相回転が生じてい
るために、これを第１の電力化回路１０２及び第２の電
力化回路１０４により電力化する。第１の加算器１０５
では第１の電力化回路１０２と、第２の電力化回路１０
４からの電力値を減算し先行波の拡散符号位相と受信機
の拡散符号位相との位相差を出力する。
を示す。図１において、先行波は、第１の相関器１０１
へ入力しＬａｔｅ０信号と相関をとる。また先行波は、
第２の相関器１０３へ入力しＥａｒｌｙ０信号と相関を
とる。第１の相関器１０１及び第２の相関器１０３から
の出力信号には情報シンボルによる位相回転が生じてい
るために、これを第１の電力化回路１０２及び第２の電
力化回路１０４により電力化する。第１の加算器１０５
では第１の電力化回路１０２と、第２の電力化回路１０
４からの電力値を減算し先行波の拡散符号位相と受信機
の拡散符号位相との位相差を出力する。
【００１３】この位相差には雑音による誤差が含まれて
いるため、第１の平均化回路１０６にて雑音による急激
な変動を低減する。第１の拡散符号発生回路１０７で
は、第１の平均化回路１０６から得られた位相差によ
り、拡散符号を発生させるクロックタイミングを位相差
がなくなる様調整する。第１の拡散符号発生回路１０７
はＭａｉｎ０信号より位相がＴｃ／２（Ｔｃ；拡散符号
１ビット周期）進んでいるＥａｒｌｙ０信号を出力する
から、第１の遅延器１０８で位相をＴｃ／２遅延させＭ
ａｉｎ０信号を出力する。更に第２の遅延器１０９で位
相をＴｃ／２遅らせＬａｔｅ０信号を出力する。
いるため、第１の平均化回路１０６にて雑音による急激
な変動を低減する。第１の拡散符号発生回路１０７で
は、第１の平均化回路１０６から得られた位相差によ
り、拡散符号を発生させるクロックタイミングを位相差
がなくなる様調整する。第１の拡散符号発生回路１０７
はＭａｉｎ０信号より位相がＴｃ／２（Ｔｃ；拡散符号
１ビット周期）進んでいるＥａｒｌｙ０信号を出力する
から、第１の遅延器１０８で位相をＴｃ／２遅延させＭ
ａｉｎ０信号を出力する。更に第２の遅延器１０９で位
相をＴｃ／２遅らせＬａｔｅ０信号を出力する。
【００１４】一方、遅延波は、第３の相関器１１０へ入
力し、Ｌａｔｅ１信号と相関をとる。また遅延波は、第
４の相関器１１２へ入力しＥａｒｌｙ１信号と相関をと
る。第３の相関器１１０及び第４の相関器１１２からの
出力信号には情報シンボルによる位相回転が生じている
ために、これを第３の電力化回路１１１及び第４の電力
化回路１１３により電力化する。第２の加算器１１４で
は第３の電力化回路１１１と、第４の電力化回路１１３
からの電力値を減算し遅延波の拡散符号位相と受信機の
拡散符号位相との位相差を出力する。
力し、Ｌａｔｅ１信号と相関をとる。また遅延波は、第
４の相関器１１２へ入力しＥａｒｌｙ１信号と相関をと
る。第３の相関器１１０及び第４の相関器１１２からの
出力信号には情報シンボルによる位相回転が生じている
ために、これを第３の電力化回路１１１及び第４の電力
化回路１１３により電力化する。第２の加算器１１４で
は第３の電力化回路１１１と、第４の電力化回路１１３
からの電力値を減算し遅延波の拡散符号位相と受信機の
拡散符号位相との位相差を出力する。
【００１５】この位相差には雑音による誤差が含まれて
いるため、第２の平均化回路１１５にて雑音による急激
な変動を低減する。第２の拡散符号発生回路１１６で
は、第２の平均化回路１１５から得られた位相差によ
り、拡散符号を発生させるクロックタイミングを位相差
がなくなるよう調整する。第２の拡散符号発生回路１１
６はＭａｉｎ１信号より位相がＴｃ／２進んでいるＥａ
ｒｌｙ１信号を出力するから、第３の遅延器１１７で位
相をＴｃ／２遅らせＭａｉｎ１信号を出力する。更に第
４の遅延器１１８で位相をＴｃ／２遅らせてＬａｔｅ１
信号を出力する。
いるため、第２の平均化回路１１５にて雑音による急激
な変動を低減する。第２の拡散符号発生回路１１６で
は、第２の平均化回路１１５から得られた位相差によ
り、拡散符号を発生させるクロックタイミングを位相差
がなくなるよう調整する。第２の拡散符号発生回路１１
６はＭａｉｎ１信号より位相がＴｃ／２進んでいるＥａ
ｒｌｙ１信号を出力するから、第３の遅延器１１７で位
相をＴｃ／２遅らせＭａｉｎ１信号を出力する。更に第
４の遅延器１１８で位相をＴｃ／２遅らせてＬａｔｅ１
信号を出力する。
【００１６】図３において、先行波とＥａｒｌｙ０信号
との相関値をＥ０、先行波とＬａｔｅ０信号との相関値
をＬ０、遅延波とＥａｒｌｙ１信号との相関値をＥ１、
遅延波とＬａｔｅ１信号との相関値をＬ１とする。図３
（ａ）で示すように先行波と遅延波が十分に離れている
時は、先行波においてはＥ０とＬ０から位相差を求めて
拡散符号を発生させるクロックタイミングを位相差がな
くなるよう調整し、遅延波においてはＥ１とＬ１から位
相差を求めて拡散符号を発生させるクロックタイミング
を位相差がなくなるよう調整する。また図３（ｃ）のよ
うに先行波と遅延波が近づく時は、Ｌ０とＥ１が合成さ
れるが、本発明では、先行波と遅延波の両方に対してＥ
０とＬ１から位相差を求めて拡散符号を発生させるクロ
ックタイミングを前記位相差がなくなるよう調整する。
との相関値をＥ０、先行波とＬａｔｅ０信号との相関値
をＬ０、遅延波とＥａｒｌｙ１信号との相関値をＥ１、
遅延波とＬａｔｅ１信号との相関値をＬ１とする。図３
（ａ）で示すように先行波と遅延波が十分に離れている
時は、先行波においてはＥ０とＬ０から位相差を求めて
拡散符号を発生させるクロックタイミングを位相差がな
くなるよう調整し、遅延波においてはＥ１とＬ１から位
相差を求めて拡散符号を発生させるクロックタイミング
を位相差がなくなるよう調整する。また図３（ｃ）のよ
うに先行波と遅延波が近づく時は、Ｌ０とＥ１が合成さ
れるが、本発明では、先行波と遅延波の両方に対してＥ
０とＬ１から位相差を求めて拡散符号を発生させるクロ
ックタイミングを前記位相差がなくなるよう調整する。
【００１７】すなわち、図３（Ｃ）のように先行波と遅
延波が近づいた時、第１のスイッチ１１９を接点ａから
接点ｂに切替え、第１の加算器１０５は第２の電力化回
路１０４の電力値Ｅ０と第３の電力化回路１１１の電力
値Ｌ１とを減算するようにする。第１のスイッチ１１９
の切替え時には、第２のスイッチ１２０を接点ｃから接
点ｄに切替え、第２平均化回路１１５は第１の加算器１
０５の出力を平均化するようにする。この時第１の平均
化回路１０６と第２の平均化回路１１５は同じ第１の加
算器１０５から位相差を平均化するためそれぞれの出力
も等しくなり、第１の拡散符号発生回路１０７と第２の
拡散符号発生回路１１６には同じ平均位相差が入力され
る。第１の拡散符号発生回路１０７と第２の拡散符号発
生回路１１６は、それぞれ同じ位相差により拡散符号を
発生させるクロックタイミングを位相差がなくなる様調
整する。その後、ふたたび先行波と遅延波が十分に離れ
ている状態になった場合は、第１のスイッチ１１９及び
第２のスイッチ１２０はそれぞれ接点ａ、接点ｃに切替
られる。
延波が近づいた時、第１のスイッチ１１９を接点ａから
接点ｂに切替え、第１の加算器１０５は第２の電力化回
路１０４の電力値Ｅ０と第３の電力化回路１１１の電力
値Ｌ１とを減算するようにする。第１のスイッチ１１９
の切替え時には、第２のスイッチ１２０を接点ｃから接
点ｄに切替え、第２平均化回路１１５は第１の加算器１
０５の出力を平均化するようにする。この時第１の平均
化回路１０６と第２の平均化回路１１５は同じ第１の加
算器１０５から位相差を平均化するためそれぞれの出力
も等しくなり、第１の拡散符号発生回路１０７と第２の
拡散符号発生回路１１６には同じ平均位相差が入力され
る。第１の拡散符号発生回路１０７と第２の拡散符号発
生回路１１６は、それぞれ同じ位相差により拡散符号を
発生させるクロックタイミングを位相差がなくなる様調
整する。その後、ふたたび先行波と遅延波が十分に離れ
ている状態になった場合は、第１のスイッチ１１９及び
第２のスイッチ１２０はそれぞれ接点ａ、接点ｃに切替
られる。
【００１８】このようにして先行波と遅延波が近づいた
時でも先行波と遅延波の合成された相関値Ｌ０＋Ｅ１を
位相差に含めないようにし誤差が発生しないようにする
ことができる。このＤＬＬ回路をＤＳ−ＣＤＭＡ方式の
復調回路においてチップタイミング同期に使用すれば復
調品質を向上させることができる。
時でも先行波と遅延波の合成された相関値Ｌ０＋Ｅ１を
位相差に含めないようにし誤差が発生しないようにする
ことができる。このＤＬＬ回路をＤＳ−ＣＤＭＡ方式の
復調回路においてチップタイミング同期に使用すれば復
調品質を向上させることができる。
【００１９】
【発明の効果】以上、説明したように、本発明を実施す
ることで、先行波と遅延波が近づいた時でも先行波と遅
延波の合成された相関値を位相差に含めないため誤差が
発生せず、そのため拡散符号発生回路で発生する拡散符
号の位相が、先行波及び遅延波のチップタイミングに対
して誤差を含まないようになり、逆拡散の際ジッタが抑
えられ、復調後の品質が向上する効果がある。
ることで、先行波と遅延波が近づいた時でも先行波と遅
延波の合成された相関値を位相差に含めないため誤差が
発生せず、そのため拡散符号発生回路で発生する拡散符
号の位相が、先行波及び遅延波のチップタイミングに対
して誤差を含まないようになり、逆拡散の際ジッタが抑
えられ、復調後の品質が向上する効果がある。
【図１】本発明の一実施形態の回路構成図。
【図２】従来のＤＬＬの回路構成図。
【図３】先行波と遅延波の相関値説明図。
１０１、１０３、１１０、１１２、３０１、３０３、３
１０、３１２…相関器、 １０２、１０４、１１１、１１３、３０２、３０４、３
１１、３１３…電力化回路、 １０５、１１４、３０５、３１４…加算器、 １０６、１１５、３０６、３１５…平均化回路、 １０７、１１６、３０７、３１６…拡散符号発生回路、 １０８、１０９、１１７、１１８、３０８、３０９、３
１７、３１８…遅延器、 １１９、１２０…スイッチ。
１０、３１２…相関器、 １０２、１０４、１１１、１１３、３０２、３０４、３
１１、３１３…電力化回路、 １０５、１１４、３０５、３１４…加算器、 １０６、１１５、３０６、３１５…平均化回路、 １０７、１１６、３０７、３１６…拡散符号発生回路、 １０８、１０９、１１７、１１８、３０８、３０９、３
１７、３１８…遅延器、 １１９、１２０…スイッチ。
Claims (2)
- 【請求項１】 先行波と先行波の拡散符号位相に対して
位相の進んだ拡散符号との相関値を電力化した信号と、
遅延波と遅延波の拡散符号位相に対して位相の遅れた拡
散符号との相関値を電力化した信号との位相差を平均化
し、先行波と遅延波の両方に対して、拡散符号を発生さ
せるクロックタイミングを前記位相差がなくなるよう調
整することを特徴とするチップタイミング同期方法。 - 【請求項２】 先行波と先行波の拡散符号位相に対して
位相の進んだ拡散符号との相関値の電力化信号を出力す
る回路と、遅延波と遅延波の拡散符号位相に対して位相
の遅れた拡散符号との相関値の電力化信号を出力する回
路と、前記両信号の位相差を出力する加算器と、該加算
器の出力を平均化する平均化回路と、前記平均化回路の
出力に基き先行波と遅延波の両方に対して拡散符号を発
生させるクロックタイミングを前記位相差がなくなるよ
う調整する回路とを備えたことを特徴とするＤＬＬ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7431899A JP2000269861A (ja) | 1999-03-18 | 1999-03-18 | チップタイミング同期方法及びｄｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7431899A JP2000269861A (ja) | 1999-03-18 | 1999-03-18 | チップタイミング同期方法及びｄｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000269861A true JP2000269861A (ja) | 2000-09-29 |
Family
ID=13543665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7431899A Pending JP2000269861A (ja) | 1999-03-18 | 1999-03-18 | チップタイミング同期方法及びｄｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000269861A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008294900A (ja) * | 2007-05-28 | 2008-12-04 | Hitachi Kokusai Electric Inc | Ｄｌｌ回路 |
| WO2010057408A1 (zh) * | 2008-11-19 | 2010-05-27 | 华为终端有限公司 | 一种频率差的获取方法及终端 |
-
1999
- 1999-03-18 JP JP7431899A patent/JP2000269861A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008294900A (ja) * | 2007-05-28 | 2008-12-04 | Hitachi Kokusai Electric Inc | Ｄｌｌ回路 |
| WO2010057408A1 (zh) * | 2008-11-19 | 2010-05-27 | 华为终端有限公司 | 一种频率差的获取方法及终端 |
| US8437701B2 (en) | 2008-11-19 | 2013-05-07 | Huawei Device Co., Ltd. | Method and terminal for acquiring frequency difference |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3105786B2 (ja) | 移動体通信受信機 | |
| US8265123B2 (en) | CDMA receiving apparatus and CDMA receiving method | |
| US6266365B1 (en) | CDMA receiver | |
| KR0159829B1 (ko) | Cdma 이동통신시스템의 이동국 및 검파방법 | |
| JP4607666B2 (ja) | データサンプリング回路および半導体集積回路 | |
| JP4253703B2 (ja) | 受信装置 | |
| JP2001016135A (ja) | 自動周波数制御方法と自動周波数制御方式とｃｄｍａ受信機 | |
| KR20040105248A (ko) | 무선 통신 시스템을 위한 단순하고 로버스트한 디지털코드 추적 루프 | |
| JP2888102B2 (ja) | 時間ダイバーシティ通信装置用送信機および受信機、並びに時間ダイバーシティ通信装置 | |
| JP2002335188A (ja) | 無線送信装置、無線受信装置、無線送信方法、並びに無線受信方法 | |
| JP2006504329A (ja) | 符号分割多重アクセス通信システムにおけるブロックベース・チップ・タイミング評価の方法および装置 | |
| JP2000269861A (ja) | チップタイミング同期方法及びｄｌｌ回路 | |
| WO2002080424A1 (fr) | Appareil de correction automatique de frequences pour voie multitrajet sujette a evanouissements amcr | |
| WO2002080423A1 (fr) | Procede de suivi d'une voie pilote s'inspirant d'une boucle de suivi a barycentre multitrajet | |
| JP2001168833A (ja) | Ｏｆｄｍ受信装置 | |
| JP3839636B2 (ja) | 受信装置 | |
| JP2003338775A (ja) | 符号分割多重伝送システム、送信装置、受信装置、送信方法、受信方法、符号生成装置、符号生成方法、ならびに、プログラム | |
| TWI407744B (zh) | 網路信號處理裝置 | |
| JP4489780B2 (ja) | Ｕｍｔｓ受信機のシンボル同期方法 | |
| JP2838962B2 (ja) | 搬送波再生方式 | |
| JP3251464B2 (ja) | クロック再生回路 | |
| JP3046768B2 (ja) | Ｄｌｌ回路 | |
| JPH0888589A (ja) | Ｃｄｍａ移動通信システムの移動局および検波方法 | |
| JP3727455B2 (ja) | 相関演算方法及び相関演算回路及びコヒーレントｄｌｌ回路 | |
| JP2591263B2 (ja) | 適応型受信機 |