JP2001238444A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2001238444A JP2001238444A JP2000049509A JP2000049509A JP2001238444A JP 2001238444 A JP2001238444 A JP 2001238444A JP 2000049509 A JP2000049509 A JP 2000049509A JP 2000049509 A JP2000049509 A JP 2000049509A JP 2001238444 A JP2001238444 A JP 2001238444A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- switching
- output
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
- H02M3/3385—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33561—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having more than one ouput with independent control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】２つ以上の出力電圧を得る場合に、各出力電圧
の大きさを検出することによって各出力電圧精度を所定
の制御比率で安定化させる。 【解決手段】トランスＴの１次巻線Ｔ１に直列に接続し
たインダクタＬと、このインダクタＬおよび１次巻線Ｔ
１の直列回路に対して並列に接続したコンデンサＣ５お
よび第２スイッチング素子Ｑ２の直列回路と、１次巻線
Ｔ１に直列に接続した第１のスイッチング素子Ｑ１と、
第１、第２のスイッチング素子Ｑ１、Ｑ２を両スイッチ
ング素子が共にオフする期間を挟んで交互にオンオフ
し、これらのスイッチング素子のオン時間を制御するこ
とにより出力を制御する制御回路ＣＴ１、ＣＴ２とを備
え、さらに、出力電圧Ｖｏ１、Ｖｏ２をそれぞれ検出す
る電圧検出用抵抗Ｒ２、Ｒ４を含み、これらの抵抗で検
出されたＶｏ１、Ｖｏ２の大きさに応じて所定の制御比
率で前記オン時間の制御信号を形成するフォトダイオー
ドＰＤ１およびシャントレギュレータＺＤ１を含む制御
信号形成部とからなる出力電圧検出回路ＤＴを備える。
の大きさを検出することによって各出力電圧精度を所定
の制御比率で安定化させる。 【解決手段】トランスＴの１次巻線Ｔ１に直列に接続し
たインダクタＬと、このインダクタＬおよび１次巻線Ｔ
１の直列回路に対して並列に接続したコンデンサＣ５お
よび第２スイッチング素子Ｑ２の直列回路と、１次巻線
Ｔ１に直列に接続した第１のスイッチング素子Ｑ１と、
第１、第２のスイッチング素子Ｑ１、Ｑ２を両スイッチ
ング素子が共にオフする期間を挟んで交互にオンオフ
し、これらのスイッチング素子のオン時間を制御するこ
とにより出力を制御する制御回路ＣＴ１、ＣＴ２とを備
え、さらに、出力電圧Ｖｏ１、Ｖｏ２をそれぞれ検出す
る電圧検出用抵抗Ｒ２、Ｒ４を含み、これらの抵抗で検
出されたＶｏ１、Ｖｏ２の大きさに応じて所定の制御比
率で前記オン時間の制御信号を形成するフォトダイオー
ドＰＤ１およびシャントレギュレータＺＤ１を含む制御
信号形成部とからなる出力電圧検出回路ＤＴを備える。
Description
【０００１】
【発明の属する技術分野】この発明は、１つのトランス
で２つ以上の出力電圧を得るスイッチング電源装置に関
する。
で２つ以上の出力電圧を得るスイッチング電源装置に関
する。
【０００２】
【従来の技術】一般に、１つのトランスで複数の出力電
圧を得る構成のスイッチング電源装置において、トラン
スの１次側に接続される第１のスイッチング素子を制御
するために検出する出力電圧は１つであった。図１は、
このように構成されている従来のスイッチング電源装置
の回路図を示している。
圧を得る構成のスイッチング電源装置において、トラン
スの１次側に接続される第１のスイッチング素子を制御
するために検出する出力電圧は１つであった。図１は、
このように構成されている従来のスイッチング電源装置
の回路図を示している。
【０００３】トランスＴは、１次巻線Ｔ１と２次巻線Ｔ
２、Ｔ３および駆動巻線Ｔ４を備えており、１次巻線Ｔ
１にスイッチング素子（ここでは第１のスイッチング素
子という）Ｑ１が直列に接続され、制御回路ＣＴによっ
てこの第１のスイッチング素子Ｑ１のオン時間を制御す
る。また、２次巻線Ｔ２の出力は整流ダイオードＤｓ1
によって整流されコンデンサによって平滑されて第１の
出力Ｖｏ１として出力される。また、別の２次巻線Ｔ３
の出力は整流ダイオードＤｓ２によって整流され、電解
コンデンサによって平滑されて出力Ｖｏ２として出力さ
れる。この例では、トランスＴの駆動巻線Ｔ４を含む制
御回路によって第１のスイッチング素子Ｑ１のオン時間
を制御し、且つこの第１のスイッチング素子Ｑ１を自励
発振させているが、このような構成を採用して、第１の
スイッチング素子Ｑ１がオンの時に入力電圧Ｖｉｎを１
次巻線Ｔ１に印加して入力電流を流してトランスＴにエ
ネルギーを蓄え、第１のスイッチング素子Ｑ１がオフの
時にトランスＴに蓄えられたエネルギーを出力電流とし
て２次巻線Ｔ２およびＴ３から放出する、エネルギー蓄
積型のスイッチング電源装置を構成している。
２、Ｔ３および駆動巻線Ｔ４を備えており、１次巻線Ｔ
１にスイッチング素子（ここでは第１のスイッチング素
子という）Ｑ１が直列に接続され、制御回路ＣＴによっ
てこの第１のスイッチング素子Ｑ１のオン時間を制御す
る。また、２次巻線Ｔ２の出力は整流ダイオードＤｓ1
によって整流されコンデンサによって平滑されて第１の
出力Ｖｏ１として出力される。また、別の２次巻線Ｔ３
の出力は整流ダイオードＤｓ２によって整流され、電解
コンデンサによって平滑されて出力Ｖｏ２として出力さ
れる。この例では、トランスＴの駆動巻線Ｔ４を含む制
御回路によって第１のスイッチング素子Ｑ１のオン時間
を制御し、且つこの第１のスイッチング素子Ｑ１を自励
発振させているが、このような構成を採用して、第１の
スイッチング素子Ｑ１がオンの時に入力電圧Ｖｉｎを１
次巻線Ｔ１に印加して入力電流を流してトランスＴにエ
ネルギーを蓄え、第１のスイッチング素子Ｑ１がオフの
時にトランスＴに蓄えられたエネルギーを出力電流とし
て２次巻線Ｔ２およびＴ３から放出する、エネルギー蓄
積型のスイッチング電源装置を構成している。
【０００４】なお、制御回路ＣＴは、駆動巻線Ｔ４の出
力電圧を抵抗Ｒ４とコンデンサＣ３により若干遅らせて
第１のスイッチング素子Ｑ１の制御端子に与えるととも
に、この出力電圧を抵抗Ｒ１とコンデンサＣ１の時定数
回路に印加することによって、一定時間後にトランジス
タＴｒ1 をオンさせて第１のスイッチング素子Ｑ１をタ
ーンオフさせている。第１のスイッチング素子Ｑ１がタ
ーンオフすると、トランスＴに蓄積されているエネルギ
ーが電流として放出されるとともに、エネルギー放出が
終わった時に整流ダイオードＤｓ１、Ｄｓ２に逆電圧が
印加され、これらの整流ダイオードから見た等価的な容
量性インピーダンスとトランスＴの巻線インダクタが共
振して、第１のスイッチング素子Ｑ１の駆動巻線Ｔ４に
発生する電圧によって第１のスイッチング素子Ｑ１の制
御端子に電圧が印加されて該第１のスイッチング素子Ｑ
１が再びターンオンする。
力電圧を抵抗Ｒ４とコンデンサＣ３により若干遅らせて
第１のスイッチング素子Ｑ１の制御端子に与えるととも
に、この出力電圧を抵抗Ｒ１とコンデンサＣ１の時定数
回路に印加することによって、一定時間後にトランジス
タＴｒ1 をオンさせて第１のスイッチング素子Ｑ１をタ
ーンオフさせている。第１のスイッチング素子Ｑ１がタ
ーンオフすると、トランスＴに蓄積されているエネルギ
ーが電流として放出されるとともに、エネルギー放出が
終わった時に整流ダイオードＤｓ１、Ｄｓ２に逆電圧が
印加され、これらの整流ダイオードから見た等価的な容
量性インピーダンスとトランスＴの巻線インダクタが共
振して、第１のスイッチング素子Ｑ１の駆動巻線Ｔ４に
発生する電圧によって第１のスイッチング素子Ｑ１の制
御端子に電圧が印加されて該第１のスイッチング素子Ｑ
１が再びターンオンする。
【０００５】また、整流ダイオードＤｓ１、Ｄｓ２とコ
ンデンサとからなる整流回路の出力側には出力電圧検出
回路ＤＴが設けられている。ただし、この出力電圧検出
回路ＤＴは、第１の出力電圧Ｖｏ１についての出力電圧
のみを検出する。すなわち、第１の出力電圧Ｖｏ１の電
圧は抵抗Ｒ２、Ｒ３によって検出され、抵抗Ｒ２とＲ３
により分圧された電圧が比較電圧として電圧比較端子Ｖ
ｒに入力される。Ｖｏ１とＧＮＤ間には、フォトダイオ
ードＰＤ１とシャントレギュレータＺＤ１と抵抗Ｒ５と
の直列回路が接続されており、このシャントレギュレー
タＺＤ１の電圧比較端子（リファレンス端子）Ｖｒに上
記の検出電圧が入力される。また、前記フォトダイオー
ドＰＤ１に対向配置されるフォトトランジスタＰＴｒ１
は、前記制御回路ＣＴのトランジスタＴｒ1 のベースコ
レクタ間に接続されている。
ンデンサとからなる整流回路の出力側には出力電圧検出
回路ＤＴが設けられている。ただし、この出力電圧検出
回路ＤＴは、第１の出力電圧Ｖｏ１についての出力電圧
のみを検出する。すなわち、第１の出力電圧Ｖｏ１の電
圧は抵抗Ｒ２、Ｒ３によって検出され、抵抗Ｒ２とＲ３
により分圧された電圧が比較電圧として電圧比較端子Ｖ
ｒに入力される。Ｖｏ１とＧＮＤ間には、フォトダイオ
ードＰＤ１とシャントレギュレータＺＤ１と抵抗Ｒ５と
の直列回路が接続されており、このシャントレギュレー
タＺＤ１の電圧比較端子（リファレンス端子）Ｖｒに上
記の検出電圧が入力される。また、前記フォトダイオー
ドＰＤ１に対向配置されるフォトトランジスタＰＴｒ１
は、前記制御回路ＣＴのトランジスタＴｒ1 のベースコ
レクタ間に接続されている。
【０００６】上記の構成によって、第１の出力電圧Ｖｏ
１が上昇すると、電圧比較端子Ｖｒへの入力電圧が上昇
し、シャントレギュレータＺＤ１への入力電流が増加す
る。この時、フォトダイオードＰＤ１の流入電流も増加
するから、制御回路ＣＴのフォトトランジスタＰＴｒ１
の動作を介して、トランジスタＴｒ1 のオンタイミング
が早くなり、その結果、第１のスイッチング素子Ｑ１の
オン時間が短くなる。これによって、出力電圧Ｖｏ１が
低下する。このようにして、出力電圧検出回路ＤＴによ
って第１の出力電圧Ｖｏ１の出力電圧を監視し、この検
出電圧に応じた制御信号を形成して制御回路ＣＴにフィ
ードバックすることによって、出力電圧Ｖｏ１の安定化
を実現することができる。さらに、この第１の出力電圧
Ｖｏ１が安定化することによって、第２の出力電圧Ｖｏ
２もある程度安定化される。
１が上昇すると、電圧比較端子Ｖｒへの入力電圧が上昇
し、シャントレギュレータＺＤ１への入力電流が増加す
る。この時、フォトダイオードＰＤ１の流入電流も増加
するから、制御回路ＣＴのフォトトランジスタＰＴｒ１
の動作を介して、トランジスタＴｒ1 のオンタイミング
が早くなり、その結果、第１のスイッチング素子Ｑ１の
オン時間が短くなる。これによって、出力電圧Ｖｏ１が
低下する。このようにして、出力電圧検出回路ＤＴによ
って第１の出力電圧Ｖｏ１の出力電圧を監視し、この検
出電圧に応じた制御信号を形成して制御回路ＣＴにフィ
ードバックすることによって、出力電圧Ｖｏ１の安定化
を実現することができる。さらに、この第１の出力電圧
Ｖｏ１が安定化することによって、第２の出力電圧Ｖｏ
２もある程度安定化される。
【０００７】
【発明が解決しようとする課題】しかしながら、上記図
１に示す従来のスイッチング電源装置では、出力電圧検
出回路がダイレクトに接続されている第１の出力電圧Ｖ
ｏ１の出力電圧精度は高度に安定化させることができる
が、それ以外の出力電圧Ｖｏ２については十分な電圧精
度を得ることができないという問題があった。
１に示す従来のスイッチング電源装置では、出力電圧検
出回路がダイレクトに接続されている第１の出力電圧Ｖ
ｏ１の出力電圧精度は高度に安定化させることができる
が、それ以外の出力電圧Ｖｏ２については十分な電圧精
度を得ることができないという問題があった。
【０００８】また、この問題を解決するために、第２の
出力電圧Ｖｏ２の回路にシリーズレギュレータ回路など
の電圧安定化回路を挿入したり、ダミー抵抗を用いる場
合があるが、このような回路であると、部品点数の増
加、回路効率の低下、電源装置の温度上昇などの問題を
生じる。
出力電圧Ｖｏ２の回路にシリーズレギュレータ回路など
の電圧安定化回路を挿入したり、ダミー抵抗を用いる場
合があるが、このような回路であると、部品点数の増
加、回路効率の低下、電源装置の温度上昇などの問題を
生じる。
【０００９】そこで、この発明の目的は、２つ以上の出
力電圧を得る場合に、各出力電圧の大きさを検出するこ
とによって各出力電圧精度を所定の制御比率で安定化さ
せることのできるスイッチング電源装置を提供すること
にある。
力電圧を得る場合に、各出力電圧の大きさを検出するこ
とによって各出力電圧精度を所定の制御比率で安定化さ
せることのできるスイッチング電源装置を提供すること
にある。
【００１０】
【課題を解決するための手段】この発明は、上記の課題
を解決するために次のように構成される。
を解決するために次のように構成される。
【００１１】（１）１次巻線及び少なくとも２つ以上の
２次巻線を有するトランスと、１次巻線に直列に接続さ
れる第１のスイッチング素子と、該第１のスイッチング
素子のオン時間を制御することにより出力を制御する制
御回路と、前記２次巻線の２つ以上の出力を整流する整
流回路と、出力電圧を検出して前記オン時間の制御信号
として前記制御回路に帰還する出力電圧検出回路と、を
備えるスイッチング電源装置において、前記出力電圧検
出回路は、電圧比較端子の電圧の大きさに応じて前記オ
ン時間の制御信号を形成する制御信号形成部と、前記２
次巻線の２つ以上の各出力と前記電圧比較端子間に接続
された複数の電圧検出手段と、を備えてなる。
２次巻線を有するトランスと、１次巻線に直列に接続さ
れる第１のスイッチング素子と、該第１のスイッチング
素子のオン時間を制御することにより出力を制御する制
御回路と、前記２次巻線の２つ以上の出力を整流する整
流回路と、出力電圧を検出して前記オン時間の制御信号
として前記制御回路に帰還する出力電圧検出回路と、を
備えるスイッチング電源装置において、前記出力電圧検
出回路は、電圧比較端子の電圧の大きさに応じて前記オ
ン時間の制御信号を形成する制御信号形成部と、前記２
次巻線の２つ以上の各出力と前記電圧比較端子間に接続
された複数の電圧検出手段と、を備えてなる。
【００１２】このスイッチング電源装置では、２つ以上
の２次巻線による各出力の出力電圧がそれぞれに接続さ
れている電圧検出手段によって検出され、それらが共に
電圧比較端子に入力される。この時、各出力の変動によ
る電圧比較端子への影響度を考えた場合、その影響度は
電圧検出手段により、例えば検出に抵抗を用いた場合、
抵抗の大きさによって変わる。そこで、この電圧検出用
抵抗の大きさを仕様に応じて設計することで、複数の出
力電圧を任意の制御比率で制御することができる。
の２次巻線による各出力の出力電圧がそれぞれに接続さ
れている電圧検出手段によって検出され、それらが共に
電圧比較端子に入力される。この時、各出力の変動によ
る電圧比較端子への影響度を考えた場合、その影響度は
電圧検出手段により、例えば検出に抵抗を用いた場合、
抵抗の大きさによって変わる。そこで、この電圧検出用
抵抗の大きさを仕様に応じて設計することで、複数の出
力電圧を任意の制御比率で制御することができる。
【００１３】このように、２次巻線の２つ以上の各出力
と電圧比較端子間に複数の電圧検出手段をそれぞれ接続
し、電圧比較端子の電圧の大きさに応じて１次巻線に接
続されている第１のスイッチング素子のオン時間の制御
信号を形成するようにしているため、各出力電圧を所望
の制御比率で安定化することが可能になる。
と電圧比較端子間に複数の電圧検出手段をそれぞれ接続
し、電圧比較端子の電圧の大きさに応じて１次巻線に接
続されている第１のスイッチング素子のオン時間の制御
信号を形成するようにしているため、各出力電圧を所望
の制御比率で安定化することが可能になる。
【００１４】（２）前記複数の電圧検出手段に、少なく
とも１つ以上のツェナーダイオードを用いた。
とも１つ以上のツェナーダイオードを用いた。
【００１５】ツェナー電圧を適当に選択することで、そ
のツェナーダイオードが接続される回路の出力電圧が所
定の電圧を超えた場合にのみ各出力電圧を上記所望の制
御比率で安定化することができ、出力電圧の上昇を抑制
できる。また、ツェナーダイオードが接続される回路の
出力電圧が所定の電圧以下の場合は、ツェナーダイオー
ドの接続されていない回路の出力電圧のみが安定化制御
される。
のツェナーダイオードが接続される回路の出力電圧が所
定の電圧を超えた場合にのみ各出力電圧を上記所望の制
御比率で安定化することができ、出力電圧の上昇を抑制
できる。また、ツェナーダイオードが接続される回路の
出力電圧が所定の電圧以下の場合は、ツェナーダイオー
ドの接続されていない回路の出力電圧のみが安定化制御
される。
【００１６】（３）前記２次巻線は２つ以上の２次巻線
で構成され、所定の２次巻線の整流出力端子を他の２次
巻線の一端に接続し、該他の２次巻線の他端を整流して
出力するようにした。
で構成され、所定の２次巻線の整流出力端子を他の２次
巻線の一端に接続し、該他の２次巻線の他端を整流して
出力するようにした。
【００１７】この発明では、所定の２次巻線の整流ダイ
オードの電流変化による電圧変動の影響を受けることが
ない。そのため、その分だけ、他の２次巻線の電圧精度
が改善される。
オードの電流変化による電圧変動の影響を受けることが
ない。そのため、その分だけ、他の２次巻線の電圧精度
が改善される。
【００１８】（４）前記第１のスイッチング素子がオン
のとき入力電圧を前記１次巻線に印加して電流を流して
前記トランスにエネルギーを蓄え、前記第１のスイッチ
ング素子がオフのとき前記トランスに蓄えられたエネル
ギーを電流として前記２次巻線より放出する。
のとき入力電圧を前記１次巻線に印加して電流を流して
前記トランスにエネルギーを蓄え、前記第１のスイッチ
ング素子がオフのとき前記トランスに蓄えられたエネル
ギーを電流として前記２次巻線より放出する。
【００１９】この発明では、スイッチング電源装置をフ
ライバック型の構成としているために、２次側にチョー
クコイル等を必要とせず、小型で高精度且つ高安定度の
スイッチング電源装置とすることができる。
ライバック型の構成としているために、２次側にチョー
クコイル等を必要とせず、小型で高精度且つ高安定度の
スイッチング電源装置とすることができる。
【００２０】（５）前記１次巻線に直列に接続したイン
ダクタと、該インダクタおよび前記１次巻線の直列回路
に対して並列に接続したコンデンサおよび第２のスイッ
チング素子の直列回路と、を備え、前記制御回路は、前
記第１、第２のスイッチング素子を両スイッチング素子
が共にオフする期間を挟んで交互にオンオフし、これら
のスイッチング素子のオン時間を制御することにより出
力を制御する。
ダクタと、該インダクタおよび前記１次巻線の直列回路
に対して並列に接続したコンデンサおよび第２のスイッ
チング素子の直列回路と、を備え、前記制御回路は、前
記第１、第２のスイッチング素子を両スイッチング素子
が共にオフする期間を挟んで交互にオンオフし、これら
のスイッチング素子のオン時間を制御することにより出
力を制御する。
【００２１】トランスの１次側をこのように構成したス
イッチング電源装置については、特開平１１−１８７６
６４号などで提案されている。
イッチング電源装置については、特開平１１−１８７６
６４号などで提案されている。
【００２２】このスイッチング電源装置では、第１のス
イッチング素子がオフした時に、１次巻線に直列に接続
されているインダクタに蓄積されたエネルギーはコンデ
ンサに充電電流として放出され、続いてその直後に第２
のスイッチング素子がオンして、該コンデンサの充電電
位に基づいて放電が行われる。この放電電流によってト
ランスの１次巻線とインダクタにエネルギーが蓄積さ
れ、所定時間後に第２のスイッチング素子がターンオフ
すると、インダクタＬに再び蓄積されているエネルギー
が１次巻線および入力電源を介して流れる。このような
動作では、１次巻線に直列に接続されているインダクタ
がトランスの漏れインダクタンスも含むために、スイッ
チングの時の漏れインダクタに基づくサージの発生を防
ぐことができる。また、第２のスイッチング素子Ｑ２が
オンしている時の放電電流はＬＣ共振電流となって、こ
れが２次側に反映されることとなって、２次巻線電流出
力は零電流から立ち上がる正弦波状の波形の一部（山型
の波形形状）となり、電流立ち上がり時のサージをほと
んど無視できるようになる。
イッチング素子がオフした時に、１次巻線に直列に接続
されているインダクタに蓄積されたエネルギーはコンデ
ンサに充電電流として放出され、続いてその直後に第２
のスイッチング素子がオンして、該コンデンサの充電電
位に基づいて放電が行われる。この放電電流によってト
ランスの１次巻線とインダクタにエネルギーが蓄積さ
れ、所定時間後に第２のスイッチング素子がターンオフ
すると、インダクタＬに再び蓄積されているエネルギー
が１次巻線および入力電源を介して流れる。このような
動作では、１次巻線に直列に接続されているインダクタ
がトランスの漏れインダクタンスも含むために、スイッ
チングの時の漏れインダクタに基づくサージの発生を防
ぐことができる。また、第２のスイッチング素子Ｑ２が
オンしている時の放電電流はＬＣ共振電流となって、こ
れが２次側に反映されることとなって、２次巻線電流出
力は零電流から立ち上がる正弦波状の波形の一部（山型
の波形形状）となり、電流立ち上がり時のサージをほと
んど無視できるようになる。
【００２３】このように、電流サージ等を抑制すること
により、サージ電流等による出力電圧の上昇を防ぐこと
ができ、結果として、制御比率の小さい出力または非制
御出力の電圧精度が改善される。特に、制御比率の高い
負荷が重く、制御比率の小さい負荷が軽い場合、従来は
サージ電流により制御比率の小さい出力の電圧上昇が見
られたが、本構成により大幅に改善される。
により、サージ電流等による出力電圧の上昇を防ぐこと
ができ、結果として、制御比率の小さい出力または非制
御出力の電圧精度が改善される。特に、制御比率の高い
負荷が重く、制御比率の小さい負荷が軽い場合、従来は
サージ電流により制御比率の小さい出力の電圧上昇が見
られたが、本構成により大幅に改善される。
【００２４】（６）前記１次巻線に直列に接続したイン
ダクタと、前記第１のスイッチング素子に対して並列に
接続したコンデンサおよび第２のスイッチング素子の直
列回路と、を備え、前記制御回路は、前記第１、第２の
スイッチング素子を両スイッチング素子が共にオフする
期間を挟んで交互にオンオフし、これらのスイッチング
素子のオン時間を制御することにより出力を制御する。
ダクタと、前記第１のスイッチング素子に対して並列に
接続したコンデンサおよび第２のスイッチング素子の直
列回路と、を備え、前記制御回路は、前記第１、第２の
スイッチング素子を両スイッチング素子が共にオフする
期間を挟んで交互にオンオフし、これらのスイッチング
素子のオン時間を制御することにより出力を制御する。
【００２５】この構成も、上記（４）の構成と同様の動
作をする。
作をする。
【００２６】（７）前記インダクタとして前記トランス
の漏れインダクタを用いた。
の漏れインダクタを用いた。
【００２７】この発明では、前記インダクタをトランス
の漏れインダクタンスそのものとすることによって、イ
ンダクタを部品として用意する必要がないため、部品点
数を少なくすることができる。
の漏れインダクタンスそのものとすることによって、イ
ンダクタを部品として用意する必要がないため、部品点
数を少なくすることができる。
【００２８】（８）前記制御回路は、前記トランスに設
けられ、前記第１および第２のスイッチング素子をそれ
ぞれ駆動する駆動巻線と、該駆動巻線に発生する前記１
次巻線の電圧に略比例した電圧を用いて所定のタイミン
グで前記第１および第２のスイッチング素子の制御端子
にオンオフ信号を与える時定数回路を備える制御部と、
を備え、前記第１および第２のスイッチング素子をそれ
ぞれ自励発振させるようにした。
けられ、前記第１および第２のスイッチング素子をそれ
ぞれ駆動する駆動巻線と、該駆動巻線に発生する前記１
次巻線の電圧に略比例した電圧を用いて所定のタイミン
グで前記第１および第２のスイッチング素子の制御端子
にオンオフ信号を与える時定数回路を備える制御部と、
を備え、前記第１および第２のスイッチング素子をそれ
ぞれ自励発振させるようにした。
【００２９】この発明では、第１のスイッチング素子お
よび第２のスイッチング素子を自励発振動作させること
により、発振用のＩＣ等を必要とせず部品点数を大幅に
削減することができる。また、第１、第２のスイッチン
グ素子を両スイッチング素子が共にオフする期間を挟ん
で交互にオンオフし、これらのスイッチング素子のオン
時間を制御することが容易となり、２つのスイッチング
素子が同時にオンすることにより流れる短絡電流による
損失や素子の破壊を防止することができる。
よび第２のスイッチング素子を自励発振動作させること
により、発振用のＩＣ等を必要とせず部品点数を大幅に
削減することができる。また、第１、第２のスイッチン
グ素子を両スイッチング素子が共にオフする期間を挟ん
で交互にオンオフし、これらのスイッチング素子のオン
時間を制御することが容易となり、２つのスイッチング
素子が同時にオンすることにより流れる短絡電流による
損失や素子の破壊を防止することができる。
【００３０】（９）前記整流回路は、整流ダイオード
と、該整流ダイオードに並列に接続した容量性インピー
ダンスを含むようにした。
と、該整流ダイオードに並列に接続した容量性インピー
ダンスを含むようにした。
【００３１】１次側の第１のスイッチング素子がスイッ
チング動作することによって、２次側出力にはサージ電
圧およびサージ電流が生じるが、整流ダイオードに並列
に容量性インピーダンスを接続することによって、特
に、電圧サージを吸収することが可能となる。また、容
量性インピーダンスを介して出力に電荷を供給すること
により、整流ダイオードの電圧降下の影響を小さくする
ことができる。
チング動作することによって、２次側出力にはサージ電
圧およびサージ電流が生じるが、整流ダイオードに並列
に容量性インピーダンスを接続することによって、特
に、電圧サージを吸収することが可能となる。また、容
量性インピーダンスを介して出力に電荷を供給すること
により、整流ダイオードの電圧降下の影響を小さくする
ことができる。
【００３２】（１０）前記整流回路は、前記整流ダイオ
ードに直列に接続した誘導性インピーダンスを含むよう
にした。
ードに直列に接続した誘導性インピーダンスを含むよう
にした。
【００３３】この発明では、整流ダイオードに直列に誘
導性インピーダンスを接続することによって、特に、電
流サージを抑制することが可能となる。
導性インピーダンスを接続することによって、特に、電
流サージを抑制することが可能となる。
【００３４】
【発明の実施の形態】図２は、この発明の実施形態であ
るスイッチング電源装置の回路図である。このスイッチ
ング電源装置は、２つの出力電圧Ｖｏ１とＶｏ２とを外
部に出力することができ、２次巻線としてはＶｏ１を出
力する２次巻線Ｔ２とＶｏ２を出力する２次巻線Ｔ３と
を備えている。２次巻線Ｔ３は２次巻線Ｔ２から巻き上
げたものである。図１に示すスイッチング電源装置と同
様に、２次巻線Ｔ２には整流ダイオードＤｓ１が接続さ
れ、２次巻線Ｔ３には整流ダイオードＤｓ２が接続され
ている。また、このスイッチング電源装置では、整流ダ
イオードＤｓ１には容量性インピーダンスとしてコンデ
ンサＣ６が並列に接続され、整流ダイオードＤｓ２には
誘導性インピーダンスとしてフェライトビーズＬ１が直
列に接続されている。
るスイッチング電源装置の回路図である。このスイッチ
ング電源装置は、２つの出力電圧Ｖｏ１とＶｏ２とを外
部に出力することができ、２次巻線としてはＶｏ１を出
力する２次巻線Ｔ２とＶｏ２を出力する２次巻線Ｔ３と
を備えている。２次巻線Ｔ３は２次巻線Ｔ２から巻き上
げたものである。図１に示すスイッチング電源装置と同
様に、２次巻線Ｔ２には整流ダイオードＤｓ１が接続さ
れ、２次巻線Ｔ３には整流ダイオードＤｓ２が接続され
ている。また、このスイッチング電源装置では、整流ダ
イオードＤｓ１には容量性インピーダンスとしてコンデ
ンサＣ６が並列に接続され、整流ダイオードＤｓ２には
誘導性インピーダンスとしてフェライトビーズＬ１が直
列に接続されている。
【００３５】出力電圧検出回路ＤＴでは、第１の出力電
圧Ｖｏ１を出力する出力端子とＧＮＤ間にフォトダイオ
ードＰＤ１とシャントレギュレータＺＤ１との直列回路
が制御信号形成部として接続されており、この制御信号
形成部のシャントレギュレータＺＤ１の電圧比較端子
（リファレンス入力端子）Ｖｒには第１の出力電圧Ｖｏ
１の出力端子との間に抵抗Ｒ２が、第２の出力電圧Ｖｏ
２の出力端子との間に抵抗Ｒ４がそれぞれ接続されてお
り、さらに、ＧＮＤとの間には抵抗Ｒ３が接続されてい
る。これらの抵抗Ｒ２、Ｒ４は、電圧検出手段としての
検出抵抗である。
圧Ｖｏ１を出力する出力端子とＧＮＤ間にフォトダイオ
ードＰＤ１とシャントレギュレータＺＤ１との直列回路
が制御信号形成部として接続されており、この制御信号
形成部のシャントレギュレータＺＤ１の電圧比較端子
（リファレンス入力端子）Ｖｒには第１の出力電圧Ｖｏ
１の出力端子との間に抵抗Ｒ２が、第２の出力電圧Ｖｏ
２の出力端子との間に抵抗Ｒ４がそれぞれ接続されてお
り、さらに、ＧＮＤとの間には抵抗Ｒ３が接続されてい
る。これらの抵抗Ｒ２、Ｒ４は、電圧検出手段としての
検出抵抗である。
【００３６】このスイッチング電源装置では、トランス
Ｔの１次側に第１のスイッチング素子Ｑ１と第２のスイ
ッチング素子Ｑ２とが接続されている。
Ｔの１次側に第１のスイッチング素子Ｑ１と第２のスイ
ッチング素子Ｑ２とが接続されている。
【００３７】第１のスイッチング素子Ｑ１および制御回
路ＣＴ１の構成については図１に示す従来のスイッチン
グ電源装置と同様である。なお、第１のスイッチング素
子Ｑ１には並列にダイオードＤ１が接続されているが、
このダイオードＤ１は第１のスイッチング素子Ｑ１が有
する寄生ダイオードで代用することも可能である。この
スイッチング電源装置では、第１のスイッチング素子Ｑ
１が電界効果トランジスタ（ＭＯＳＦＥＴ）で構成され
るために、ソース−ドレイン間に寄生ダイオードを有す
る。同様に、コンデンサＣ２についても、第１のスイッ
チング素子Ｑ１の寄生容量で代用することが可能であ
る。
路ＣＴ１の構成については図１に示す従来のスイッチン
グ電源装置と同様である。なお、第１のスイッチング素
子Ｑ１には並列にダイオードＤ１が接続されているが、
このダイオードＤ１は第１のスイッチング素子Ｑ１が有
する寄生ダイオードで代用することも可能である。この
スイッチング電源装置では、第１のスイッチング素子Ｑ
１が電界効果トランジスタ（ＭＯＳＦＥＴ）で構成され
るために、ソース−ドレイン間に寄生ダイオードを有す
る。同様に、コンデンサＣ２についても、第１のスイッ
チング素子Ｑ１の寄生容量で代用することが可能であ
る。
【００３８】トランスＴの１次巻線Ｔ１には直列にイン
ダクタＬが接続されており、また、第２のスイッチング
素子Ｑ２には直列にコンデンサＣ５が接続されており、
インダクタＬおよび１次巻線Ｔ１の直列回路に対して、
コンデンサＣ５および第２のスイッチング素子Ｑ２の直
列回路が並列に接続されている。なお、このスイッチン
グ電源装置では、インダクタＬはトランスＴの持つ漏れ
インダクタを用いている。
ダクタＬが接続されており、また、第２のスイッチング
素子Ｑ２には直列にコンデンサＣ５が接続されており、
インダクタＬおよび１次巻線Ｔ１の直列回路に対して、
コンデンサＣ５および第２のスイッチング素子Ｑ２の直
列回路が並列に接続されている。なお、このスイッチン
グ電源装置では、インダクタＬはトランスＴの持つ漏れ
インダクタを用いている。
【００３９】第２のスイッチング素子Ｑ２の制御端子に
は、制御回路ＣＴ２が接続されており、この制御回路Ｃ
Ｔ２は、前記制御回路ＣＴ１と同様に、トランスＴに設
けられた駆動巻線Ｔ５、この駆動巻線Ｔ５の出力電圧を
遅延させて第２のスイッチング素子Ｑ２の制御端子に印
加するコンデンサおよび抵抗、第２のスイッチング素子
Ｑ２の制御端子に接続されるトランジスタＴｒ２、トラ
ンジスタＴｒ２のベースに接続される抵抗Ｒ５とコンデ
ンサＣ３とからなるＣＲ時定数回路とを備えている。な
お、第２のスイッチング素子Ｑ２に、並列にダイオード
Ｄ２およびコンデンサＣ４を接続しているが、これらの
ダイオード、コンデンサについては、第２のスイッチン
グ素子Ｑ２の持つ寄生ダイオードおよび寄生容量で代用
することが可能である。
は、制御回路ＣＴ２が接続されており、この制御回路Ｃ
Ｔ２は、前記制御回路ＣＴ１と同様に、トランスＴに設
けられた駆動巻線Ｔ５、この駆動巻線Ｔ５の出力電圧を
遅延させて第２のスイッチング素子Ｑ２の制御端子に印
加するコンデンサおよび抵抗、第２のスイッチング素子
Ｑ２の制御端子に接続されるトランジスタＴｒ２、トラ
ンジスタＴｒ２のベースに接続される抵抗Ｒ５とコンデ
ンサＣ３とからなるＣＲ時定数回路とを備えている。な
お、第２のスイッチング素子Ｑ２に、並列にダイオード
Ｄ２およびコンデンサＣ４を接続しているが、これらの
ダイオード、コンデンサについては、第２のスイッチン
グ素子Ｑ２の持つ寄生ダイオードおよび寄生容量で代用
することが可能である。
【００４０】次に動作を説明する。
【００４１】最初に、出力電圧検出回路ＤＴの動作につ
いて説明する。
いて説明する。
【００４２】この出力電圧検出回路ＤＴは、抵抗Ｒ２お
よび抵抗Ｒ４によって、それぞれ第１の出力電圧Ｖｏ
１、第２の出力電圧Ｖｏ２を検出している。ここで、出
力電圧Ｖｏ１：Ｖｏ２の制御比は、電圧比較端子Ｖｒの
基準電圧をＶｒとすると、 （Ｖｏ１−Ｖｒ）／Ｒ２：（Ｖｏ２−Ｖｒ）／Ｒ４ で表される。上記式は、電流比を表しており、左項の電
流比率が高いほどＶｏ１の制御比率が相対的に高くな
り、右項の電流値が大きいほどＶｏ２の制御比率が高く
なることを示し、制御比率の高い出力ほど高度に安定化
される。。したがって、出力電圧Ｖｏ１の制御比率α
は、 α＝｛（Ｖｏ１−Ｖｒ）／Ｒ２｝ ／｛（Ｖｏ１−Ｖｒ）／Ｒ２＋（Ｖｏ２−Ｖｒ）／Ｒ４｝ ここで、シャントレギュレータのリファレンス入力イン
ピーダンスは無限大であるため、 （Ｖｏ１−Ｖｒ）／Ｒ２＋（Ｖｏ２−Ｖｒ）／Ｒ４＝Ｖ
ｒ／Ｒ３ となるから、 α＝（Ｖｏ１−Ｖｒ）Ｒ３／（ＶｒＲ２） と表すことができる。
よび抵抗Ｒ４によって、それぞれ第１の出力電圧Ｖｏ
１、第２の出力電圧Ｖｏ２を検出している。ここで、出
力電圧Ｖｏ１：Ｖｏ２の制御比は、電圧比較端子Ｖｒの
基準電圧をＶｒとすると、 （Ｖｏ１−Ｖｒ）／Ｒ２：（Ｖｏ２−Ｖｒ）／Ｒ４ で表される。上記式は、電流比を表しており、左項の電
流比率が高いほどＶｏ１の制御比率が相対的に高くな
り、右項の電流値が大きいほどＶｏ２の制御比率が高く
なることを示し、制御比率の高い出力ほど高度に安定化
される。。したがって、出力電圧Ｖｏ１の制御比率α
は、 α＝｛（Ｖｏ１−Ｖｒ）／Ｒ２｝ ／｛（Ｖｏ１−Ｖｒ）／Ｒ２＋（Ｖｏ２−Ｖｒ）／Ｒ４｝ ここで、シャントレギュレータのリファレンス入力イン
ピーダンスは無限大であるため、 （Ｖｏ１−Ｖｒ）／Ｒ２＋（Ｖｏ２−Ｖｒ）／Ｒ４＝Ｖ
ｒ／Ｒ３ となるから、 α＝（Ｖｏ１−Ｖｒ）Ｒ３／（ＶｒＲ２） と表すことができる。
【００４３】上記式から、たとえば、出力電圧Ｖｏ１の
電圧精度を上げたい場合には、出力電圧Ｖｏ１の制御比
率αを大きくするよう、例えば抵抗Ｒ２を小さくすれば
よい。
電圧精度を上げたい場合には、出力電圧Ｖｏ１の制御比
率αを大きくするよう、例えば抵抗Ｒ２を小さくすれば
よい。
【００４４】出力電圧Ｖｏ１、Ｖｏ２の変動は、上記制
御比率に従ってフォトダイオードＰＤ１の電流値として
表れ、これが、制御回路ＣＴ１のフォトトランジスタＰ
Ｔｒ１のオンオフタイミングの変化となって第１のスイ
ッチング素子Ｑ１のオン時間を制御する。したがって、
出力電圧Ｖｏ１、Ｖｏ２のどちらが変動しても、その変
化分は１次側にフィードバックされて第１のスイッチン
グ素子Ｑ１のオン時間が制御される。このような動作の
ために、図１に示すような出力電圧Ｖｏ２に対する制御
のないスイッチング電源装置に比べて、どちらの出力電
圧の変動に対しても所定の制御比率によって電圧安定性
を高めることができる。
御比率に従ってフォトダイオードＰＤ１の電流値として
表れ、これが、制御回路ＣＴ１のフォトトランジスタＰ
Ｔｒ１のオンオフタイミングの変化となって第１のスイ
ッチング素子Ｑ１のオン時間を制御する。したがって、
出力電圧Ｖｏ１、Ｖｏ２のどちらが変動しても、その変
化分は１次側にフィードバックされて第１のスイッチン
グ素子Ｑ１のオン時間が制御される。このような動作の
ために、図１に示すような出力電圧Ｖｏ２に対する制御
のないスイッチング電源装置に比べて、どちらの出力電
圧の変動に対しても所定の制御比率によって電圧安定性
を高めることができる。
【００４５】次に、トランスＴの１次側の動作について
説明する。
説明する。
【００４６】第１のスイッチング素子Ｑ１がオンする
と、入力電圧Ｖｉｎが１次巻線Ｔ１に印加され、電流が
流れてトランスＴにエネルギーが蓄えられる。第１のス
イッチング素子Ｑ１がターンオフすると、トランスＴの
１次巻線Ｔ１の電圧は反転し、１次側ではインダクタＬ
とコンデンサＣ５との共振が始まり、２次側ではトラン
スＴに蓄えられたエネルギーが電流として２次巻線Ｔ
２、Ｔ３より放出される。この時の１次側の状態を詳し
く説明すると次のようである。
と、入力電圧Ｖｉｎが１次巻線Ｔ１に印加され、電流が
流れてトランスＴにエネルギーが蓄えられる。第１のス
イッチング素子Ｑ１がターンオフすると、トランスＴの
１次巻線Ｔ１の電圧は反転し、１次側ではインダクタＬ
とコンデンサＣ５との共振が始まり、２次側ではトラン
スＴに蓄えられたエネルギーが電流として２次巻線Ｔ
２、Ｔ３より放出される。この時の１次側の状態を詳し
く説明すると次のようである。
【００４７】第１のスイッチング素子Ｑ１がターンオフ
すると、インダクタＬに蓄えられていたエネルギーが図
の右方向に、すなわち、１次巻線Ｔ１、コンデンサＣ４
（または、このコンデンサＣ４がない場合には第２のス
イッチング素子Ｑ２の寄生容量）とダイオードＤ２の並
列回路、コンデンサＣ５に向けて該コンデンサＣ５の充
電電流として放出される。この時、インダクタＬのエネ
ルギーはコンデンサＣ５に吸収されることとなるため
に、インダクタＬによるサージは発生しない。この時、
コンデンサＣ５への充電電流はコンデンサＣ４の逆帯電
電荷を放電する動作となるが、このコンデンサＣ４の電
荷が放電された後にダイオードＤ２（ダイオードＤ２を
接続しない場合は第２のスイッチング素子Ｑ２の寄生ダ
イオード）が導通する。一方、駆動巻線Ｔ５の電圧は抵
抗とコンデンサの直列回路により遅延されて第２のスイ
ッチング素子Ｑ２の制御端子（ゲート）に印加されるた
めに、第２のスイッチング素子Ｑ２は、第１のスイッチ
ング素子Ｑ１がターンオフした後若干遅延してターンオ
ンする。ここで、前記ダイオードＤ２の導通状態で第２
のスイッチング素子Ｑ２をターンオンすることにより、
そのターンオンは零電圧スイッチング動作となる。この
動作により、スイッチング素子Ｑ２のスイッチングロス
を大幅に低減することができる。。第２のスイッチング
素子Ｑ２がオンすると、コンデンサＣ５に充電されてい
た電位に基づく放電電流が流れる。この放電電流によっ
て、インダクタＬと１次巻線Ｔ１にエネルギーが蓄積さ
れる。この時に流れる放電電流は、コンデンサＣ５とイ
ンダクタＬとの共振電流となり、電流の立ち上がりは極
めてゆるやかなものとなる。その結果、２次巻線Ｔ２お
よびＴ３の出力電流は零電流から立ち上がる正弦波状の
波形の一部（山型の波形形状）となり、２次巻線電流の
立ち上がり時にほとんどサージ電流が発生しなくなる。
すると、インダクタＬに蓄えられていたエネルギーが図
の右方向に、すなわち、１次巻線Ｔ１、コンデンサＣ４
（または、このコンデンサＣ４がない場合には第２のス
イッチング素子Ｑ２の寄生容量）とダイオードＤ２の並
列回路、コンデンサＣ５に向けて該コンデンサＣ５の充
電電流として放出される。この時、インダクタＬのエネ
ルギーはコンデンサＣ５に吸収されることとなるため
に、インダクタＬによるサージは発生しない。この時、
コンデンサＣ５への充電電流はコンデンサＣ４の逆帯電
電荷を放電する動作となるが、このコンデンサＣ４の電
荷が放電された後にダイオードＤ２（ダイオードＤ２を
接続しない場合は第２のスイッチング素子Ｑ２の寄生ダ
イオード）が導通する。一方、駆動巻線Ｔ５の電圧は抵
抗とコンデンサの直列回路により遅延されて第２のスイ
ッチング素子Ｑ２の制御端子（ゲート）に印加されるた
めに、第２のスイッチング素子Ｑ２は、第１のスイッチ
ング素子Ｑ１がターンオフした後若干遅延してターンオ
ンする。ここで、前記ダイオードＤ２の導通状態で第２
のスイッチング素子Ｑ２をターンオンすることにより、
そのターンオンは零電圧スイッチング動作となる。この
動作により、スイッチング素子Ｑ２のスイッチングロス
を大幅に低減することができる。。第２のスイッチング
素子Ｑ２がオンすると、コンデンサＣ５に充電されてい
た電位に基づく放電電流が流れる。この放電電流によっ
て、インダクタＬと１次巻線Ｔ１にエネルギーが蓄積さ
れる。この時に流れる放電電流は、コンデンサＣ５とイ
ンダクタＬとの共振電流となり、電流の立ち上がりは極
めてゆるやかなものとなる。その結果、２次巻線Ｔ２お
よびＴ３の出力電流は零電流から立ち上がる正弦波状の
波形の一部（山型の波形形状）となり、２次巻線電流の
立ち上がり時にほとんどサージ電流が発生しなくなる。
【００４８】このように、トランスＴの１次巻線Ｔ１に
コンデンサＣ５と第２のスイッチング素子Ｑ２およびそ
の制御回路ＣＴ２を接続することによって、２次巻線出
力電流および出力電圧に漏れインダクタＬによるサージ
が発生するのを防止できるとともに、第２のスイッチン
グ素子Ｑ２の零電圧スイッチング動作を実現することで
スイッチング損失を大幅に減らすことができる。
コンデンサＣ５と第２のスイッチング素子Ｑ２およびそ
の制御回路ＣＴ２を接続することによって、２次巻線出
力電流および出力電圧に漏れインダクタＬによるサージ
が発生するのを防止できるとともに、第２のスイッチン
グ素子Ｑ２の零電圧スイッチング動作を実現することで
スイッチング損失を大幅に減らすことができる。
【００４９】第２のスイッチング素子Ｑ２がオンして抵
抗Ｒ５とコンデンサＣ３とからなるＣＲ時定数回路によ
って決まる所定の時間が経過すると、トランジスタＴｒ
２がオンして、第２のスイッチング素子Ｑ２がターンオ
フする。すると、インダクタＬ及び１次巻線に蓄えられ
ていたエネルギーが、今度は図の左方向に流れる電流と
して放出され、入力電源Ｖｉｎ、コンデンサＣ２（コン
デンサＣ２を設けない場合には第１のスイッチング素子
Ｑ１の寄生容量）とダイオードＤ１の並列回路、１次巻
線Ｔ１を介して流れる。この電流はコンデンサＣ２（こ
のコンデンサＣ２が接続されている場合は第１のスイッ
チング素子Ｑ１の寄生容量）の充電電荷を放電すること
になり、その放電が終了した状態でダイオードＤ１（ダ
イオードＤ１を設けない場合には第１のスイッチング素
子Ｑ１の寄生ダイオード）の両端電圧が零となり、ダイ
オードＤ１が導通を始める。ここで、第２のスイッチン
グ素子Ｑ２がターンオフすることにより、駆動巻線Ｔ４
に発生する電圧が、抵抗ＲとコンデンサＣの直列回路に
よって遅延して第１のスイッチング素子Ｑ１の制御端子
（ゲート端子）に印加される。このタイミングでは、前
述のように、ダイオードＤ１の両端電圧が零となってい
るために、この第１のスイッチング素子Ｑ１は零電圧ス
イッチング動作する。第１のスイッチング素子Ｑ１が零
電圧スイッチング動作でターンオンすると、再び、イン
ダクタＬと１次巻線Ｔ１へのエネルギーの蓄積が開始す
る。なお、図３は、図２の回路の動作波形図である。図
において、Ｖｄｓ１は、第１のスイッチング素子Ｑ１の
ソースードレイン間電圧、Ｖｄｓ２は、第２のスイッチ
ング素子Ｑ２１のソースードレイン間電圧、Ｉｄ１は、
第１のスイッチング素子Ｑ１に流入する電流、Ｉｄ２
は、第２のスイッチング素子Ｑ２に流入する電流、Ｉｓ
は、２次巻線電流、Ｖｆは、整流ダイオードＤｓ１、Ｄ
ｓ２の両端電圧である（なお、図２においては、Ｖｆを
Ｖｆ１，Ｖｆ２と示している）。
抗Ｒ５とコンデンサＣ３とからなるＣＲ時定数回路によ
って決まる所定の時間が経過すると、トランジスタＴｒ
２がオンして、第２のスイッチング素子Ｑ２がターンオ
フする。すると、インダクタＬ及び１次巻線に蓄えられ
ていたエネルギーが、今度は図の左方向に流れる電流と
して放出され、入力電源Ｖｉｎ、コンデンサＣ２（コン
デンサＣ２を設けない場合には第１のスイッチング素子
Ｑ１の寄生容量）とダイオードＤ１の並列回路、１次巻
線Ｔ１を介して流れる。この電流はコンデンサＣ２（こ
のコンデンサＣ２が接続されている場合は第１のスイッ
チング素子Ｑ１の寄生容量）の充電電荷を放電すること
になり、その放電が終了した状態でダイオードＤ１（ダ
イオードＤ１を設けない場合には第１のスイッチング素
子Ｑ１の寄生ダイオード）の両端電圧が零となり、ダイ
オードＤ１が導通を始める。ここで、第２のスイッチン
グ素子Ｑ２がターンオフすることにより、駆動巻線Ｔ４
に発生する電圧が、抵抗ＲとコンデンサＣの直列回路に
よって遅延して第１のスイッチング素子Ｑ１の制御端子
（ゲート端子）に印加される。このタイミングでは、前
述のように、ダイオードＤ１の両端電圧が零となってい
るために、この第１のスイッチング素子Ｑ１は零電圧ス
イッチング動作する。第１のスイッチング素子Ｑ１が零
電圧スイッチング動作でターンオンすると、再び、イン
ダクタＬと１次巻線Ｔ１へのエネルギーの蓄積が開始す
る。なお、図３は、図２の回路の動作波形図である。図
において、Ｖｄｓ１は、第１のスイッチング素子Ｑ１の
ソースードレイン間電圧、Ｖｄｓ２は、第２のスイッチ
ング素子Ｑ２１のソースードレイン間電圧、Ｉｄ１は、
第１のスイッチング素子Ｑ１に流入する電流、Ｉｄ２
は、第２のスイッチング素子Ｑ２に流入する電流、Ｉｓ
は、２次巻線電流、Ｖｆは、整流ダイオードＤｓ１、Ｄ
ｓ２の両端電圧である（なお、図２においては、Ｖｆを
Ｖｆ１，Ｖｆ２と示している）。
【００５０】以上の動作によって、第１のスイッチング
素子Ｑ１と第２のスイッチング素子Ｑ２とが両スイッチ
ング素子が共にオフとなる期間を挟んで交互にオンオフ
動作し、これらのスイッチング素子のスイッチング動作
は零電圧スイッチング動作となり、且つ、２次巻線電流
の波形は零電流から立ち上がる正弦波状の波形の一部
（山型の波形形状）となる。これにより、スイッチング
損失を大幅に低減することができ、且つサージが発生す
るのを防止することができる。
素子Ｑ１と第２のスイッチング素子Ｑ２とが両スイッチ
ング素子が共にオフとなる期間を挟んで交互にオンオフ
動作し、これらのスイッチング素子のスイッチング動作
は零電圧スイッチング動作となり、且つ、２次巻線電流
の波形は零電流から立ち上がる正弦波状の波形の一部
（山型の波形形状）となる。これにより、スイッチング
損失を大幅に低減することができ、且つサージが発生す
るのを防止することができる。
【００５１】次に、２次側回路の動作を説明する。
【００５２】２次巻線Ｔ２およびＴ３の出力電流は整流
ダイオードＤｓ１およびＤｓ２によって整流され、その
カソード側とＧＮＤ間に接続されている電解コンデンサ
によって平滑されて出力電圧Ｖｏ１およびＶｏ２として
出力される。図２に示す回路では、整流ダイオードＤｓ
１に並列にコンデンサＣ６を接続し、整流ダイオードＤ
ｓ２に直列にフェライトビーズＬ１を接続している。
ダイオードＤｓ１およびＤｓ２によって整流され、その
カソード側とＧＮＤ間に接続されている電解コンデンサ
によって平滑されて出力電圧Ｖｏ１およびＶｏ２として
出力される。図２に示す回路では、整流ダイオードＤｓ
１に並列にコンデンサＣ６を接続し、整流ダイオードＤ
ｓ２に直列にフェライトビーズＬ１を接続している。
【００５３】コンデンサＣ６は、整流ダイオードＤｓ１
の両端に電圧が立ち上がった時のサージを緩和し、整流
ダイオードＤｓ２は、２次巻線Ｔ３から２次巻線電流が
流れ始めた時の電流サージを吸収する。したがって、こ
の回路では、トランスＴの１次側の回路構成によってサ
ージをほとんど吸収できるが、それでも発生するサージ
については、コンデンサＣ６およびフェライトビーズＬ
１によってそれらを取り除くことができる。なお、この
コンデンサＣ６を整流ダイオードＤｓ２に接続すること
もできるし、フェライトビーズＬ１を、整流ダイオード
Ｄｓ１に直列に接続することもできる。コンデンサＣ６
およびフェライトビーズＬ１をどちら側に設けるか、ま
たは両方ともに設けるかの選択は、負荷の特性などによ
って適宜選択すればよい。また、この回路では、２次巻
線をＴ２、Ｔ３の２つとしてＶｏ１、Ｖｏ２の２つの出
力を得るようにしているが、２次巻線のタップを増やす
ことによって、３つ以上の出力を得ることも可能であっ
て、その場合には、それぞれの出力を検出する電圧検出
手段として検出用抵抗を電圧比較端子Ｖｒとの間に接続
すればよい。
の両端に電圧が立ち上がった時のサージを緩和し、整流
ダイオードＤｓ２は、２次巻線Ｔ３から２次巻線電流が
流れ始めた時の電流サージを吸収する。したがって、こ
の回路では、トランスＴの１次側の回路構成によってサ
ージをほとんど吸収できるが、それでも発生するサージ
については、コンデンサＣ６およびフェライトビーズＬ
１によってそれらを取り除くことができる。なお、この
コンデンサＣ６を整流ダイオードＤｓ２に接続すること
もできるし、フェライトビーズＬ１を、整流ダイオード
Ｄｓ１に直列に接続することもできる。コンデンサＣ６
およびフェライトビーズＬ１をどちら側に設けるか、ま
たは両方ともに設けるかの選択は、負荷の特性などによ
って適宜選択すればよい。また、この回路では、２次巻
線をＴ２、Ｔ３の２つとしてＶｏ１、Ｖｏ２の２つの出
力を得るようにしているが、２次巻線のタップを増やす
ことによって、３つ以上の出力を得ることも可能であっ
て、その場合には、それぞれの出力を検出する電圧検出
手段として検出用抵抗を電圧比較端子Ｖｒとの間に接続
すればよい。
【００５４】図２に示すスイッチング電源装置のよう
に、トランスＴの１次側に２つのスイッチング素子を接
続した構成は、特に複数の出力電圧の電圧精度を高める
のに効果がある。
に、トランスＴの１次側に２つのスイッチング素子を接
続した構成は、特に複数の出力電圧の電圧精度を高める
のに効果がある。
【００５５】すなわち、トランスＴの１次側回路を図１
に示すような従来の構成とした場合、先に説明したよう
に、第１のスイッチング素子Ｑ１の両端電圧Ｖｄｓおよ
び２次巻線電流Ｉｓは、図４に示すように立ち上がり部
分にサージを発生し、これにより電圧精度が悪化するこ
とになる。このサージの主要因はトランスＴの漏れイン
ダクタＬによる。しかし、図２に示す構成によれば、こ
の漏れインダクタＬは上述のようにトランスＴの１次側
の回路の動作に取り込まれることになり、これによって
漏れインダクタＬによる出力への悪影響をなくすことが
できる。これにより、図２に示す回路のスイッチング電
源装置では、出力電圧検出回路ＤＴによって２つの出力
電圧の制御精度を改善するとともに、トランスＴの１次
側の回路構成によっても出力電圧の制御精度を上げるこ
とができる。
に示すような従来の構成とした場合、先に説明したよう
に、第１のスイッチング素子Ｑ１の両端電圧Ｖｄｓおよ
び２次巻線電流Ｉｓは、図４に示すように立ち上がり部
分にサージを発生し、これにより電圧精度が悪化するこ
とになる。このサージの主要因はトランスＴの漏れイン
ダクタＬによる。しかし、図２に示す構成によれば、こ
の漏れインダクタＬは上述のようにトランスＴの１次側
の回路の動作に取り込まれることになり、これによって
漏れインダクタＬによる出力への悪影響をなくすことが
できる。これにより、図２に示す回路のスイッチング電
源装置では、出力電圧検出回路ＤＴによって２つの出力
電圧の制御精度を改善するとともに、トランスＴの１次
側の回路構成によっても出力電圧の制御精度を上げるこ
とができる。
【００５６】図５は、この図面の第２の実施形態のスイ
ッチング電源装置の回路図である。
ッチング電源装置の回路図である。
【００５７】このスイッチング電源装置は、２次巻線Ｔ
２とＴ３とを分離し、２次巻線Ｔ２の整流出力端子ａ点
を他の２次巻線Ｔ３の一端に接続したものである。この
ような構成では、ａ点の電圧は安定化されているため
に、この安定化された電圧を２次巻線Ｔ３に与えること
によって、出力電圧Ｖｏ２の電圧精度をさらに良くする
ものである。
２とＴ３とを分離し、２次巻線Ｔ２の整流出力端子ａ点
を他の２次巻線Ｔ３の一端に接続したものである。この
ような構成では、ａ点の電圧は安定化されているため
に、この安定化された電圧を２次巻線Ｔ３に与えること
によって、出力電圧Ｖｏ２の電圧精度をさらに良くする
ものである。
【００５８】すなわち、図２に示す回路では、フェライ
トビーズＬ１の影響を無視して、出力電圧Ｖｏ２は、 Ｖｏ２＝Ｖｏ１＋Ｖｆ１＋Ｖｎｓ２−Ｖｆ２ と表され、図５に示す回路では、 Ｖｏ２＝Ｖｏ１＋Ｖｎｓ２−Ｖｆ２ と表される。この式から明らかなように図５に示す回路
では、整流ダイオードＤｓ１の電流変化による電圧変動
の影響を受けることがないから、出力電圧Ｖｏ２の電圧
精度がより改善される。
トビーズＬ１の影響を無視して、出力電圧Ｖｏ２は、 Ｖｏ２＝Ｖｏ１＋Ｖｆ１＋Ｖｎｓ２−Ｖｆ２ と表され、図５に示す回路では、 Ｖｏ２＝Ｖｏ１＋Ｖｎｓ２−Ｖｆ２ と表される。この式から明らかなように図５に示す回路
では、整流ダイオードＤｓ１の電流変化による電圧変動
の影響を受けることがないから、出力電圧Ｖｏ２の電圧
精度がより改善される。
【００５９】図６は、さらにこの発明の他の実施形態の
スイッチング電源装置の回路図を示す。
スイッチング電源装置の回路図を示す。
【００６０】このスイッチング電源装置では、抵抗Ｒ４
に直列にツェナーダイオードＺＤ２を接続している。こ
のように構成すると、出力電圧Ｖｏ２が上昇してツェナ
ー両端電圧がツェナー電圧Ｖｚを越えた場合にのみ、出
力電圧Ｖｏ２の制御比率αが、 α＝（Ｖｏ１−Ｖｚ−Ｖｒ）Ｒ３／（ＶｒＲ４） となる。ツナー電圧Ｖｚを適当に選択することによっ
て、出力電圧Ｖｏ２が所定の電圧（ツェナー電圧）を越
えた場合にのみ上記制御比率αで出力安定化制御を行わ
せ、出力電圧の上昇を抑制することができる。また、出
力電圧Ｖｏ２が所定の電圧（ツェナー電圧）以下の場合
は、出力電圧Ｖｏ１のみが安定化制御される。
に直列にツェナーダイオードＺＤ２を接続している。こ
のように構成すると、出力電圧Ｖｏ２が上昇してツェナ
ー両端電圧がツェナー電圧Ｖｚを越えた場合にのみ、出
力電圧Ｖｏ２の制御比率αが、 α＝（Ｖｏ１−Ｖｚ−Ｖｒ）Ｒ３／（ＶｒＲ４） となる。ツナー電圧Ｖｚを適当に選択することによっ
て、出力電圧Ｖｏ２が所定の電圧（ツェナー電圧）を越
えた場合にのみ上記制御比率αで出力安定化制御を行わ
せ、出力電圧の上昇を抑制することができる。また、出
力電圧Ｖｏ２が所定の電圧（ツェナー電圧）以下の場合
は、出力電圧Ｖｏ１のみが安定化制御される。
【００６１】図７および図８は、図２に示すスイッチン
グ電源装置の変形例を示している。すなわち図７におい
ては、コンデンサＣ５をインダクタＬに直列に接続し、
このコンデンサＣ、インダクタＬ、１次巻線Ｔ１の直列
回路に第２のスイッチング素子Ｑ２を並列に接続してい
る。
グ電源装置の変形例を示している。すなわち図７におい
ては、コンデンサＣ５をインダクタＬに直列に接続し、
このコンデンサＣ、インダクタＬ、１次巻線Ｔ１の直列
回路に第２のスイッチング素子Ｑ２を並列に接続してい
る。
【００６２】また、図８は、１次巻線Ｔ１に直列にイン
ダクタＬを接続し、コンデンサＣ５と第２のスイッチン
グ素子Ｑ２の直列回路を第１のスイッチング素子Ｑ１に
並列に接続している。
ダクタＬを接続し、コンデンサＣ５と第２のスイッチン
グ素子Ｑ２の直列回路を第１のスイッチング素子Ｑ１に
並列に接続している。
【００６３】これらの変形例においても、スイッチング
動作は上記図２に示すスイッチング電源装置と同様であ
る。
動作は上記図２に示すスイッチング電源装置と同様であ
る。
【００６４】
【発明の効果】この発明は以下の効果を奏する。
【００６５】（１）電圧検出手段である検出抵抗の大き
さを仕様に応じて設計することで、複数の出力電圧を任
意の制御比率で制御することができる。このため、各出
力電圧を所望の制御比率で高精度に安定化することが可
能になる。
さを仕様に応じて設計することで、複数の出力電圧を任
意の制御比率で制御することができる。このため、各出
力電圧を所望の制御比率で高精度に安定化することが可
能になる。
【００６６】（２）所定の２次巻線の整流出力端子を他
の２次巻線の一端に接続することで、所定の２次巻線の
整流ダイオードの電流変化による電圧変動の影響を受け
ることがなくなり、その分だけ、他の２次巻線の電圧精
度が改善される。
の２次巻線の一端に接続することで、所定の２次巻線の
整流ダイオードの電流変化による電圧変動の影響を受け
ることがなくなり、その分だけ、他の２次巻線の電圧精
度が改善される。
【００６７】（３）第１、第２のスイッチング素子を両
スイッチング素子が共にオフする期間を挟んで交互にオ
ンオフし、トランスの漏れインダクタを１次側の動作に
取り込むことで、サージ電圧、電流の発生を防ぎ、各出
力電圧の電圧精度を大幅に改善することができ、且つ、
スイッチングロスを低減できて高効率となる。
スイッチング素子が共にオフする期間を挟んで交互にオ
ンオフし、トランスの漏れインダクタを１次側の動作に
取り込むことで、サージ電圧、電流の発生を防ぎ、各出
力電圧の電圧精度を大幅に改善することができ、且つ、
スイッチングロスを低減できて高効率となる。
【図１】従来のスイッチング電源装置の回路図
【図２】この発明の第１の実施形態のスイッチング電源
装置の回路図
装置の回路図
【図３】同スイッチング電源装置の動作波形図
【図４】従来のスイッチング電源装置の動作波形図
【図５】この発明の第２の実施形態のスイッチング電源
装置の回路図
装置の回路図
【図６】この発明の第３の実施形態のスイッチング電源
装置の回路図
装置の回路図
【図７】上記第１の実施形態の変形例
【図８】上記第１の実施形態の他の変形例
Ｔ−トランス Ｔ１−１次巻線 Ｔ２，Ｔ３−２次巻線 Ｔ４−駆動巻線 Ｑ１−第１のスイッチング素子 Ｑ２−第２のスイッチング素子 ＣＴ１，ＣＴ２−制御回路 Ｄｓ１，Ｄｓ２−整流ダイオード ＤＴ−出力電圧検出回路 Ｒ２，Ｒ４−電圧検出用抵抗 Ｖｒ−電圧比較端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 皆川 貴洋 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5H730 AA04 BB43 BB55 BB72 DD04 DD41 EE02 EE07 EE73 FD01 FD24 FF19
Claims (11)
- 【請求項１】 １次巻線及び少なくとも２つ以上の２次
巻線を有するトランスと、１次巻線に直列に接続される
第１のスイッチング素子と、該第１のスイッチング素子
のオン時間を制御することにより出力を制御する制御回
路と、前記２次巻線の２つ以上の出力を整流する整流回
路と、出力電圧を検出して前記オン時間の制御信号とし
て前記制御回路に帰還する出力電圧検出回路と、を備え
るスイッチング電源装置において、 前記出力電圧検出回路は、電圧比較端子の電圧の大きさ
に応じて前記オン時間の制御信号を形成する制御信号形
成部と、前記２次巻線の２つ以上の各出力と前記電圧比
較端子間に接続された複数の電圧検出手段と、を備えて
なる、スイッチング電源装置。 - 【請求項２】 前記複数の電圧検出手段に、少なくとも
１つ以上のツェナーダイオードを用いた、請求項１記載
のスイッチング電源装置。 - 【請求項３】 前記２次巻線は、所定の２次巻線の整流
出力端子を他の２次巻線の一端に接続し、該他の２次巻
線の他端を整流して出力するようにした、請求項１また
は２記載のスイッチング電源装置。 - 【請求項４】 前記第１のスイッチング素子がオンのと
き入力電圧を前記１次巻線に印加して電流を流して前記
トランスにエネルギーを蓄え、前記第１のスイッチング
素子がオフのとき前記トランスに蓄えられたエネルギー
を電流として前記２次巻線より放出する、請求項１〜３
のいずれかに記載のスイッチング電源装置。 - 【請求項５】 前記１次巻線に直列に接続したインダク
タと、該インダクタおよび前記１次巻線の直列回路に対
して並列に接続したコンデンサおよび第２のスイッチン
グ素子の直列回路と、を備え、 前記制御回路は、前記第１、第２のスイッチング素子を
両スイッチング素子が共にオフする期間を挟んで交互に
オンオフし、これらのスイッチング素子のオン時間を制
御することにより出力を制御する、請求項４に記載のス
イッチング電源装置。 - 【請求項６】 前記１次巻線に直列に接続したインダク
タと、前記第１のスイッチング素子に対して並列に接続
したコンデンサおよび第２のスイッチング素子の直列回
路と、を備え、 前記制御回路は、前記第１、第２のスイッチング素子を
両スイッチング素子が共にオフする期間を挟んで交互に
オンオフし、これらのスイッチング素子のオン時間を制
御することにより出力を制御する、請求項４に記載のス
イッチング電源装置。 - 【請求項７】 前記第１、第２のスイッチング素子は電
界効果トランジスタである、請求項５または６記載のス
イッチング電源装置。 - 【請求項８】 前記インダクタとして前記トランスの漏
れインダクタを用いた、請求項５〜７のいずれかに記載
のスイッチング電源装置。 - 【請求項９】 前記制御回路は、前記トランスに設けら
れ、前記第１および第２のスイッチング素子をそれぞれ
駆動する駆動巻線と、該駆動巻線に発生する前記１次巻
線の電圧に略比例した電圧を用いて所定のタイミングで
前記第１および第２のスイッチング素子の制御端子にオ
ンオフ信号を与える時定数回路を備える制御部と、を備
え、前記第１および第２のスイッチング素子をそれぞれ
自励発振させるようにした、請求項５〜８のいずれかに
記載のスイッチング電源装置。 - 【請求項１０】 前記整流回路は、整流ダイオードと、
該整流ダイオードに並列に接続した容量性インピーダン
スを含む、請求項１〜９のいずれかに記載のスイッチン
グ電源装置。 - 【請求項１１】 前記整流回路は、整流ダイオードと、
該整流ダイオードに直列に接続した誘導性インピーダン
スを含む、請求項１〜１０のいずれかに記載のスイッチ
ング電源装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000049509A JP3475892B2 (ja) | 2000-02-25 | 2000-02-25 | スイッチング電源装置 |
| DE60101234T DE60101234T2 (de) | 2000-02-25 | 2001-02-21 | Schaltnetzteilgerät |
| EP01104201A EP1128537B1 (en) | 2000-02-25 | 2001-02-21 | Switching power supply apparatus |
| US09/792,768 US6370040B2 (en) | 2000-02-25 | 2001-02-23 | Switching power supply apparatus having plural outputs and plural output voltage detection |
| CNB011088729A CN1193485C (zh) | 2000-02-25 | 2001-02-26 | 开关电源设备 |
| US10/118,502 US6631079B2 (en) | 2000-02-25 | 2002-04-05 | Switching power supply apparatus having plural outputs and plural output voltage detection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000049509A JP3475892B2 (ja) | 2000-02-25 | 2000-02-25 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001238444A true JP2001238444A (ja) | 2001-08-31 |
| JP3475892B2 JP3475892B2 (ja) | 2003-12-10 |
Family
ID=18571441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000049509A Expired - Lifetime JP3475892B2 (ja) | 2000-02-25 | 2000-02-25 | スイッチング電源装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6370040B2 (ja) |
| EP (1) | EP1128537B1 (ja) |
| JP (1) | JP3475892B2 (ja) |
| CN (1) | CN1193485C (ja) |
| DE (1) | DE60101234T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003088117A (ja) * | 2001-09-10 | 2003-03-20 | Murata Mfg Co Ltd | スイッチング電源装置 |
| US7042204B2 (en) | 2002-02-06 | 2006-05-09 | Nitta Corporation | Voltage source and current source with capacitor |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3475892B2 (ja) * | 2000-02-25 | 2003-12-10 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3760379B2 (ja) * | 2000-12-28 | 2006-03-29 | 株式会社村田製作所 | スイッチング電源装置 |
| US20040130299A1 (en) * | 2001-08-03 | 2004-07-08 | Linear Technology Corporation | Circuits and techniques for capacitor charging circuits |
| US7065152B2 (en) * | 2001-12-27 | 2006-06-20 | Caterpillar Inc. | Controller area network using transformers |
| CN1324796C (zh) * | 2002-08-12 | 2007-07-04 | 栢怡国际股份有限公司 | 开关式电源变换器的控制方法 |
| EP1499005B1 (de) * | 2003-07-15 | 2005-08-17 | Friwo Mobile Power GmbH | Freischwingender Sperrwandler mit Strom- und Spannungsbegrenzung |
| US7355867B2 (en) * | 2004-08-17 | 2008-04-08 | Elster Electricity, Llc | Power supply for an electric meter having a high-voltage regulator that limits the voltage applied to certain components below the normal operating input voltage |
| US7593245B2 (en) * | 2005-07-08 | 2009-09-22 | Power Integrations, Inc. | Method and apparatus to limit maximum switch current in a switching power supply |
| US8014118B2 (en) * | 2007-02-27 | 2011-09-06 | Fuji Electric Systems Co., Ltd. | Load driving circuit, driver IC having a load driving circuit, and plasma display panel having a driver IC |
| US7729133B2 (en) * | 2007-12-26 | 2010-06-01 | Solytech Enterprise Corporation | Secondary side-driven half-bridge power supply |
| WO2012073706A1 (ja) * | 2010-12-02 | 2012-06-07 | 株式会社村田製作所 | スイッチング電源回路 |
| JP5527429B2 (ja) * | 2010-12-02 | 2014-06-18 | 株式会社村田製作所 | スイッチング電源回路 |
| DE102010062685A1 (de) * | 2010-12-09 | 2012-06-14 | Siemens Aktiengesellschaft | Resonanzwandler |
| US8814327B2 (en) | 2011-07-01 | 2014-08-26 | Canon Kabushiki Kaisha | Power supply apparatus and printing apparatus |
| CN103595252B (zh) * | 2012-08-13 | 2016-03-09 | 艾默生网络能源有限公司 | 一种电源反馈装置 |
| US10700600B2 (en) | 2016-03-29 | 2020-06-30 | Intel Corporation | Duty cycle range control for envelope tracking switching regulators |
| DE102017206096A1 (de) * | 2017-04-10 | 2018-10-11 | BSH Hausgeräte GmbH | Schaltanordnung zur Absicherung einer Spannungsversorgungs-Vorrichtung |
| JP7166843B2 (ja) * | 2018-08-28 | 2022-11-08 | キヤノン株式会社 | 電源装置及び画像形成装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4400767A (en) * | 1981-06-30 | 1983-08-23 | Honeywell Information Systems Inc. | Self start flyback power supply |
| JPS61102167A (ja) * | 1984-10-23 | 1986-05-20 | Yokogawa Hokushin Electric Corp | Ｄｃ／ｄｃコンバ−タ |
| IT1231052B (it) * | 1989-09-27 | 1991-11-12 | Bull Hn Information Syst | Alimentatore a commutazione con piu' uscite, regolazione di una tensione di uscita e compensazione di carico. |
| JPH04295274A (ja) * | 1991-03-22 | 1992-10-20 | Toshiba Lighting & Technol Corp | 電源回路 |
| JPH0538141A (ja) * | 1991-07-24 | 1993-02-12 | Tokyo Electric Co Ltd | 複数の２次電源を生成する電源装置 |
| JP2986976B2 (ja) * | 1991-09-24 | 1999-12-06 | アイワ株式会社 | 多出力型スイッチング電源装置 |
| JP2986978B2 (ja) * | 1991-09-30 | 1999-12-06 | アイワ株式会社 | 多出力型スイッチング電源装置 |
| JP3419797B2 (ja) * | 1992-01-10 | 2003-06-23 | 松下電器産業株式会社 | スイッチング電源装置 |
| JPH05300739A (ja) * | 1992-04-20 | 1993-11-12 | Murata Mfg Co Ltd | スイッチング電源装置 |
| US5808879A (en) * | 1996-12-26 | 1998-09-15 | Philips Electronics North America Corporatin | Half-bridge zero-voltage-switched PWM flyback DC/DC converter |
| US5995384A (en) * | 1997-07-31 | 1999-11-30 | Philips Electronics North America Corporation | Functional on/off switch for switched-mode power supply circuit with burst mode operation |
| US5812383A (en) * | 1997-07-31 | 1998-09-22 | Philips Electronics North North America Corporation | Low power stand-by for switched-mode power supply circuit with burst mode operation |
| JP3201324B2 (ja) | 1997-12-22 | 2001-08-20 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3387456B2 (ja) * | 1998-10-29 | 2003-03-17 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3475887B2 (ja) * | 2000-01-11 | 2003-12-10 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3475892B2 (ja) * | 2000-02-25 | 2003-12-10 | 株式会社村田製作所 | スイッチング電源装置 |
-
2000
- 2000-02-25 JP JP2000049509A patent/JP3475892B2/ja not_active Expired - Lifetime
-
2001
- 2001-02-21 EP EP01104201A patent/EP1128537B1/en not_active Expired - Lifetime
- 2001-02-21 DE DE60101234T patent/DE60101234T2/de not_active Expired - Lifetime
- 2001-02-23 US US09/792,768 patent/US6370040B2/en not_active Expired - Lifetime
- 2001-02-26 CN CNB011088729A patent/CN1193485C/zh not_active Expired - Lifetime
-
2002
- 2002-04-05 US US10/118,502 patent/US6631079B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003088117A (ja) * | 2001-09-10 | 2003-03-20 | Murata Mfg Co Ltd | スイッチング電源装置 |
| US7042204B2 (en) | 2002-02-06 | 2006-05-09 | Nitta Corporation | Voltage source and current source with capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| US6370040B2 (en) | 2002-04-09 |
| US6631079B2 (en) | 2003-10-07 |
| DE60101234T2 (de) | 2004-09-02 |
| CN1310511A (zh) | 2001-08-29 |
| US20020114173A1 (en) | 2002-08-22 |
| EP1128537B1 (en) | 2003-11-19 |
| JP3475892B2 (ja) | 2003-12-10 |
| EP1128537A3 (en) | 2002-04-10 |
| CN1193485C (zh) | 2005-03-16 |
| DE60101234D1 (de) | 2003-12-24 |
| US20010017780A1 (en) | 2001-08-30 |
| EP1128537A2 (en) | 2001-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100517552B1 (ko) | 스위칭 전원 장치 | |
| JP4735072B2 (ja) | スイッチング電源装置 | |
| JP2001238444A (ja) | スイッチング電源装置 | |
| US9287792B2 (en) | Control method to reduce switching loss on MOSFET | |
| JP4320787B2 (ja) | スイッチング電源装置 | |
| JP5397534B2 (ja) | スイッチング電源装置 | |
| KR102116788B1 (ko) | 케이블 보상 회로 | |
| JPH09163736A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JP2003088117A (ja) | スイッチング電源装置 | |
| JP2009011073A (ja) | スイッチング電源装置 | |
| JP2000175443A (ja) | スイッチング電源装置 | |
| JP2008125217A (ja) | スイッチング電源装置 | |
| US20230009994A1 (en) | Integrated circuit and power supply circuit | |
| JP2003299354A (ja) | フライバックコンバータの同期整流回路 | |
| JP2002119053A (ja) | スイッチングレギュレータ | |
| JPH11235037A (ja) | 自励発振型スイッチング電源装置 | |
| JP2002119054A (ja) | スイッチング電源装置 | |
| JP7472654B2 (ja) | スイッチング制御回路、ｌｌｃコンバータ | |
| JP2002119055A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2007104881A (ja) | スイッチング電源装置 | |
| CN114144966A (zh) | 具有保持电路和浪涌控制电路的转换器 | |
| JPS6130961A (ja) | スイツチング制御型電源回路 | |
| US7881083B2 (en) | Switch control device, switch control method, and converter using the same | |
| JP3544370B2 (ja) | スイッチング電源装置 | |
| JP4718773B2 (ja) | コンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3475892 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |