JP2001237269A - 半導体チップ実装方法 - Google Patents

半導体チップ実装方法

Info

Publication number
JP2001237269A
JP2001237269A JP2000043048A JP2000043048A JP2001237269A JP 2001237269 A JP2001237269 A JP 2001237269A JP 2000043048 A JP2000043048 A JP 2000043048A JP 2000043048 A JP2000043048 A JP 2000043048A JP 2001237269 A JP2001237269 A JP 2001237269A
Authority
JP
Japan
Prior art keywords
semiconductor chip
mounting
sealing material
substrate
moisture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000043048A
Other languages
English (en)
Inventor
Kazuhiro Yamagata
和広 山形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP2000043048A priority Critical patent/JP2001237269A/ja
Publication of JP2001237269A publication Critical patent/JP2001237269A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 低コストで信頼性の高い半導体チップ実装品
を得ることができる半導体チップ実装方法を提供する。 【解決手段】 基板上に半導体チップを表面下側配置で
実装、封止する半導体チップ実装方法であって、基板上
に封止材を塗布する工程と、前記基板及び封止材の水分
を除去する工程と、水分が除去された基板上の封止材上
に半導体チップを搭載する工程と、前記半導体チップを
搭載した後に前記封止材を加熱硬化する工程とを有する
ものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プリント基板等の
実装基板に半導体チップをバンプを介して実装する半導
体チップ実装方法に関する。
【０００２】
【従来の技術】図８、図９は、従来の半導体チップ実装
方法の説明図で、５１は半導体チップ、５２は回路基
板、５３はバンプ、５４は配線パターン、５５は接続用
電極、５６は封止材、５７は封止材供給器、５８は孔で
ある。
【０００３】従来の半導体チップ実装方法は、孔５８の
開いた回路基板５２上に半導体チップ５１のバンプ５３
と接続用電極５５を図示しない半田或いは導電性接着剤
により電気的に接続した後、半導体チップ５１が下側に
なるよう回路基板５２を反転し、かつ、水平に配置し、
回路基板５２に設けられた孔５８から封止材供給器５７
により封止材５６を注入し、孔５８と半導体チップ５１
と回路基板５２との隙間を充填後、加熱凝固させ、半導
体チップ５１と回路基板５２とを封止する方法である。
【０００４】
【発明が解決しようとする課題】このような従来の半導
体チップ実装方法では、回路基板５２に封止用の貫通孔
を開ける工程が必要であるため、回路基板５２の製造コ
ストがアップしてしまう。また、封止材８を充填する際
に、半導体チップ１を下側にする工程が必須となるた
め、作業工程数が多く、実装効率が低下する等の不具合
がある。
【０００５】本発明は、上記事情に鑑みてなされたもの
であり、簡略な工程で回路基板の加工や工程の増加を抑
えつつ、封止工程時の気泡の発生をも抑え、低コストで
信頼性の高い半導体チップ実装品を得ることができる半
導体チップ実装方法を提供するものである。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
基板上に半導体チップを表面下側配置で実装、封止する
半導体チップ実装方法であって、基板上に封止材を塗布
する工程と、前記基板及び封止材の水分を除去する工程
と、水分が除去された基板上の封止材上に半導体チップ
を搭載する工程と、前記半導体チップを搭載した後に前
記封止材を加熱硬化する工程とを有することを特徴とす
るものである。
【０００７】この発明によれば、回路基板に封止材が塗
布された状態で前記基板及び封止材の水分を除去し、次
に、水分が除去された基板上の封止材上に半導体チップ
を搭載し、この後、前記封止材を加熱硬化するものであ
る。
【０００８】従って、封止材を熱硬化させる以前に、あ
らかじめ回路基板や封止材を加熱し、水分を蒸発させる
ことで、熱硬化時の気泡の発生量を減少させる事ができ
る。即ち、吸湿された回路基板や封止材を用いた場合で
も、気泡の発生を抑え、封止密度を向上させ、耐湿性や
機械的強度、絶縁性向上等の品質を向上させる事が可能
となる。また、回路基板に対して孔を開ける工程や半導
体チップを反転させる工程が不要であり、実装工程数を
減らしコスト低減を実現できる。
【０００９】請求項２記載の発明は、基板上に半導体チ
ップを表面下側配置で実装、封止する半導体チップ実装
方法であって、基板上に封止材を塗布する工程と、前記
基板及び封止材の水分を除去する工程と、実装用の半導
体チップの水分を除去する工程と、水分が除去された基
板上の封止材上に水分が除去された半導体チップを搭載
する工程と、前記半導体チップを搭載した後に前記封止
材を加熱硬化する工程とを有することを特徴とするもの
である。
【００１０】この発明によれば、請求項１記載の発明の
各工程の他に、実装用の半導体チップの水分を除去する
工程を付加しているので、より確実に封止材の熱硬化時
の気泡の発生を減少させることが可能となり、より品質
を向上を図る事ができる。
【００１１】請求項３記載の発明は、請求項１又は２記
載の半導体チップ実装方法において、前記基板及び封止
材の水分を除去する工程は、封止材の硬化温度以下の加
熱処理であり、前記半導体チップを搭載した後に前記封
止材を加熱硬化する工程は封止材の硬化温度以上の加熱
処理であることを特徴とするものである。
【００１２】この発明によれば、特に封止材の水分除去
と、加熱硬化とを各々的確に実行することが可能とな
り、より品質向上に寄与できる実装方法を提供できる。
【００１３】
【発明の実施の形態】以下に本発明の実施の形態を詳細
に説明する。
【００１４】図１乃至図６は本発明の実施の形態１を示
すものであり、図１乃至図４は各々実装工程を示す図、
図５は工程説明図、図６は本実施の形態１における封止
材の実装時の温度プロファイルを示す図である。
【００１５】本実施の形態１においては、まず図１に示
すように、回路基板２上に封止材供給器７を用いて封止
材６を塗布する（図５：第１工程）。封止材６の塗布範
囲を斜線を付して示す。
【００１６】次に、図２に示すように、封止材６が塗布
された回路基板２（実装基板９）を加熱プレート１０上
に載せ、加熱する（図５：第２工程）。この場合、加熱
プレート１０により、図６に示すように、封止材６の硬
化反応温度以下で加熱することで回路基板２及び封止材
６の水分を蒸発させる。
【００１７】この時の加熱の方法は、本実施の形態１の
ような加熱プレート方式の他、雰囲気方式、遠赤外線パ
ネル、温度制御等でもよい。
【００１８】次に、図３に示すように、封止材６が塗布
された回路基板２上に半導体チップ１を搭載する（図
５：第３工程）。半導体チップ１にはバンプ３が設けら
れており、この半導体チップ１を、バンプ３と回路基板
２上に設けた接続用電極５とを位置合せしつつ搭載す
る。
【００１９】次に、図４に示すように、加熱・加圧用治
具１１を用いて半導体チップ１の上面を加圧しつつ加熱
し、前記封止材６を熱硬化させる（図５：第４工程）。
これにより、半導体チップ１のバンプ３と接続用電極５
とが電気的に接続され、封止材６が硬化する。本実施の
形態１における封止材６の温度プロファイルは図６に示
すようになる。
【００２０】上述した本実施の形態１によれば、封止材
６を熱硬化させる以前に、あらかじめ回路基板２や封止
材６を加熱し、水分を蒸発させることで、熱硬化時の気
泡の発生量を減少させる事ができる。即ち、吸湿された
回路基板２や封止材６を用いた場合でも、気泡の発生を
抑え、封止密度を向上させ、耐湿性や機械的強度、絶縁
性向上等の品質を向上させる事が可能となる。また、回
路基板２に対して孔を開ける工程や半導体チップ１を反
転させる工程が不要であり、実装工程数を減らしコスト
低減を実現できる。
【００２１】（実施の形態２）次に、本発明の実施の形
態２について、図７の工程説明図をも参照して説明す
る。
【００２２】本実施の形態２の実装方法は、基本的には
実施の形態１の実装方法と同様であるが、実施の形態１
の第１の工程と第２の工程との間に半導体チップ１の水
分除去工程（実施の形態２の第２の工程）を付加したし
たことが特徴である。
【００２３】従って、実施の形態２においては、図７に
示すように、実施の形態１の第２の工程が第３の工程
に、実施の形態１の第３の工程が第４の工程に、実施の
形態１の第４の工程が第５の工程に各々繰り下がってお
り、これら各工程の内容は各々実施の形態１の場合と同
様である。
【００２４】本実施の形態２の第２の工程は、半導体チ
ップ１に含まれる水分をベーキング等の方法で除去する
ものである。
【００２５】具体的には、半導体チップ１を回路基板２
に搭載するための図示しない吸着工具を予め水分が蒸発
し、かつ、前記封止材６が硬化しない温度、例えば、摂
氏１００度乃至１２０度に加熱しておき、この吸着工具
により半導体チップ１を保持して回路基板２に搭載する
ことにより、吸着工具の熱を半導体チップ１に伝達し、
半導体チップ１内の水分を蒸発させるものである。
【００２６】このような本実施の形態２によれば、実施
の形態１の作用効果に加え、半導体チップ１に含まれる
水分をも除去することができ、より確実に熱硬化時の気
泡の発生を減少させることが可能となる。また、実施の
形態１と同様、回路基板２に対して孔を開ける工程や半
導体チップ１を反転させる工程が不要であり、実装工程
数を減らしコスト低減を実現できる。
【００２７】
【発明の効果】以上のように、本発明によれば、半導体
チップ実装品の品質の向上を図れるとともに実装工程数
を減らしコスト低減をも実現できる半導体チップ実装方
法を提供することができる。また、本発明によれば、封
止材の水分除去と、加熱硬化とを各々的確に実行して、
より品質向上に寄与できる半導体チップ実装方法を提供
することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の実装工程を示す斜視図
である。
【図２】本発明の実施の形態１の実装工程を示す斜視図
である。
【図３】本発明の実施の形態１の実装工程を示す概略側
面図である。
【図４】本発明の実施の形態１の実装工程を示す概略側
面図である。
【図５】本発明の実施の形態１の実装工程を示す工程説
明図である。
【図６】本実施の形態１における封止材の実装時の温度
プロファイルを示す図である。
【図７】本発明の実施の形態１の実装工程を示す工程説
明図である。
【図８】従来例の実装工程を示す斜視図である。
【図９】従来例の実装工程を示す概略断面図である。
【符号の説明】
１ 半導体チップ ２ 回路基板 ３ バンプ ５ 接続用電極 ６ 封止材 ７ 封止材供給器 ９ 実装基板 １１ 加熱・加圧用治具

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 基板上に半導体チップを表面下側配置で
    実装、封止する半導体チップ実装方法であって、 基板上に封止材を塗布する工程と、 前記基板及び封止材の水分を除去する工程と、 水分が除去された基板上の封止材上に半導体チップを搭
    載する工程と、 前記半導体チップを搭載した後に前記封止材を加熱硬化
    する工程と、 を有することを特徴とする半導体チップ実装方法。
  2. 【請求項２】 基板上に半導体チップを表面下側配置で
    実装、封止する半導体チップ実装方法であって、 基板上に封止材を塗布する工程と、 前記基板及び封止材の水分を除去する工程と、 実装用の半導体チップの水分を除去する工程と、 水分が除去された基板上の封止材上に水分が除去された
    半導体チップを搭載する工程と、 前記半導体チップを搭載した後に前記封止材を加熱硬化
    する工程と、 を有することを特徴とする半導体チップ実装方法。
  3. 【請求項３】 前記基板及び封止材の水分を除去する
    工程は、封止材の硬化温度以下の加熱処理であり、前記
    半導体チップを搭載した後に前記封止材を加熱硬化する
    工程は封止材の硬化温度以上の加熱処理である請求項１
    又は２記載の半導体チップ実装方法。
JP2000043048A 2000-02-21 2000-02-21 半導体チップ実装方法 Withdrawn JP2001237269A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000043048A JP2001237269A (ja) 2000-02-21 2000-02-21 半導体チップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000043048A JP2001237269A (ja) 2000-02-21 2000-02-21 半導体チップ実装方法

Publications (1)

Publication Number Publication Date
JP2001237269A true JP2001237269A (ja) 2001-08-31

Family

ID=18566029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000043048A Withdrawn JP2001237269A (ja) 2000-02-21 2000-02-21 半導体チップ実装方法

Country Status (1)

Country Link
JP (1) JP2001237269A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045160A (ja) * 2008-08-12 2010-02-25 Canon Machinery Inc ダイボンダおよびボンディング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045160A (ja) * 2008-08-12 2010-02-25 Canon Machinery Inc ダイボンダおよびボンディング方法

Similar Documents

Publication Publication Date Title
JP2002324816A (ja) 半導体装置及びその製造方法
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP3235454B2 (ja) 電子部品の接合方法
JP2000286302A (ja) 半導体チップ組立方法及び組立装置
JP2001237269A (ja) 半導体チップ実装方法
JP3261981B2 (ja) バンプ付きワークのボンディング方法およびボンディング構造
JP2004063524A (ja) 実装装置及びその実装方法若しくはプリント配線基板
JP3872218B2 (ja) 半導体チップの実装方法
JP3348830B2 (ja) はんだバンプボンディング装置およびはんだバンプボンディング方法
JPH0888464A (ja) フリップチップ実装方法
JP2000232129A (ja) 半導体実装装置と、半導体実装装置の製造方法と、電子機器
JP3558498B2 (ja) 半導体装置の製造方法
JPH09266227A (ja) 電子部品の接合方法
JP2002319654A (ja) 半導体装置
JP2001185580A (ja) 回路基板への電子部品の実装方法
KR20100049381A (ko) 범프 형성 방법 및 장치
JP2000277566A (ja) 電子部品ユニットおよび電子部品ユニット製造方法
JP2002093833A (ja) 電子部品の絶縁封止方法
JP2002289644A (ja) 半導体素子の接合方法及び接合装置
JP3611159B2 (ja) 電子部品の実装方法
JPH01100993A (ja) 混成集積回路の製造方法
JPH0391990A (ja) 半導体装置のボンディング方法及びボンディング装置
KR20000046720A (ko) 회로기판의 부품 혼재 실장 공법
JPH057075A (ja) 電子部品実装方法
JP3003435B2 (ja) 電子部品の製造方法および電子部品のボンディング方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501